JP2005347327A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005347327A
JP2005347327A JP2004162055A JP2004162055A JP2005347327A JP 2005347327 A JP2005347327 A JP 2005347327A JP 2004162055 A JP2004162055 A JP 2004162055A JP 2004162055 A JP2004162055 A JP 2004162055A JP 2005347327 A JP2005347327 A JP 2005347327A
Authority
JP
Japan
Prior art keywords
semiconductor element
main surface
lead
semiconductor device
support plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004162055A
Other languages
English (en)
Other versions
JP4164874B2 (ja
Inventor
Kotaro Terao
幸太郎 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2004162055A priority Critical patent/JP4164874B2/ja
Priority to PCT/JP2005/005690 priority patent/WO2005117116A1/ja
Priority to US10/592,444 priority patent/US7382000B2/en
Priority to CNB2005800039424A priority patent/CN100461404C/zh
Publication of JP2005347327A publication Critical patent/JP2005347327A/ja
Application granted granted Critical
Publication of JP4164874B2 publication Critical patent/JP4164874B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 積層型の半導体装置の放熱性を改善する。
【解決手段】 半導体装置の支持板(3)上でＭＯＳＦＥＴ(1)と制御ＩＣ(2)との間に接続される連結リード(4)は、ＭＯＳＦＥＴ(1)の他方の主面(1b)に通電可能に固着された連結リード(4)の一方の主面(4a)を形成する一端(6a)を有し且つ放熱性と導電性とを備えた基体(6)と、基体(6)の一端(6a)上に固着され且つ制御ＩＣ(2)を支持する連結リード(4)の他方の主面(4b)を形成する電気絶縁性と高伝熱抵抗性の被覆体(7)とを備える。電流通路となる支持板(3)と連結リード(4)の基体(6)とを通じてＭＯＳＦＥＴ(1)に電流を供給すると共に、ＭＯＳＦＥＴ(1)の動作により発生する熱を支持板(3)と連結リード(4)の基体(6)とを通じて効率よく放出し、十分な放熱性を確保して、ＭＯＳＦＥＴ(1)に大きな電流を流すことができる。
【選択図】 図１

Description

本発明は、半導体装置、特に半導体素子の平面占有面積が小さく、良好な放熱性を有する平面サイズの小さい半導体装置に関連する。
パワー半導体素子とその制御ＩＣとを一体にパッケージした半導体デバイスは公知である。この種の半導体デバイスは、図８に示すように、支持板(3)上にパワー半導体素子(21)を固着し、更に、パワー半導体素子(21)上に制御ＩＣ(22)を固着する積層型構造と、図９に示すように、支持板(3)上にパワー半導体素子(21)と制御ＩＣ(22)とを並置して固着する隣接型構造とがある。例えば、積層型構造の半導体デバイスは、下記特許文献１に示される。
特許第２,５６６,２０７号、第４図
制御ＩＣ(22)に比較すると、パワー半導体素子(21)の発熱量は大きく、良好な放熱性を有する半導体構造が要求される。しかしながら、図８に示す半導体デバイスでは、パワー半導体素子(21)から発生する熱は、支持板(3)のみから放熱されるに過ぎず、良好な放熱特性は得られない。特に、パワー半導体素子(21)と制御ＩＣ(22)とを有する半導体デバイスの機能によっては、パワー半導体素子(21)と制御ＩＣ(22)とを熱的に分離することが望ましい場合がある。このような場合、パワー半導体素子(21)の発熱が制御ＩＣ(22)に直接的に伝わり、制御ＩＣ(22)に異常過熱を与えて電気的特性を変化させる危険がある。
一方、パワー半導体素子(21)と制御ＩＣ(22)とを支持板(3)上に並列に配置する図９に示す隣接型構造の半導体デバイスでは、パワー半導体素子(21)の発熱の制御ＩＣ(22)への直接伝達を防止できるが、図８の積層型構造と同様に、パワー半導体素子(21)の発熱を支持板(3)のみを通じて外部に放出するため、良好な放熱特性を得ることは困難である。また、図９の半導体デバイスでは、パワー半導体素子(21)と制御ＩＣ(22)とを支持板(3)上に並列に配置するため、半導体デバイスの平面サイズが大きくなる問題もあった。
本発明は、良好な放熱性を有する積層型の半導体装置を提供することを目的とする。
本発明の半導体装置は、放熱性及び導電性を有する支持板(3)と、支持板(3)に固着され且つ支持板(3)に電気的に接続された一方の主面(1a)を有する第１の半導体素子(1)と、第１の半導体素子(1)の他方の主面(1b)に固着され且つ第１の半導体素子(1)の他方の主面(1b)上に電気的に接続された一方の主面(4a)を有する連結リード(4)と、連結リード(4)の他方の主面(4b)に固着された第２の半導体素子(2)と、支持板(3)の周辺に配置された複数のリード端子(5)とを備えている。連結リード(4)は、放熱性及び導電性を有すると共に、複数のリード端子(5)の少なくとも一つ(5a)と第１の半導体素子(1)との間に架橋して、複数のリード端子(5)の少なくとも一つ(5a)と第１の半導体素子(1)の他方の主面(1b)との間を電気的に接続する。このように、第１の半導体素子(1)と、連結リード(4)と、第２の半導体素子(2)とを順次支持板(3)上に積層して半導体装置を作成するので、半導体素子の平面占有面積の小さい半導体装置を得ることができる。
また、放熱性と導電性を有する連結リード(4)がリード端子(5)の少なくとも一つ(5a)と第１の半導体素子(1)との間を架橋するので、第１の半導体素子(1)の動作により発生する熱が支持板(3)を通じて放出されると共に、連結リード(4)を通じて端子(5)からも効率よく放出できる。また、連結リード(4)は第１の半導体素子(1)の電流通路としても機能し、比較的大きな電流を流すことができ、大電流化が容易に図れると共に配線が簡単化する。また、連結リード(4)を架橋させて連結リード(4)とリード端子(5a)とを接続するので、前記部品により構成されるリードフレーム組立体をトランスファモールドにより樹脂封止する際に、封止樹脂の圧力が加えられても連結リード(4)の変形を防止でき、連結リード(4)と支持板(3)等との電気的接触を確実に回避することができる。
本発明の実施の形態では、連結リード(4)の他方の主面(4b)と第２の半導体素子(2)との間に、絶縁層(7a)と断熱層(7b)とを有する被覆体(7)を形成するため、第１の半導体素子(1)の発熱量が増加しても、被覆体(7)によって熱伝達が遮断されて、第１の半導体素子(1)の熱が第２の半導体素子(2)に伝達されることが抑制される。
半導体素子の平面占有面積が小さく、平面サイズの小さい半導体装置を得ることができる。また、第１の半導体素子の発熱を良好に放熱させることができ、第１の半導体素子と第２の半導体素子とを熱的に分離することも可能なので、第１の半導体素子の発熱によって第２の半導体素子の電気的特性が低下せず、耐久性と信頼性のある半導体装置を得ることができる。
以下、スイッチングレギュレータに使用されるパワー半導体装置に適用した本発明による半導体装置の実施の形態を図１〜図７について説明する。
図１に示すように、本発明の半導体装置では、第１の半導体素子としてのスイッチング素子、例えばＭＯＳＦＥＴ(1)の一方の主面(1a)が導電性の接着剤又は半田(10)により支持板(3)上に固着される。支持板(3)は、ニッケルメッキされた銅又はアルミニウム等の放熱性及び導電性を有する金属により形成され、ＭＯＳＦＥＴ(1)の主電極、即ちドレイン電極が支持板(3)に電気的に接続される。支持板(3)とは反対側のＭＯＳＦＥＴ(1)の他方の主面(1b)上には、他方の主電極即ちソース電極が形成され、導電性の接着剤又は半田(11)により連結リード(4)が固着される。
図３に示すように、連結リード(4)は、放熱性及び導電性を有する銅又はアルミニウム等の金属により形成された基体(6)を有し、基体(6)の一端(6a)はＭＯＳＦＥＴ(1)のソース電極に接続され、基体(6)の他端(6b)は導電性接着剤、例えば半田(13)によりリード端子(5a)に接着されている。基体(6)は、ＭＯＳＦＥＴ(1)のソース電極及びリード端子(5a)に接着される一方の主面(4a)と、第２の半導体素子としての制御ＩＣ(2)が接着される他方の主面(4b)を有する。基体(6)の一端(6a)と他端(6b)とは互いに並行に配置されるが、ＭＯＳＦＥＴ(1)の他方の主面(1b)の高さとリード端子(5a)の高さが相違するため、連結リード(4)は、ＭＯＳＦＥＴ(1)の一方の主面(1a)とリード端子(5a)との高さの差に対応して基体(6)の一端(6a)と他端(6b)とを位置決めする段差部(4c)を有する。図１に示す連結リード(4)の段差部(4c)は、台形の底辺を除く３辺の形状で形成されるが、段差部(4c)は支持板(3)から上方に離間させて種々の形状で形成することができる。
連結リード(4)の一端(6a)は制御ＩＣ(2)を支持する領域、及びＭＯＳＦＥＴ(1)の放熱板として機能するため、段差部(4c)よりも幅広に形成されており、その一方の主面(4a)には被覆体(7)が形成されている。被覆体(7)は、基体(6)に固着され電気絶縁性を有する絶縁層としての誘電体層(7a)と、誘電体層(7a)に固着されて制御ＩＣ(2)を支持する高伝熱抵抗性を有する断熱層(7b)との二層構造を有する。誘電体層(7a)は、気泡又はピンホールのないポリイミド樹脂（カプトンフィルム）等から成り、それ自体の接着性で連結リード(4)の一端(6a)に接着されている。なお、誘電体層(7a)の下側に接着テープを設け、誘電体層(7a)が接着テープを介して連結リード(4)の一端(6a)に接着された構造にしても良い。断熱層(7b)は、ポリイミド発泡体等の発泡樹脂により形成される。気泡を含む断熱層(7b)の伝熱抵抗は、気泡を実質的に含まない誘電体層(7a)の伝熱抵抗より大きい。このため、ＭＯＳＦＥＴ(1)の発熱が制御ＩＣ(2)に伝達されることが誘電体層(7a)によって防止されている。断熱層(7b)と同様に、誘電体層(7a)も気泡(7c)を含む樹脂材料で形成すれば、被覆体(7)の伝熱抵抗は更に増加するが、同時に被覆体(7)全体の電気絶縁性が低下し、連結リード(4)と制御ＩＣ(2)との電気的分離を良好に達成できない。
図４は、誘電体層(7a)となる接着性の樹脂テープ(15)上に断熱層(7b)となる波状の樹脂(16)を圧接して、樹脂(16)と樹脂テープ(15)との間に気泡(7c)となるボイド(7d)を一定間隔で形成する被覆体(7)の第１の製法を示す。図５は、誘電体層(7a)となる発泡剤を含有しない樹脂(17)に対して断熱層(7b)となる発泡剤を含有する樹脂(18)とを加熱接合して形成する被覆体(7)の第２の製法を示す。樹脂(18)中の発泡剤は加熱により膨張して気泡(7c)を形成する。
断熱層(7b)と制御ＩＣ(2)との間に配置された接着剤(12)により制御ＩＣ(2)が断熱層(7b)に固着される。なお、断熱層(7b)自体に接着性を持たせれば、接着剤(12)を省略することもできる。ＭＯＳＦＥＴ(1)のゲート電極は、連結リード(4)を跨ぐリード細線(8)により制御ＩＣ(2)の図示しない電極に接続される。支持板(3)の周辺には複数のリード端子(5)が配置され、制御ＩＣ(2)の図示しない電極は、複数のリード端子(5c)に接続される。支持板(3)に連結して形成されるリード端子(5b)は、支持板(3)に流れる電流、即ちＭＯＳＦＥＴ(1)の主電流（ドレイン電流）の通路となる。
このように、ＭＯＳＦＥＴ(1)と、連結リード(4)と、制御ＩＣ(2)とを順次支持板(3)上に積層して半導体装置を作成できるので、半導体素子の平面占有面積が小さく小型化した半導体装置を得ることができる。この場合、ＭＯＳＦＥＴ(1)の他方の主面(1b)の平面面積を連結リード(4)の一端(6a)の平面面積より大きく、連結リード(4)の一端(6a)の平面面積を制御ＩＣ(2)の平面面積より大きくすることによって、リード細線(8)や連結リード(4)の配線が容易となる。
動作の際に、リード細線(8)を通じて制御ＩＣ(2)の駆動パルスをＭＯＳＦＥＴ(1)のゲートに付与すると、ＭＯＳＦＥＴ(1)は、オン・オフ動作を反復して、ＭＯＳＦＥＴ(1)の動作は制御ＩＣ(2)により制御される。ＭＯＳＦＥＴ(1)のオン時には、リード端子(5b)とリード端子(5a)との間に支持板(3)、ＭＯＳＦＥＴ(1)及び連結リード(4)を通じてドレイン電流が流れる。ＭＯＳＦＥＴ(1)のオン時にＭＯＳＦＥＴ(1)が発熱するが、この熱を半田(10)を介して支持板(3)から効率よく放出すると同時に、半田(11)を介して連結リード(4)の基体(6)を通じてリード端子(5a)からも効率よく放出することができる。従って、十分な放熱性を確保して、ＭＯＳＦＥＴ(1)に大きな電流を流すことができる。ＭＯＳＦＥＴ(1)の放熱量が増加しても、連結リード(4)の被覆体(7)によりＭＯＳＦＥＴ(1)の熱が遮断されて制御ＩＣ(2)には伝達されない。また、ＭＯＳＦＥＴ(1)と制御ＩＣ(2)とを誘電体層(7a)によって完全に電気的に絶縁するので、ＭＯＳＦＥＴ(1)と制御ＩＣ(2)との間での電気的短絡事故を防止できる。被覆体(7)は、連結リード(4)と制御ＩＣ(2)とを固着する作用と、ＭＯＳＦＥＴ(1)と制御ＩＣ(2)とを熱的に分離する作用と、ＭＯＳＦＥＴ(1)と制御ＩＣ(2)とを電気的に分離する作用とを有する。更に、複数のリード端子(5)の一つ(5a)と第１の半導体素子(1)との間に連結リード(4)を架橋させて、基体(6)の他端(6b)を一つのリード端子(5a)に電気的に接続するので、前記部品により構成されるリードフレーム組立体をトランスファモールドにより樹脂封止する際に、封止樹脂の圧力が加えられても連結リード(4)の変形を防止できるので、支持板(3)等と連結リード(4)の電気的接触を確実に回避することができる。
本発明の前記実施の形態は、変更が可能である。例えば、図６に示すように、連結リード(4)の段差部(4c)を逆Ｊ字状に形成することができる。また、図７に示すように、傾斜する段差部(4c)に逆Ｕ字状の湾曲部(4d)を形成してもよい。逆Ｊ字状の段差部(4c)又は湾曲部(4d)は、外部リード(5)、支持板(3)又はＭＯＳＦＥＴ(1)に加えられる外力を緩和し吸収する作用がある。
本発明は、特に発熱量の多いパワー半導体装置の高密度実装構造に有効である。
本発明の半導体装置の実施の形態を示す側面図 図１の平面図 連結リードの被覆体の実施の形態を示す断面図 被覆体の製造法の実施の形態を示す断面図 被覆体の他の製造法の実施の形態を示す断面図 本発明の半導体装置の第２の実施の形態を示す側面図 本発明の半導体装置の第３の実施の形態を示す側面図 従来の半導体デバイスの一例を示す平面図 従来の半導体デバイスの他の例を示す平面図
符号の説明
(1)・・第１の半導体装置（ＭＯＳＦＥＴ）、 (1a)・・一方の主面、 (1b)・・他方の主面、 (2)・・第２の半導体装置（制御ＩＣ）、 (3)・・支持板、 (4)・・連結リード、 (4a)・・一方の主面、 (4b)・・他方の主面、 (4c)・・段差部、 (5)・・リード端子、 (5a)・・リード端子、 (6)・・基体、 (6a)・・一端、 (6b)・・他端、 (7)・・被覆体、 (7a)・・誘電体層、 (7b)・・断熱層、 (8)・・リード細線、

Claims (5)

  1. 放熱性及び導電性を有する支持板と、該支持板に固着され且つ前記支持板に電気的に接続された一方の主面を有する第１の半導体素子と、前記第１の半導体素子の他方の主面に固着され且つ前記第１の半導体素子の他方の主面上に電気的に接続された一方の主面を有する連結リードと、該連結リードの他方の主面に固着された第２の半導体素子と、前記支持板の周辺に配置された複数のリード端子とを備え、
    前記連結リードは、放熱性及び導電性を有すると共に、前記複数のリード端子の少なくとも一つと前記第１の半導体素子との間に架橋して、前記複数のリード端子の少なくとも一つと前記第１の半導体素子の他方の主面との間を電気的に接続することを特徴とする半導体装置。
  2. 前記連結リードの他方の主面と前記第２の半導体素子との間には、絶縁性を有する被覆体が形成されている請求項１に記載の半導体装置。
  3. 前記被覆体は、絶縁層と断熱層とを有する請求項２に記載の半導体装置。
  4. 前記絶縁層は気泡の含有率が相対的に少ない誘電体膜からなり、前記断熱層は相対的に気泡の多い誘電体膜からなる請求項３に記載の半導体装置。
  5. 前記第１の半導体素子と第２の半導体素子とを前記連結リードを跨ぐリード細線により接続して、前記第２の半導体素子の駆動信号により前記第１の半導体素子の動作を制御する請求項１乃至４に記載の半導体装置。
JP2004162055A 2004-05-31 2004-05-31 半導体装置 Expired - Fee Related JP4164874B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004162055A JP4164874B2 (ja) 2004-05-31 2004-05-31 半導体装置
PCT/JP2005/005690 WO2005117116A1 (ja) 2004-05-31 2005-03-28 半導体装置
US10/592,444 US7382000B2 (en) 2004-05-31 2005-03-28 Semiconductor device
CNB2005800039424A CN100461404C (zh) 2004-05-31 2005-03-28 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004162055A JP4164874B2 (ja) 2004-05-31 2004-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2005347327A true JP2005347327A (ja) 2005-12-15
JP4164874B2 JP4164874B2 (ja) 2008-10-15

Family

ID=35451151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004162055A Expired - Fee Related JP4164874B2 (ja) 2004-05-31 2004-05-31 半導体装置

Country Status (4)

Country Link
US (1) US7382000B2 (ja)
JP (1) JP4164874B2 (ja)
CN (1) CN100461404C (ja)
WO (1) WO2005117116A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027883A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JPWO2013124940A1 (ja) * 2012-02-23 2015-05-21 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置及びその製造方法
WO2021065958A1 (ja) * 2019-10-02 2021-04-08 株式会社デンソー 半導体モジュール
JP2023075744A (ja) * 2021-11-19 2023-05-31 住友電気工業株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4135101B2 (ja) * 2004-06-18 2008-08-20 サンケン電気株式会社 半導体装置
DE102007002807B4 (de) 2007-01-18 2014-08-14 Infineon Technologies Ag Chipanordnung
JP2009295959A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
DE102015200480A1 (de) 2015-01-14 2016-07-14 Robert Bosch Gmbh Kontaktanordnung und Leistungsmodul
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
CN114078831B (zh) * 2020-08-18 2024-08-20 苏州秦绿电子科技有限公司 Mos型功率器件
CN113571507A (zh) * 2021-03-16 2021-10-29 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493159A (ja) 1990-08-09 1992-03-25 Daishowa Seiki Co Ltd 工具ホルダ
JP2543452Y2 (ja) * 1990-12-21 1997-08-06 富士通テン株式会社 半導体装置
US5739581A (en) * 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP4036694B2 (ja) * 2002-03-28 2008-01-23 シャープ株式会社 積層型半導体装置
JP2004146628A (ja) * 2002-10-25 2004-05-20 Sanyo Electric Co Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027883A (ja) * 2007-07-23 2009-02-05 Fuji Electric Device Technology Co Ltd 半導体装置
JPWO2013124940A1 (ja) * 2012-02-23 2015-05-21 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置及びその製造方法
WO2021065958A1 (ja) * 2019-10-02 2021-04-08 株式会社デンソー 半導体モジュール
JP2021061267A (ja) * 2019-10-02 2021-04-15 株式会社デンソー 半導体モジュール
JP7156230B2 (ja) 2019-10-02 2022-10-19 株式会社デンソー 半導体モジュール
JP2023075744A (ja) * 2021-11-19 2023-05-31 住友電気工業株式会社 半導体装置
JP7655201B2 (ja) 2021-11-19 2025-04-02 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
US20070158682A1 (en) 2007-07-12
WO2005117116A1 (ja) 2005-12-08
CN100461404C (zh) 2009-02-11
US7382000B2 (en) 2008-06-03
JP4164874B2 (ja) 2008-10-15
CN1914728A (zh) 2007-02-14

Similar Documents

Publication Publication Date Title
CN103314437B (zh) 功率半导体模块及电源单元装置
JP2005136018A (ja) 半導体装置
JP4262453B2 (ja) 電力半導体装置
US20080119065A1 (en) Circuit device
JP2008118067A (ja) パワーモジュール及びモータ一体型コントロール装置
JP6486526B1 (ja) 電力変換装置
JP4164874B2 (ja) 半導体装置
JP4403665B2 (ja) 半導体装置
CN105532079A (zh) 电路板组件、用于冷却风扇模块的控制装置和方法
CN107564875A (zh) 半导体装置
JP4100332B2 (ja) 電子装置およびその製造方法
JP4135101B2 (ja) 半導体装置
JP2009164647A (ja) 半導体装置
JP6521754B2 (ja) 半導体装置
JP2008141140A (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2009231685A (ja) パワー半導体装置
JP2015069982A (ja) パワーモジュール
JP6060053B2 (ja) パワー半導体装置
JP4375299B2 (ja) パワー半導体装置
JP4861200B2 (ja) パワーモジュール
JP2006294729A (ja) 半導体装置
JP4610426B2 (ja) 回路装置の製造方法
JP2005033123A (ja) 半導体パワーモジュール
JP4984750B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080720

R150 Certificate of patent or registration of utility model

Ref document number: 4164874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees