JP2005347488A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005347488A
JP2005347488A JP2004164857A JP2004164857A JP2005347488A JP 2005347488 A JP2005347488 A JP 2005347488A JP 2004164857 A JP2004164857 A JP 2004164857A JP 2004164857 A JP2004164857 A JP 2004164857A JP 2005347488 A JP2005347488 A JP 2005347488A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor element
supply line
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004164857A
Other languages
English (en)
Other versions
JP4904670B2 (ja
Inventor
Sumikazu Hosoyamada
澄和 細山田
Kazuto Tsuji
和人 辻
Yoshihiro Kubota
義浩 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004164857A priority Critical patent/JP4904670B2/ja
Priority to KR1020050043947A priority patent/KR100662070B1/ko
Priority to TW094117246A priority patent/TWI271829B/zh
Priority to US11/137,697 priority patent/US7361980B2/en
Priority to CNB2005100743166A priority patent/CN100392843C/zh
Publication of JP2005347488A publication Critical patent/JP2005347488A/ja
Application granted granted Critical
Publication of JP4904670B2 publication Critical patent/JP4904670B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/427—Power or ground buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 電源線の構造を改良して、半導体素子を安定して動作させることを可能にする、簡易で低コストな半導体装置を提供する。
【解決手段】 半導体装置は、中央に設けた回路部が、外部からの電源を供給するための電源用電極と電源線により接続された半導体素子と、半導体素子を搭載すると共に、半導体素子を取り囲む領域に配設した第１の接続端子が電源用電極と電気的に接合された基板と、回路部の中央に配置された電源線上に形成された第１の開口部と、回路部の外周部に配置された電源線上に形成された第２の開口部と、基板上の半導体素子を取り囲む領域に配設した第２の接続端子と電気的に接合されると共に、第１の開口部における電源線と第２の開口部における電源線とを接続する導体層とを備える。
【選択図】 図４

Description

本発明は半導体装置に係り、特に、半導体素子の電源線を介して電源を半導体素子の回路部に供給する電源配線を有する半導体装置に関する。
従来、ワイヤボンディング方式を用いて半導体素子を実装した半導体装置において、基板に搭載された半導体素子の外周部の電極と、基板上のボンディングリードは、ワイヤ等により電気的に接合される。動作時には、電源電流が、半導体素子の外周部の電極から電源線を経て、半導体素子の中央の回路部に供給される。
図１は、従来の半導体装置１０の構成を示す。図１の点線で示される基板として用いられるインターポーザには、ＬＳＩ等の半導体素子１が搭載される。半導体素子１は、回路部を形成するコア部５と、コア部５の外周に配置される複数の電極パッド２と、電源線４とを備える。
これらの電極パッド２の内、電源用に配設された電極パッド２が半導体素子１の回路部と電源線４によって接続されている。また、複数の電極パッド２の内、接地用に配設された電極パッド２が半導体素子１の回路部と電源線４によって接続されている。動作時において、図示しない電源からの電源電流が、半導体素子１の外周から電源線４を経て、中央のコア部５に形成された回路部に供給される。
半導体装置１の基板上には、半導体素子１を取り囲む領域に複数のボンディングリード７が配設されている。複数のボンディングリード７の内、電源用ボンディングリード７は、図示しない電源と接続され、また、複数のボンディングリード７の内、接地用ボンディングリード７は接地されている。基板上に設けたボンディングリード７は全て、半導体素子１外周の電極パッド２とワイヤ８により電気的に接合されている。
半導体装置の電源配線に関する技術として、例えば、特許文献１には、複数の配線層を有する半導体装置に設けた電源配線が示されている。この半導体装置は、複数の半導体素子と電源配線とをスルーホールを介して接続した配線構造を有する。
また、特許文献２には、多層配線構造を有する半導体集積回路が示されている。半導体集積回路の外部にある電界および磁界からの影響を遮断するために、この半導体集積回路は、複数の導体層の内、少なくとも１つの導体層を、電源又はグラウンドと接続させて、基板上の素子（トランジスタ）の外周を全面的に覆うように形成した配線構造を有する。
特開平０３−００８３６０号公報 特開昭６４−０８９４４７号公報
ところで、図１に示した従来の半導体装置１０においては、動作時に、電源線４を介して電源電流が半導体素子１のコア部５へ供給されるが、コア部５の中央における電源電圧が、コア部５の外周部における電源電圧に比べて低下する傾向がある。特に、高速動作時には、抵抗やインダクタなどの受動部品で電源電流が消費されるため、コア部５の中央における電源電圧が、コア部５の外周部における電源電圧に比べて低くなり、半導体素子１の回路部が所定の動作を実行できない場合が生じる。したがって、従来の半導体装置１０の場合、この電圧降下が半導体素子１の動作不具合を生じさせる原因になる。
本発明は、上記の点に鑑みなされたものであり、その目的は、電源線の構造を改良して、半導体素子を安定して動作させることを可能にする、簡易で低コストな半導体装置を提供することにある。
上記課題を解決するため、本発明の第1の側面は、中央に設けた回路部が外部からの電源を供給するための電源用電極と電源線により接続された半導体素子と、前記半導体素子を搭載すると共に、前記半導体素子を取り囲む領域に配設した第１の接続端子が前記電源用電極と電気的に接合された基板と、前記回路部の中央に配置された電源線上に形成された第１の開口部と、前記回路部の外周部に配置された電源線上に形成された第２の開口部と、前記基板上の前記半導体素子を取り囲む前記領域に配設した第２の接続端子と電気的に接合されると共に、前記第１の開口部における電源線と前記第２の開口部における電源線とを互いに接続する導体層とを備えることを特徴とする半導体装置である。
上記課題を解決するため、本発明の第２の側面は、中央に設けた回路部が外部からの電源を供給するための電源用バンプと電源線により接続された半導体素子と、前記半導体素子を搭載すると共に、前記半導体素子上の前記電源用バンプと対向する領域に配設した第１の接続端子が前記電源用バンプと電気的に接合された基板と、前記回路部の中央に配置された電源線上に形成された第１の開口部と、前記回路部の外周部に配置された電源線上に形成された第２の開口部と、前記基板上の前記回路部と対向する領域に配設した第２の接続端子と電気的に接合されると共に、前記第１の開口部における電源線と前記第２の開口部における電源線とを互いに接続する導体層とを備えることを特徴とする半導体装置である。
上記課題を解決するため、本発明の第２の側面は、中央に設けた回路部が外部からの電源を供給するための電源用バンプと電源線により接続された半導体素子と、前記半導体素子を搭載すると共に、前記半導体素子を取り囲む領域に配設した第１のリードが前記電源用バンプと電気的に接合されたＴＡＢテープと、前記回路部の中央に配置された電源線上に形成された第１の開口部と、前記回路部の外周部に配置された電源線上に形成された第２の開口部と、前記ＴＡＢテープ上の前記半導体素子と対向する領域に配設した第２のリードと電気的に接合されると共に、前記第１の開口部における電源線と前記第２の開口部における電源線とを互いに接続する導体層とを備えることを特徴とする半導体装置である。
また、前記第１乃至第３の側面のいずれかの半導体装置において、前記導体層は、銀、金、銅のうちいずれかの導電性物質を用いて形成されるよう構成してもよい。
また、前記第１乃至第３の側面のいずれかの半導体装置において、前記第１の開口部における電源線と前記第２の開口部における電源線は、金属めっき層を介して前記導体層と接続するように構成してもよい。
本発明の半導体装置によれば、半導体素子の回路部の中央および外周部に配設された電源線上にそれぞれ開口部が形成され、回路部中央の開口部における電源線と、回路部の外周部の開口部における電源線とが、銀ペースト等で形成される導体層によって互いに接続されることにより、動作時に回路部中央に供給される電源電流を増加させることが可能である。したがって、動作時において、回路部中央における電源電圧が低下するのを防止することができ、半導体素子を安定して動作させることが可能である。
以下、本発明の実施形態について図面を用いて詳細に説明する。
図４は、本発明の一実施態様における半導体装置の構成を示す。図１０は、図４の半導体装置の構造を示す側面図である。
図４に示す半導体装置２０は、配線基板２１上に搭載された、ＬＳＩ等の半導体素子１１を備えている。配線基板２１は、例えば、インターポーザとして用いられる。半導体素子１１は、中央に形成される回路部（コア部）と、回路部の外周に配置される複数の電極パッド１２と、電源線１４とを含む。図１０に示すように、半導体素子１１は、表面側に形成した回路部を上向きにして、裏面側の底面を下向きにダイ付材２１ａを介して配線基板２１上に搭載される。
複数の電極パッド１２の内、電源用に配設された電極パッド１２が、半導体素子１１の回路部と電源線１４によって接続されている。また、複数の電極パッド１２の内、接地用に配設された電極パッド１２が半導体素子１１の回路部と電源線１４によって接続されている。動作時において、図示しない電源からの電源電流が、半導体素子１１の外周部から電源線１４を経て、中央の回路部に供給される。
半導体装置２０の配線基板２１上には、半導体素子１１を取り囲む領域に複数のボンディングリード１７が配設されている。複数のボンディングリード１７の内、電源用ボンディングリード１７は、図示しない電源と接続され、また、複数のボンディングリード１７の内、接地用ボンディングリード１７は接地されている。半導体素子１１外周の各電極パッド１２は、それぞれ、複数のボンディングリード１７のいずれか１つと、ワイヤ１８により電気的に接合されている。
上述した従来の半導体装置の動作時に半導体素子の回路部中央に供給される電源電圧が降下してしまうという問題を解決するため、図４の半導体装置２０においては、半導体素子１１の回路部の中央および外周部に配設された電源線１４上に、それぞれ、開口部１３が形成されている。半導体素子１１の回路部をほぼ全面にわたって覆う導体層１６が、これら開口部１３上に形成されており、回路部中央の開口部１３における電源線１４と、回路部の外周部の開口部１３における電源線１４とが導体層１６によって互いに接続されている。
この導体層１６は、銀ペースト等の導電性材料を半導体素子１１上に塗布することで形成できる。半導体装置２０の配線基板２１上の複数のボンディングリード１７の内、導体層用ボンディングリード１７は、この導体層１６と、ワイヤ１８により電気的に接合されている。これらの導体層用ボンディングリード１７（図４の例では、８個）は、図示しない電源と接続されるボンディングリードと、接地されるボンディングリードとを含む。したがって、動作時には、図示しない電源からの電源電流が、導体層用ボンディングリード１７及びワイヤ１８を経て導体層１６にも直接供給される。
本発明の半導体装置では、この導体層１６を形成することにより、動作時に半導体素子１１の回路部中央に供給される電源電流を増加させることが可能である。したがって、動作時において、半導体素子１１の回路部中央における電源電圧が低下するのを防止することができ、半導体素子１１を安定して動作させることが可能である。
図２は、図４の半導体素子１１の回路部の電源線１４上に形成される導体層１６を説明するための図である。
まず、導体層１６を形成する前に、図２（a）に示すように、半導体素子１１の電源線１４上に、複数の開口部１３を形成する。複数の開口部１３が形成される位置は、電圧降下の生じる半導体素子１１の回路部の中央に近い電源線１４上と、半導体素子１１の回路部の外周部に近い電源線１４上とに、均等に配置されている。各開口部１３において、半導体素子１１の電源線１４の一部を他の配線層や絶縁層等で塞がないように開口させる。これらの開口部１３は、半導体素子１１の製造工程内で形成することが可能である。あるいは、半導体素子１１の製造後、これらの開口部１３を形成するようにしてもよい。
図２（ｂ）に示すように、複数の開口部１３を形成した後に、導体層１６を形成する。半導体素子１１上の開口部１３が全て覆われるように、銀ペースト等の導電性物質を塗布または印刷することにより、導体層１６が形成され、各開口部１３において電源線１４と導体層１６が互いに接続される。
図９は、図２（ｂ）の半導体素子１１の断面構造を示す断面図である。図９に示すように、半導体素子１１は、シリコンなどの基板１９と、基板１９上に形成した配線層１５と、配線層１５上に形成した導体層１６と、電極パッド１２とから構成される。配線層１５は、絶縁層１５ａ、電源線１４、その他の配線層等を含む。開口部１３は、配線層１５の絶縁層１５ａを除去して、電源線１４が露出するように形成される。導体層１６は、半導体素子１１上の全ての開口部１３が覆われるように、銀ペースト等を塗布または印刷することにより、形成される。
この実施態様において、使用する銀ペーストは、銀（Ag）の含有率が６０％以上であり、加熱し硬化させるものであり、硬化物の銀含有率は９９％以上である。もちろん、導体層１６の形成材料として、銀（Ag）の他に、金（Au）、銅（Cu）等の金属や、その他の導電性物質を使用してもよい。
図３は、図２（ｂ）の半導体素子１１の開口部１３における電源線１４と導体層１６との接続関係を示す断面図である。
図２の半導体素子１１の配線はアルミニウム（Al）や銅（Cu）で形成されており、電源線１４の配線幅は１０数μm程度と細いため、銀ペーストの硬化時の応力により断線等が発生しないように、銀ペーストを塗布前に無電解めっきを用いてニッケル（Ni）や金（Au）を開口部１３の電源線１４上にめっきする。
図３に示すように、半導体素子１１の回路部に設けた開口部１３において、電源線１４上に、まず、Niめっき層１７ａやAuめっき層１７ｂが形成され、このめっき層１７ａ、１７ｂ上に、さらに、銀ペーストの塗布・硬化により導体層１６が、半導体素子１１の回路部の中央および外周部を含むほぼ全面を覆うように形成される。このような構造を有するため、半導体素子１１の回路部中央に設けた開口部１３と、半導体素子１１の回路部の外周部に設けた開口部１３とは、導体層１６により互いに接続されており、各開口部１３において導体層１６が電源線１４と電気的に接続されている。
以上説明したように、図４の半導体装置２０において、半導体素子１１の回路部に、開口部１３および導体層１６を形成することにより、動作時に半導体素子１１の回路部中央に供給される電源電流を増加させることが可能である。したがって、動作時において、半導体素子１１の回路部中央における電源電圧が低下するのを防止することができ、半導体素子１１を安定して動作させることが可能である。また、本実施態様における開口部１３および導体層１６は、周知の配線技術を用いて、半導体素子１１上に容易に形成できるので、簡易で低コストな半導体装置を提供できる。
次に、本発明の他の実施態様における半導体装置について、図５と図６を用いて説明する。
ＩＣ、ＬＳＩチップ等を実装するチップ実装技術には、ワイヤボンディング方式、フリップチップボンディング方式、ＴＡＢ（Tape Automated Bonding）方式などがあり、これらの方式は、デバイスや製品分野ごとに使い分けられている。
上述した図４の半導体装置２０は、ワイヤボンディング方式を用いて半導体素子を実装する場合に本発明を適用した例である。これに対し、図５と図６に示した半導体装置３０は、フリップチップボンディング方式を用いて半導体素子を実装する場合に本発明を適用した例である。
図５は、この実施態様の半導体素子１１ａの回路形成面（裏面側）の構成のみを示す。図６は、この実施態様の半導体装置３０における基板２２、半導体素子１１ａ及び導体層１６の接続関係を示す断面図である。
この実施態様の半導体装置３０は、基板２２上に搭載されたＬＳＩ等の半導体素子１１ａを備えている。複数の電極パッド１２を配置した、図２（ｂ）の半導体素子１１と異なり、半導体素子１１ａの外周部には、図５に示すように、複数の電極パッド１２の代りに、複数のバンプ１２ａが配置されている。
図５に示すように、半導体素子１１ａは、中央に形成される回路部（コア部）と、回路部の外周に配置される複数のバンプ１２ａと、電源線１４と、複数の開口部１３と、導体層１６とから構成される。
複数のバンプ１２ａの内、電源用に配設されたバンプ１２ａが、半導体素子１１ａの回路部と電源線１４によって接続されている。また、複数のバンプ１２ａの内、接地用に配設されたパッド１２ａが半導体素子１１ａの回路部と電源線１４によって接続されている。動作時において、図示しない電源からの電源電流が、半導体素子１１ａの外周部から電源線１４を経て、中央の回路部に供給される。
また、半導体素子１１ａの回路部の中央および外周部に配設された電源線１４上に、それぞれ、開口部１３が形成されている。半導体素子１１ａの回路部をほぼ全面にわたって覆う導体層１６が、これら開口部１３上に形成されており、回路部中央の開口部１３における電源線１４と、回路部の外周部の開口部１３における電源線１４とが導体層１６によって互いに接続されている。この導体層１６は、図２を用いて前述した形成方法と同様に、銀ペースト等の導電性材料を半導体素子１１ａに塗布し硬化させることにより、形成することができる。ここでは、重複する説明を省略する。
図６に示すように、半導体装置３０の基板２２の、半導体素子１１ａの回路部と対向する領域には、接続端子２４が配設され、また、基板２２の、半導体素子１１ａの複数のバンプ１２ａと対向する領域には複数の接続端子２３が配設されている。複数の接続端子２３の内、電源用接続端子２３は、図示しない電源と接続され、また、複数の接続端子２３の内、接地用接続端子２３は接地されている。
図６の半導体装置３０において、半導体素子１１ａ外周の各バンプ１２ａは、それぞれ、基板２２上に設けた複数の接続端子２３のいずれか１つと電気的に接合されている。また、半導体素子１１ａ中央の導体層１６も、基板２２上に設けた接続端子２４と電気的に接合されている。
図４の例と同様に、本実施態様の半導体装置３０においては、半導体素子１１ａの回路部に、開口部１３および導体層１６を形成することにより、動作時に半導体素子１１ａの回路部中央に供給される電源電流を増加させることが可能である。したがって、動作時において、半導体素子１１ａの回路部中央における電源電圧が低下するのを防止することができ、半導体素子１１ａを安定して動作させることが可能である。また、本実施態様における開口部１３および導体層１６も、周知の配線技術を用いて、半導体素子１１ａ上に容易に形成できるので、簡易で低コストな半導体装置を提供できる。
次に、本発明の他の実施態様における半導体装置について、図７と図８を用いて説明する。
前述したように、図４の半導体装置２０は、ワイヤボンディング方式を用いて半導体素子を実装する場合に本発明を適用した例である。これに対し、図７と図８に示した半導体装置４０は、ＴＡＢ方式を用いて半導体素子を実装する場合に本発明を適用した例である。
図７は、この実施態様の半導体素子１１ｂの回路形成面（表面側）、およびＴＡＢテープ２８の構成を示す。図８は、この実施態様の半導体装置４０におけるＴＡＢテープ２８、半導体素子１１ｂ及び導体層１６の接続関係を示す断面図である。
この実施態様の半導体装置４０は、ＴＡＢテープ２８に搭載された半導体素子１１ｂを備えている。図２（ｂ）の例と異なり、この半導体素子１１ｂの外周部には、図７に示すように、複数の電極パッド１２の代りに、複数のバンプ１２ｂが配置されている。
図７に示すように、半導体素子１１ｂは、中央に形成される回路部（コア部）と、回路部の外周に配置される複数のバンプ１２ｂと、電源線１４と、複数の開口部１３と、導体層１６とから構成される。
複数のバンプ１２ｂの内、電源用に配設されたバンプ１２ｂが、半導体素子１１ｂの回路部と電源線１４によって接続されている。また、複数のバンプ１２ｂの内、接地用に配設されたバンプ１２ｂが半導体素子１１ｂの回路部と電源線１４によって接続されている。動作時において、図示しない電源からの電源電流が、半導体素子１１ｂの外周部から電源線１４を経て、中央の回路部に供給される。
また、半導体素子１１ｂの回路部の中央および外周部に配設された電源線１４上に、それぞれ、開口部１３が形成されている。半導体素子１１ｂの回路部をほぼ全面にわたって覆う導体層１６が、これら開口部１３上に形成されており、回路部中央の開口部１３における電源線１４と、回路部の外周部の開口部１３における電源線１４とが導体層１６によって互いに接続されている。この導体層１６は、図２を用いて前述した形成方法と同様に、銀ペースト等の導電性材料を半導体素子１１ｂに塗布し硬化させることにより、形成することができる。ここでは、重複する説明を省略する。
また、ＴＡＢテープ２８には、半導体素子１１ｂの複数のバンプ１２ｂと対向する位置に、それぞれ、複数のリード２７が配設されている。複数のリード２７の内、電源用リード２７は、図示しない電源と接続され、また、複数のリード２７の内、接地用リード２７は接地されている。さらに、半導体素子１１ｂの回路部と対向する位置に形成した、ＴＡＢテープ２８の開口部には、Ｘ字状に交差する一対の電源用リード２９が配設されている。
図８に示すように、この実施態様の半導体装置４０において、半導体素子１１ｂ外周の各バンプ１２ｂは、それぞれ、ＴＡＢテープ２８に設けた複数のリード２７のいずれか１つと電気的に接合されている。また、半導体素子１１ｂ中央の導体層１６も、ＴＡＢテープ２８に設けた電源用リード２９と電気的に接合されている。
図４の例と同様に、本実施態様の半導体装置４０においては、半導体素子１１ｂの回路部に、開口部１３および導体層１６を形成することにより、動作時に半導体素子１１ｂの回路部中央に供給される電源電流を増加させることができる。したがって、動作時において、半導体素子１１ｂの回路部中央における電源電圧が低下するのを防止することができ、半導体素子１１ｂを安定して動作させることが可能である。また、本実施態様における開口部１３および導体層１６も、周知の配線技術を用いて、半導体素子１１ｂ上に容易に形成できるので、簡易で低コストな半導体装置を提供できる。
本発明は、具体的に開示された実施態様に限定されるものではなく、請求の範囲から逸脱することなく、種々の変形や変更が可能である。
従来の半導体装置の構成を示す図である。 本発明の一実施態様に係る半導体素子の回路部の電源線上に形成される導体層を説明するための図である。 図２の半導体素子における電源線と導体層の接続関係を示す断面図である。 本発明の一実施態様における半導体装置の構成を示す図である。 本発明の他の実施態様における半導体装置の構成を示す図である。 図５の半導体装置における基板、半導体素子及び導体層の接続関係を示す断面図である。 本発明の他の実施態様における半導体装置の構成を示す図である。 図７の半導体装置におけるＴＡＢテープ、半導体素子及び導体層の接続関係を示す断面図である。 図２（ｂ）の半導体素子の断面構造を示す断面図である。 図４の半導体装置における配線基板、半導体素子及び導体層の接続関係を示す側面図である。
符号の説明
１ 半導体素子
２ 電極パッド
４ 電源線
５ コア部
７ ボンディングリード
８ ワイヤ
１０ 従来の半導体装置
１１、１１ａ、１１ｂ 半導体素子
１２ 電極パッド
１２ａ、１２ｂ バンプ
１３ 開口部
１４ 電源線
１５ 配線層
１５ａ 絶縁膜
１６ 導体層
１７ ボンディングリード
１８ ワイヤ
１９ 基板
２０ 半導体装置
２１ 配線基板
２１ａ ダイ付材
２２ 基板
２３ 接続端子
２４ 接続端子
２７ リード
２８ ＴＡＢテープ
２９ 電源用リード
３０ 半導体装置
４０ 半導体装置

Claims (5)

  1. 中央に設けた回路部が外部からの電源を供給するための電源用電極と電源線により接続された半導体素子と、
    前記半導体素子を搭載すると共に、前記半導体素子を取り囲む領域に配設した第１の接続端子が前記電源用電極と電気的に接合された基板と、
    前記回路部の中央に配置された電源線上に形成された第１の開口部と、
    前記回路部の外周部に配置された電源線上に形成された第２の開口部と、
    前記基板上の前記半導体素子を取り囲む前記領域に配設した第２の接続端子と電気的に接合されると共に、前記第１の開口部における電源線と前記第２の開口部における電源線とを互いに接続する導体層と
    を備えることを特徴とする半導体装置。
  2. 中央に設けた回路部が外部からの電源を供給するための電源用バンプと電源線により接続された半導体素子と、
    前記半導体素子を搭載すると共に、前記半導体素子上の前記電源用バンプと対向する領域に配設した第１の接続端子が前記電源用バンプと電気的に接合された基板と、
    前記回路部の中央に配置された電源線上に形成された第１の開口部と、
    前記回路部の外周部に配置された電源線上に形成された第２の開口部と、
    前記基板上の前記回路部と対向する領域に配設した第２の接続端子と電気的に接合されると共に、前記第１の開口部における電源線と前記第２の開口部における電源線とを互いに接続する導体層と
    を備えることを特徴とする半導体装置。
  3. 中央に設けた回路部が外部からの電源を供給するための電源用バンプと電源線により接続された半導体素子と、
    前記半導体素子を搭載すると共に、前記半導体素子を取り囲む領域に配設した第１のリードが前記電源用バンプと電気的に接合されたＴＡＢテープと、
    前記回路部の中央に配置された電源線上に形成された第１の開口部と、
    前記回路部の外周部に配置された電源線上に形成された第２の開口部と、
    前記ＴＡＢテープ上の前記半導体素子と対向する領域に配設した第２のリードと電気的に接合されると共に、前記第１の開口部における電源線と前記第２の開口部における電源線とを互いに接続する導体層と
    を備えることを特徴とする半導体装置。
  4. 前記導体層は、銀、金、銅のうちいずれかの導電性物質を用いて形成されることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記第１の開口部における前記電源線と前記第２の開口部における前記電源線は、金属めっき層を介して前記導体層と接続することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
JP2004164857A 2004-06-02 2004-06-02 半導体装置 Expired - Fee Related JP4904670B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004164857A JP4904670B2 (ja) 2004-06-02 2004-06-02 半導体装置
KR1020050043947A KR100662070B1 (ko) 2004-06-02 2005-05-25 반도체 장치
TW094117246A TWI271829B (en) 2004-06-02 2005-05-26 Semiconductor device
US11/137,697 US7361980B2 (en) 2004-06-02 2005-05-26 Semiconductor device
CNB2005100743166A CN100392843C (zh) 2004-06-02 2005-06-01 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004164857A JP4904670B2 (ja) 2004-06-02 2004-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2005347488A true JP2005347488A (ja) 2005-12-15
JP4904670B2 JP4904670B2 (ja) 2012-03-28

Family

ID=35479722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004164857A Expired - Fee Related JP4904670B2 (ja) 2004-06-02 2004-06-02 半導体装置

Country Status (5)

Country Link
US (1) US7361980B2 (ja)
JP (1) JP4904670B2 (ja)
KR (1) KR100662070B1 (ja)
CN (1) CN100392843C (ja)
TW (1) TWI271829B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229455A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750375B2 (en) * 2006-09-30 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Power line layout techniques for integrated circuits having modular cells
US7906424B2 (en) 2007-08-01 2011-03-15 Advanced Micro Devices, Inc. Conductor bump method and apparatus
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US8258615B2 (en) * 2008-03-07 2012-09-04 Mediatek Inc. Semiconductor device and fabricating method thereof
US7554133B1 (en) * 2008-05-13 2009-06-30 Lsi Corporation Pad current splitting
US8314474B2 (en) * 2008-07-25 2012-11-20 Ati Technologies Ulc Under bump metallization for on-die capacitor
JP5404454B2 (ja) * 2010-01-29 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102172786B1 (ko) * 2013-11-01 2020-11-02 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
CN108336056B (zh) * 2018-04-12 2024-06-04 苏州震坤科技有限公司 用于半导体封装结构的万用转接电路层

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053222A (ja) * 1991-06-25 1993-01-08 Sony Corp 半導体装置
JPH06318597A (ja) * 1993-05-07 1994-11-15 Nec Kyushu Ltd 半導体装置
JPH0786281A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2005057125A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489447A (en) 1987-09-30 1989-04-03 Toshiba Corp Semiconductor integrated circuit
JPH02130946A (ja) * 1988-11-11 1990-05-18 Fujitsu Ltd 半導体装置
JPH02295144A (ja) * 1989-05-09 1990-12-06 Nec Corp 集積回路
JPH038360A (ja) 1989-06-06 1991-01-16 Toshiba Corp 半導体装置
US5229639A (en) * 1991-10-31 1993-07-20 International Business Machines Corporation Low powder distribution inductance lead frame for semiconductor chips
US5220195A (en) * 1991-12-19 1993-06-15 Motorola, Inc. Semiconductor device having a multilayer leadframe with full power and ground planes
US6025616A (en) * 1997-06-25 2000-02-15 Honeywell Inc. Power distribution system for semiconductor die
US5952611A (en) * 1997-12-19 1999-09-14 Texas Instruments Incorporated Flexible pin location integrated circuit package
JP2003243538A (ja) * 2002-02-12 2003-08-29 Hitachi Ltd 半導体集積回路装置
US6861762B1 (en) * 2002-05-01 2005-03-01 Marvell Semiconductor Israel Ltd. Flip chip with novel power and ground arrangement
JP4141322B2 (ja) * 2003-06-13 2008-08-27 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053222A (ja) * 1991-06-25 1993-01-08 Sony Corp 半導体装置
JPH06318597A (ja) * 1993-05-07 1994-11-15 Nec Kyushu Ltd 半導体装置
JPH0786281A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置および半導体装置の製造方法
JP2005057125A (ja) * 2003-08-06 2005-03-03 Rohm Co Ltd 半導体装置
JP2005158777A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229455A (ja) * 2012-04-26 2013-11-07 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US7361980B2 (en) 2008-04-22
US20050280034A1 (en) 2005-12-22
KR20060046166A (ko) 2006-05-17
CN100392843C (zh) 2008-06-04
CN1705099A (zh) 2005-12-07
TWI271829B (en) 2007-01-21
JP4904670B2 (ja) 2012-03-28
KR100662070B1 (ko) 2006-12-27
TW200603352A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
JP2817717B2 (ja) 半導体装置およびその製造方法
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
JPH08111497A (ja) 樹脂封止型半導体装置
JP2002184934A (ja) 半導体装置及びその製造方法
JP4904670B2 (ja) 半導体装置
JP3437477B2 (ja) 配線基板および半導体装置
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same
JP2007281509A (ja) 半導体装置
JP2001250876A (ja) 半導体装置及びその製造方法
JP2803656B2 (ja) 半導体装置
JP2008198916A (ja) 半導体装置及びその製造方法
CN100401487C (zh) 半导体器件及半导体器件的制造方法
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JP4007917B2 (ja) 半導体装置及びその製造方法
JP3721299B2 (ja) 半導体パッケージの製造方法
JP3889311B2 (ja) プリント配線板
JP2008124072A (ja) 半導体装置
US7265443B2 (en) Wire bonded semiconductor device having low inductance and noise
JP2002270643A (ja) 半導体チップ及び半導体装置
JP2990120B2 (ja) 半導体装置
JP2556204B2 (ja) フィルムキャリア半導体装置の実装方法
JP2024051292A (ja) 半導体装置
US20070145607A1 (en) System to wirebond power signals to flip-chip core
JPH05166971A (ja) 半導体装置
JPH04352463A (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4904670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees