JP2005509201A5

JP2005509201A5 -

Info

Publication number: JP2005509201A5
Application number: JP2002578251A
Authority: JP
Filing date: 2002-03-28
Publication date: 2005-12-22
Anticipated expiration: 2022-03-28

Claims

Ｎが３より大きい正の整数であり、（２Ｎ−１）次の二次元ピラミッド・フィルタ・アーキテクチャ含む集積回路であって、その（２Ｎ−１）次の二次元ピラミッド・フィルタ・アーキテクチャが
前記（２Ｎ−１）次の一次元ピラミッド・フィルタと、
第１の加算回路と、
第２の加算回路とを有し、
前記（２Ｎ−１）次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも、
４つの（２Ｎ−１）次の一次元ピラミッド・フィルタによって生成される出力信号の前記第１の加算回路による合計に対応するピラミッド・フィルタリング済み出力信号と、
前記第２の加算回路において、次数の信号サンプル・マトリックスを合計することによって生成される出力信号に対応する、ピラミッド・フィルタリング済み出力信号とを生成することができ、
前記二次元ピラミッド・フィルタ・アーキテクチャにおけるそれぞれの出力信号は、前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルにおいて第３の加算回路によって合計される集積回路。
Ｎは３より大きい正の整数であり、（２Ｎ−１）次の一次元ピラミッド・フィルタを含む（２Ｎ−１）次の二次元ピラミッド・フィルタ・アーキテクチャを使用して画像をフィルタリングする方法であって、
前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルに、
４つの（２Ｎ−１）次の一次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、
次数の信号サンプル・マトリックスの合計に対応する、ピラミッド・フィルタリング済み出力信号とを合計することを含む方法。
記憶媒体を含む物品であって、前記記憶媒体はその上に命令を記憶しており、その命令は、実行されると、
前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルに、
４つの（２Ｎ−１）次の一次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、
次数の信号サンプル・マトリックスの合計に対応する、ピラミッド・フィルタリング済み出力信号とを合計することによって、
（２Ｎ−１）次の一次元ピラミッド・フィルタを含む（２Ｎ−１）次の二次元ピラミッド・フィルタ・アーキテクチャを使って画像のフィルタリングを行い、この場合、Ｎは３よりも大きい正の整数である物品。
スキャンしたカラー画像をフィルタリングするための画像処理ユニットを含む画像処理システムであって、
前記画像処理ユニットは、少なくとも１つの二次元ピラミッド・フィルタ・アーキテクチャを含み、
前記少なくとも１つの二次元ピラミッド・フィルタ・アーキテクチャは、
（２Ｎ−１）次の一次元ピラミッド・フィルタを含む（２Ｎ−１）次の二次元ピラミッド・フィルタ・アーキテクチャを含み、この場合、Ｎは３より大きい正の整数であり、
前記（２Ｎ−１）次の二次元ピラミッド・フィルタ・アーキテクチャは、オペレーション中、それぞれのクロック・サイクルにおいて、少なくとも、
４つの（２Ｎ−１）次の一次元ピラミッド・フィルタによって生成される出力信号に対応するピラミッド・フィルタリング済み出力信号と、
次数の信号サンプル・マトリックスの合計に対応するピラミッド・フィルタリング済み出力信号とを生成することができ、
前記二次元ピラミッド・フィルタ・アーキテクチャにおけるそれぞれのピラミッド・フィルタリング済み出力信号は、前記二次元ピラミッド・フィルタ・アーキテクチャのそれぞれのクロック・サイクルにおいて合計される画像処理システム。