JP2006010751A - マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法 - Google Patents

マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2006010751A
JP2006010751A JP2004183658A JP2004183658A JP2006010751A JP 2006010751 A JP2006010751 A JP 2006010751A JP 2004183658 A JP2004183658 A JP 2004183658A JP 2004183658 A JP2004183658 A JP 2004183658A JP 2006010751 A JP2006010751 A JP 2006010751A
Authority
JP
Japan
Prior art keywords
pattern
optical proximity
proximity effect
mask
effect correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004183658A
Other languages
English (en)
Inventor
Shunei Sato
俊英 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004183658A priority Critical patent/JP2006010751A/ja
Publication of JP2006010751A publication Critical patent/JP2006010751A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】どの種類のＯＰＣ処理が行われているかを容易に読み取れ、かつ禁止領域でＯＰＣパターンが除去されていることが容易に確認できるマスクデータ作成方法、マスク製造装置、マスク、プログラム及び半導体装置の製造方法を提供する。
【解決手段】ＯＰＣ処理規則確認パターン６０１を発生させることで、このマスクに用いられているＯＰＣはどのような処理を行っているかを、ＯＰＣ補正された配線パターンを調査することなくマスク上で確認することができる。また、禁止領域７０１中に禁止処理確認パターン６０３を発生させ、この禁止処理確認パターン６０３がマスク上に転写されない、つまり禁止領域７０１が適切に設定されていることを確認することができる。
【選択図】図４

Description

本発明は、半導体ウェハを露光する際に用いられるマスクのデータを作成する方法に関し、特にＯＰＣ(Optical Proximity Correction；光近接効果補正)処理や、ＯＰＣ処理を禁止する禁止処理が正しく行われたか否かを容易に確認できるマスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法に関する。
近年、半導体ウェハに形成されるパターンの微細化が進んでおり、露光波長の半分程度のパターン幅を持つパターンも半導体ウェハ上に形成されるようになってきている。このように微細なパターンを露光する際には、光の回折現象により、光学近接効果の影響が顕著となって現れる。
光学近接効果について、図１３を用いて説明する。図１３は光学近接効果を説明するための模式断面図である。ＫｒＦエキシマレーザ光光源１３０１を用いて石英基板１３０２上にクロムマスク１３０３が形成されており、孤立配線開口部１３０４と近接配線開口部１３０６が設けられている。孤立開口部１３０４によって結像されるパターン１３０６は、例えば入射光強度の５０％の光強度をしきい値として、結像されるものとすると、孤立開口部１３０４の幅とほぼ同じ幅を持つパターン１３０８を持つ像として結像される。
しかしながら、近接配線開口部１３０６のようにパターン同士が近接している場合、近接した２本の光強度信号が干渉してしまい、図１３のように入射光強度の５０％の光強度をしきい値とした場合、２本のパターンが太い一本のパターン１３０９として結像されてしまう。
ここで、近接開口部１３０６の開口部内側にＯＰＣパターン１３０７を形成すると、補正領域１３０７分だけ近接配線開口部１３０６内側の光量は減少し、近接開口部１３０６とほぼ同じ幅を持つパターン１３０５として結像させることができる。
ここで述べたように、ＯＰＣ処理を行う場合には、周辺のパターンの影響を考慮する必要があり、計算量が膨大なものとなるため、コンピュータを用いた配置配線プログラムによりＯＰＣパターンを自動発生させる場合が多い。
しかしながら、例えばＳＲＡＭ等のように、繰り返しパターンが多く、しかもぎりぎりまで微細化を追求する場合では、配置配線プログラムによる自動発生の手法では十分な微細化が行えず、ＯＰＣパターンを、人手を介して形成する場合がある。
この場合、人手を介してＯＰＣパターンを形成した領域では、配置配線プログラムによりＯＰＣパターンを自動発生させないよう、ＯＰＣパターン処理後、ＯＰＣデータを除去する禁止領域を設けるのが一般的である。
ＯＰＣパターンを自動発生させる処理を行なった後、作業者はコンピュータの出力である表示画面を視認し、ＯＰＣパターンが生成されているか、また禁止領域ではＯＰＣパターンが消去されているか、をチェックする。
特許文献１では、ＯＰＣ処理を行った領域と、ＯＰＣ処理を禁止した領域の両方にＯＰＣ処理が掛かる程度の配線幅を持つＯＰＣ確認パターンを形成し、双方のＯＰＣ確認パターンを確認することで、ＯＰＣパターンが所望のものか、また禁止領域でＯＰＣパターンが発生していないことを容易に確認する手法が提示されている。
特開２００３−１５２７１号公報
しかしながら、近年、ＯＰＣ処理は複雑化しており、単純なテストパターンでは所望のＯＰＣ処理を行えたか否かを容易には区別できなくなってきている。また、全てのＯＰＣ処理を表現しうるテストパターンを作成しても、それら全てのパターンの評価、確認を行うことは手間の掛かる作業となる。さらに、全てのＯＰＣ処理を分析するには多数のテストパターンを必要とするため、広いマスク領域が必要となる。また特許文献１の手段では、ＯＰＣが行われていることや、禁止領域でＯＰＣパターンが発生していないことの確認は容易であるが、どの種類のＯＰＣ処理が行われたかの判断は困難である。
そこで、本発明では、どの種類のＯＰＣ処理が行われているかを容易に読み取れ、かつ禁止領域でＯＰＣパターンが除去されていることが容易に確認できるマスクデータ作成方法、マスク製造装置、マスク、プログラム及び半導体装置の製造方法を提供することを目的としている。
上記目的を達成するために、本発明のマスクデータ作成方法は、パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則を受け付けるステップと、光近接効果補正処理により光近接効果補正パターンを生成するステップと、光近接効果補正の処理規則を示す識別記号又は識別マークをマスク上に形成するステップと、を備えている。
この作成方法によれば、光近接効果補正の処理規則がマスク上に形成されているため、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。
また、本発明のマスクデータ作成方法は、パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則を受け付けるステップと、光近接効果補正処理により得られる光近接効果補正パターンを生成するステップと、光近接効果補正を行わない領域となる光近接効果処理の禁止領域を設定するステップと、光近接効果処理の前記禁止領域内にあるよう設定され、光近接効果処理の禁止領域が所望の領域に指定されていた場合には、前記禁止領域が設定されて消去される、禁止処理確認パターンとを生成するステップと、前記禁止領域と重なる、前記光近接効果補正パターン及び前記禁止処理確認パターンとを前記禁止領域の設定に従い消去するステップと、を備えている。
この作成方法によれば、禁止識別パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かを判断することができる。光近接効果補正パターンの禁止領域と禁止識別パターンとが重なっている場合、つまり禁止領域が正しく配置されている場合には、光近接効果補正パターンは消去される、つまり光近接効果補正パターンの禁止領域に書き込まれた禁止識別パターンが消去されることとなる。つまり単にパターンの有無のみを見るだけで禁止領域の配置の正否の確認ができる。
また、本発明のマスクデータ作成方法は、パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則を受け付けるステップと、光近接効果補正処理により得られる光近接効果補正パターンと、光近接効果処理の禁止領域内にあるよう設定され、光近接効果処理の禁止領域が所望の領域に指定されていた場合には前記禁止領域が設定されて消去される、禁止処理確認パターンとを生成するステップと、光近接効果補正の処理規則を示す識別記号又は識別マークのパターンを表示するステップと、前記禁止領域と重なる領域にある前記光近接効果補正パターン及び前記禁止処理確認パターンを消去し表示するステップと、を備えている。
この作成方法によれば、光近接効果補正の処理規則がマスク上に形成されているため、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。また、禁止識別パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かを判断することができる。光近接効果補正パターンの禁止領域と禁止識別パターンとが重なっている場合、つまり禁止領域が正しく配置されている場合には、光近接効果補正パターンは消去される、つまり光近接効果補正パターンの禁止領域に書き込まれた禁止識別パターンが消去されることとなる。単にパターンの有無のみを判断することで確認ができる。
また、本発明のマスクデータ作成方法は、前記識別マークは、前記マスクの配線幅の最小寸法と、前記マスクの種類と、光近接効果補正の前記処理規則の種類が視認可能に割り当てられた記号群またはマーク群を備えている。
この作成方法によれば、文字を用いてマスクのレイヤの種類を記載する場合に比べ、少ない面積で情報を書き込むことができる。例えば、レイヤ名称がＡＬ１、ＡＬ２、ＡＬ３、ＡＬ４の４通りあった場合、ドットの有無の２進法で領域名を与えた場合、ドット２つ分の面積があればこの４通りの情報を割り当てることができ、文字を書き込む場合に比べ極めて小さな面積でマスク上に情報を書き込むことができる。
また、本発明のマスクデータ作成方法は、前記識別マークは、上下左右に対称に配列された前記マーク群を有し、前記識別マークの向きを特定するための記号またはマークからなる識別子が付与されている。
この作成方法によれば、例えば識別マークが４×４の縦横対称のドットパターンであった場合、天地左右が不明になることを防止することができる。また、天地左右を知らせるためだけの識別子なので、例えば一つのドットでも問題がないため、マスク上での面積をあまり増やすことがない。
また、本発明のマスクデータ作成方法は、前記禁止処理確認パターンの生成領域及び前記禁止領域は、半導体装置の各層の異なる前記マスク毎に、前記マスク内で各々異なった位置に設定されている。
この作成方法によれば、光近接効果補正パターンを除去する禁止領域と禁止識別パターンを間違えて指定した場合、確実に禁止識別パターンが消える。各禁止レイヤ毎に異なった位置に禁止識別パターンを置かず、同じ位置に禁止識別パターンを置いた場合、各禁止レイヤでの禁止領域が各禁止レイヤで同一の場所を占めてしまうため、禁止レイヤを間違えても禁止識別パターンが消えてしまう場合がでるが、光近接効果補正レイヤに対応する各禁止レイヤを異なった位置に設定することで、誤って他のレイヤを用いた場合にのみ禁止識別パターンが消える設定とすることができる。
また、本発明のマスク設計装置は、パターンデータと、前記パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則と、光近接効果補正を行わない領域となる光近接効果処理の禁止領域と、光近接効果補正の処理規則を示す識別記号又は識別マークからなる検証パターンの配置データとを受け入れる入力部と、前記パターンデータに対して、前記検証パターンと、禁止領域確認パターンと、前記光近接効果の処理規則に従って、光近接効果補正処理により光近接効果補正パターンを生成する生成部と、前記禁止領域と重なる前記光近接効果補正パターンと、前記禁止領域と重なる禁止領域確認とを消去する禁止領域処理部を有する。
この製造装置を用いることで、光近接効果補正の処理規則がマスク上に形成される。従って、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。
また、禁止識別パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かが判断できる。光近接効果補正パターンの禁止領域と禁止領域確認パターンとが重なっている場合、つまり禁止領域が正しく配置されている場合には、光近接効果補正パターンは消去される、つまり光近接効果補正パターンの禁止領域に書き込まれた禁止識別パターンが消去されることとなる。単にパターンの有無のみを確認することで確認ができるため、オペレータによる確認が容易となる。
また、本発明のマスクは、請求項１〜３のいずれか一項に記載の形成されたマスクデータ作成方法によって作成されている。
このマスクを用いれば、光近接効果補正の処理規則がマスク上に形成されているため、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。
また、本発明のプログラムは、コンピュータの入力手段が、パターンデータと、前記パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則と、光近接効果補正を行わない領域となる光近接効果処理の禁止領域と、光近接効果補正の処理規則を示す識別記号又は識別マークからなる検証パターンの配置データとを受け入れるステップと、コンピュータの生成手段が、前記パターンデータに対して、前記検証パターンと、禁止領域確認パターンと、前記光近接効果の処理規則に従って、光近接効果補正処理により光近接効果補正パターンを生成するステップと、コンピュータの禁止処理確認手段が、前記禁止領域と重なる前記光近接効果補正パターンと、前記禁止領域と重なる禁止領域確認とを消去するステップとを、実行させている。
このプログラムを用いることで、どの処理規則にある光近接効果補正が行われたかを補正パターンをもとに直接視認することができる。また、禁止識別パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かを判断することができる。
また、本発明の半導体装置の製造方法は、半導体装置の製造方法であって、所定の膜が形成された半導体ウェハ上にレジストを塗布するステップと、請求項８に記載のマスクを用いて当該マスクに形成されたパターンを、前記半導体ウェハ上に塗布されたレジストに露光するステップと、露光されたレジストを現像するステップと、現像されたレジストをレジストマスクとして、前記半導体ウェハの製造プロセスを行うステップと、を備えている。
この製造方法を用いれば、複雑なレイヤ構成を用いるＯＰＣ処理を行ったマスクのレイヤ情報を、一旦マスクが出来上がった後からでもレイヤ情報を確認することができる。ＯＰＣ処理を行う場合、複雑なレイヤ構成を用いるため、何らかの手違いにより、所望のレイヤの処理を間違える場合もある。この半導体装置の製造方法を用いた場合、後からでもどのようなＯＰＣ処理を受けていたかの確認ができるため、より正確なマスクを用いて半導体装置を製造することができる。
＜実施形態１＞
本発明を具体化した実施形態１について、図面を参照して説明する。
図１に本実施形態で使用するコンピュータの構成を示すブロック図を示す。
コンピュータ１００は、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、入力インターフェース部１０５、出力インターフェース部１０６を備え、これらは、バス部１０４を介して接続されている。またコンピュータ１００の入力インターフェース部１０５にはキーボードやマウス等からなる入力部１０７が接続されており、出力インターフェース部１０６にはＣＲＴ（Cathode Ray Tube：陰極線管）やＬＣＤ（ Liquid Crystal Display：液晶表示画面）などからなる表示部１０８が接続されている。
ＣＰＵ１０１は入力されたデータ等を演算するものである。ＲＯＭ１０２は読み出し専用メモリであり、ＣＰＵ１０１が必要とするＯＳ等の情報が記憶されている。ＲＡＭ１０３は例えばハードディスクやメモリにより構成されており、例えば入力インターフェース部１０５を通して与えられた入力情報及びマスクのパターンを作成する処理に用いられるプログラム（図３のフローチャート参照）やＣＰＵ１０１による演算結果を一旦蓄えておくものである。
入力インターフェース部１０５は、キーボードやフロッピー（Ｒ）ディスク等の記憶媒体の読み取り装置などの入力部１０７に与えられる情報をコンピュータ１００が扱える信号形式に変換するものであり、出力インターフェース部１０６は、コンピュータ１００より得られた情報を表示部１０８で扱える形式に変換するものである。表示部１０８は、例えば液晶表示画面からなり、作業者が容易に認識できる形式で情報を提示するものである。
次に、このコンピュータ１００が図３に示すフローチャートで表示されるプログラムを実行することにより構築されるマスクデータ作成装置の構成を示すブロック図を図２に示す。
マスクデータ作成装置２００は、入力部２０１、記憶部２０２、生成部２０３、禁止領域処理部２０４、表示部２０５を備えている。入力部２０１は図１における入力インターフェース部１０５及び入力部１０７に相当する。また、表示部２０５は図１における出力インターフェース部１０６及び表示部１０８に相当する。
まず、入力部２０１は、ＯＰＣ(Optical Proximity Correction；光近接効果補正)処理前の配線パターンであるパターンデータ、ＯＰＣデータの存在を禁止する禁止領域パターン、検証パターンの配置を指定する検証パターン配置データ、光近接効果補正の処理規則を示すルールデータを入力する。
次に、記憶部２０２は入力部２０１に入力されたデータを記憶する。
次に、生成部２０３は、記憶部２０２に記憶されたデータのうち、パターンデータとルールデータと検証パターン配置データを読み出し、これらのデータを用いてＯＰＣパターンの生成部２０３に与え、ＯＰＣパターンと、検証パターンとを生成する。
詳しくは、生成部２０３は、ＯＰＣパターン生成部２０３Ａと検証パターン生成部２０３Ｂとを備え、ＯＰＣ生成部２０３Ａによりパターンデータとルールデータに基づきＯＰＣパターンが生成されるとともに、検証パターン生成部２０３Ｂによりルールデータと検証パターン配置データとに基づき検証パターンを生成する。ここで、検証パターンは図６に示すようなパターンである。すなわち、検証パターン６００は、例えばパターン寸法の最小値や、用いられているマスクの名称等を割り付けたＯＰＣ処理規則確認パターン６０１、マークの向きを特定する識別子パターン６０２、および禁止処理確認パターン６０３からなる。これらのパターン６０１〜６０３については後述する。
次に、禁止領域処理部２０４は、生成部２０３で生成されたパターンを読み出し、また記憶部２０２に蓄えられている禁止領域のパターンを読み出す。禁止領域処理部２０４は、ＯＰＣパターンと、検証パターンと、禁止識別パターンから、禁止領域パターンと重なる領域にあるパターンを取り除く。
次に、表示部２０５は、禁止領域処理部２０４で禁止領域部分にある情報を取り除いたパターンを表示する。
次に、このブロック図にあるパターンデータの処理手順について図３に示すフローチャートを用いて説明する。
まず、ステップＳ３０１では、ＯＰＣ処理を行う前のパターンデータとＯＰＣ処理の種類を示すルールデータとを、生成部２０３に与える。
次に、ステップＳ３０２では、生成部２０３に与えられたデータをもとにＯＰＣパターンと、検証パターンと、禁止処理確認パターンとを発生させる。
次に、ステップＳ３０３では、禁止領域処理部２０４にＯＰＣ禁止領域パターンを与え、ＯＰＣパターンから、禁止領域パターンと重なる領域を消去する。このとき、検証パターンの一部である禁止処理確認パターンは、ＯＰＣ禁止領域パターンが所望の通り設定されていれば消去される。
次に、ステップＳ３０４では、ＯＰＣの禁止処理確認パターンの消去が行われていることを確認する。確認作業は、ＲＡＭ１０３にあるＯＰＣパターンを出力インターフェース部１０６を通して、コンピュータ１００によりパターンマッチングを行うことで実行される。
禁止処理確認パターンを含むようにＯＰＣパターンの禁止領域は形成されているので、表示部１０８に表示されている禁止処理確認パターンが消えていれば、ＯＰＣパターン禁止領域は正常に形成されていることが示される。
もし、ここでＯＰＣの禁止処理確認パターンが残っていた場合、ＯＰＣ禁止領域が所望の領域に形成されていないこととなる。従って、一旦作業を終了して禁止領域のパターン等を調査する必要がある。
次に、ステップＳ３０５では、検証パターンデータとルールデータの内容が一致していることを確認する。確認作業は、ＲＡＭ１０３にあるＯＰＣパターンを出力インターフェース１０６を通して、コンピュータ１００によりパターンマッチングを行うことで実行される。
この２つのパターンが一致していれば、検証パターン層にあるＯＰＣの種類と、ＯＰＣの種類を示すルールデータとが同じであることとなり、所望のＯＰＣ処理がなされていることが示される。
もし、ここでデータ内容が異なっていた場合、ルールデータ等に所望のものではないデータを用いている可能性がある。従って、一旦作業を終了してルールデータ等を再度確認する必要がある。
次に、ステップＳ３０６では、ＯＰＣ処理の禁止領域が所望の領域に設定され、かつ検証パターンの内容と、ルールデータが一致していることを確認した時点でパターンを表示部に表示する。
ここで、画面に表示されるパターンの一例を図４に示す。
図４は、ＯＰＣ処理を行って発生させた全てのパターンについての画面表示図である。図４で表示されるパターンは以下のようにして発生させられている。
まず、図５に示されているＯＰＣ処理を行うためのパターンデータを生成部２０３に入力する。図５で示されているパターンは、スクライブライン５０１と、パターン５０２、パターン５０３とからなっている。次に、検証パターン配置データとルールデータとを生成部２０３に入力し、ＯＰＣパターンを発生する。
図６は、生成部２０３が発生したＯＰＣパターンである。生成部２０３は、ＯＰＣパターン生成部２０３Ａにより、ＯＰＣ補正パターン６０４、６０５を発生する。また、検証パターン生成部２０３Ｂは、ＯＰＣ処理規則確認パターン６０１と、識別子パターン６０２と、禁止処理確認パターン６０３からなる検証パターン６００を発生させる。
図７は、禁止領域パターンである。禁止領域パターンは、例えば極めてクリティカルな、オペレータによるきめ細かな補正を行ったパターンに対し、ＯＰＣ補正パターンを二重に発生させないよう、オペレータがＯＰＣ補正を行った領域などについてＯＰＣパターンの発生を禁止するものである。図７では、禁止領域７０１と禁止領域７０２が設定されている。
これらの情報を元に、図４で示すパターンが得られる。禁止領域外にあるパターン５０２には、ハンマーヘッド状の補正パターン６０４が最初のパターン５０２に追加されている。
一方、禁止領域７０１中にあるパターン５０３については、ＯＰＣパターンの存在が禁止されているため、元のパターン５０３のみとなっている。
また、検証パターン６００にある禁止処理確認パターン６０３は、ＯＰＣパターンとして発生したものであるので、禁止領域７０２内ではＯＰＣパターンの存在が禁止されているため、禁止処理確認パターン６０３は消去され、禁止領域が適切に扱われていることが示されている。
次に、ＯＰＣ処理規則確認パターン６０１について図８を用いて説明する。
ＯＰＣ処理規則確認パターン６０１は、４種類の情報から成り立っており、各々４ビットの情報量を持っている。
一桁目には、パターン寸法の最小値８０１、２桁目にはマスク内で階層化されているレイヤ名称８０２、３桁目にはＯＰＣの種類８０３、４桁目にはＯＰＣのバージョン８０４が割り当てられている。
図９に、パターン寸法の最小値の割り付け方を説明する。４ビットの情報が入るため、２の４乗である１６水準の情報を割り付けることができる。この実施形態の中では、パターン寸法の最小値が０．２５μｍの場合のＯＰＣ処理を行うことが示されている。
図８に示されているその他の項目についても、同様に割り付けが行われている。
なお、図４、図６、図８、図９では、白抜きの情報が記載されているときに罫線があるような図面となっているが、これは、説明の便宜上記載したものであり、実際のパターンにはこのような罫線は存在していない。
次に、本実施形態で得られた本発明のマスクデータ作成方法により得られたマスクを図１１に示す。図１１は図４に示す画面に表示されたパターンをもとにマスクとして作られたものである。ＯＰＣパターン６０４はマスク上に形成されているが、禁止領域にあるＯＰＣパターン６０５はマスク上では残されていない。また、ＯＰＣ処理規則確認パターン６０１と識別子パターン６０２がスクライブライン上に形成されており、ＯＰＣ処理で用いた規則を随時確認可能としている。また、禁止処理確認パターン６０３が、マスク上に形成されていないことから、ＯＰＣの禁止処理が適切に行われていることをマスクを見るだけで確認することができる。
次に、実施形態の効果について記述する。
（１）光近接効果補正の処理規則がマスク上に形成されているため、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。
（２）禁止識別パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かを判断することができる。光近接効果補正パターンの禁止領域と禁止識別パターンとが重なっている場合、禁止領域が正しく配置されている場合には、光近接効果補正パターンは消去され、光近接効果補正パターンの禁止領域に書き込まれた禁止識別パターンが消去されることとなる。つまり単にパターンの有無のみを見るだけで禁止領域の配置の正否の確認ができる。
（３）光近接効果補正の処理規則がマスク上に形成されているため、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。また、禁止識別パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かを判断することができる。光近接効果補正パターンの禁止領域と禁止識別パターンとが重なっている場合、つまり禁止領域が正しく配置されている場合には、光近接効果補正パターンは消去される、つまり光近接効果補正パターンの禁止領域に書き込まれた禁止識別パターンが消去されることとなる。単にパターンの有無のみを判断することで確認ができる。
（４）識別マークに、前記マスクの配線幅の最小寸法と、前記マスクのレイヤの種類と、光近接効果補正の前記処理規則の種類が割り当てられているため、文字を用いてマスクのレイヤの種類を記載する場合に比べ、少ない面積で情報を書き込むことができる。
（５）識別マークの向きを特定するためのマークからなる識別子が付与されているため、例えば識別マークが４×４の縦横対称のドットパターンであった場合、天地左右が不明になることを防止することができる。また、天地左右を知らせるためだけの識別子なので、例えば一つのドットでも問題がないため、マスク上での面積をあまり増やすことがない。
（６）禁止識別パターンを書き込む禁止パターンの領域を、各禁止レイヤ毎に異なった位置に設定した場合、光近接効果補正パターンを除去する禁止領域と禁止識別パターンを間違えて指定した場合、確実に禁止識別パターンが消えるため、レイヤの取り違えを防げる。
（７）この製造装置を用いることで、光近接効果補正の処理規則がマスク上に形成される。従って、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。
また、禁止処理確認パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かが判断できる。光近接効果補正パターンの禁止領域と禁止識別パターンとが重なっている場合、つまり禁止領域が正しく配置されている場合には、光近接効果補正パターンは消去される、つまり光近接効果補正パターンの禁止領域に書き込まれた禁止識別パターンが消去されることとなる。単にパターンの有無のみをチェックすることで確認できる。
（８）この製造装置で作られたマスクを用いることで、光近接効果補正の処理規則がマスク上に形成されているため、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。
（９）このフローチャートに従ってマスクを作ることで、この製造装置を用いることで、光近接効果補正の処理規則がマスク上に形成される。従って、どのような光近接効果補正が行われているのかテストパターンの寸法等を測定しなくとも、どの処理規則にある光近接効果補正が行われたかを直接視認することができる。
また、禁止処理確認パターンの有無を確認するだけで光近接効果補正パターンの禁止領域が正しく配置されているか否かが判断できる。光近接効果補正パターンの禁止領域と禁止識別パターンとが重なっている場合、つまり禁止領域が正しく配置されている場合には、光近接効果補正パターンは消去される、つまり光近接効果補正パターンの禁止領域に書き込まれた禁止識別パターンが消去されることとなる。単にパターンの有無のみをチェックすることで確認できる。
＜実施形態２＞
この実施形態２は第１実施形態で製造されたマスクを用いた半導体素子の製造方法の例である。この半導体素子の製造方法は、本発明に係るマスク製造装置を用い、本発明に係るマスク製造方法によって製造されたマスクを用いて、半導体装置が製造される。図１１は、本発明に係るマスクの一例である。ＯＰＣパターン６０４はマスク上に形成されているが、禁止領域にあるＯＰＣパターン６０５はマスク上では残されていない。
図１０は、本発明の第２実施形態に係る半導体装置の製造工程を示すフローチャートである。まず、ステップＳ１１において、半導体ウエハの所定の領域に素子分離膜を形成する。次に、ステップＳ１２において、素子分離膜によって囲まれた半導体ウエハの領域上に、ゲート絶縁膜となる絶縁膜を形成する。さらに、ステップＳ１３において、絶縁膜の上にゲート電極となる多結晶シリコン膜を形成する。
その後、ステップＳ１４において、絶縁膜と多結晶シリコン膜が形成された半導体ウエハ上にレジストを塗布する。次に、ステップＳ１５において、本発明に係るマスク製造方法によって製造されたマスクに形成されたパターンを、半導体ウエハ上に塗布されたレジストに露光する。さらに、ステップＳ１６において、露光されたレジストを現像する。
現像されたレジストのパターンの一例を図１２に示す。図１２は、図１１に示されるマスクを用いて半導体ウェハ上に転写されたレジストの形状である。ＯＰＣ補正を行っているパターン５０２では、ＯＰＣ補正の効果により、ほぼ当初のマスク形状に近いレジスト形状が得られている。
一方、ＯＰＣの禁止領域７０１にあるパターン５０３では、ＯＰＣ補正は行われないため、パターン５０３の長さとレジストパターンの寸法がかなり変化していることがわかる。もちろん、ＯＰＣの禁止領域７０１内では、通常は人手により、最適と思われるパターンに変形してマスクパターンを作成するため、２重にＯＰＣ補正が掛からないようになされているため、問題はない。
次に、ステップＳ１７において、現像されたレジストを利用して絶縁膜と多結晶シリコン膜のエッチングを行うことにより、ゲート絶縁膜とゲート電極をパターニングする。
その後、ステップＳ１８において、不要な領域を絶縁膜等でマスクして半導体ウエハ内に不純物を注入することにより、不純物拡散領域を形成する。次に、ステップＳ１９において、半導体ウエハ上に層間絶縁膜を形成する。さらに、不要な領域をマスクして層間絶縁膜をエッチングすることにより、層間絶縁膜の所定の部分に開口を設ける。次に、ステップＳ２０において、配線をパターン形成する。多層配線を形成する場合には、ステップＳ１９とステップＳ２０を必要な回数だけ繰り返せば良い。
ステップＳ１８〜Ｓ２０においても、ステップＳ１４〜Ｓ１７におけるのと同様に、レジストを塗布・露光・現像してからエッチング等が行われる。このレジストの露光の工程においても、本発明に係るマスク製造方法によって製造されたマスクが用いられる。
次に、実施形態の効果について記述する。
（１０）半導体ウェハ上にマークが形成されるため、複雑なレイヤ構成を用いるＯＰＣ処理を行ったマスクのレイヤ情報を、一旦マスクが出来上がった後からでも半導体ウェハ上にあるレイヤ情報で確認することができる。ＯＰＣ処理を行う場合、複雑なレイヤ構成を用いるため、何らかの手違いにより、不適切なレイヤを選択してしまう場合がある。この半導体装置の製造方法を用いた場合、後からでもどのようなＯＰＣ処理を受けていたかの確認ができるため早く異常に気が付くため、半導体装置を無駄に製造することを低減できる。
＜変形例＞
・実施形態１では、識別マークの各桁に情報を対応させる形でドットパターンに情報を割り当てているが、これを単純に２進法で記述すれば、６５、５３６通りのパターンに対応可能で、より少ない面積で情報を記載することができる。
実施形態１におけるコンピュータの構成を示す概要図。 実施形態１におけるパターンデータを処理するためのブロック図。 実施形態１におけるパターンデータの処理手順を示したフローチャート。 実施形態１における確認作業での、画面表示を示す表示図。 実施形態１における確認作業での、画面表示を示す図でＯＰＣを行う前のパターンを示す表示図。 実施形態１における確認作業での、画面表示を示す図でＯＰＣパターンを示す表示図。 実施形態１における確認作業での、画面表示を示す図で禁止領域を示す表示図。 実施形態１におけるＯＰＣ処理規則確認パターンを示すパターンの平面図。 実施形態１におけるＯＰＣ処理規則確認パターンとルールデータとの対応を説明するためのパターン模式図。 実施形態２における半導体装置の製造工程を示すフローチャート。 実施形態２に用いたマスクを示す平面図。 実施形態２における半導体装置のレジスト形状を示す平面図。 実施形態２における光学近接効果を説明するための模式断面図。
符号の説明
１００…コンピュータ、１０１…ＣＰＵ、１０２…ＲＯＭ、１０３…ＲＡＭ、１０４…バス、１０５…入力インターフェース部、１０６…出力インターフェース部、１０７…入力部、１０８…表示部、２００…マスクデータ作成装置、２０１…入力部２０１、２０２…記憶部、２０３…生成部、２０３Ａ…ＯＰＣ生成部、２０３Ｂ…検証パターン生成部、２０４…禁止領域処理部、２０５…表示部、５０１…スクライブライン、５０２…パターン、５０３…パターン、６００…検証パターン、６０１…ＯＰＣ処理規則確認パターン、６０２…識別子パターン、６０３…禁止処理確認パターン、６０４…ＯＰＣ補正パターン、６０５…ＯＰＣ補正パターン、７０１…禁止領域、７０２…禁止領域、８０１…パターン寸法の最小値、８０２…レイヤ名称、８０３…ＯＰＣの種類、８０４…ＯＰＣのバージョン、１３０１…ＫｒＦエキシマレーザ光光源、１３０２…石英基板、１３０３…クロムマスク、１３０４…孤立配線開口部、１３０５…パターン、１３０６…近接配線開口部、１３０７…補正領域、１３０８…パターン、１３０９…パターン。

Claims (10)

  1. パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則を受け付けるステップと、
    光近接効果補正処理により光近接効果補正パターンを生成するステップと、
    光近接効果補正の処理規則を示す識別記号又は識別マークをマスク上に形成するステップと、
    を備えたことを特徴とするマスクデータ作成方法。
  2. パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則を受け付けるステップと、
    光近接効果補正処理により得られる光近接効果補正パターンを生成するステップと、
    光近接効果補正を行わない領域となる光近接効果処理の禁止領域を設定するステップと、
    光近接効果処理の前記禁止領域内にあるよう設定され、光近接効果処理の禁止領域が所望の領域に指定されていた場合には、前記禁止領域が設定されて消去される、禁止処理確認パターンとを生成するステップと、
    前記禁止領域と重なる、前記光近接効果補正パターン及び前記禁止処理確認パターンとを前記禁止領域の設定に従い消去するステップと、
    を備えたことを特徴とするマスクデータ作成方法。
  3. パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則を受け付けるステップと、
    光近接効果補正処理により得られる光近接効果補正パターンと、光近接効果処理の禁止領域内にあるよう設定され、光近接効果処理の禁止領域が所望の領域に指定されていた場合には前記禁止領域が設定されて消去される、禁止処理確認パターンとを生成するステップと、
    光近接効果補正の処理規則を示す識別記号又は識別マークのパターンを表示するステップと、
    前記禁止領域と重なる領域にある前記光近接効果補正パターン及び前記禁止処理確認パターンを消去し表示するステップと、
    を備えたことを特徴とするマスクデータ作成方法。
  4. 前記識別マークは、前記マスクの配線幅の最小寸法と、前記マスクの種類と、光近接効果補正の前記処理規則の種類が視認可能に割り当てられた記号群またはマーク群を備えたことを特徴とする請求項１又は請求項３に記載のマスクデータ作成方法。
  5. 前記識別マークは、上下左右に対称に配列された前記マーク群を有し、前記識別マークの向きを特定するための記号またはマークからなる識別子が付与されていることを特徴とする請求項１、３、４のいずれか一項に記載のマスクデータ作成方法。
  6. 前記禁止処理確認パターンの生成領域及び前記禁止領域は、半導体装置の各層の異なる前記マスク毎に、前記マスク内で各々異なった位置に設定されていることを特徴とする請求項２又は３に記載のマスクデータ作成方法。
  7. パターンデータと、前記パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則と、光近接効果補正を行わない領域となる光近接効果処理の禁止領域と、光近接効果補正の処理規則を示す識別記号又は識別マークからなる検証パターンの配置データとを受け入れる入力部と、
    前記パターンデータに対して、前記検証パターンと、禁止領域確認パターンと、前記光近接効果の処理規則に従って、光近接効果補正処理により光近接効果補正パターンを生成する生成部と、
    前記禁止領域と重なる前記光近接効果補正パターンと、前記禁止領域と重なる禁止領域確認とを消去する禁止領域処理部を有することを特徴とするマスク設計装置。
  8. 請求項１〜３のいずれか一項に記載の形成されたマスクデータ作成方法によって作成されたマスクデータに基づきパターンが形成されたマスク。
  9. コンピュータの入力手段が、パターンデータと、前記パターンデータを転写したマスクを用いたときに、光の干渉により生じる光学像の乱れを予め補正する、光近接効果補正の処理規則と、光近接効果補正を行わない領域となる光近接効果処理の禁止領域と、光近接効果補正の処理規則を示す識別記号又は識別マークからなる検証パターンの配置データとを受け入れるステップと、
    コンピュータの生成手段が、前記パターンデータに対して、前記検証パターンと、禁止領域確認パターンと、前記光近接効果の処理規則に従って、光近接効果補正処理により光近接効果補正パターンを生成するステップと、
    コンピュータの禁止処理確認手段が、前記禁止領域と重なる前記光近接効果補正パターンと、前記禁止領域と重なる禁止領域確認とを消去するステップとを、
    実行させるためのプログラム。
  10. 半導体装置の製造方法であって、
    所定の膜が形成された半導体ウェハ上にレジストを塗布するステップと、
    請求項８に記載のマスクを用いて当該マスクに形成されたパターンを、前記半導体ウェハ上に塗布されたレジストに露光するステップと、
    露光されたレジストを現像するステップと、
    現像されたレジストをレジストマスクとして、前記半導体ウェハの製造プロセスを行うステップと、を備えた半導体装置の製造方法。

JP2004183658A 2004-06-22 2004-06-22 マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法 Withdrawn JP2006010751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004183658A JP2006010751A (ja) 2004-06-22 2004-06-22 マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004183658A JP2006010751A (ja) 2004-06-22 2004-06-22 マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006010751A true JP2006010751A (ja) 2006-01-12

Family

ID=35778125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004183658A Withdrawn JP2006010751A (ja) 2004-06-22 2004-06-22 マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006010751A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150214A (ja) * 2011-01-18 2012-08-09 Renesas Electronics Corp マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法
JP2018189997A (ja) * 2018-09-11 2018-11-29 Hoya株式会社 フォトマスク基板、フォトマスクブランク、フォトマスク、フォトマスク基板の製造方法、表示装置の製造方法、フォトマスクのハンドリング方法、及びフォトマスク基板のハンドリング方法
JP2021504734A (ja) * 2017-11-30 2021-02-15 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体デザインの完全性を確実にするための方法および半導体構造体
CN114253064A (zh) * 2020-09-21 2022-03-29 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN116107154A (zh) * 2023-04-13 2023-05-12 长鑫存储技术有限公司 掩膜版数据生成方法、装置、设备及介质

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150214A (ja) * 2011-01-18 2012-08-09 Renesas Electronics Corp マスクの製造方法ならびに光近接効果補正の補正方法および半導体装置の製造方法
JP2021504734A (ja) * 2017-11-30 2021-02-15 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体デザインの完全性を確実にするための方法および半導体構造体
JP7316720B2 (ja) 2017-11-30 2023-07-28 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デザインの完全性を確実にするための方法および半導体構造体
JP2018189997A (ja) * 2018-09-11 2018-11-29 Hoya株式会社 フォトマスク基板、フォトマスクブランク、フォトマスク、フォトマスク基板の製造方法、表示装置の製造方法、フォトマスクのハンドリング方法、及びフォトマスク基板のハンドリング方法
CN114253064A (zh) * 2020-09-21 2022-03-29 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法
CN116107154A (zh) * 2023-04-13 2023-05-12 长鑫存储技术有限公司 掩膜版数据生成方法、装置、设备及介质
CN116107154B (zh) * 2023-04-13 2023-09-05 长鑫存储技术有限公司 掩膜版数据生成方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
US6968527B2 (en) High yield reticle with proximity effect halos
US6952818B2 (en) Method and system for optical proximity correction
JP4736206B2 (ja) フォトマスクパタン欠陥検査方法および微細図形パタンの検出方法
US7024655B2 (en) Mixed-mode optical proximity correction
US6807662B2 (en) Performance of integrated circuit components via a multiple exposure technique
US8423918B2 (en) Structure and methodology for fabrication and inspection of photomasks by a single design system
EP1425787B1 (en) System and method for identfying dummy features on a mask layer
US7469057B2 (en) System and method for inspecting errors on a wafer
US6413688B2 (en) Plate pattern forming method and its inspecting method
KR930002676B1 (ko) 기판위에 규칙적으로 배열된 동일 패턴들을 제조하기 위한 스텝-앤-리피트 공정에 사용된 패턴 데이타 검증용 장치
JP2006010751A (ja) マスクデータ作成方法、マスク設計装置、マスク、プログラム及び半導体装置の製造方法
US7765518B2 (en) System and method for implementing optical rule checking to identify and quantify corner rounding errors
US8365105B2 (en) Method of performing optical proximity effect corrections to photomask pattern
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
KR20100025822A (ko) 마스크 레이아웃 분리 방법 및 이를 이용한 광 근접 보정 방법
JP4851924B2 (ja) 危険箇所集計方法、パターン修正方法およびプログラム
JP4562934B2 (ja) フォトマスクデータのｏｐｃ補正処理の検証方法
US8196069B2 (en) Method for fabricating assist features in a photomask
JP4422366B2 (ja) 目視誤認防止方法および目視誤認防止機能を有する装置
JP2007298625A (ja) 濃度分布マスクの製造方法
JP4429518B2 (ja) 描画状態表示装置とフォトマスク描画装置
JP2003015271A (ja) マスクデータ作成方法及びマスク製造方法並びに半導体装置の製造方法
KR20070094234A (ko) 레티클의 설계방법
JPH11288076A (ja) 位相シフトマスク及びその製造方法並びに重ね合わせ精度測定用マークを用いた測定方法
JP2005121788A (ja) 欠陥検査用マスク及び欠陥検査用マスクの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090611