JP2006024799A - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2006024799A
JP2006024799A JP2004202429A JP2004202429A JP2006024799A JP 2006024799 A JP2006024799 A JP 2006024799A JP 2004202429 A JP2004202429 A JP 2004202429A JP 2004202429 A JP2004202429 A JP 2004202429A JP 2006024799 A JP2006024799 A JP 2006024799A
Authority
JP
Japan
Prior art keywords
charge transfer
photoelectric conversion
semiconductor layer
columnar semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004202429A
Other languages
English (en)
Other versions
JP4218894B2 (ja
Inventor
Shinji Horii
新司 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004202429A priority Critical patent/JP4218894B2/ja
Priority to US11/175,042 priority patent/US7619675B2/en
Publication of JP2006024799A publication Critical patent/JP2006024799A/ja
Application granted granted Critical
Publication of JP4218894B2 publication Critical patent/JP4218894B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026Wafer-level processing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/15Charge-coupled device [CCD] image sensors
    • H10F39/151Geometry or disposition of pixel elements, address lines or gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors
    • H10F39/18Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H10F39/1865Overflow drain structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80Constructional details of image sensors
    • H10F39/805Coatings
    • H10F39/8057Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 フォトダイオードの受光面積を増加させかつ、垂直CCDチャネルの面積を増加させて高画質化を図る。
【解決手段】 p型シリコン基板10上に凸状の柱状半導体層10aを設けて、その上にフォトダイオード11を設け、凸状の柱状半導体層10aの側壁に垂直CCDチャネル12および転送電極15を設ける。フォトダイオード11と垂直CCDチャネル12が基板表面に対して垂直方向に配置されるため、フォトダイオード11と垂直CCDチャネル12が基板上に二次元的に配置されている場合に比べてフォトダイオード11の受光面積増加と共に垂直CCDチャネル12の面積増加を図ることができる。
【選択図】 図1

Description

本発明は、例えばビデオカメラおよびデジタルスチルカメラなどの撮像部に用いられるCCD(Charge Coupled Device;電荷結合素子)型の固体撮像装置およびその製造方法に関し、特に、高画質化および小型化が図られたCCD型の固体撮像装置およびその製造方法に関する。
近年、撮像管に代わるものとして、撮像管よりも小型で軽量かつ長寿命という特長を有するCCD型の固体撮像装置が広く用いられている。特に、最近では、このようなCCD型の固体撮像装置が例えば家庭用ビデオカメラ、放送用ビデオカメラおよびデジタルスチルカメラなどに広く用いられる他、携帯電話器および、いわゆるデジタル家電と言われる家電製品などにも広く用いられている。
図14は、従来の固体撮像装置の1画素分の要部構成例を示す断面図である。
図14に示すように、固体撮像装置100は、半導体基板としてのp型Si基板101上に、n型拡散層からなるフォトダイオード102が設けられ、そのフォトダイオード102に隣接してその一方側にn型領域からなる垂直CCDチャネル103が設けられ、その他方側にオーバーフロードレイン104が設けられている。このフォトダイオード102と垂直CCDチャネル103との間の上方位置にはゲート絶縁膜105を介して読み出し電極としての機能を兼ね備えた転送電極106が設けられ、また、フォトダイオード102とオーバーフロードレイン104との間の上方位置にはゲート絶縁膜105を介してオーバーフロー電位制御電極107が設けられている。この基板部上を覆うように平坦化用絶縁膜108が設けられ、更にその上にフォトダイオード102上方に開口部を有する遮光膜109が設けられている。
上記構成により、この遮光膜109の開口部を通過した入射光hrは、フォトダイオード102に入射して光電変換され、信号電荷として蓄積される。この信号電荷は、転送電極106下のフィールドシフトゲート110を通ってフォトダイオード102から垂直CCDチャネル103内に移送され、垂直CCDチャネル103内を順次転送する。また、強い入射光hrにより発生した過剰電荷は、オーバーフロー電位制御電極107下のオーバーフローゲート111を介してオーバーフロードレイン104側に排出される。
図15は、従来の他の固体撮像装置の1画素分の要部構成例を示す断面図である。なお、図15では図14の場合と同じ作用効果を奏する部材には同一の符号を付している。
図15に示すように、固体撮像装置120は、半導体基板としてのn型Si基板101A上に、フォトダイオード102の下では薄く、垂直CCDチャネル103の下では厚いp型ウェル拡散層101Bが設けられている。強い入射光hrにより発生した過剰電荷が、ウェル拡散層101Bを通って基板101Aに排出される構造になっている。この過剰電荷排出構造は、いわゆる縦形オーバーフロードレイン構造と言われている。
図16は、図14のX−Y方向におけるポテンシャル図である。
図16において、横軸はX−Y方向の位置、縦軸はポテンシャルを示している。また、実線は信号蓄積時、破線は信号読み出し時のポテンシャルをそれぞれ表わしている。さらに、矢印Aの高さはフィールドシフトゲート110の読み出し時のポテンシャルとオーバーフローゲート111のポテンシャルとのポテンシャル差を示している。
実線の信号蓄積時における過剰電荷は、オーバーフローゲート111のポテンシャルを越えてオーバーフロードレイン104側に排出されるようになっている。
図17は、図14の画素部の入出力特性を示すグラフである。なお、図17では、横軸は入射光量、縦軸は出力電流を示している。
図17に示すように、入射光が弱い場合には、入射光量に対する出力電流の入出力特性カーブは、直線130の状態で、ある入射光量131を越えると、入出力特性カーブは実線132で示すように曲って出力電流が抑えられて圧縮されてくる。
この理由は、入射光により発生された電荷の一部がオーバーフローゲート111のポテンシャルを越えてオーバーフロードレイン104側に排出されるためである。入出力特性カーブが直線状である直線130の領域は、フィールドシフトゲート110の読み出し時のポテンシャルとオーバーフローゲート111のポテンシャルとのポテンシャル差Aで決定される。
ところが、フィールドシフトゲート110とオーバーフローゲート111とは全く異なるゲートであり、各画素部毎にそのポテンシャル差Aは異なっている。このため、ポテンシャル差Aが小さい画素部では直線130の領域が狭く、入出力特性カーブが図17の132Aのようになり、一方、ポテンシャル差Aが大きい画素部では直線130の領域が広く、入出力特性カーブが132Bのようになる。このようなばらつきがある領域では、再生画面上に表示むらが表われるため、使用することができない。したがって、使用領域が図17に矢印Bで示す領域(入出力特性カーブ132Aまでの直線130の領域)に限られることになり、ダイナミックレンジが狭くなる。
このように、従来の構成では、各画素部毎に、フィールドシフトゲート110とオーバーフローゲート111との間のポテンシャル差Aが異なるため、再生画面に表示むらが発生するという問題があった。
上記課題を解決する手段として、例えば特許文献1には図18に示すような構造の固体撮像装置が開示されている。
図18は、従来の更に他の固体撮像装置の1画素分の要部構成例を示す断面図である。なお、図18において、図14および図15と同じ作用効果を奏する部材には同一の符号を付している。
図18に示すように、固体撮像装置140は、図14に示す従来の固体撮像装置100の場合とは異なり、オーバーフロードレイン104が垂直CCDチャネル103に対して、入射光hrから信号電荷を読み出すべきフォトダイオード102の反対側に設けられている。
この固体撮像装置140において、遮光膜109の開口部109aを通過した入射光hrは、フォトダイオード102で光電変換されて信号電荷として蓄積される。この信号電荷は、転送電極106下のフィールドシフトゲート110を通ってフォトダイオード102から垂直CCDチャネル103内に移送され、垂直CCDチャネル103内を順次転送される。
また、強い入射光hrにより発生された過剰電荷は、フィールドシフトゲート111、垂直CCDチャネル103の埋め込みチャネルおよびオーバーフローゲート111を通って垂直CCDチャネル103からオーバーフロードレイン104側に排出される。
この構成によれば、図17に示す入出力カーブが曲がる点の入射光量131が電荷蓄積時におけるフィールドシフトゲート111のポテンシャルのみで決定されることになるため、飽和特性をほぼ均一化させることができる。したがって、過剰電荷を排出することに起因する画素部間の出力むらを少なくして、ダイナミックレンジを拡大化することができる。
特開平05−137072号公報
しかしながら、上述した従来の構成では、いずれも、入射光hrを光電変換して信号電荷を発生させるフォトダイオード102と、その発生させた信号電荷を転送させるための転送電極106および垂直CCDチャネル103とが半導体基板上で2次元的な平面状に配置されている。このため、より大きな受光面積を確保することができず、より多量の入射光hrを光電変換して高画質化を図ることが困難であった。
また、高画質化の他の方法としては、フォトダイオード102により光電変換した信号電荷を蓄積する垂直CCDチャネル103に蓄積可能な信号電荷の量を大きくする方法も考えられる。これは、垂直CCDチャネル103の面積および垂直CCDチャネル103の転送電極106に印加される電圧を大きくすることによって可能となる。しかしながら、垂直CCDチャネル103の面積を大きくすると、半導体基板表面上に占める垂直CCDチャネル103の面積が大きくなってフォトダイオード102の受光面積を小さくせざるを得ないことから、フォトダイオード102で光電変換用の入射光hrの量が少なくなるため、高画質化を図ることが困難であった。また、垂直CCDチャネル103の転送電極に印加される電圧を大きくすると、半導体回路内の動作電圧が大きくなり、消費電力および固体撮像装置の微細化の観点から好ましくない。
以上のように、フォトダイオード102と転送電極106および垂直CCDチャネル103とが半導体基板上で2次元的な平面状に配置された従来の固体撮像装置100,120,140の構成では、フォトダイオード102への入射光hrの光量増加および光電変換された信号電荷の蓄積量増加は困難であって、固体撮像装置100,120,140の高画質化を図ることが困難であった。
本発明は、上記従来の事情を鑑みてなされたもので、フォトダイオードの受光面積を増加させて入射光量を増加させる共に、垂直CCDチャネルの面積をも増加させて信号電荷の蓄積量を増加させて高画質化を図ることができる固体撮像装置およびその製造方法を提供することを目的とする。
本発明の固体撮像装置は、半導体基板上に、入射光を信号電荷に光電変換する一または複数の光電変換部と、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送するための垂直電荷転送部とを有し、該垂直電荷転送部は該光電変換部下の該半導体基板側に配置されており、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像装置において、前記半導体基板上に設けられた少なくとも一つの凸状の柱状半導体層を備え、前記垂直電荷転送部は該柱状半導体層の側壁の全部または一部に設けられ、前記光電変換部は該柱状半導体層の上面部に設けられている。
さらに、好ましくは、本発明の固体撮像装置における垂直電荷転送部は、垂直方向に並んだ複数の前記光電変換部の配置に沿って配列されている。
さらに、好ましくは、本発明の固体撮像装置において、前記垂直電荷転送部の前記半導体基板側に設けられたオーバーフロードレインを更に有し、前記光電変換部で発生した過剰電荷が該垂直電荷転送部を介して該オーバーフロードレインから排出可能となっている。
さらに、好ましくは、本発明の固体撮像装置におけるオーバーフロードレインは、前記半導体基板の上面部および前記柱状半導体層の側壁部のうちの少なくともいずれかに設けられている。
さらに、好ましくは、本発明の固体撮像装置において、前記垂直電荷転送部の電荷転送を制御する電荷転送電極が、前記垂直電荷転送部上および該垂直電荷転送部と前記光電変換部間上に絶縁膜を介して設けられ、該オーバーフロードレインへの電荷排出を制御するオーバーフロー電位制御電極が、該垂直電荷転送部と前記オーバーフロードレイン間上に絶縁膜を介して設けられている。
さらに、好ましくは、本発明の固体撮像装置における柱状半導体層の側壁に段部が設けられ、前記電荷転送電極とオーバーフロー電位制御電極とがそれぞれ、間に該段部を有する各側壁部にそれぞれ設けられている。
本発明の固体撮像装置の製造方法は、半導体基板上に、入射光を信号電荷に光電変換する光電変換部が複数配置され、該光電変換部の該半導体基板側に、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送する垂直電荷転送部が配置された固体撮像装置の製造方法であって、該半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、該柱状半導体層の側壁部の全部または一部に垂直電荷転送部を形成する工程と、該柱状半導体層の側壁部の全部または一部に導電膜からなる電荷転送電極を形成する工程と、該柱状半導体層の上面部に該光電変換部を形成する工程とを有し、そのことにより上記目的が達成される。
本発明の固体撮像装置の製造方法は、半導体基板上に、入射光を信号電荷に光電変換する光電変換部が複数配置され、該光電変換部の該半導体基板側に、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送する垂直電荷転送部が配置され、該垂直電荷転送部の該半導体基板側にオーバーフロードレインが配置されて、該光電変換部で発生した過剰電荷が該垂直電荷転送部を介して該オーバーフロードレインから排出可能とされる固体撮像装置の製造方法であって、該半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、該柱状半導体層の側壁部の全部または一部に、導電膜からなるオーバーフロー電位制御電極を形成する工程と、該柱状半導体層の側壁部の全部または一部に垂直電荷転送部を形成する工程と、該半導体基板または該柱状半導体層に該オーバーフロードレインを形成する工程と、該柱状半導体層の側壁部の全部または一部に、導電膜からなる電荷転送電極を形成する工程と、該柱状半導体層の上面部に該光電変換部を形成する工程とを有し、そのことにより上記目的が達成される。
本発明の固体撮像装置の製造方法は、半導体基板上に、入射光を信号電荷に光電変換する光電変換部が複数配置され、該光電変換部の該半導体基板側に、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送する垂直電荷転送部が配置され、該垂直電荷転送部の該半導体基板側にオーバーフロードレインが配置されて、該光電変換部で発生した過剰電荷が該垂直電荷転送部を介して該オーバーフロードレインから排出可能とされる固体撮像装置の製造方法であって、該半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、該半導体基板および柱状半導体層上に酸化膜を形成する工程と、該柱状半導体層の側壁部に対して所定の不純物を導入してオーバーフローゲート部分の不純物濃度の調整を行う工程と、該酸化膜上の所定位置にオーバーフロー電位制御電極を形成する工程と、該柱状半導体層の側壁部への該酸化膜上からのイオン注入により該垂直電荷転送部、オーバーフロードレインおよび、光電変換部となる領域をそれぞれ形成する工程と、該オーバーフロー電位制御電極を絶縁層で埋め込む工程と、該絶縁層で埋め込まれていない該酸化膜上の所定位置に電荷転送電極を形成する工程と、該柱状半導体層の側壁部に所定の不純物を導入して、該該垂直電荷転送部と光電変換部となる領域との間にフィールドシフトゲートを形成する工程と、該柱状半導体層の上面部に所定の不純物を導入して光電変換部を形成する工程とを有し、そのことにより上記目的が達成される。
上記構成により、以下に、本発明の作用について説明する。
従来技術では、光電変換部としてのフォトダイオードと垂直電荷転送部としての垂直CCDチャネルが半導体基板面に対して2次元的な平面状に形成されているため、フォトダイオードの受光面積を増加させて入射光量を増加させることと、垂直CCDチャネルの面積を増加させて信号電荷の蓄積量を増加させることを両立させることが困難であった。
そこで、本発明にあっては、垂直CCDチャネルをフォトダイオード下の半導体基板側に配置して、フォトダイオードと垂直CCDチャネルとを半導体基板表面に対して垂直方向に3次元的に立体配置する。これにより、光電変換される入射光の光量を増加させるためにフォトダイオードの受光面積を大きくしても、垂直CCDチャネルの面積を小さくする必要がない。よって、フォトダイオードの受光面積を大きくして光電変換される入射光量を増加させると共に、垂直CCDチャネルの面積をも大きくして信号電荷の蓄積量を増加させることが可能となって、固体撮像装置の高画質化を図ることが可能となる。
具体的には、例えば半導体基板に凸状の柱状半導体層を設けて、その上面部にフォトダイオードを設け、側壁部に垂直CCDチャネルを設けることにより、フォトダイオードの受光面積の増加と共に、垂直CCDチャネルの面積増加が可能となる。この場合に、側壁の高さをより高くすることによって、垂直CCDチャネルの面積を大きくできて信号電荷の蓄積量を更に増加させることも可能となる。
さらに、フォトダイオードと、垂直CCDチャネルおよびオーバーフロードレインとを基板表面に対して垂直方向に配置することにより、過剰電荷が垂直CCDチャネルを介してオーバーフロードレインから排出される。この場合、垂直CCDチャネルのフィールドシフトゲートとオーバーフローゲートとがフォトダイオードの両側に設けられている従来の構成に比べて、画素間の出力むらを小さくしてダイナミックレンジを広くすることが可能となる。
例えば、オーバーフロードレインを半導体基板側に設けてもよく、柱状半導体層の側壁側に設けてもよく、その両方に設けてもよい。さらに、柱状半導体層の側壁に段差部を設けて転送電極とオーバーフロー電位制御電極とをそれぞれ、段差部を介して各側壁にそれぞれ設けてもよい。
以上説明したように、本発明によれば、光電変換部としてのフォトダイオードと垂直電荷転送部としての垂直CCDチャネルとを半導体基板表面に対して垂直方向に3次元的に立体配置するため、光電変換される入射光の光量を増加させるためにフォトダイオードの受光面積を大きくしても、垂直CCDチャネルの面積を小さくする必要がなく、フォトダイオードの受光面積を増加させて入射光量を増加させると共に、垂直CCDチャネルの面積を増加させて信号電荷の蓄積量を増加させることができて、高画質化した固体撮像装置を得ることができる。
以下に、本発明の固体撮像装置およびその製造方法の実施形態について、図面を参照しながら説明する。
図1は、本発明の固体撮像装置の一実施形態における1画素分の要部構成例を示す断面図である。なお、本実施形態では、p型シリコン(Si)基板を用いた固体撮像装置について示している。
図1に示すように、本実施形態の固体撮像装置1は、半導体基板としてのp型シリコン基板10上に凸状の柱状半導体層10aが設けられ、この柱状半導体層10aの上面部の少なくとも一部にn型拡散層からなる光電変換部としてのフォトダイオード11が設けられている。
また、この柱状半導体層10aの側壁の少なくとも一部に、垂直電荷転送部としての垂直CCDチャネル12が設けられており、この垂直CCDチャネル12上の少なくとも一部に、例えば熱酸化により形成されたゲート絶縁膜14が設けられている。さらに、このゲート絶縁膜14の少なくとも一部を覆うように、例えば多結晶シリコンからなる垂直CCDチャネル12の電荷転送電極15が設けられている。
さらに、p型シリコン基板10上の少なくとも一部に、オーバーフロードレイン13が設けられ、柱状半導体層10aの側壁の少なくとも一部に、上記ゲート絶縁膜14を介して、例えば多結晶シリコンからなるオーバーフロー電位制御電極16が設けられている。
その上を覆うように平坦化用の絶縁膜17が設けられ、さらにその上にフォトダイオード11上に開口部18aを有する遮光膜18が設けられている。
フォトダイオード11は、半導体基板としてのp型シリコン基板10上に複数個が縦列方向(図1の紙面に垂直な前後方向)および横方向(左右方向)に基板面に対して2次元的に配置(またはマトリクス状に配置)されており、垂直電荷転送部としての垂直CCDチャネル12と電荷転送電極15は、各垂直電荷転送部に対応する、垂直方向(縦列方向;図1の紙面に垂直な前後方向)に並んだ複数のフォトダイオード11の配置に沿って配列されている。
以上のように、フォトダイオード11と垂直CCDチャネル12とを半導体基板表面に対して垂直方向に3次元的に立体配置することにより、光電変換される入射光の光量を増加させるためにフォトダイオード11の受光面積を大きくしても、垂直CCDチャネル12の面積を小さくする必要がない。
このように構成された本実施形態の固体撮像装置1の製造方法について、図2〜図11を用いて詳細に説明する。なお、図2〜図11は、本実施形態の固体撮像装置の各製造工程を説明するための要部断面図である。
まず、半導体基板として例えばp型シリコン基板10を用いて、その表面上にマスク層となる第1絶縁膜として例えばシリコン酸化膜を厚み200〜2000nmに堆積させる。公知のフォトリソグラフィ技術により、このシリコン酸化膜上でパターンニングされたレジスト膜(図示せず)をマスクとして用いて、反応性イオンエッチングによりシリコン酸化膜をエッチングすることによって、図2に示すような第1絶縁膜21を形成する。
なお、この第1絶縁膜21は、シリコン酸化膜に限らず、例えばシリコン窒化膜であってもよく、また、導電膜でってもよい。さらに、2種類以上の材料からなる積層膜であってもよい。第1絶縁膜21の材料は、p型シリコン基板10に対する反応性エッチング時において、エッチングされないか、またはエッチング速度がシリコンよりも遅くなるような材料であれば、いずれも用いることが可能であり、特に限定されるものではない。
次に、第1絶縁膜21をマスク層として用いて、反応性イオンエッチングにより半導体基板であるp型シリコン基板10を厚み1nm〜5000nmエッチングした後、第1絶縁膜21を選択的に除去することによって、図3に示すような柱状半導体層10aを形成する。
続いて、p型シリコン基板10および柱状半導体層10aに対して、例えば熱酸化を行うことによって、図4に示すように第2絶縁膜となるシリコン酸化膜14aを形成する。なお、第2絶縁膜となるシリコン酸化膜14aは、例えばCVD法による堆積によって形成してもよく、特にその形成方法には限定されない。
その後、柱状半導体層10aの側壁に対して不純物導入を行って、オーバーフローゲート20の部分の不純物濃度調整を行う。例えば、イオン注入法により、0°〜60°程度傾斜した方向から、注入エネルギー5keV〜100keVで、硼素を1×1010/cm〜1×1017/cm程度のドーズ量で導入する。なお、ここで、オーバーフローゲート20への不純物導入は行わなくてもよく、所望の不純物濃度が得られる限りにおいては、不純物導入の有無および注入方法については、特に限定されない。
さらに、図4に示すように、シリコン酸化膜14a上に、第1導電膜として例えば多結晶シリコン膜16aを厚み20nm〜200nm程度に堆積させた後、例えばイオン注入法により、多結晶シリコン膜16aへの不純物の導入を行う。例えば、砒素もしくは燐を注入エネルギー5keV〜100keVで1×1012/cm〜1×1017/cmのドーズ量で導入する。なお、第1導電膜となる多結晶シリコン膜16aへの不純物導入は、イオン注入法に限らず、例えば堆積中での不純物導入など、その方法は限定されない。また、多結晶シリコン膜16aを堆積させた直後に不純物導入を行わなくてもよく、後の工程において行ってもよい。
続いて、例えば反応性イオンエッチング法により、上記多結晶シリコン膜16aの異方性エッチングを行って、図5に示すようなオーバーフロー電位制御電極16を形成する。なお、多結晶シリコン膜22のエッチング方法は、反応性イオンエッチング法に限らず、所望の形状が得られる限りにおいては特に限定されない。例えば、シリコン酸化膜やシリコン窒化膜などを堆積し、異方性エッチングを行ってハードマスクを形成した後、CDEなどの等方性エッチング法などを用いてエッチングを行ってもよい。
その後、例えばイオン注入法により、柱状半導体層10aの側壁、上部およびp型シリコン基板10に不純物を導入することによって、図6に示すように、垂直CCDチャネル12、オーバーフロードレイン13およびフォトダイオード11をそれぞれ形成する。例えば、0°〜60°程度傾斜した方向から注入エネルギー5keV〜100keVで、燐または砒素を1×1010/cm〜1×1017/cm程度のドーズ量で導入する。なお、不純物の導入方法は、イオン注入法に限らず、所望の不純物濃度分布が得られれば、その方法は限定されない。また、この不純物導入工程により、垂直CCDチャネル12、オーバーフロードレイン13およびフォトダイオード11に対して同時に不純物導入が可能となるが、ここでは垂直CCDチャネル12への不純物導入が第1の目的であるため、フォトダイオード11への不純物導入は必ずしも所望の不純物濃度となっている必要はない。また、オーバーフロードレイン13への不純物導入は、この工程の前に行っておいてもよい。さらに、上記多結晶シリコン膜22への不純物導入についても、本工程で行ってもよい。
さらに、例えばCVD法により絶縁膜を堆積し、例えばウェットエッチング法などの等方性エッチングによりエッチバックを行って、図7に示すように、オーバーフロー電位制御電極16となる多結晶シリコン膜を埋め込むように絶縁膜17aを形成する。なお、本工程においても、所望の形状が得られれば、その方法は特に限定されない。
続いて、図8に示すように、第2導電膜として例えば多結晶シリコン膜15aを厚み20nm〜200nm程度に堆積させた後、例えばイオン注入法により、多結晶シリコン膜15aへの不純物の導入を行う。例えば、砒素若しくは燐を注入エネルギー5keV〜100keVで1×1012/cm〜1×1017/cmのドーズ量で導入する。なお、第2導電膜となる多結晶シリコン膜15aへの不純物導入は、イオン注入法に限らず、例えばin−situでの導入(例えば堆積中での不純物導入)など、その方法は限定されない。また、多結晶シリコン膜15aを堆積させた直後に不純物導入を行わなくてもよく、後の工程において行ってもよい。
その後、例えば反応性イオンエッチング法により、上記多結晶シリコン膜15aの異方性エッチングを行って、図9に示すような電荷転送電極15を形成する。なお、多結晶シリコン膜15aのエッチング方法は、反応性イオンエッチング法に限らず、所望の形状が得られる限り、特に限定されない。例えば、シリコン酸化膜やシリコン窒化膜等などを堆積し、異方性エッチングを行ってハードマスクを形成した後、CDEなどの等方性エッチング法等を用いてエッチングを行ってもよい。
さらに、例えばイオン注入法により、柱状半導体層10aの側壁に不純物を導入することによって、図10に示すように、フィールドシフトゲート19を形成する。例えば、0°〜60°程度傾斜した方向から注入エネルギー5keV〜100keVで、砒素を1×1010/cm〜1×1017/cm程度のドーズ量で導入する。なお、不純物の導入方法は、イオン注入法に限らず、所望の不純物濃度分布が得られれば、その方法は限定されない。
続いて、例えばイオン注入法により、柱状半導体層10aの上部に不純物を導入することによって、フォトダイオード11を形成する。例えば、注入エネルギー5keV〜100keVで、砒素若しくは燐を1×1010/cm〜1×1017/cm程度のドーズ量で導入する。なお、不純物の導入方法は、イオン注入法に限らず、所望の不純物濃度分布が得られれば、その方法は限定されない。
その後、図11に示すように、絶縁膜17を埋め込んで、公知の技術を用いて表面を平坦化させる。上面に遮光膜18を堆積させ、公知のフォトリソグラフィー技術を用いてパターニングを行ってエッチングすることによって、フォトダイオード11上に開口部18aを形成する。
以上により、p型シリコン基板10などの半導体基板上に柱状半導体層10aが設けられ、柱状半導体層10aの上部の少なくとも一部にn型拡散層からなるフォトダイオード11が設けられ、柱状半導体層10aの側壁の少なくとも一部に垂直CCDチャネル12が設けられ、垂直CCDチャネル12の少なくとも一部に、例えば熱酸化によりゲート絶縁膜14が設けられ、ゲート絶縁膜14の少なくとも一部を覆うように、例えば多結晶シリコンからなる電荷転送電極15が配置され、p型シリコン基板10上の少なくとも一部にオーバーフロードレイン13が設けられ、柱状半導体層10aの側壁の少なくとも一部にゲート絶縁膜14を介して例えば多結晶シリコンからなるオーバーフロー電位制御電極16が設けられた固体撮像装置1が作製される。この固体撮像装置1は、フォトダイオード11、垂直CCDチャネル12およびオーバーフロードレイン13がp型シリコン基板10の表面に対して垂直方向に配置されている。
上記構成により、本実施形態の固体撮像装置1の動作について説明する。
本実施形態の固体撮像装置1において、遮光膜18の開口部18aから入射された入射光hrは、フォトダイオード11で光電変換され、信号電荷として蓄積される。この信号電荷は、フィールドシフトゲート19を通って、垂直CCDチャネル12内に移送され、垂直CCDチャネル12内を順次電荷転送される。
強い入射光hrによりフォトダイオード11内で発生された過剰電荷は、フィールドシフトゲート19、垂直CCDチャネル12およびオーバーフローゲート20を通って、オーバーフロードレイン13側に排出される。
なお、本実施形態の固体撮像装置1では、垂直CCDチャネル12は、信号電荷転送と過剰電荷の排出経路という二つの役割を有する。そこで、本実施形態では、フォトダイオード11などで構成される感光領域と、これに隣接してメモリCCDにより構成されるメモリ部と、さらに垂直CCDチャネル12に接続される図示しない水平CCDチャネルおよび出力アンプとを備えたフレームインタライン方式の構成とすることが好ましい。
これにより、垂直ブランキング期間に電荷転送を行うと共に、垂直有効期間内にオーバーフロー電荷の排出経路として垂直CCDチャネルを用いることが可能となる。垂直ブランキング期間内には、まず、垂直CCDチャネルの残留電荷が排出され、フォトダイオード11の蓄積電荷が垂直CCDチャネルに読み出されて、垂直CCDチャネルからメモリCCDに信号電荷が転送される。フォトダイオード11によって、次の垂直ブランキングまで信号電荷が蓄積される。この間に、強い入射光hrによりフォトダイオード11で発生した過剰電荷は、フィールドシフトゲート19を介して垂直CCDチャネル12に移送される。また、垂直ブランキング期間を除く期間において、メモリCCDの信号電荷が水平CCDチャネルに読み出され、出力アンプを通して出力される。
本実施形態の固体撮像装置1によれば、フォトダイオード11と垂直CCDチャネル12とが2次元的な平面上に配置された従来の構成に比べて、フォトダイオード11への入射光hrによって光電変換された信号電荷の蓄積量を増加させることができる。この理由は、以下の通りである。
信号電荷の蓄積量は、垂直CCDチャネル12の面積と、垂直CCDチャネル12とオーバーフロードレイン13とのポテンシャル差Aにより決定される。本実施形態の固体撮像装置1では、柱状半導体層10aの高さを高くすることによって、実効的な2次元的面積を増加させることなく、垂直CCDチャネル12の面積を増加させて、信号電荷の蓄積量を増加させることができる。
また、フォトダイオード11と垂直CCDチャネル12とを半導体基板表面に対して垂直方向に3次元的に配置することにより、従来のようにフォトダイオード11と垂直CCDチャネル12とを2次元的な平面状に配置した場合に比べて、フォトダイオード11の受光面積を大きく取ることができる。このため、弱い入射光hrに対しても光電変換が可能となるように、フォトダイオード11の受光面積を増加させることができる。
以上のように、本実施形態によれば、p型シリコン基板10上に凸状の柱状半導体層10aを設けて、その上面部にフォトダイオード11を設け、凸状の柱状半導体層10aの側壁部に垂直CCDチャネル12および電荷転送電極15を設けている。フォトダイオード11と垂直CCDチャネル12が基板表面に対して垂直方向に3次元的に配置されている。このため、フォトダイオード11と垂直CCDチャネル12が基板上に2次元的に配置されている従来の場合に比べてフォトダイオード11の受光面積増加と共に垂直CCDチャネル12の面積増加を図ることができる。さらに、オーバーフロードレイン13をp型シリコン基板10または柱状半導体層10aの側壁に設ける。フォトダイオード11と垂直CCDチャネル12とオーバーフロードレイン13とが基板表面に対して垂直方向に配置されている。このため、過剰電荷が垂直CCDチャネル12を介してオーバーフロードレイン13から排出され、各画素部間の出力むらを小さくしてダイナミックレンジを広くすることができる。これによって、高画質化を図ることができる。
なお、図1では、オーバーフロードレイン13がp型シリコン基板10上に設けられた事例を示したが、図12に示すように、他の実施形態の固体撮像装置2において、オーバーフロードレイン13を柱状半導体層10aの側壁に設けてもよい。また、図13に示すように、更に他の実施形態の固体撮像装置3において、電荷転送電極15とオーバーフロー電位制御電極16とがそれぞれ柱状半導体層10aに形成された段部10bを介して各側壁にそれぞれ形成されていてもよい。本発明の固体撮像装置1〜3の構成は、フォトダイオード11、電荷転送電極15および垂直CCDチャネル12、さらにはオーバーフロードレイン13が半導体基板表面に対して垂直方向に立体的に配置されている限り、特に限定されない。
さらに、本実施形態では、p型シリコン基板10に対して柱状半導体層10aを設けているが、n型シリコン基板10に対して柱状半導体層10aを設けて各不純物拡散層の導電型を反対導電型にしてもよく、各不純物拡散層の導電型は特に限定されない。
さらに、本実施形態では、本発明の固体撮像装置1の製造方法として、半導体基板としてのn型シリコン基板10上に、少なくとも一つの凸状の柱状半導体層10aを形成する工程と、このn型シリコン基板10および柱状半導体層10a上に酸化膜14を形成する工程と、この柱状半導体層10aの側壁部に対して所定の不純物を導入してオーバーフローゲート20の不純物濃度の調整を行う工程と、この酸化膜14上の所定位置にオーバーフロー電位制御電極16を形成する工程と、この柱状半導体層10aの側壁部への酸化膜14上からのイオン注入により垂直電荷転送部(垂直CCDチャネル12)、オーバーフロードレイン13および光電変換部としてのフォトダイオード11となる領域をそれぞれ形成する工程と、オーバーフロー電位制御電極16を絶縁層17で埋め込む工程と、この絶縁層17で埋め込まれていない該酸化膜14上の所定位置に電荷転送電極15を形成する工程と、この柱状半導体層10aの側壁部に所定の不純物を導入して、垂直電荷転送部(垂直CCDチャネル12)と光電変換部としてのフォトダイオード11となる領域との間にフィールドシフトゲート19を形成する工程と、柱状半導体層10aの上面部に所定の不純物を導入して光電変換部としてのフォトダイオード11を形成する工程とを有している。この固体撮像装置1の製造方法は次のように簡略化できる。
この固体撮像装置1の製造方法は、好ましくは、半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、この柱状半導体層の側壁部の全部または一部に垂直電荷転送部を形成する工程と、この柱状半導体層の側壁部の全部または一部に導電膜からなる電荷転送電極を形成する工程と、この柱状半導体層の上面部に光電変換部を形成する工程とを有する。
また、固体撮像装置1の製造方法は、好ましくは、半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、この柱状半導体層の側壁部の全部または一部に、導電膜からなるオーバーフロー電位制御電極を形成する工程と、この柱状半導体層の側壁部の全部または一部に垂直電荷転送部を形成する工程と、これらの半導体基板または柱状半導体層にオーバーフロードレインを形成する工程と、この柱状半導体層の側壁部の全部または一部に、導電膜からなる電荷転送電極を形成する工程と、この柱状半導体層の上面部に光電変換部を形成する工程とを有する。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、例えばビデオカメラ、デジタルスチルカメラ、カメラ機能付き携帯電話器およびデジタル家電製品などの撮像部に用いられるCCD型の固体撮像装置およびその製造方法の分野において、フォトダイオードの受光面積を増加させて入射光量を増加させると共に、垂直CCDチャネルの面積を増加させて信号電荷の蓄積量を増加させて、高画質化した固体撮像装置を得ることができる。
本発明の固体撮像装置の一実施形態における1画素部分の要部構成例を示す断面図である。 本実施形態の固体撮像装置の製造工程(第1絶縁膜形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(柱状半導体層形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(第2絶縁膜および第1導電膜形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(オーバーフロー電位制御電極形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(垂直CCDチャネル、オーバーフロードレインおよびフォトダイオード形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(オーバーフロー電位制御電極埋め込み用の絶縁膜形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(第2導電膜堆積後の不純物導入工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(電荷転送電極形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(不純物導入によるフィールドシフトゲート形成工程と不純物導入によるフォトダイオード形成工程)を説明するための要部断面図である。 本実施形態の固体撮像装置の製造工程(絶縁膜埋め込み工程と遮光膜開口部形成工程)を説明するための要部断面図である。 本発明の固体撮像装置の他の実施形態における1画素部分の要部構成例を示す断面図である。 本発明の固体撮像装置の更に他の実施形態における1画素部分の要部構成例を示す断面図である。 従来の固体撮像装置の1画素分の要部構成例を示す断面図である。 従来の他の固体撮像装置の1画素分の要部構成例を示す断面図である。 図14のX−Y方向におけるポテンシャル図である。 図14の画素部の入出力特性を示すグラフである。 従来の更に他の固体撮像装置の1画素分の要部構成例を示す断面図である。
符号の説明
1〜3 固体撮像装置
10 p型シリコン基板(半導体基板)
10a 柱状半導体層
10b 柱状半導体層に形成された段部
11 フォトダイオード
12 垂直CCDチャネル
13 オーバーフロードレイン
14 ゲート絶縁膜
15 垂直CCDチャネルの電荷転送電極
16 オーバーフロー電位制御電極
17 平坦化用絶縁膜
18 遮光膜
18a 遮光膜の開口部
19 フィールドシフトゲート
20 オーバーフローゲート

Claims (10)

  1. 半導体基板上に、入射光を信号電荷に光電変換する一または複数の光電変換部と、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送するための垂直電荷転送部とを有し、
    該垂直電荷転送部は該光電変換部下の該半導体基板側に配置されている固体撮像装置。
  2. 前記半導体基板上に設けられた少なくとも一つの凸状の柱状半導体層を備え、
    前記垂直電荷転送部は該柱状半導体層の側壁の全部または一部に設けられ、
    前記光電変換部は該柱状半導体層の上面部に設けられている請求項1に記載の固体撮像装置。
  3. 前記垂直電荷転送部は、垂直方向に並んだ複数の前記光電変換部の配置に沿って配列されている請求項1または2に記載の固体撮像装置。
  4. 前記垂直電荷転送部の前記半導体基板側に設けられたオーバーフロードレインを更に有し、
    前記光電変換部で発生した過剰電荷が該垂直電荷転送部を介して該オーバーフロードレインから排出可能となっている請求項1〜3のいずれかに記載の固体撮像装置。
  5. 前記オーバーフロードレインは、前記半導体基板の上面部および前記柱状半導体層の側壁部のうちの少なくともいずれかに設けられている請求項4に記載の固体撮像装置。
  6. 前記垂直電荷転送部の電荷転送を制御する電荷転送電極が、前記垂直電荷転送部上および該垂直電荷転送部と前記光電変換部間上に絶縁膜を介して設けられ、該オーバーフロードレインへの電荷排出を制御するオーバーフロー電位制御電極が、該垂直電荷転送部と前記オーバーフロードレイン間上に絶縁膜を介して設けられている請求項4または5に記載の固体撮像装置。
  7. 前記柱状半導体層の側壁に段部が設けられ、前記電荷転送電極とオーバーフロー電位制御電極とがそれぞれ、間に該段部を有する各側壁部にそれぞれ設けられている請求項6に記載の固体撮像装置。
  8. 半導体基板上に、入射光を信号電荷に光電変換する光電変換部が複数配置され、該光電変換部の該半導体基板側に、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送する垂直電荷転送部が配置された固体撮像装置の製造方法であって、
    該半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、
    該柱状半導体層の側壁部の全部または一部に垂直電荷転送部を形成する工程と、
    該柱状半導体層の側壁部の全部または一部に導電膜からなる電荷転送電極を形成する工程と、
    該柱状半導体層の上面部に該光電変換部を形成する工程とを有する固体撮像装置の製造方法。
  9. 半導体基板上に、入射光を信号電荷に光電変換する光電変換部が複数配置され、該光電変換部の該半導体基板側に、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送する垂直電荷転送部が配置され、該垂直電荷転送部の該半導体基板側にオーバーフロードレインが配置されて、該光電変換部で発生した過剰電荷が該垂直電荷転送部を介して該オーバーフロードレインから排出可能とされる固体撮像装置の製造方法であって、
    該半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、
    該柱状半導体層の側壁部の全部または一部に、導電膜からなるオーバーフロー電位制御電極を形成する工程と、
    該柱状半導体層の側壁部の全部または一部に垂直電荷転送部を形成する工程と、
    該半導体基板または該柱状半導体層に該オーバーフロードレインを形成する工程と、
    該柱状半導体層の側壁部の全部または一部に、導電膜からなる電荷転送電極を形成する工程と、
    該柱状半導体層の上面部に該光電変換部を形成する工程とを有する固体撮像装置の製造方法。
  10. 半導体基板上に、入射光を信号電荷に光電変換する光電変換部が複数配置され、該光電変換部の該半導体基板側に、該光電変換部で光電変換されて蓄積された信号電荷を電荷転送する垂直電荷転送部が配置され、該垂直電荷転送部の該半導体基板側にオーバーフロードレインが配置されて、該光電変換部で発生した過剰電荷が該垂直電荷転送部を介して該オーバーフロードレインから排出可能とされる固体撮像装置の製造方法であって、
    該半導体基板上に、少なくとも一つの凸状の柱状半導体層を形成する工程と、
    該半導体基板および柱状半導体層上に酸化膜を形成する工程と、
    該柱状半導体層の側壁部に対して所定の不純物を導入してオーバーフローゲート部分の不純物濃度の調整を行う工程と、
    該酸化膜上の所定位置にオーバーフロー電位制御電極を形成する工程と、
    該柱状半導体層の側壁部への該酸化膜上からのイオン注入により該垂直電荷転送部、オーバーフロードレインおよび、光電変換部となる領域をそれぞれ形成する工程と、
    該オーバーフロー電位制御電極を絶縁層で埋め込む工程と、
    該絶縁層で埋め込まれていない該酸化膜上の所定位置に電荷転送電極を形成する工程と、
    該柱状半導体層の側壁部に所定の不純物を導入して、該該垂直電荷転送部と光電変換部となる領域との間にフィールドシフトゲートを形成する工程と、
    該柱状半導体層の上面部に所定の不純物を導入して光電変換部を形成する工程とを有する固体撮像装置の製造方法。
JP2004202429A 2004-07-08 2004-07-08 固体撮像装置およびその製造方法 Expired - Fee Related JP4218894B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004202429A JP4218894B2 (ja) 2004-07-08 2004-07-08 固体撮像装置およびその製造方法
US11/175,042 US7619675B2 (en) 2004-07-08 2005-07-06 Solid-state image taking apparatus with photoelectric converting and vertical charge transferring sections and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004202429A JP4218894B2 (ja) 2004-07-08 2004-07-08 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006024799A true JP2006024799A (ja) 2006-01-26
JP4218894B2 JP4218894B2 (ja) 2009-02-04

Family

ID=35540921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004202429A Expired - Fee Related JP4218894B2 (ja) 2004-07-08 2004-07-08 固体撮像装置およびその製造方法

Country Status (2)

Country Link
US (1) US7619675B2 (ja)
JP (1) JP4218894B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081497A1 (ja) * 2007-12-26 2009-07-02 Unisantis Electronics (Japan) Ltd. 固体撮像素子、固体撮像装置及びその製造方法
JP2011211161A (ja) * 2010-03-12 2011-10-20 Unisantis Electronics Japan Ltd 固体撮像装置
KR101109088B1 (ko) 2007-09-12 2012-01-31 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체촬상소자
KR101113905B1 (ko) 2008-05-02 2012-02-29 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체촬상소자
US8372713B2 (en) 2008-01-29 2013-02-12 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
WO2013035189A1 (ja) * 2011-09-08 2013-03-14 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
KR101255457B1 (ko) 2010-07-30 2013-04-17 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체 촬상 장치
US8482041B2 (en) 2007-10-29 2013-07-09 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US8486785B2 (en) 2010-06-09 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Surround gate CMOS semiconductor device
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
US8497548B2 (en) 2009-04-28 2013-07-30 Unisantis Electronics Singapore Pte Ltd. Semiconductor device including a MOS transistor and production method therefor
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8575662B2 (en) 2010-03-08 2013-11-05 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high pixel density
US8610202B2 (en) 2009-10-01 2013-12-17 Unisantis Electronics Singapore Pte Ltd. Semiconductor device having a surrounding gate
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US9153697B2 (en) 2010-06-15 2015-10-06 Unisantis Electronics Singapore Pte Ltd. Surrounding gate transistor (SGT) structure
KR20160144622A (ko) * 2015-06-09 2016-12-19 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8535791B2 (en) * 2006-06-30 2013-09-17 The University Of Akron Aligned carbon nanotube-polymer materials, systems and methods
JP2008131169A (ja) * 2006-11-17 2008-06-05 Shimadzu Corp 撮像素子およびそれを用いた撮像装置
JP4900404B2 (ja) * 2009-02-23 2012-03-21 ソニー株式会社 固体撮像素子及びその駆動方法
US10253203B2 (en) 2014-02-04 2019-04-09 The Florida State University Research Foundation, Inc. Rough polyelectrolyte complex coatings and methods of forming
US9673054B2 (en) * 2014-08-18 2017-06-06 Micron Technology, Inc. Array of gated devices and methods of forming an array of gated devices
US10741593B1 (en) * 2019-05-24 2020-08-11 Omnivision Technologies, Inc. Vertical transfer gate storage for a global shutter in an image sensor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517375B2 (ja) * 1988-12-19 1996-07-24 三菱電機株式会社 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法
JPH07120779B2 (ja) * 1989-04-07 1995-12-20 三菱電機株式会社 固体撮像装置のオーバフロードレイン構造およびその製造方法
JPH05137072A (ja) 1991-11-15 1993-06-01 Toshiba Corp 固体撮像装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109088B1 (ko) 2007-09-12 2012-01-31 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체촬상소자
US8482041B2 (en) 2007-10-29 2013-07-09 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
WO2009081497A1 (ja) * 2007-12-26 2009-07-02 Unisantis Electronics (Japan) Ltd. 固体撮像素子、固体撮像装置及びその製造方法
US7960762B2 (en) 2007-12-26 2011-06-14 Unisantis Electronics (Japan) Ltd. Solid-state image sensing device including solid-state image sensor having a pillar-shaped semiconductor layer
JPWO2009081497A1 (ja) * 2007-12-26 2011-05-06 日本ユニサンティスエレクトロニクス株式会社 固体撮像素子、固体撮像装置及びその製造方法
US8664032B2 (en) 2007-12-26 2014-03-04 Unisantis Electronics Singapore Pte Ltd. Method of producing a solid-state image sensing device including solid-state image sensor having a pillar-shaped semiconductor layer
JP4429368B2 (ja) * 2007-12-26 2010-03-10 日本ユニサンティスエレクトロニクス株式会社 固体撮像素子、固体撮像装置及びその製造方法
US8372713B2 (en) 2008-01-29 2013-02-12 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
KR101113905B1 (ko) 2008-05-02 2012-02-29 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체촬상소자
US8647947B2 (en) 2009-04-28 2014-02-11 Unisantis Electronics Singapore Pte Ltd. Semiconductor device including a MOS transistor and production method therefor
US8497548B2 (en) 2009-04-28 2013-07-30 Unisantis Electronics Singapore Pte Ltd. Semiconductor device including a MOS transistor and production method therefor
US8610202B2 (en) 2009-10-01 2013-12-17 Unisantis Electronics Singapore Pte Ltd. Semiconductor device having a surrounding gate
US8575662B2 (en) 2010-03-08 2013-11-05 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high pixel density
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
JP2011211161A (ja) * 2010-03-12 2011-10-20 Unisantis Electronics Japan Ltd 固体撮像装置
US8486785B2 (en) 2010-06-09 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Surround gate CMOS semiconductor device
US8609494B2 (en) 2010-06-09 2013-12-17 Unisantis Electronics Singapore Pte Ltd. Surround gate CMOS semiconductor device
US9153697B2 (en) 2010-06-15 2015-10-06 Unisantis Electronics Singapore Pte Ltd. Surrounding gate transistor (SGT) structure
KR101255457B1 (ko) 2010-07-30 2013-04-17 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체 촬상 장치
WO2013035189A1 (ja) * 2011-09-08 2013-03-14 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
JP5281215B1 (ja) * 2011-09-08 2013-09-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 固体撮像装置
CN103119719A (zh) * 2011-09-08 2013-05-22 新加坡优尼山帝斯电子私人有限公司 固体摄像器件
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US9748244B2 (en) 2011-12-19 2017-08-29 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US9035384B2 (en) 2011-12-19 2015-05-19 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US9245889B2 (en) 2011-12-19 2016-01-26 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US9362353B2 (en) 2011-12-19 2016-06-07 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US9478545B2 (en) 2011-12-19 2016-10-25 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US9806163B2 (en) 2011-12-19 2017-10-31 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device having an nMOS SGT and a pMOS SGT
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
KR20160144622A (ko) * 2015-06-09 2016-12-19 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
KR102471593B1 (ko) 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법

Also Published As

Publication number Publication date
JP4218894B2 (ja) 2009-02-04
US20060007333A1 (en) 2006-01-12
US7619675B2 (en) 2009-11-17

Similar Documents

Publication Publication Date Title
JP4218894B2 (ja) 固体撮像装置およびその製造方法
JP3766734B2 (ja) 固体撮像素子
JP5767465B2 (ja) 固体撮像装置およびその製造方法ならびにカメラ
JP4832541B2 (ja) 固体撮像素子および電子情報機器
US20110032405A1 (en) Image sensor with transfer gate having multiple channel sub-regions
JP4282049B2 (ja) 半導体装置、光電変換装置及びカメラ
TWI427778B (zh) 固態影像擷取元件及其驅動方法
CN102082153A (zh) 固体摄像器件、其制造方法、照相机和电子设备
JP2009038309A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2011253963A (ja) 固体撮像素子の製造方法、固体撮像素子、撮像装置
CN1913167A (zh) 互补金属氧化物半导体图像传感器及其制造方法
JP2013045879A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置、固体撮像装置の製造方法、電子機器
JP5458135B2 (ja) 固体撮像素子の製造方法
JP2006120966A (ja) 固体撮像装置
EP2519973B1 (en) Image sensor with doped transfer gate
JP4359739B2 (ja) 光電変換素子および固体撮像素子
JPH08255888A (ja) 固体撮像装置およびその製造方法
JPH09246513A (ja) 増幅型固体撮像素子およびその製造方法
JP2006287117A (ja) 半導体装置およびその製造方法
US7294872B2 (en) Solid state image pickup device and its manufacture method
JP2010267709A (ja) 固体撮像装置、電子機器、固体撮像装置の製造方法および電子機器の製造方法
JP2011049241A (ja) 固体撮像装置及びその製造方法
US20070145443A1 (en) CMOS Image Sensor and Method of Manufacturing the Same
JP2011205037A (ja) 固体撮像装置及びその製造方法
JP2009070947A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees