JP2006041509A - 電子デバイス製造工具占有スペースを減少させる方法および装置 - Google Patents

電子デバイス製造工具占有スペースを減少させる方法および装置 Download PDF

Info

Publication number
JP2006041509A
JP2006041509A JP2005202138A JP2005202138A JP2006041509A JP 2006041509 A JP2006041509 A JP 2006041509A JP 2005202138 A JP2005202138 A JP 2005202138A JP 2005202138 A JP2005202138 A JP 2005202138A JP 2006041509 A JP2006041509 A JP 2006041509A
Authority
JP
Japan
Prior art keywords
floor area
electronic device
device manufacturing
manufacturing tool
load lock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005202138A
Other languages
English (en)
Other versions
JP4567541B2 (ja
Inventor
Jojikku Janus
ジョジック ジャヌス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2006041509A publication Critical patent/JP2006041509A/ja
Application granted granted Critical
Publication of JP4567541B2 publication Critical patent/JP4567541B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0451Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

【課題】電子デバイス製造に関し、電子デバイス製造工具占有スペースうを減少させる方法および装置を提供する。
【解決手段】少なくとも一つの態様において、方法は、ロードロック209が第1床面積215を占めるように電子デバイス製造工具のロードロック209を位置決めするステップと; 第2床面積217内にメインフレーム電源213を位置決めするステップであって、前記第2床面積217の実質的な部分が前記第1床面積215内部にあり、それにより、前記電子デバイス製造工具占有スペースを減少させる、前記ステップと;を備える。更に又は代替え的に、メインフレームコントローラ218は、その占有スペースが実質的にロードロック209の占有スペースと重なるように配置可能である。
【選択図】 図2

Description

発明の内容
本願は、2004年7月12日に出願された米国特許仮出願第60/587,110号(弁護士ドケット番号9081/L)からの優先権を主張し、この内容は全体が参考までに組み込まれている。
発明の分野
本発明は、一般的に、電子デバイス製造に関し、特に、電子デバイス製造工具占有スペースを減少させる方法および装置に関する。
背景
図1は、従来の電子デバイス製造工具(又はシステム)101を例示する。図1を参照すると、電子デバイス製造工具101は、メインフレーム電源(例えば、メインフレームパワーボックス)103、メインフレーム107に連結されたメインフレームコントローラ105のようなコンポーネントを含む。メインフレーム107は、一以上の処理チャンバ109を含み、各々の処理チャンバ109は、それぞれの処理チャンバパワーボックス110、処理チャンバコントローラ111、ロードロックチャンバ113に接続された移送チャンバ112に連結されている。電子デバイス製造工具101の占有スペースは、電子デバイス製造工具101により占有された(クリーンルーム内の)床115の面積である。メインフレームパワーボックス103とメインコントローラ105は、メインフレーム107から分離されたラック117(例えば、包囲ラック)に結合されている。そのため、メインフレームパワーボックス103とコントローラ105は、電子デバイス製造工具101のメインフレームから分離された床スペース118を占有し、これにより、電子デバイス製造工具の占有スペースを増加させている。
さらに、メインフレームパワーボックス103とコントローラ105は、ワイヤリング119を介してメインフレーム107に結合され、ワイヤリング119は、分離されたラック117からメインフレーム107まで伸びている。そのため、分離ラック119がメインフレーム107から遠くに置かれるほど、多くのワイヤリング119が電子デバイス製造工具101により必要になり、システムの集積度は減少する。前述したように、電子デバイス製造工具占有スペースを減少させることにより、工具(又はシステム)の集積度を高めることができる。
したがって、電子デバイス製造工具占有スペースを減少させる方法および装置が望まれる。
発明の概要
本発明の第1態様において、電子デバイス製造工具占有スペースを減少させる第1の方法が提供される。第1の方法は、(1)ロードロックが第1床面積を占めるように電子デバイス製造工具のロードロックを位置決めするステップと;(2)第2床面積内にメインフレーム電源を位置決めするステップであって、前記第2床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具占有スペースを減少させる、前記ステップと;を備える。
本発明の第2の態様において、電子デバイス製造工具占有スペースを減少させる第2の方法が提供される。第2の方法は、(1)ロードロックが第1床面積を占めるように電子デバイス製造工具のロードロックを位置決めするステップと;(2)第2床面積内にメインフレームコントローラを位置決めするステップであって、前記第2床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具占有スペースを減少させる、前記ステップと;を備える。
本発明の第3の態様において、電子デバイス製造工具出荷コストを減少させる第3の方法が提供される。第3の方法は、(1)電子デバイス製造工具のメインフレーム電源とロードロックをコンテナ内に配置するステップと;(2)前記コンテナを出荷するステップと;
を備える。
本発明の第4の態様において、電子デバイス製造工具出荷コストを減少させる第4の方法が提供される。第4の方法は、(1)電子デバイスのメインフレーム及びロードロックをコンテナ内に配置するステップと;(2)前記コンテナを出荷するステップと;を備える。
本発明の第5の態様において、電子デバイス製造工具の占有スペースを減少させる第1の装置が提供される。第1の装置は、(1)ロードロックフレームと;(2)電子デバイス製造工具のロードロックであって、前記ロードロックが第1床面積を占めるように前記ロードロックフレームに結合された、前記ロードロックと;(3)前記ロードロックフレームに結合されたメインフレーム電源であって、前記メインフレーム電源は第2床面積を占める、前記メインフレーム電源と;を備える。前記第2床面積の実質的な部分は、前記第1床面積内部にあり、それにより、前記電子デバイス製造工具の占有スペースを減少させる。
本発明の第6の態様において、電子デバイス製造工具の占有スペースを減少させる第2の装置が提供される。第2の装置は、(1)ロードロックフレームと;(2)電子デバイス製造工具のロードロックであって、前記ロードロックが第1床面積を占めるように前記ロードロックフレームに結合された、前記ロードロックと;(3)前記ロードロックフレームに結合されたメインフレームコントローラであって、前記メインフレームコントローラは第2床面積を占める、前記メインフレームコントローラと;を備える。前記第2床面積の実質的な部分は、前記第1床面積内部にあり、それにより、前記電子デバイス製造工具の占有スペースを減少させる。
本発明の第7の態様において、(1)第1占有スペースを占めるメインフレームを有する電子デバイス製造工具と;(2)前記第1占有スペースと実質的に重なる第2占有スペースを占めるメインフレーム電源と;を備える、第3の装置が提供される。
本発明の第8の態様において、(1)第1占有スペースを占めるメインフレームを有する電子デバイス製造工具と;(2)前記第1占有スペースと実質的に重なる第2占有スペースを占めるメインフレームコントローラと;を備える、第5の装置が提供される。本発明の、これらの態様と他の態様に従うシステムおよび装置のように、数多くの態様が提供される。
本発明の他の特徴及び態様は、以下の詳細な説明、添付された請求項、図面から十分に明らかになるであろう。
詳細な説明
本発明は、電子デバイス製造工具(又はシステム)の占有スペースの減少および集積度の向上に関する。図2は、本発明の一実施形態に従う例示的な電子デバイス製造工具(又はシステム)201を例示する。電子デバイス製造工具201は、フラットパネルディスプレイ、半導体ウエハ等を製造する為に使用されるポリマー又はガラス製基板のような基板を製造および/または処理する為に使用可能である。図2を参照すると、例示的な電子デバイス製造工具201の構成は、図1の従来の電子デバイス製造工具101に似ている。より詳細には、例示的な電子デバイス製造工具201は、メインフレーム203を含む。メインフレーム203は、一以上の処理チャンバ205を含み、各々の処理チャンバ205は、それぞれの処理チャンバ用パワーボックス206、処理チャンバ用コントローラ207、移送チャンバ208、ロードロック209に結合されている。ロードロック209は、ロードロック用ラック211により支持されている。
例示的な電子デバイス製造工具201のメインフレーム用パワーボックス(例えば、電源)213は、電力をメインフレーム203および各々の処理チャンバ電力ボックス206に供給するが、従来の電子デバイス製造工具101のメインフレームパワーボックス103とは異なる位置に置かれている。より具体的には、ロードロック209は、ロードドック209が第1床面積215を占有し、メインフレーム用電力ボックス213が第2床面積217を占有するように位置決めされ、その実質的な部分が第1床面積215内に含まれるように(例えば、ロードロック用ラック211上に)位置決めされている。例えば、第1床面積215は、第2床面積217の全体を含んでもよい。メインフレームパワーボックス213は、ロードロック用ラック211に結合するように適合されている。例えば、メインフレームパワーボックス213は、ロードロック用ラック211に結合可能であり、ロードロック用ラック211により支持され、更に/又は、ロードロック209の一体部分になっている。例えば、メインフレームパワーボックス213は、ロードロック209の下に位置決めされてもよい。しかし、メインフレームパワーボックス213は、他の位置(例えば、ロードロック209の上方)でもよい。そのため、例示的な電子デバイス製造工具201の構成によると、ロードロック209、メインフレームパワーボックス213は、少なくとも実質的に重複する床面積を占有する。この方式によると、電子デバイス製造工具201の占有スペースが減少される。電子デバイス製造工具占有スペースの減少により、クリーンルームの必要な大きさが減少し、工具を操作するコストを低減することができる。
代替え的または追加的に、前述した方式と同様の方式において、例示的な電子デバイス製造工具201のメインフレームコントローラ218は、従来の電子デバイス製造工具101のメインフレームコントローラ105とは異なる位置に置かれてもよい。例えば、メインフレームパワーボックス213及びメインフレームコントローラ218の両方が、製造工具101の占有スペースを減少するように位置決めされる実施形態において、メインフレームコントローラ218は、実質的な部分が第1床面積215内部に含まれる床面積(例えば、第3床面積)219を占有するように位置決めされている。例えば、第1床面積215は、第3床面積219の少なくとも50%、好ましくは全部を含んでもよい。メインフレームコントローラ218は、ロードロック用ラック215に結合され、それにより支持されるように適合可能である。例えば、メインフレームコントローラ218は、メインフレームパワーボックス213が結合されるロードロック用ラック211の側部の反対側で、ロードロック用ラック211の側部に結合可能である。または、メインフレームコントローラ218は、他の部分やロードロック用ラック211の側部に結合可能である。さらに、メインフレームコントローラ218は、ロードロック209の上方または下方に位置決め可能である。そのため、図2に示された例示的な構成によると、ロードロック209及びメインフレームコントローラ218は、重複する床面積を占有する。この方式によると、電子デバイス製造工具201の占有スペースが減少される。
発明の電子デバイス製造工具201のメインフレームコントローラ218及び/又はメインフレームパワーボックス213は、メインフレームパワーボックス213及び/又はメインフレームコントローラ218及び電子デバイス製造工具201の他のコンポーネント間のワイヤリング220を減少させることができる。より具体的には、メインフレームパワーボックス213及び/又はメインフレームコントローラ218の位置のため、電子デバイス製造工具201は、メインフレームパワーボックス213及び/又はメインフレームコントローラ218からメインフレーム203までを結合する為に、分離された包囲体からメインフレーム203まで、ワイヤリングを走行させる必要はない。メインフレームパワーボックス213及び/又はメインフレームコントローラ218とメインフレーム213との間のワイヤリング220は、メインフレームの占有スペース内部にコンパクトに適合可能である。そのため、電子デバイス製造工具の占有スペースを減少させることに加えて、この方法及び装置は、システム集積度を高め、システムの複雑性を少なくすることができる。
本発明の実施形態によると、例示的な電子デバイス製造工具201は、従来の電子デバイス製造工具101より、効率的に輸送可能である。より具体的には、従来、メインフレームパワーボックス103,メインフレームコントローラ105は、従来の電子デバイス製造工具101のロードロック113から分離して出荷される。対称的に、本発明の電子デバイス製造工具201のメインフレームパワーボックス213は、ロードロック209と共に出荷可能である。前述したように、メインフレームパワーボックス213は、ロードロック用ラック211を結合するように適合され、ロードロック209と共に重複する占有スペースを占める。そのため、(例えば、両方ともロードロック用ラック209に組み立てられる)本発明の電子デバイス製造工具201のメインフレームパワーボックス213とロードロック209は、同一のコンテナで出荷可能である。ロードロック209とメインフレームパワーボックス213を同一コンテナで出荷することにより、例示的な電子デバイス製造工具201を出荷する為に必要なコンテナの総数が減少される。したがって、電子デバイス製造工具の出荷コストは減少される。代替え的または追加的に、同様の方式において、メインフレームコントローラ218は、ロードロック209と同一コンテナで出荷可能である。
前述した説明は、単に本発明の実施形態を開示する。本発明の範囲内に入る前述した装置及び方法の変形例は、当業者にとって、容易に明らかであろう。一以上の実施形態において、メインフレームパワーボックス213及び/又はメインフレームコントローラ218により占有される床面積(例えば、第2床面積及び/又は第3床面積)の実質的部分(例えば、少なくとも50%、好ましくは100%)は、ロードロック209により占有される床面積(例えば、第1床面積215)内にある。しかし、他の実施形態において、メインフレームパワーボックス213及び/又はメインフレームコントローラ218により占有される床面積の実質的部分は、電子デバイス製造工具201の他のコンポーネントにより占有される床面積内でもよい。例えば、メインフレームパワーボックス213及び/又はメインフレームコントローラ218は、電子デバイス製造工具201の他のコンポーネント、又は、そのコンポーネントの支持ラックに結合可能である。
したがって、本発明は、その例示の実施形態との関係で説明されてきたが、添付された請求の範囲により規定された本発明の精神及び範囲内に他の実施形態が入ることが理解されよう。
図1は、電子デバイス製造工具を例示する。 図2は、本発明の実施形態に従う電子デバイス製造工具の一例を例示する。
符号の説明
101…電子デバイス製造工具、103…メインフレームパワーボックス、105…メインフレームコントローラ、107…メインフレーム、109…処理チャンバ、110…処理チャンバ用パワーボックス、111…処理チャンバ用コントローラ、112…移送チャンバ、113…ロードロック、115…床、117…分離ラック、118…床スペース、119…ワイヤリング、201…電子デバイス製造工具、203…メインフレーム、205…処理チャンバ、206…処理チャンバ用パワーボックス、207…処理チャンバ用コントローラ、209…ロードロック、211…ロードロック用ラック、213…メインフレームパワーボックス、215…第1床面積、217…第2床面積、218…メインフレームコントローラ、219…床面積、220…ワイヤリング

Claims (24)

  1. 電子デバイス製造工具占有スペースを減少する為の方法であって:
    ロードロックが第1床面積を占めるように電子デバイス製造工具のロードロックを位置決めするステップと;
    第2床面積内にメインフレーム電源を位置決めするステップであって、前記第2床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具占有スペースを減少させる、前記ステップと;
    を備える、前記方法。
  2. 前記第2床面積内にメインフレーム電源を位置決めするステップは、前記第1床面積内部に前記第2床面積の実質的部分がある場合、前記第2床面積内に前記メインフレーム電源を位置決めする工程を含み、前記第2床面積の全てが前記第1床面積内部にある、請求項1記載の方法。
  3. 前記電子デバイス製造工具に必要なワイヤリングを減少させるステップを更に備える、請求項1記載の方法。
  4. 第3床面積内にメインフレームコントローラを位置決めするステップであって、前記第3床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具占有スペースを減少させる、前記ステップを更に備える、請求項1記載の方法。
  5. 前記第3床面積内にメインフレームコントローラを位置決めするステップは、前記第3床面積の実質的部分が前記第1床面積内部にある場合、前記第3床面積内に前記メインフレームコントローラを位置決めする工程を含み、前記第3床面積の全てが前記第1床面積内部にある、請求項4記載の方法。
  6. 電子デバイス製造工具占有スペースを減少させる方法であって:
    ロードロックが第1床面積を占めるように電子デバイス製造工具のロードロックを位置決めするステップと;
    第2床面積内にメインフレームコントローラを位置決めするステップであって、前記第2床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具占有スペースを減少させる、前記ステップと;
    を備える、前記方法。
  7. 前記第2床面積内にメインフレームコントローラを位置決めするステップは、前記第1床面積内部に前記第2床面積の実質的部分がある場合、前記第2床面積内に前記メインフレームコントローラを位置決めする工程を含み、前記第2床面積の全てが前記第1床面積内部にある、請求項6記載の方法。
  8. 前記電子デバイス製造工具に必要なワイヤリングを減少させるステップを更に備える、請求項6記載の方法。
  9. 第3床面積内にメインフレーム電源を位置決めするステップであって、前記第3床面積の全てが前記第1床面積内部にある、前記ステップを更に備える、請求項6記載の方法。
  10. 電子デバイス製造工具出荷コストを減少させる方法であって:
    電子デバイス製造工具のメインフレーム電源とロードロックをコンテナ内に配置するステップと;
    前記コンテナを出荷するステップと;
    を備える、前記方法。
  11. 前記電子デバイス製造工具のメインフレーム電源とロードロックをコンテナ内に配置するステップは、前記電子デバイス製造工具を出荷する為に必要なコンテナの総数を減少させ、それにより、前記電子デバイス製造工具の出荷コストを減少させる工程を含む、請求項10記載の方法。
  12. 前記電子デバイス製造工具のメインフレームコントローラを前記コンテナ内に配置するステップを更に備える、請求項10記載の方法。
  13. 電子デバイス製造工具の出荷コストを減少させる方法であって:
    電子デバイスのメインフレーム及びロードロックをコンテナ内に配置するステップと;
    前記コンテナを出荷するステップと;
    を備える、前記方法。
  14. 前記電子デバイス製造工具のメインフレームコントローラとロードロックをコンテナ内に配置するステップは、前記電子デバイス製造工具を出荷する為に必要なコンテナの総数を減少させ、それにより、前記電子デバイス製造工具の出荷コストを減少させる工程を含む、請求項10記載の方法。
  15. 電子デバイス製造工具占有スペースを減少させる装置であって:
    ロードロックフレームと;
    電子デバイス製造工具のロードロックであって、前記ロードロックが第1床面積を占めるように前記ロードロックフレームに結合された、前記ロードロックと;
    前記ロードロックフレームに結合されたメインフレーム電源であって、前記メインフレーム電源が第2床面積を占め、前記第2床面積において、前記第2床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具の占有スペースを減少させる、前記メインフレーム電源と;
    を備える、前記装置。
  16. 前記第2床面積の全ては、前記第1床面積内部にある、請求項15記載の装置。
  17. 前記ロードロックフレームに結合されたメインフレームコントローラであって、前記メインフレームコントローラが第3床面積を占め、前記第3床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具の占有スペースを減少させる、前記メインフレームコントローラを更に備える、請求項15記載の装置。
  18. 前記第3床面積の全ては、前記第1床面積内部にある、請求項17記載の装置。
  19. 電子デバイス製造工具占有スペースを減少させる装置であって:
    ロードロックフレームと;
    電子デバイス製造工具のロードロックであって、前記ロードロックが第1床面積を占めるように前記ロードロックフレームに結合された、前記ロードロックと;
    前記ロードロックフレームに結合されたメインフレームコントローラであって、前記メインフレームコントローラが第2床面積を占め、前記第2床面積において、前記第2床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具の占有スペースを減少させる、前記メインフレーム電源と;
    を備える、前記装置。
  20. 前記第2床面積の全ては、前記第1床面積内部にある、請求項19記載の装置。
  21. 前記ロードロックフレームに結合されたメインフレーム電源であって、前記メインフレーム電源が第3床面積を占め、前記第3床面積の実質的な部分が前記第1床面積内部にあり、それにより、前記電子デバイス製造工具の占有スペースを減少させる、前記メインフレーム電源を更に備える、請求項15記載の装置。
  22. 前記第3床面積の全ては、前記第1床面積内部にある、請求項21記載の装置。
  23. 第1占有スペースを占めるメインフレームを有する電子デバイス製造工具と;
    前記第1占有スペースと実質的に重なる第2占有スペースを占めるメインフレーム電源と;
    を備える、装置。
  24. 第1占有スペースを占めるメインフレームを有する電子デバイス製造工具と;
    前記第1占有スペースと実質的に重なる第2占有スペースを占めるメインフレームコントローラと;
    を備える、装置。

JP2005202138A 2004-07-12 2005-07-11 電子デバイス製造工具占有スペースを減少させる方法および装置 Expired - Fee Related JP4567541B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US58711004P 2004-07-12 2004-07-12

Publications (2)

Publication Number Publication Date
JP2006041509A true JP2006041509A (ja) 2006-02-09
JP4567541B2 JP4567541B2 (ja) 2010-10-20

Family

ID=35906106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005202138A Expired - Fee Related JP4567541B2 (ja) 2004-07-12 2005-07-11 電子デバイス製造工具占有スペースを減少させる方法および装置

Country Status (5)

Country Link
US (1) US20060104799A1 (ja)
JP (1) JP4567541B2 (ja)
KR (1) KR100648321B1 (ja)
CN (1) CN1802084B (ja)
TW (1) TWI297906B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185984A1 (ja) * 2015-05-21 2016-11-24 東京エレクトロン株式会社 処理システム

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275848A (ja) * 1996-11-18 1998-10-13 Applied Materials Inc デュアル・ブレード・ロボット
JPH11150071A (ja) * 1997-11-14 1999-06-02 Tokyo Electron Ltd 処理装置及びこれを用いた処理システム
JP2001160578A (ja) * 1999-11-30 2001-06-12 Anelva Corp 真空搬送処理装置
JP2002343720A (ja) * 2001-05-11 2002-11-29 Hitachi Kokusai Electric Inc 熱処理装置
JP2003017543A (ja) * 2001-06-28 2003-01-17 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法、半導体装置の製造方法および搬送装置
JP2003092329A (ja) * 2001-09-18 2003-03-28 Hitachi Kokusai Electric Inc 基板処理装置
JP2003133388A (ja) * 2001-10-25 2003-05-09 Ulvac Japan Ltd 基板搬送装置
JP2004119401A (ja) * 2002-09-20 2004-04-15 Foi:Kk 基板処理装置
JP2004522321A (ja) * 2000-12-01 2004-07-22 ウエファーマスターズ, インコーポレイテッド ロボットを含むウエハ処理システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909994A (en) * 1996-11-18 1999-06-08 Applied Materials, Inc. Vertical dual loadlock chamber
US5855681A (en) * 1996-11-18 1999-01-05 Applied Materials, Inc. Ultra high throughput wafer vacuum processing system
US6059507A (en) * 1997-04-21 2000-05-09 Brooks Automation, Inc. Substrate processing apparatus with small batch load lock
US6303906B1 (en) * 1999-11-30 2001-10-16 Wafermasters, Inc. Resistively heated single wafer furnace
US6860965B1 (en) * 2000-06-23 2005-03-01 Novellus Systems, Inc. High throughput architecture for semiconductor processing
US20030213560A1 (en) * 2002-05-16 2003-11-20 Yaxin Wang Tandem wafer processing system and process
US8798964B2 (en) * 2002-11-06 2014-08-05 Hewlett-Packard Development Company, L. P. Methods and apparatus for designing the racking and wiring configurations for pieces of hardware

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275848A (ja) * 1996-11-18 1998-10-13 Applied Materials Inc デュアル・ブレード・ロボット
JPH11150071A (ja) * 1997-11-14 1999-06-02 Tokyo Electron Ltd 処理装置及びこれを用いた処理システム
JP2001160578A (ja) * 1999-11-30 2001-06-12 Anelva Corp 真空搬送処理装置
JP2004522321A (ja) * 2000-12-01 2004-07-22 ウエファーマスターズ, インコーポレイテッド ロボットを含むウエハ処理システム
JP2002343720A (ja) * 2001-05-11 2002-11-29 Hitachi Kokusai Electric Inc 熱処理装置
JP2003017543A (ja) * 2001-06-28 2003-01-17 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法、半導体装置の製造方法および搬送装置
JP2003092329A (ja) * 2001-09-18 2003-03-28 Hitachi Kokusai Electric Inc 基板処理装置
JP2003133388A (ja) * 2001-10-25 2003-05-09 Ulvac Japan Ltd 基板搬送装置
JP2004119401A (ja) * 2002-09-20 2004-04-15 Foi:Kk 基板処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185984A1 (ja) * 2015-05-21 2016-11-24 東京エレクトロン株式会社 処理システム
JP2016219629A (ja) * 2015-05-21 2016-12-22 東京エレクトロン株式会社 処理システム

Also Published As

Publication number Publication date
TW200614328A (en) 2006-05-01
US20060104799A1 (en) 2006-05-18
CN1802084B (zh) 2011-08-10
CN1802084A (zh) 2006-07-12
KR100648321B1 (ko) 2006-11-23
TWI297906B (en) 2008-06-11
KR20060050063A (ko) 2006-05-19
JP4567541B2 (ja) 2010-10-20

Similar Documents

Publication Publication Date Title
TW502284B (en) Multichamber system of etching facility for manufacturing semiconductor device
EP0960434B1 (en) Device for processing semiconductor wafers
CN101060093B (zh) 基板搬送处理装置
US9266234B2 (en) Transfer robot and substrate processing apparatus
CN101461051B (zh) 基板传输设备及使用该设备的高速基板处理系统
US20150301524A1 (en) Methods and apparatus for cleanspace fabricators
US9218994B2 (en) Two-dimensional transfer station used as interface between a process tool and a transport system and a method of operating the same
US7816937B2 (en) Apparatus for testing a semiconductor package
KR100643968B1 (ko) 제조 대상물 제조 장치 및 제조 방법
KR20100105456A (ko) 기판 열처리 장치
WO2010054206A2 (en) Improved process equipment architecture
JP4567541B2 (ja) 電子デバイス製造工具占有スペースを減少させる方法および装置
KR20070108004A (ko) 기판 지지대와 기판 반송 장치 및 이를 이용한 기판 처리시스템
JP2001160578A (ja) 真空搬送処理装置
KR20080034759A (ko) 복합 배관 및 복합 배관을 구비하는 도포·현상 처리 장치
EP1237178B1 (en) Self-supporting adaptable metrology device
JP2004281475A (ja) 枚葉搬送装置および枚葉搬送方法
JP2021145017A (ja) 基板搬送システム、真空基板搬送モジュール、および基板搬送方法
JP5268659B2 (ja) 基板収納方法及び記憶媒体
CN1682430A (zh) 旋转驱动装置以及旋转驱动方法
US20130280017A1 (en) Substrate processing system, substrate transfer method and storage medium
JP5465979B2 (ja) 半導体製造装置
JP2011077134A (ja) 基板処理装置及びこれを備えた基板処理システム
KR20050094735A (ko) 기판 제조 장치
JP2004319889A (ja) 製造対象物の受け渡し装置および製造対象物の受け渡し方法

Legal Events

Date Code Title Description
A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090812

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091013

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100412

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100415

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100805

R150 Certificate of patent or registration of utility model

Ref document number: 4567541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees