JP2006100352A

JP2006100352A - 半導体チップの故障解析方法

Info

Publication number: JP2006100352A
Application number: JP2004281606A
Authority: JP
Inventors: Toru Koyama; 小山　　徹; Takeshi Yoshida; 岳司吉田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-09-28
Filing date: 2004-09-28
Publication date: 2006-04-13
Anticipated expiration: 2024-09-28
Also published as: JP4438585B2

Abstract

【課題】良品チップを無駄にすることなく、複数の半導体チップのウエハ上の故障分布状況を解析することができる半導体チップの故障解析方法を得ること。
【解決手段】良品チップ２と不良品チップ３が識別されたウエハ１をダイシングカットし、ダイシングカットされたウエハから良品チップを抜き取る第１のステップと、残った不良品チップのウエハ上の位置を判別し、該不良品チップのウエハ上の位置を示す第１の位置情報（ａ，ｂ）を記憶するとともに、前記不良品チップをピックアップして解析ステージ上１０に移送する第２のステップと、解析ステージ上の各不良品チップを故障解析することにより各不良品チップ内での故障位置を示す第２の位置情報を作成し、作成した第２の位置情報および前記記憶された第１の位置情報に基づきウエハマップ４上に不良品チップおよび不良品チップ内での故障位置を識別表示する第３のステップと、を含む。
【選択図】図１

Description

本発明は、ＬＳＩ等の半導体チップの故障解析方法に関するものであり、特にウエハ上における故障箇所の分布を解析するものである。

従来の半導体装置の故障解析方法は、エミッション顕微鏡を使用して所定のウエハ上に形成された複数の半導体記憶装置それぞれの発光状況を前記所定のウエハ上に一括表示する発光ウエハマップを生成するステップと、各製造工程毎の欠陥をウエハ上に一括表示する複数の欠陥ウエハマップを生成するステップとを備え、前記複数の半導体記憶装置の不良ビットを前記所定のウエハ上に一括表示するフェイルビットマップを生成するステップと、ネットワークにより、前記発光ウエハマップ、前記複数の欠陥ウエハマップおよび前記フェイルビットマップのデータ管理および上記３種類のマップのうち２種類のマップ間の照合処理を行い、前記複数の半導体記憶装置の故障解析を行うステップと、をさらに備えていた（例えば、特許文献１参照）。

特許第３４３６４５６号公報（特許請求の範囲、第１〜８図）

しかしながら、上記従来の故障解析方法は、良品を含む複数の半導体記憶装置が形成されたウエハをそのまま故障解析試料として用い、故障解析後に故障解析によって特定された箇所をＳＥＭ（走査電子顕微鏡）やＴＥＭ（透過電子顕微鏡）等で詳細に観察したり、元素分析する物理解析を行っていた。この物理解析は、ウエハに種々の加工処理を施しながら特定した故障位置を観察・分析し、故障を引き起こした物理的な原因を明らかにするための解析で、ウエハ表面の絶縁膜や金属配線などを除去して行なう破壊解析となる。それゆえ、上記従来技術では、ウエハ上に存在する良品の半導体記憶装置も破壊されてしまい、良品の半導体記憶装置（良品チップ）が無駄になってしまうという問題点があった。

本発明は、上記に鑑みてなされたものであって、良品チップを無駄にすることなく、複数の半導体チップのウエハ上の故障分布状況を解析することができる半導体チップの故障解析方法を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明の半導体チップの故障解析方法は、良品チップと不良品チップが識別されたウエハをダイシングカットし、ダイシングカットされたウエハから良品チップを抜き取る第１のステップと、残った不良品チップのウエハ上の位置を判別し、該不良品チップのウエハ上の位置を示す第１の位置情報を記憶するとともに、前記不良品チップをピックアップして解析ステージ上に移送する第２のステップと、解析ステージ上の各不良品チップを故障解析することにより各不良品チップ内での故障位置を示す第２の位置情報を作成し、作成した第２の位置情報および前記記憶された第１の位置情報に基づきウエハマップ上に不良品チップおよび不良品チップ内での故障位置を識別表示する第３のステップと、を含むことを特徴とするものである。

ウエハをダイシングカットして良品チップを抜き取って製品製造ラインへ戻し、残った不良品チップのみを故障解析して、ウエハマップ上に不良品チップおよび不良品チップ内での故障位置を識別表示する。

良品チップを無駄にすることなく、複数の半導体チップのウエハ上の故障分布状況を解析することができる半導体チップの故障解析方法が得られる。

以下に、本発明にかかる半導体チップの故障解析方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、本発明にかかる半導体チップの故障解析方法の概略を示す図であり、図２はダイシングカットされてウエハから分離された不良品チップの管理方法を示す図であり、図３は、半導体チップの故障解析装置の概略構成を示す図であり、図４は、半導体チップの故障解析方法を示すフローチャートであり、図５−１は、故障解析装置の実施の形態１のアライメント装置の平面図であり、図５−２は、同縦断面図である。

実施の形態１の半導体チップの故障解析方法では、図１の左上の図に示すように、まず、ウエハ１上に形成された複数の半導体チップについてＬＳＩテスタ等を用いてその電気特性を評価し、良品チップ２と不良品チップ３とを識別する。次に、裏面にエキスパンドシートを貼った状態でウエハ１を行列状にダイシングカットし、各半導体チップを切り分け、良品チップ２をウエハ１から抜き取り製品製造ラインへ戻す。図１の左上の図は、ウエハ１をダイシングカット後、良品チップ２（図の白抜き部分）を抜き取った後の状態を示している。

その後、図１の中央下の図に示すように、残った各不良品チップ３（以下、単に「チップ３」という。）を解析ステージ１０に載置してプローブ１３を接触させ、チップの裏面から近赤外線レーザ光３１を照射して故障解析を行ない、各チップ３内での故障位置情報を各チップ３のウエハ１上の位置情報とともにワークステーションとしてのコンピュータに入力し記憶させる。全チップ３の故障箇所３ａを解析した故障位置情報をコンピュータに入力後、各チップ３内での故障位置情報をウエハ１上の位置情報に基づいて合成し、図１の右上の図に示すように、モニタのウエハマップ４上に識別表示する。

次に、図２〜図４を参照して、ウエハ１上からのチップ３のピックアップとチップトレイ５への移し替え、および第１の位置情報としてのチップ３のウエハ上の位置情報のワークステーションとしてのコンピュータ２０への入力方法について説明する。まず、第1のステップとして、故障解析装置１００のコンピュータ２０によりダイシングカッタ８０を制御して、良品チップ２と不良品チップ３が識別され裏面にエキスパンドシートが貼られたウエハ１をダイシングカットし、エキスパンドシートを引っ張って各半導体チップを分離する。次に、良品チップ２をウエハ１から抜き取り、製品製造ラインへ戻す。

続いて、第２−１のステップとして、コンピュータ２０によりチップピッキング装置９０を制御してウエハ１上に残った不良品チップ３の存在箇所を判別し、チップ３をピックアップして所定のチップトレイ５（＃Ｎ）の所定のポケット（ｎ，ｍ）に移送する。チップピッキング装置９０は、チップ３を真空吸着する真空吸着ノズル９１の近傍に、チップの存在をパターン認識することができる光学センサ９２を備えていて、ウエハ１上のチップ３を順次判別し、これをピックアップし、複数のチップトレイ５の空いているポケットを判別し、チップ３を順番に並べていく。また、チップピッキング装置９０は、チップ３のピックアップ時に、そのチップの第１の位置情報としてのウエハ１上のＸＹ座標位置情報（ａ，ｂ）をコンピュータ２０に入力し記憶させる。

また、第２−２のステップとして、チップピッキング装置９０は、チップトレイ５の空きポケットを判別し、そのチップ３をポケットに置くときに、当該チップトレイ５の番号を示すチップトレイ番号情報（＃Ｎ）および当該ポケットの位置を示すポケット座標位置情報（ｎ，ｍ）を、第１の位置情報としてのウエハ１上のＸＹ座標位置情報（ａ，ｂ）と対応させてコンピュータ２０に入力し記憶させる。このようにしてウエハ１上の全ての不良品チップ３を、ウエハ１枚分を１カセットとしたチップトレイ５（＃１）〜（＃Ｎ）に移すとともに、ウエハ１上のＸＹ座標位置情報（ａ，ｂ）およびトレイ位置情報（＃Ｎ（ｎ，ｍ））をコンピュータ２０に入力し記憶させる。

次に、第２−３のステップとして、チップピッキング装置９０によりチップ３をチップトレイ５からピックアップし、解析ステージ１０上に載置する。次に、第２−４のステップとして、コンピュータ２０によりアライメント制御部１１を制御してプローブカード１２に保持されたプローブ１３とチップ３とのアライメントをとって位置合わせし、プローブ１３をチップ３の電極に接触させる。この第２−４のステップの詳細については、後述する。

次に、図３を参照して、第３−１のステップとしての、周知の故障解析装置１００によるチップ３のエミッション解析、ＯＢＩＣ解析およびＯＢＩＲＣＨ解析方法について説明する。

発光源３０から近赤外レーザ光３１を発射し、ミラー３２で反射させてハーフミラー３３を通してチップ３の裏面に照射する。コンピュータ２０により走査制御部３４を制御して走査部３６を走査駆動し、近赤外レーザ光３１でチップ３の裏面を走査する。

チップ３からの反射光３５をハーフミラー３３で反射し、フォトダイオード４０で受光して光電変換し、増幅器４１で増幅してイメージプロセッサ５０に入力する。一方、チップ３の表面の電極にプローブ１３を接触させて、バイアス電圧を加え、レーザ光３１の照射によって発生したＯＢＩＣ（光ビーム励起電流）や、ＯＢＩＲＣＨ（光加熱抵抗変化）を検出し、増幅器６０で増幅してイメージプロセッサ５０に入力する。

発光源３０、ミラー３２、ハーフミラー３３、走査制御部３４、走査部３６、フォトダイオード４０、増幅器４１、イメージプロセッサ５０および増幅器６０等が、裏面故障解析装置１１０を構成している。

イメージプロセッサ５０に入力された反射光検出信号、ＯＢＩＣ検出信号およびＯＢＩＲＣＨ検出信号と、走査制御部３４から出力された走査信号とは、演算処理部５１で演算処理される。走査信号と、これに同期して得られた反射光検出信号、ＯＢＩＣ検出信号およびＯＢＩＲＣＨ検出信号とを処理して得られた第２の位置情報としての不良品チップ３内での故障位置情報である光学像形成信号、ＯＢＩＣ像形成信号およびＯＢＩＲＣＨ像形成信号が、コンピュータ２０に入力され記憶される。このとき、これらの像形成信号は、第１の位置情報としてのウエハ１上のＸＹ座標位置情報（ａ，ｂ）、およびトレイ位置情報（＃Ｎ（ｎ，ｍ））と対応させてコンピュータ２０に入力され記憶される。

上記の故障解析後に、チップ３は、チップピッキング装置９０により、チップトレイ５の元のポケットに戻される。チップ３は、この故障解析の後に特定の故障箇所の拡大解析画像を取得して行なう詳細解析や、故障解析によって特定された箇所をＳＥＭ（走査電子顕微鏡）やＴＥＭ（透過電子顕微鏡）等で詳細に観察したり元素分析する物理解析に備えてチップトレイ５により保管・管理される。以上が第３−１のステップである。

第３−２のステップとして、故障解析を行なうコンピュータ２０では、キーボード２１等で操作することにより、第２の位置情報としての不良品チップ３内での故障位置情報である記憶された光学像形成信号、ＯＢＩＣ像形成信号およびＯＢＩＲＣＨ像形成信号と、これらのウエハ１上のＸＹ座標位置情報（ａ，ｂ）に基づき、ＯＢＩＣ像、ＯＢＩＲＣＨ像およびこれに対応した光学像をモニタ２２のウエハマップ上に表示する。

次に、図５−１および図５−２を参照して、第２−４のステップとしての、実施の形態１による不良品チップ３とプローブカード１２（プローブ１３）との位置合わせ方法について説明する。図示していないが、図５−１および図５−２に示す解析ステージ１０は、図３に示す故障解析装置１００を備えている。解析ステージ１０にウエハ１を固定するときは、真空吸着により固定することができたが、チップ３を固定する場合は、解析ステージ１０への固定方法が問題となる。

円形の解析ステージ１０の中央部には、透明部としての円形の石英ガラス１４が取付けられ、石英ガラス１４上には、チップ３の一隅を位置決めする鉤形の固定ガイド１５が設けられている。固定ガイド１５に対向して、チップ３の他の隅を固定ガイド１５に向けて押圧するＹ字形の可動ガイド１６が設けられている。固定ガイド１５でチップ３の一隅を位置決めし、他の隅を可動ガイド１６で固定ガイド１５に向けて押圧することによりチップ３を石英ガラス１４上に位置決めし固定する。その後、プローブカード１２をチップ３上に降ろし、プローブ１３の先端をチップ３の上面から少し離間させた状態で概略の位置決めをする。

次に、裏面故障解析装置１１０を作動させ、発光源３０から近赤外レーザ光３１を発射してチップ３の裏面に照射し、コンピュータ２０により走査制御部３４を制御して走査部３６を走査駆動し、近赤外レーザ光３１でチップ３の裏面を走査する。チップ３およびプローブ１３からの反射光３５を受け、これらの光学像を取得する。モニタ２２で光学像を見ながらチップ３とプローブ１３のアライメントが合うようにアライメント制御部１１を制御して解析ステージ１０をプローブ１３に対して移動・回転させ位置合わせする。

位置合わせ後、プローブカード１２を下降させ、プローブ１３をチップ３の電極に接触させる。最後に可動ガイド１６をチップ３から離間させる。以上が、第２−４のステップとしての、実施の形態１によるチップ３とプローブカード１２（プローブ１３）との位置合わせ方法である。このように、裏面故障解析装置１１０を用いて位置合わせを行なうことができる。

以上説明した実施の形態１の半導体チップの故障解析方法によれば、良品チップ２を無駄にすることなく、複数の半導体チップのウエハ１上の故障分布状況を解析することができる半導体チップの故障解析方法が得られる。

実施の形態２．
次に、図６を参照して、第２−４のステップとしての、実施の形態２によるチップ３とプローブカード１２（プローブ１３）との位置合わせ方法について説明する。図６は、実施の形態２の位置合わせ方法を示す解析ステージ１０の縦断面図である。図示していないが、図６の解析ステージ１０は、図３に示す故障解析装置１００を備えている。

円形の解析ステージ１０の中央部には、透明部としての円形の石英ガラス１４が取付けられている。チップ３は、チップピッキング装置９０の真空吸着ノズル９１に吸着された状態で石英ガラス１４上に位置決めされる。その後、プローブカード１２をチップ３上に降ろし、プローブ１３の先端をチップ３の上面から少し離間させた状態で概略の位置決めをする。

次に、裏面故障解析装置１１０を作動させ、発光源３０から近赤外レーザ光３１を発射してチップ３の裏面に照射し、コンピュータ２０により走査制御部３４を制御して走査部３６を走査駆動し、近赤外レーザ光３１でチップ３の裏面を走査する。チップ３およびプローブ１３からの反射光３５を受け、これらの光学像を取得する。

モニタ２２で光学像を見ながらチップ３とプローブ１３のアライメントが合うように、チップピッキング装置９０を制御して真空吸着ノズル９１を移動・回転させ位置合わせする。位置合わせ後、プローブカード１２を下降させ、プローブ１３をチップ３の電極に接触させる。このように、チップピッキング装置９０および裏面故障解析装置１１０を用いて位置合わせを行なうことができる。

実施の形態３．
次に、図７−１および図７−２を参照して、第２−４のステップとしての、実施の形態３によるチップ３とプローブカード１２（プローブ１３）との位置合わせ方法について説明する。図７−１、７−２は、実施の形態３の位置合わせ方法を示す解析ステージ１０ａの縦断面図である。図示していないが、図７−１、７−２の解析ステージ１０ａは、図３に示す故障解析装置１００を備えている。

ウエハの故障解析用の解析ステージ１０ａの中心部には吸引口１０ｂが設けられ、外周部には透明部としての石英ガラス１４が取付けられている。チップ３は、チップピッキング装置９０により、解析ステージ１０ａの吸引口１０ｂ上に載置され、吸引されて固定される。

プローブカード１２とチップ３との間に、コンピュータ２０に接続され上下面を撮像可能な撮像装置としてのＣＣＤカメラ１７を挿入し、プローブ１３とチップ３の光学像を取得する。モニタ２２上で２つの光学像を重ね合わせ、プローブ１３とチップ３のアライメントが合うようにアライメント制御部１１を制御して解析ステージ１０ａをプローブ１３に対して移動・回転させる。

アライメントを合わせた後、ＣＣＤカメラ１７を移動させ、チップピッキング装置９０の真空吸着ノズル９１でチップ３を吸着・固定し、解析ステージ１０ａの吸引口１０ｂの吸引を停止させる。次に、図７−２に示すように、解析ステージ１０ａをスライドさせてチップ３およびプローブカード１２を石英ガラス１４上に移動させる。その後、チップ３を石英ガラス１４上に降ろし、続いてプローブカード１２をチップ３上に降ろし、プローブ１３をチップ３の電極に接触させる。このように、ウエハの故障解析用の解析ステージ１０ａおよびＣＣＤカメラ１７を用いて位置合わせを行なってもよい。

なお、上記実施の形態では、第２のステップで不良品チップ３を一旦チップトレイ５に移してから解析ステージ１０上に移送したが、不良品チップ３をウエハ１上から直接、解析ステージ１０上に移送し、裏面故障解析が終わったらウエハ１上の元の位置に戻し、エキスパンドシートの粘着力により不良品チップ３を保持・保管してもよい。

以上のように、本発明にかかる半導体チップの故障解析方法は、良品チップを無駄にしない故障解析方法として有用である。

本発明にかかる半導体チップの故障解析方法の概略を示す図である。ウエハから分離された不良品チップの管理方法を示す図である。半導体チップの故障解析装置の概略構成を示す図である。半導体チップの故障解析方法を示すフローチャートである。故障解析装置の実施の形態１のアライメント装置の平面図である。同縦断面図である。実施の形態２の位置合わせ方法を示す解析ステージの縦断面図である。実施の形態３の位置合わせ方法を示す解析ステージの縦断面図である。実施の形態３の位置合わせ方法を示す解析ステージの縦断面図である。

符号の説明

１ウエハ
２良品チップ
３不良品チップ（チップ）
４ウエハマップ
１０、１０ａ解析ステージ
１３プローブ
２０ワークステーション
１００故障解析装置
１１０裏面故障解析装置

Claims

良品チップと不良品チップが識別されたウエハをダイシングカットし、ダイシングカットされたウエハから良品チップを抜き取る第１のステップと、
残った不良品チップのウエハ上の位置を判別し、該不良品チップのウエハ上の位置を示す第１の位置情報を記憶するとともに、前記不良品チップをピックアップして解析ステージ上に移送する第２のステップと、
解析ステージ上の各不良品チップを故障解析することにより各不良品チップ内での故障位置を示す第２の位置情報を作成し、作成した第２の位置情報および前記記憶された第１の位置情報に基づきウエハマップ上に不良品チップおよび不良品チップ内での故障位置を識別表示する第３のステップと、
を含むことを特徴とする半導体チップの故障解析方法。
前記第２のステップは、前記不良品チップを前記ウエハからピックアップしてチップトレイの所定のポケットに移送し、前記第１の位置情報と、当該チップトレイの番号を示すチップトレイ番号情報および当該ポケットの位置を示すポケット位置情報とを対応させて記憶するステップを含むことを特徴とする請求項１に記載の半導体チップの故障解析方法。
前記第２のステップと第３のステップの間に、前記解析ステージ上に設けられた固定ガイドにより前記不良品チップの一隅を位置決めし他の隅を可動ガイドで前記固定ガイドに向けて押圧することにより前記不良品チップを前記解析ステージ上に固定するステップと、プローブを前記不良品チップ上に概略位置決めするステップと、裏面故障解析装置により前記不良品チップと前記プローブの光学像を取得し該光学像を見ながら前記解析ステージを移動させて該不良品チップとプローブとを位置合わせするステップと、を有することを特徴とする請求項１または２に記載の半導体チップの故障解析方法。
前記第２のステップと第３のステップの間に、チップピッキング装置により前記不良品チップを前記解析ステージ上に位置決めするステップと、前記プローブを該不良品チップ上に概略位置決めするステップと、前記裏面故障解析装置により前記不良品チップと前記プローブの光学像を取得し該光学像を見ながら前記チップピッキング装置により前記不良品チップを移動させて該不良品チップとプローブとを位置合わせするステップと、を有することを特徴とする請求項１または２に記載の半導体チップの故障解析方法。
前記第２のステップと第３のステップの間に、チップピッキング装置により前記不良品チップを前記解析ステージの吸引口上に載置するステップと、前記プローブを前記不良品チップの上方に概略位置決めするステップと、上下両面を撮像可能な撮像装置を前記不良品チップとプローブとの間に挿入し前記不良品チップとプローブの光学像を取得し該光学像を見ながら前記解析ステージを移動させて前記不良品チップとプローブとを位置合わせするステップと、前記チップピッキング装置により前記不良品チップを前記解析ステージから浮かせ該解析ステージをスライドさせて前記不良品チップおよびプローブを前記解析ステージの透明部に位置させるとともに前記不良品チップとプローブとを接触させるステップと、を有することを特徴とする請求項１または２に記載の半導体チップの故障解析方法。