JP2006190767A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006190767A
JP2006190767A JP2005000714A JP2005000714A JP2006190767A JP 2006190767 A JP2006190767 A JP 2006190767A JP 2005000714 A JP2005000714 A JP 2005000714A JP 2005000714 A JP2005000714 A JP 2005000714A JP 2006190767 A JP2006190767 A JP 2006190767A
Authority
JP
Japan
Prior art keywords
substrate
ground terminal
semiconductor device
terminal
transfer mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005000714A
Other languages
English (en)
Inventor
Sadakazu Akaike
貞和 赤池
Akinobu Inoue
明宣 井上
Atsunori Kajiki
篤典 加治木
Hiroyuki Takatsu
浩幸 高津
Takashi Tsubota
崇 坪田
Satoo Yamanishi
学雄 山西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005000714A priority Critical patent/JP2006190767A/ja
Priority to TW094146135A priority patent/TW200629521A/zh
Priority to US11/318,674 priority patent/US7261596B2/en
Priority to KR1020060000854A priority patent/KR20060080549A/ko
Publication of JP2006190767A publication Critical patent/JP2006190767A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45B—WALKING STICKS; UMBRELLAS; LADIES' OR LIKE FANS
    • A45B9/00—Details
    • A45B9/04—Ferrules or tips
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45B—WALKING STICKS; UMBRELLAS; LADIES' OR LIKE FANS
    • A45B1/00—Sticks with supporting, hanging or carrying means
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63C—SKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C11/00—Accessories for skiing or snowboarding
    • A63C11/22—Ski-sticks
    • A63C11/227—Details; Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/658—High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
    • H01R13/6581—Shield structure
    • H01R13/6585—Shielding material individually surrounding or interposed between mutually spaced contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/658—High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
    • H01R13/6591—Specific features or arrangements of connection of shield to conductive members
    • H01R13/6594—Specific features or arrangements of connection of shield to conductive members the shield being mounted on a PCB and connected to conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 本発明は、シールド材を備えた半導体装置に関し、小型化ができると共に、シールド材を容易に配設することのできる半導体装置を提供することを課題とする。
【解決手段】 基板５１の一方の側に半導体チップ６８、実装用端子７５、及びグラウンド端子７６を設け、基板５１の他方の側に下部樹脂層８２を覆うシールド材８５を配設し、グラウンド電位とされたグラウンド端子７６とシールド材８５とを電気的に接続する。
【選択図】 図２

Description

本発明は、半導体装置に係り、特にシールド材を備えた半導体装置に関する。
従来の半導体装置には、基板上に実装された電子部品を電磁波から保護するためのシールドケースを備えたものがある。図１は、シールドケースを備えた従来の半導体装置の断面図である。なお、図１において、Ｈ１はポッティング樹脂３５の高さ（以下、「高さＨ１」とする）、Ｈ２は半導体装置１０の高さ（以下、「高さＨ２」とする）、Ａはポッティング樹脂３５とシールドケース４０との間の隙間（以下、「隙間Ａ」とする）をそれぞれ示している。
図１に示すように、半導体装置１０は、大略すると、基板１１と、電子部品である個別部品２６及び半導体チップ３１と、ポッティング樹脂３５と、実装用端子３８と、グラウンド端子３９と、シールドケース４０とを有した構成とされている。基板１１は、大略すると基材１２と、貫通ビア１３と、接続部１４，１５と、シールリング１６と、ソルダーレジスト１７，２４と、配線２１と、グラウンド端子用パッド２３とを有した構成とされている。貫通ビア１３は、基材１２を貫通するよう配設されている。貫通ビア１３は、接続部１４，１５と配線２１との間、又はシールリング１６とグラウンド端子用パッド２３との間を電気的に接続するためのものである。
接続部１４，１５は、基材１２の上面１２Ａに設けられており、それぞれ貫通ビア１３と電気的に接続されている。接続部１４は、金ワイヤ３４を介して半導体チップ３１と電気的に接続されている。接続部１５は、個別部品２６と電気的に接続されている。シールリング１６は、個別部品２６及び半導体チップ３１が実装される領域よりも外側に位置する基材１２上に設けられている。シールリング１６は、シールドケース４０と電気的に接続されるものである。ソルダーレジスト１７は、接続部１４，１５間を隔てるよう基材１２の上面１２Ａに設けられている。
配線２１は、実装用端子３８が配設される接続パッド２２を有した構成とされている。配線２１は、基材１２の下面１２Ｂに設けられており、貫通ビア１３と電気的に接続されている。グラウンド端子用パッド２３は、基材１２の下面１２Ｂに設けられており、貫通ビア１３と電気的に接続されている。グラウンド端子用パッド２３は、貫通ビア１３を介して、シールリング１６と電気的に接続されている。グラウンド端子用パッド２３は、グラウンド端子３９を配設するためのものである。ソルダーレジスト２４は、接続パッド２２及びグラウンド端子用パッド２３を露出すると共に、接続パッド２２以外の配線２１を覆うよう基材１２の下面１２Ｂ側に設けられている。
個別部品２６は、トランジスタ、ダイオード、抵抗、コンデンサ等の基本となる電気的素子の１つの機能が１つの部品となっているものである。個別部品２６は、はんだペースト２７により接続部１５と電気的に接続されている。
半導体チップ３１は、接着剤２５により基材１２の上面１２Ａに配設されている。半導体チップ３１は、電極パッド３３を有しており、電極パッド３３と接続部１４との間は金ワイヤ３４により電気的に接続されている。また、半導体チップ３１は、金ワイヤ３４を保護するポッティング樹脂３５（ポッティング法により形成された樹脂）により覆われている。
実装用端子３８は、半導体装置１０をマザーボード等の他の基板と接続するための外部接続端子である。実装用端子３８は、接続パッド２２に配設されている。グラウンド端子３９は、グラウンド電位とされており、グラウンド端子用パッド２３に配設されている。
シールドケース４０は、個別部品２６及び半導体チップ３１を覆うと共に、はんだペースト３７を介してシールリング１６と電気的に接続されている（例えば、特許文献１参照）。このように、シールドケース４０を設けることで、電磁波から個別部品２６及び半導体チップ３１を保護することができる。
特開２００１−２６７６２８号公報
しかしながら、ポッティング法により形成されたポッティング樹脂３５により封止した場合には、ポッティング樹脂３５の凸形状がシールドケース４０に転写されることを防止するために、ポッティング樹脂３５とシールドケース４０との間に隙間Ａを設けた状態でシールドケース４０を基板１１に配設しなければならならず、基板１１に対してシールドケース４０を容易に配設することができないという問題があった。また、隙間Ａを形成した状態でシールドケース４０を基板１１に配設するため、半導体装置１０を小型化することができないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、小型化ができると共に、シールド材を容易に配設することのできる半導体装置を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明では、基板と、該基板に設けられたグラウンド端子と、前記基板に設けられた実装用端子と、前記基板に実装された半導体チップと、前記グラウンド端子と電気的に接続されたシールド材とを備えた半導体装置において、前記半導体チップ、グラウンド端子、及び実装用端子を前記基板の一方の側に設けると共に、前記シールド材を前記基板の他方の側を覆うよう前記基板に直接配設したことを特徴とする半導体装置により、解決できる。
上記発明によれば、半導体チップ、グラウンド端子、及び実装用端子を基板の一方の側に設けることで、基板の他方の側を覆うようにシールド材を基板に直接設けることが可能となり、半導体装置を小型化できると共に、基板に対してシールド材を容易に配設することができる。
請求項２記載の発明では、前記半導体チップは、トランスファーモールド樹脂により覆われており、前記グラウンド端子及び実装用端子は、前記トランスファーモールド樹脂から露出されていることを特徴とする請求項１に記載の半導体装置により、解決できる。
上記発明によれば、半導体チップを覆うトランスファーモールド樹脂からグラウンド端子及び実装用端子を露出させることで、例えば、マザーボード等の他の基板に対してグラウンド端子及び実装用端子を電気的に接続することができる。
請求項３記載の発明では、前記グラウンド端子及び実装用端子は、前記トランスファーモールド樹脂から露出された平坦な面をそれぞれ有しており、前記グラウンド端子及び実装用端子の平坦な面は、前記トランスファーモールド樹脂の面と略面一とされていることを特徴とする請求項２に記載の半導体装置により、解決できる。
上記発明によれば、半導体装置をマザーボード等の他の基板に対して精度良く実装することができる。
請求項４記載の発明では、基板と、該基板に設けられたグラウンド端子と、前記基板に設けられた実装用端子と、前記基板に実装された半導体チップと、シールド材とを備えた半導体装置において、前記実装用端子を前記基板の一方の側に設け、前記グラウンド端子を前記基板の他方の側に設けると共に、前記グラウンド端子に前記シールド材を配設したことを特徴とする半導体装置により、解決できる。
上記発明によれば、半導体装置を小型化できると共に、グラウンド端子に対してシールド材を容易に配設することができる。
請求項５記載の発明では、前記半導体チップは、トランスファーモールド樹脂により覆われており、前記グラウンド端子は、前記トランスファーモールド樹脂から露出されていることを特徴とする請求項４に記載の半導体装置により、解決できる。
上記発明によれば、トランスファーモールド樹脂からグラウンド端子を露出させることで、グラウンド端子とシールド材とを電気的に接続することができる。
請求項６記載の発明では、前記グラウンド端子は、前記トランスファーモールド樹脂から露出された平坦な面を有しており、前記グラウンド端子の平坦な面は、前記トランスファーモールド樹脂の面と略面一とされていることを特徴とする請求項５に記載の半導体装置により、解決できる。
上記発明によれば、トランスファーモールド樹脂から露出されたグラウンド端子の平坦な面をトランスファーモールド樹脂の面と略面一とすることにより、グラウンド端子に対してシールド材を容易に配設することができる。
本発明によれば、小型化ができると共に、シールド材を容易に配設することのできる半導体装置を提供できる。
次に、図面に基づいて本発明の実施例を説明する。
（第１実施例）
始めに、図２及び図３を参照して、本発明の第１実施例による半導体装置５０について説明する。図２は、本発明の第１実施例による半導体装置の断面図であり、図３は、マザーボートと接続された本実施例の半導体装置の断面図である。なお、図２において、Ｂは半導体チップ６８が配設される上部樹脂層５５上の領域（以下、「チップ配設領域Ｂ」とする）、Ｈ３は電極パッド６９を基準とした際のワイヤ７２の高さ（以下、「高さＨ３」とする）、Ｈ４は半導体装置５０の高さ（以下、「高さＨ４」とする）、Ｒ１は実装用端子７５の略球形状とされた部分の直径（以下、「直径Ｒ１」とする）、Ｒ２はトランスファーモールド樹脂７７に露出された実装用端子７５の平坦な面７５Ａの直径（以下、「直径Ｒ２」とする）、Ｒ３はグラウンド端子７６の略球形状とされた部分の直径（以下、「直径Ｒ３」とする）、Ｒ４はトランスファーモールド樹脂７７に露出されたグラウンド端子７６の平坦な面７６Ａの直径（以下、「直径Ｒ４」とする）、Ｔ１は電極パッド６９を含んだ半導体チップ６８の厚さ（以下、「厚さＴ１」とする）、Ｔ２は上部樹脂層５５の上面５５Ａを基準とした際のトランスファーモールド樹脂７７の厚さ（以下、「厚さＴ２」とする）、Ｔ３はシールド材８５の厚さ（以下、「厚さＴ３」とする）をそれぞれ示している。
半導体装置５０は、大略すると基板５１と、半導体チップ６８と、実装用端子７５と、グラウンド端子７６と、トランスファーモールド樹脂７７と、シールド材８５とを有した構成とされている。基板５１は、大略すると基材５２と、貫通ビア５３と、上部配線５４と、上部樹脂層５５と、ビア５８，８３と、ワイヤ接続部６１と、接続パッド６２，６３と、ソルダーレジスト６６と、下部配線８１と、下部樹脂層８２とを有した構成とされている。
基材５２は、板状の部材である。基材５２には、例えば、樹脂基材やセラミック基材を用いることができる。貫通ビア５３は、基材５２を貫通するように設けられている。貫通ビア５３は、上部配線５４と下部配線８１との間を電気的に接続するためのものである。
上部配線５４は、基材５２の上面５２Ａに設けられており、貫通ビア５３と電気的に接続されている。上部樹脂層５５は、上部配線５４と基材５２の上面５２Ａとを覆うように設けられている。上部樹脂層５５には、半導体チップ６８が配設されるチップ配設領域Ｂが形成されている。ビア５８は、上部樹脂層５５に設けられており、一方の端部が上部配線５４と接続され、他方の端部がワイヤ接続部６１及び接続パッド６２，６３のうちのいずれか１つと接続されている。
ワイヤ接続部６１は、上部樹脂層５５の上面５５Ａに設けられており、ビア５８と電気的に接続されている。ワイヤ接続部６１は、半導体チップ６８と接続されたワイヤ７２を配設するためのものである。接続パッド６２は、上部樹脂層５５の上面５５Ａに設けられており、ビア５８と電気的に接続されている。接続パッド６２は、実装用端子７５を配設するためのものである。接続パッド６３は、上部樹脂層５５の上面５５Ａに設けられており、ビア５８と電気的に接続されている。接続パッド６３は、グラウンド端子７６を配設するためのものである。ソルダーレジスト６６は、ワイヤ接続部６１及び接続パッド６２，６３を露出した状態で上部樹脂層５５の上面５５Ａを覆うように設けられている。
下部配線８１は、基材５２の下面５２Ｂに設けられており、貫通ビア５３と電気的に接続されている。下部樹脂層８２は、下部配線８１と基材５２の下面５２Ｂとを覆うように設けられている。ビア８３は、下部樹脂層８２に設けられており、一方の端部が下部配線８１と接続され、他方の端部がシールド材８５と接続されている。
半導体チップ６８は、上部樹脂層５５上のチップ配設領域Ｂに接着剤７１により配設されている。半導体チップ６８は、電極パッド６９を有した構成とされている。電極パッド６９は、ワイヤ７２を介してワイヤ接続部６１と電気的に接続されている。半導体チップ６８の厚さＴ１は、例えば、０．１５ｍｍとすることができる。また、ワイヤ７２には、例えば、金ワイヤを用いることができる。ワイヤ７２の高さＨ３は、例えば、０．１ｍｍとすることができる。また、半導体チップ６８及びワイヤ７２は、トランスファーモールド法により形成されたトランスファーモールド樹脂７７により封止されている。トランスファーモールド法とは、封止したい物（本実施例の場合は、半導体チップ６８、実装用端子７５、及びグラウンド端子７６が実装された基板５１）を金型成型機にセットして、温度を上げて流動性を持たせた樹脂に圧力をかけて、金型内に流し込んで（圧送）、金型の形に樹脂を成型する方法である。
このようなトランスファーモールド樹脂７７を用いることで、ポッティング樹脂３５を用いた場合と比較して、樹脂の厚さの制御性を向上させることができる。また、樹脂封止に要する時間を短縮して、半導体装置５０の生産性を向上させることができる。なお、トランスファーモールド樹脂７７の厚さＴ２は、例えば、０．３ｍｍとすることができる。
実装用端子７５は、平坦な面７５Ａを有した略球形状の導体であり、接続パッド６２上に配設されている。実装用端子７５の平坦な面７５Ａは、トランスファーモールド樹脂７７に露出されると共に、トランスファーモールド樹脂７７の面７７Ａと略面一とされている。実装用端子７５は、例えば、マザーボード８６等の他の基板と電気的に接続される外部接続端子であり、ワイヤ７２よりも上方に突出するような大きさとされている。図３に示すように、半導体装置５０をマザーボード８６と接続する際、実装用端子７５は、マザーボード８６に設けられた実装用パッド８７と接続される。
なお、実装用端子７５には、例えば、はんだボールや、円柱状や角柱状の金属ポスト等を用いることができる。実装用端子７５として金属ポストを用いる場合には、例えば、銅からなる金属ポストをはんだにより接続パッド６２と接合させたり、接続パッド６２上にめっき膜を析出成長させたりすることで金属ポストを形成できる。実装用端子７５としてはんだボールを用いた場合、実装用端子７５の略球形状とされた部分の直径Ｒ１は、例えば、０．４ｍｍとすることができ、平坦な面７５Ａの直径Ｒ２は、例えば、０．２５ｍｍとすることができる。
グラウンド端子７６は、平坦な面７６Ａを有した略球形状の導体であり、接続パッド６３上に配設されている。グラウンド端子７６の平坦な面７６Ａは、トランスファーモールド樹脂７７に露出されると共に、トランスファーモールド樹脂７７の面７７Ａと略面一とされている。グラウンド端子７６は、グラウンド電位とされた導体である。図３に示すように、半導体装置５０をマザーボード８６と接続する際、グラウンド端子７６は、マザーボード８６に設けられたグラウンドパッド８８と接続される。
なお、グラウンド端子７６には、例えば、はんだボール、円柱状や角柱状の金属ポスト等を用いることができる。グラウンド端子７６として金属ポストを用いる場合には、例えば、銅からなる金属ポストをはんだにより接続パッド６３と接合させたり、接続パッド６３上にめっき膜を析出成長させたりすることで金属ポストを形成できる。グラウンド端子７６としてはんだボールを用いた場合、グラウンド端子７６の略球形状とされた部分の直径Ｒ３は、例えば、０．４ｍｍとすることができ、平坦な面７６Ａの直径Ｒ４は、例えば、０．２５ｍｍとすることができる。
このように、半導体チップ６８、実装用端子７５、及びグラウンド端子７６を
基板５１の一方の側（基板５１の上面側）に設けることで、基板５１の他方の側（基板５１の下面側）に形成された下部樹脂層８２に、シールド材８５を配設するための領域を設けることができる。また、実装用端子７５の面７５Ａ及びグラウンド端子７６の面７６Ａを平坦な面とし、面７５Ａ，７６Ａをトランスファーモールド樹脂７７の面７７Ａと略面一とすることにより、マザーボード８６等の他の基板に対して半導体装置５０を精度良く実装することができる。
シールド材８５は、グラウンド端子７６と電気的に接続されることで、電磁波等の悪影響を抑制するシールド機能を奏するものである。シールド材８５は、下部樹脂層８２の面８２Ａを覆うよう下部樹脂層８２の面８２Ａに直接設けられている。シールド材８５は、ビア８３と電気的に接続されている。また、シールド材８５は、例えば、導電性接着剤やはんだ（共に図示せず）等を用いて下部樹脂層８２に直接配設される。シールド材８５には、例えば、銅箔、銅めっき層を用いることができる。また、銅めっき層上に保護膜としてＡｕ層を設けても良い。この場合、シールド材８５の厚さＴ３は、例えば、１０μｍ〜３０μｍとすることができる。
このように、シールド材８５を下部樹脂層８２の面８２Ａに直接配設することにより、従来の半導体装置１０のようにポッティング樹脂３５とシールドケース４０との間の隙間Ａを考慮する必要がなくなるので、基板５１に対してシールド材８５を容易に配設することができる。また、シールド材８５を下部樹脂層８２の面８２Ａに直接配設することで、半導体装置５０を小型化することができる。
上記説明したように、半導体チップ６８、実装用端子７５、及びグラウンド端子７６を基板５１の一方の側（基板５１の上面側）に設け、基板５１の他方の側（基板５１の下面側）に形成された下部樹脂層８２の面８２Ａを覆うよう下部樹脂層８２の面８２Ａに直接、シールド材８５を設けることにより、半導体装置５０の高さＨ２を小さくして小型化することができる共に、基板５１に対してシールド材８５を容易に配設することができる。なお、半導体チップ６８が配設された基板５１の上面側に、個別部品や、他の半導体チップ（例えば、フリップチップ接続された半導体チップ）等を設けた構成としても良い。
図４は、第１実施例の半導体装置の変形例を示した図である。なお、図４において、図２に示した半導体装置５０と同一構成部分には同一の符号を付す。図４に示すように、半導体装置１１５は、大略すると基板１１６と、半導体チップ６８と、実装用端子７５と、グラウンド端子７６と、トランスファーモールド樹脂７７と、シールド材１２０とを有した構成とされている。基板１１６は、基板５１の構成に接続パッド１１７が付加された構成とされている。接続パッド１１７は、ビアと電気的に接続されるよう下部樹脂層８２の面８２Ａに設けられている。シールド部材１２０は、導電性を有した板状の部材である。シールド部材１２０は、はんだペースト１１８により接続パッド１１７と電気的に接続されている。
シールド材１２０には、例えば、洋白（nickel silver）を用いることができる。洋白は、展延性や耐食性に優れたＣｕ−Ｎｉ−Ｚｎ合金である。Ｃｕ−Ｎｉ−Ｚｎ合金の混合比としては、例えば、Ｃｕを６２ｗｔ％、Ｎｉを１４ｗｔ％、Ｚｎを２４ｗｔ％とすることができる。洋白を用いた場合のシールド材１２０の厚さは、例えば、０．２ｍｍ〜０．５ｍｍとすることができる。
このような構成とされた半導体装置１１５においても、第１実施例の半導体装置５０と同様な効果を得ることができる。また、シールド材１２０の形状を基板１１６の側面を覆うようなケース状としても良い。このような形状とすることにより、シールド材１２０のシールド効果を向上させることができる。なお、はんだペースト１１８の代わりに導電性接着剤を用いても良い。
次に、図５乃至図８を参照して、本実施例の半導体装置５０の製造方法について説明する。図５乃至図８は、第１実施例の半導体装置の製造工程を示した図である。なお、図５乃至図８において、図２に示した半導体装置５０と同一構成部分には同一符号を付す。また、図７に示したＴ４は、上部樹脂層５５の上面５５Ａを基準とした際の研磨前のトランスファーモールド樹脂７７の厚さ（以下、「厚さＴ４」とする）を示している。
始めに、図５に示すように、従来の基板と同様な製造方法により、先の図２で説明した基板５１とシールド材８５とを形成する。シールド材８５は、サブトラクティブ法やセミアディティブ法等を用いて基板５１に配線を形成する際、基板５１の配線の一部として形成される。シールド材８５には、銅箔、銅めっき層等の金属層を用いることができる。また、銅めっき層上に保護膜としてＡｕ層を設けても良い。この場合、シールド材８５の厚さＴ３は、例えば、１０〜３０μｍとすることができる。
次に、図６に示すように、上部樹脂層５５上のチップ配設領域Ｂに接着剤７１を介して半導体チップ６８を配設し、その後、電極パッド６９とワイヤ接続部６１との間をワイヤ７２により接続する。続いて、はんだボールからなる略球形状とされた実装用端子７５を接続パッド６２に配設し、はんだボールからなる略球形状とされたグラウンド端子７６を接続パッド６３に配設する。なお、この時点での実装用端子７５及びグラウンド端子７６は、平坦な面７５Ａ，７６Ａが形成される以前のものである。また、半導体チップ６８の厚さＴ１は、例えば、０．１５ｍｍとすることができ、ワイヤ７２の高さＨ３は、例えば、Ｈ０．１ｍｍとすることができる。さらに、実装用端子７５の直径Ｒ１は、例えば、０．４ｍｍとすることができ、グラウンド端子７６の直径Ｒ３は、例えば、０．４ｍｍとすることができる。
次に、図７に示すように、ワイヤ７２を保護するためのトランスファーモールド樹脂７７を、半導体チップ６８、ワイヤ７２、実装用端子７５、及びグラウンド端子７６を覆うように基板５１の上面側に設ける。なお、トランスファーモールド樹脂７７の厚さＴ４は、ワイヤ７２よりも突出した実装用端子７５及びグラウンド端子７６を覆うことのできる厚さであれば良い。
その後、図８に示すように、研磨面が基材５２の面方向と平行になるように、トランスファーモールド樹脂７７の研磨を行って（この際、実装用端子７５及びグラウンド端子７６も研磨される）、平坦な面７５Ａを有した実装用端子７５と、平坦な面７６Ａを有したグラウンド端子７６とを形成することで、半導体装置５０が製造される。なお、研磨後のトランスファーモールド樹脂７７の厚さＴ２は、例えば、０．３ｍｍとすることができる。また、トランスファーモールド樹脂７７から露出された実装用端子７５及びグラウンド端子７６の平坦な面７５Ａ，７６Ａは、トランスファーモールド樹脂７７の面７７Ａと略面一とされている。さらに、平坦な面７５Ａ，７６Ａの直径Ｒ２，Ｒ４は、例えば、それぞれ０．２５ｍｍとすることができる。
（第２実施例）
始めに、図９を参照して、本発明の第２実施例による半導体装置１００について説明する。図９は、本発明の第２実施例による半導体装置の断面図である。なお、図９において、図２に示した半導体装置５０と同一構成部分には同一の符号を付す。また、図９に示したＴ５は、シールド材１０７の厚さ（以下、「厚さＴ５」とする）を示している。
半導体装置１００は、大略すると基板１０１と、半導体チップ６８と、実装用端子１０５と、グラウンド端子７６と、トランスファーモールド樹脂７７と、シールド材１０７とを有した構成とされている。
基板１０１は、大略すると基材５２と、貫通ビア５３と、上部配線５４と、上部樹脂層５５と、ビア５８，８３と、ワイヤ接続部６１と、接続パッド６３，１０４と、ソルダーレジスト６６，１０３と、下部配線８１と、下部樹脂層８２とを有した構成とされている。接続パッド１０４は、ビア８３と接続されるよう下部樹脂層８２の面８２Ａに設けられている。接続パッド１０４は、実装用端子１０５を配設するためのものである。ソルダーレジスト１０３は、下部樹脂層８２の面８２Ａを覆うと共に、接続パッド１０４を露出させるよう下部樹脂層８２に設けられている。また、接続パッド６３は、ビア５８と接続されるよう上部樹脂層５５上に設けられている。
実装用端子１０５は、略球形状の導体であり、接続パッド１０４上に配設されている。実装用端子１０５は、マザーボード等の他の基板と電気的に接続するための外部接続端子である。実装用端子１０５の直径Ｒ５は、例えば、０．４ｍｍとすることができる。なお、実装用端子１０５には、例えば、はんだボールや金属ポスト等を用いることができる。
グラウンド端子７６は、グラウンド電位とされた導体であり、その形状は平坦な面７６Ａを有した略球形状とされている。グラウンド端子７６は、接続パッド６３上に配設されている。グラウンド端子７６の平坦な面７６Ａは、トランスファーモールド樹脂７７に露出されると共に、トランスファーモールド樹脂７７の面７７Ａと略面一とされている。
シールド材１０７は、グラウンド端子７６と電気的に接続されることで、電磁波等の悪影響を抑制するシールド機能を奏するものである。シールド材１０７は、はんだペースト１０８を介してグラウンド端子７６の平坦な面７６Ａと電気的に接続されている。
このように、実装用端子１０５が設けられた側（基板１０１の下面側）とは反対側（基板１０１の上面側）の基板１０１にグラウンド端子７６を設けることにより、基板１０１のサイズを小さくして半導体装置１００を小型化できると共に、グラウンド端子７６に対してシールド材１０７を容易に配設することができる。
なお、シールド材１０７には、例えば、導電性を有した板材や金属層を用いることができる。導電性を有した板材の材料としては、例えば、洋白（nickel silver）を用いることができる。洋白は、展延性や耐食性に優れたＣｕ−Ｎｉ−Ｚｎ合金である。Ｃｕ−Ｎｉ−Ｚｎ合金の混合比としては、例えば、Ｃｕを６２ｗｔ％、Ｎｉを１４ｗｔ％、Ｚｎを２４ｗｔ％とすることができる。シールド材１０７として洋白を用いた場合の厚さＴ５は、例えば、０．２ｍｍ〜０．５ｍｍとすることができる。
また、シールド材１０７として金属層を用いた場合には、導電性接着剤により金属層とグラウンド端子７６とを電気的に接続することができる。金属層としては、例えば、銅箔、Ｃｕめっき層等を用いることができる。また、Ｃｕめっき層上に保護膜としてＡｕ層を設けても良い。シールド材１０７として金属層を用いた場合の厚さＴ５は、例えば、１０μｍ〜３０μｍとすることができる。なお、上記半導体装置１００において、半導体チップ６８が配設された側の基板１０１に、個別部品や、他の半導体チップ（例えば、フリップチップ接続された半導体チップ）等を設けても良い。
図１０は、第２実施例の半導体装置の変形例を示した図である。図１０に示すように、シールド材１０７の代わりに、基板１０１の側面を覆うようなケース状のシールド材１２５を設けても良い。このようなシールド材１２５を設けることにより、シールド材１０７を適用した場合よりも高いシールド効果を得ることができる。なお、シールド材１２５には、例えば、洋白（nickel silver）を用いることができる。洋白は、展延性や耐食性に優れたＣｕ−Ｎｉ−Ｚｎ合金である。Ｃｕ−Ｎｉ−Ｚｎ合金の混合比としては、例えば、Ｃｕを６２ｗｔ％、Ｎｉを１４ｗｔ％、Ｚｎを２４ｗｔ％とすることができる。洋白を用いた場合のシールド材１２５の厚さは、例えば、０．２ｍｍ〜０．５ｍｍとすることができる。
次に、図１１乃至図１６を参照して、第２実施例の半導体装置１００の製造方法について説明する。図１１乃至図１６は、第２実施例の半導体装置の製造工程を示した図である。なお、図１１乃至図１６において、図９に示した半導体装置１００と同一構成部分には同一符号を付す。
始めに、図１１に示すように、従来の基板と同様な製造方法により、先の図９で説明した基板１０１を形成する。この際、接続パッド６３は、基材５２の上面５２Ａ側に形成され、接続パッド１０４は、基材５２の下面５２Ｂ側に形成される。
次に、図１２に示すように、上部樹脂層５５上のチップ配設領域Ｂに接着剤７１を介して半導体チップ６８を配設し、その後、電極パッド６９とワイヤ接続部６１との間をワイヤ７２により接続する。続いて、略球形状とされたグラウンド端子７６を接続パッド６３に配設する。この時点でのグラウンド端子７６は、平坦な面７６Ａが形成される以前のものである。なお、半導体チップ６８の厚さＴ１は、例えば、０．１５ｍｍとすることができ、ワイヤ７２の高さＨ３は、例えば、Ｈ０．１ｍｍとすることができる。また、グラウンド端子７６の直径Ｒ３は、例えば、０．４ｍｍとすることができる。
次に、図１３に示すように、ワイヤ７２を保護するためのトランスファーモールド樹脂７７を、半導体チップ６８、ワイヤ７２、及びグラウンド端子７６を覆うように基板１０１の上面側に配設する。なお、トランスファーモールド樹脂７７の厚さＴ３は、ワイヤ７２よりも突出したグラウンド端子７６を覆うことのできる厚さであれば良い。
次に、図１４に示すように、研磨面が基材５２の面方向と平行になるように、トランスファーモールド樹脂７７の研磨を行って（この際、グラウンド端子７６も研磨される）、トランスファーモールド樹脂７７からグラウンド端子７６を露出させると共に、グラウンド端子７６に平坦な面７６Ａを形成する。なお、研磨後のトランスファーモールド樹脂７７の厚さＴ２は、例えば、０．３ｍｍとすることができる。また、トランスファーモールド樹脂７７から露出されたグラウンド端子７６の平坦な面７６Ａは、トランスファーモールド樹脂７７の面７７Ａと略面一とされている。グラウンド端子７６に形成された平坦な面７６Ａの直径Ｒ４は、例えば、０．２５ｍｍとすることができる。
次に、図１５に示すように、はんだペースト１０８によりシールド材１０７をグラウンド端子７６に接続させる。その後、図１６に示すように、接続パッド１０４に実装用端子１０５を配設することで、半導体装置１００が製造される。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明によれば、小型化ができると共に、シールド材を容易に配設することのできる半導体装置に適用できる。
シールドケースを備えた従来の半導体装置の断面図である。 本発明の第１実施例による半導体装置の断面図である。 マザーボートと接続された本実施例の半導体装置の断面図である。 第１実施例の半導体装置の変形例を示した図である。 第１実施例の半導体装置の製造工程を示した図（その１）である。 第１実施例の半導体装置の製造工程を示した図（その２）である。 第１実施例の半導体装置の製造工程を示した図（その３）である。 第１実施例の半導体装置の製造工程を示した図（その４）である。 本発明の第２実施例による半導体装置の断面図である。 第２実施例の半導体装置の変形例を示した図である。 第２実施例の半導体装置の製造工程を示した図（その１）である。 第２実施例の半導体装置の製造工程を示した図（その２）である。 第２実施例の半導体装置の製造工程を示した図（その３）である。 第２実施例の半導体装置の製造工程を示した図（その４）である。 第２実施例の半導体装置の製造工程を示した図（その５）である。 第２実施例の半導体装置の製造工程を示した図（その６）である。
符号の説明
１０，５０，１００，１１５ 半導体装置
１１，５１，１０１，１１６ 基板
１２，５２ 基材
１２Ａ，５２Ａ，５５Ａ 上面
１２Ｂ，５２Ｂ 下面
１３，５３ 貫通ビア
１４，１５ 接続部
１６ シールリング
１７，２４，６６，１０３ ソルダーレジスト
２１ 配線
２２，６２，６３，１０４，１１７ 接続パッド
２３ グラウンド端子用パッド
２５，７１ 接着剤
２６ 個別部品
２７，３７，１０８，１１８ はんだペースト
３１，６８ 半導体チップ
３３，６９ 電極パッド
３４ 金ワイヤ
３５ ポッティング樹脂
３８，７５，１０５ 実装用端子
３９，７６ グラウンド端子
４０ シールドケース
５４ 上部配線
５５ 上部樹脂層
５８，８３ ビア
６１ ワイヤ接続部
７２ ワイヤ
７５Ａ，７６Ａ，８２Ａ 面
７７ トランスファーモールド樹脂
８１ 下部配線
８２ 下部樹脂層
８５，１０７，１２０，１２５ シールド材
８６ マザーボード
８７ 実装用パッド
８８ グラウンドパッド
Ａ 隙間
Ｂ チップ配設領域
Ｈ１〜Ｈ４ 高さ
Ｒ１〜Ｒ５ 直径
Ｔ１〜Ｔ５ 厚さ

Claims (6)

  1. 基板と、
    該基板に設けられたグラウンド端子と、
    前記基板に設けられた実装用端子と、
    前記基板に実装された半導体チップと、
    前記グラウンド端子と電気的に接続されたシールド材とを備えた半導体装置において、
    前記半導体チップ、グラウンド端子、及び実装用端子を前記基板の一方の側に設けると共に、
    前記シールド材を前記基板の他方の側を覆うよう前記基板に直接配設したことを特徴とする半導体装置。
  2. 前記半導体チップは、トランスファーモールド樹脂により覆われており、
    前記グラウンド端子及び実装用端子は、前記トランスファーモールド樹脂から露出されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記グラウンド端子及び実装用端子は、前記トランスファーモールド樹脂から露出された平坦な面をそれぞれ有しており、
    前記グラウンド端子及び実装用端子の平坦な面は、前記トランスファーモールド樹脂の面と略面一とされていることを特徴とする請求項２に記載の半導体装置。
  4. 基板と、
    該基板に設けられたグラウンド端子と、
    前記基板に設けられた実装用端子と、
    前記基板に実装された半導体チップと、
    シールド材とを備えた半導体装置において、
    前記実装用端子を前記基板の一方の側に設け、前記グラウンド端子を前記基板の他方の側に設けると共に、前記グラウンド端子に前記シールド材を配設したことを特徴とする半導体装置。
  5. 前記半導体チップは、トランスファーモールド樹脂により覆われており、
    前記グラウンド端子は、前記トランスファーモールド樹脂から露出されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記グラウンド端子は、前記トランスファーモールド樹脂から露出された平坦な面を有しており、
    前記グラウンド端子の平坦な面は、前記トランスファーモールド樹脂の面と略面一とされていることを特徴とする請求項５に記載の半導体装置。
JP2005000714A 2005-01-05 2005-01-05 半導体装置 Pending JP2006190767A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005000714A JP2006190767A (ja) 2005-01-05 2005-01-05 半導体装置
TW094146135A TW200629521A (en) 2005-01-05 2005-12-23 Semiconductor device
US11/318,674 US7261596B2 (en) 2005-01-05 2005-12-27 Shielded semiconductor device
KR1020060000854A KR20060080549A (ko) 2005-01-05 2006-01-04 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005000714A JP2006190767A (ja) 2005-01-05 2005-01-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2006190767A true JP2006190767A (ja) 2006-07-20

Family

ID=36641147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000714A Pending JP2006190767A (ja) 2005-01-05 2005-01-05 半導体装置

Country Status (4)

Country Link
US (1) US7261596B2 (ja)
JP (1) JP2006190767A (ja)
KR (1) KR20060080549A (ja)
TW (1) TW200629521A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235378A (ja) * 2007-03-16 2008-10-02 Nec Corp 金属ポストを有する配線基板、半導体装置及び製造方法
KR20100025750A (ko) * 2008-08-28 2010-03-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101025408B1 (ko) * 2008-12-02 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
WO2020218289A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュール部品、アンテナモジュール及び通信装置

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2007180971A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 送信装置とこれを用いた通信機器
KR100771873B1 (ko) * 2006-06-19 2007-11-01 삼성전자주식회사 반도체 패키지 및 그 실장방법
US20080128890A1 (en) * 2006-11-30 2008-06-05 Advanced Semiconductor Engineering, Inc. Chip package and fabricating process thereof
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
CN100555628C (zh) * 2007-10-30 2009-10-28 日月光半导体制造股份有限公司 具有电磁屏蔽功能的半导体封装结构
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US7851893B2 (en) * 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8710634B2 (en) * 2009-03-25 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8018034B2 (en) * 2009-05-01 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US9293420B2 (en) * 2009-06-29 2016-03-22 Cypress Semiconductor Corporation Electronic device having a molding compound including a composite material
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8169058B2 (en) * 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US9355939B2 (en) * 2010-03-02 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with shielding and method of manufacture thereof
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
US8861221B2 (en) * 2010-09-24 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with a shield and method of manufacture thereof
KR101179399B1 (ko) * 2010-10-04 2012-09-04 삼성전기주식회사 크로스토크를 저감하기 위한 인쇄회로기판
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US8969136B2 (en) * 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
TWI505413B (zh) * 2011-07-20 2015-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN102544884B (zh) * 2011-12-23 2015-04-01 富士康(昆山)电脑接插件有限公司 电连接器、电连接器壳体及其表面处理的方法
US9030841B2 (en) * 2012-02-23 2015-05-12 Apple Inc. Low profile, space efficient circuit shields
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9490190B2 (en) 2012-09-21 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US8963317B2 (en) 2012-09-21 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US10204883B2 (en) * 2016-02-02 2019-02-12 Taiwan Semidonductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US11742302B2 (en) * 2020-10-23 2023-08-29 Wolfspeed, Inc. Electronic device packages with internal moisture barriers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002252292A (ja) * 2001-02-21 2002-09-06 Sony Corp 電子部品実装基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4926396A (en) * 1995-02-16 1996-09-04 Micromodule Systems, Inc. Multiple chip module mounting assembly and computer using same
US6053771A (en) * 1997-08-20 2000-04-25 Dell Usa L.P. Electromagnetic shield connector
JP4197569B2 (ja) 2000-03-21 2008-12-17 シチズン電子株式会社 赤外線データ通信モジュール
US6471525B1 (en) * 2000-08-24 2002-10-29 High Connection Density, Inc. Shielded carrier for land grid array connectors and a process for fabricating same
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
US6932618B1 (en) * 2003-05-14 2005-08-23 Xilinx, Inc. Mezzanine integrated circuit interconnect
JP4178077B2 (ja) * 2003-06-04 2008-11-12 日東電工株式会社 配線回路基板
US6942494B2 (en) * 2003-06-27 2005-09-13 Troy M. Watson Active configurable and stackable interface connector
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2002252292A (ja) * 2001-02-21 2002-09-06 Sony Corp 電子部品実装基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235378A (ja) * 2007-03-16 2008-10-02 Nec Corp 金属ポストを有する配線基板、半導体装置及び製造方法
KR20100025750A (ko) * 2008-08-28 2010-03-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101025408B1 (ko) * 2008-12-02 2011-03-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
WO2020218289A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュール部品、アンテナモジュール及び通信装置
US11791537B2 (en) 2019-04-26 2023-10-17 Murata Manufacturing Co., Ltd. Module component, antenna module, and communication device

Also Published As

Publication number Publication date
US7261596B2 (en) 2007-08-28
KR20060080549A (ko) 2006-07-10
TW200629521A (en) 2006-08-16
US20060148317A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP2006190767A (ja) 半導体装置
US7777351B1 (en) Thin stacked interposer package
US9287157B2 (en) Semiconductor element for package miniaturization
JP4494175B2 (ja) 半導体装置
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
JP4489575B2 (ja) 半導体装置及びその製造方法
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP4444088B2 (ja) 半導体装置
US7745907B2 (en) Semiconductor package including connector disposed in troughhole
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
JP2006294701A (ja) 半導体装置及びその製造方法
US7101733B2 (en) Leadframe with a chip pad for two-sided stacking and method for manufacturing the same
JP3912445B2 (ja) 半導体装置
JP4704404B2 (ja) 半導体装置とその製造方法
KR101480554B1 (ko) 인쇄회로기판 조립체
US20110101510A1 (en) Board on chip package substrate and manufacturing method thereof
TWI491001B (zh) 積體電路總成
CN106449420B (zh) 嵌埋式封装结构及其制造方法
JP2006165109A (ja) 半導体装置及びその製造方法
US20070105270A1 (en) Packaging methods
CN100361293C (zh) 内含无源元件的外露式有源元件基座模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329