JP2006237155A - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ Download PDF

Info

Publication number
JP2006237155A
JP2006237155A JP2005047640A JP2005047640A JP2006237155A JP 2006237155 A JP2006237155 A JP 2006237155A JP 2005047640 A JP2005047640 A JP 2005047640A JP 2005047640 A JP2005047640 A JP 2005047640A JP 2006237155 A JP2006237155 A JP 2006237155A
Authority
JP
Japan
Prior art keywords
atoms
bipolar transistor
polycrystalline film
film
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005047640A
Other languages
English (en)
Inventor
Naritsuyo Aoki
成剛 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005047640A priority Critical patent/JP2006237155A/ja
Priority to US11/354,049 priority patent/US20060186437A1/en
Publication of JP2006237155A publication Critical patent/JP2006237155A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/40Vertical BJTs
    • H10D10/421Vertical BJTs having both emitter-base and base-collector junctions ending at the same surface of the body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • H10D10/861Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231Emitter or collector electrodes for bipolar transistors

Landscapes

  • Bipolar Transistors (AREA)

Abstract

【課題】引き出し電極が多結晶膜で形成されているバイポーラトランジスタについて、高周波特性(fT ,fmax )、電流増幅率hFEやコレクタ−エミッタ間耐圧等のトランジスタの性能低下やバラツキを増加させることなく、寄生抵抗を効果的に低減する。
【解決手段】引き出し電極が多結晶膜で形成されているバイポーラトランジスタであって、多結晶膜がSi(1-y)y(0<y<1)の組成を有している。あるいは、多結晶膜がSi(1-x-y)Gexy(0<x<1、0<y<1)の組成を有している。ポリシリコン/シリコン界面の界面酸化膜の破壊が促進され、エミッタ寄生抵抗が低減される。
【選択図】図1

Description

本発明は、一般的なポリシリコンを引き出し電極として用いるバイポーラトランジスタに関する。
近年、バイポーラトランジスタの高周波化・低消費電力化の要請が高まっている。ポリシリコンを引き出し電極として用いたバイポーラトランジスタは、微細化による寄生容量の低減が容易なため、高速化に適したトランジスタ構造として高周波分野で盛んに採用されている。
以下、一例としてポリシリコンを引き出し電極として用いた一般的なバイポーラトランジスタの構造について説明する(例えば、特許文献1参照)。
図4は、一般的なポリシリコンを引き出し電極として用いた、エピタキシャル成長による真性ベース層を有するバイポーラトランジスタのエミッタ部およびベース部の断面構造図である。
Si基板中にコレクタ層11が形成され、コレクタ層11の周辺にはシャロートレンチなどの素子分離領域12が形成されている。さらにコレクタ層11上に、選択Siエピタキシャル成長法によりB(ボロン)などのP型不純物がドーピングされた真性ベース層13と、真性ベース層13と金属電極20とを接続するためのB原子などのP型不純物がドーピングされたベースポリシリコン電極(引き出し電極)14が形成されている。
さらに、真性ベース層13中にエミッタ層15が形成され、さらに、エミッタ層15を金属電極20と接続するためにP(リン)原子などのN型不純物がドーピングされたエミッタポリシリコン電極(引き出し電極)17が形成されている。ここで、エミッタ層15は、エミッタポリシリコン電極17を形成した後、熱処理を行うことによりエミッタポリシリコン電極17から真性ベース層13へ不純物を拡散させることにより形成される。
さらに、エミッタポリシリコン電極17とベースポリシリコン電極14間を電気的に絶縁するために、酸化膜や窒化膜等の絶縁膜16がエミッタポリシリコン電極17とベースポリシリコン電極14の間に形成されている。さらに、エミッタポリシリコン電極17およびベースポリシリコン電極14の上部には金属電極20とのコンタクト抵抗を低減するためにCo(コバルト)シリサイドなどのシリサイド層18が形成されており、W(タングステン)等で埋め込まれたコンタクトホール19を通じて金属電極20と接続されている。
上記のポリシリコンを引き出し電極として用いたバイポーラトランジスタは、微細化による寄生容量の低減が容易であり、電気特性向上の観点から有望な技術である。しかし、一方で以下のように寄生抵抗が大きくなりやすいという課題も有している。以下、本課題について説明する前に、まず図4を用いて、ポリシリコンを引き出し電極として用いるバイポーラトランジスタにおけるエミッタ寄生抵抗Reの構成成分について説明する。
Re1 は金属電極20との接続のために形成されたコンタクトホール19とエミッタポリシリコン電極17とのコンタクト抵抗、Re2はエミッタポリシリコン電極17の抵抗、Re3 はエミッタポリシリコン電極17とエミッタ層15とのコンタクト抵抗、Re4はエミッタ層15の抵抗である。エミッタ寄生抵抗Re は、一般にこれらの抵抗の和として、次式のように表される。
Re =Re1 +Re2 +Re3 +Re4
エミッタポリシリコン電極17は、減圧の化学気相成長法であるLP−CVD法を用いて形成される。LP−CVD法は500℃〜700℃程度の熱処理を伴うため、図5に示すように、ポリシリコンと下地のシリコン層との界面に、数nm程度の酸化膜(界面酸化膜)21が形成されてしまう。この界面酸化膜21はポリシリコン成長前の温度安定時にロードロック室および反応炉内の残留酸素との化学反応により形成されるため、取り除くことは技術的に困難である。
界面酸化膜21は電子あるいはホール伝導のバリアとして作用するため、界面酸化膜21が存在する分だけエミッタコンタクト抵抗Re3 が上昇してしまう。エミッタコンタクト抵抗Re3 以外の各成分は、不純物濃度を十分高める等の手法により十分に低減することができる。このため、エミッタ寄生抵抗Reの構成成分のうち、エミッタコンタクト抵抗Re3 の占める割合が特に大きい。したがって、エミッタコンタクト抵抗Re3 を低減すること、つまり界面酸化膜21による抵抗上昇を抑制することがエミッタ寄生抵抗Reを低減するためには効果的である。
ポリシリコン電極を有するバイポーラトランジスタでは、界面酸化膜によるコンタクト抵抗上昇を抑制する手法として、例えば以下のような手法が用いられている。
[手法1]不純物拡散時のアニール処理の高温度化
[手法2]ポリシリコン電極の不純物濃度の高濃度化
一般的に、ポリシリコン電極を有するバイポーラトランジスタでは、エミッタポリシリコン電極17の形成後に800℃以上のアニール処理(活性化アニール)を行うことにより、エミッタポリシリコン電極17中の不純物を活性化させると同時にエミッタポリシリコン電極17からベース層13側へ不純物を拡散させ(固相拡散)、エミッタ層15を形成する。
図5に示すように、活性化アニール処理時にポリシリコン/シリコン界面の界面酸化膜21が破壊され、ボールアップによりシリコン酸化物22が形成される。そして、ポリシリコン/シリコン界面においてシリコン側からポリシリコン側に数nm程度の薄いエピタキシャル層23が部分的に形成される(ボールアップ現象)。
このボールアップ現象が生じると、ポリシリコンとシリコンとのコンタクト性が改善されるため、コンタクト抵抗を下げることができる。ボールアップ現象による界面酸化膜の破壊を促進させるほど、コンタクト抵抗低減の効果は大きくなる。上記の[手法1]や[手法2]はこのボールアップ現象の促進するものである。
特開平6−69225号公報(第6頁、第1図) 特開2004−221195号公報(第5−7頁、第2−5図)
しかしながら、上記の[手法1]あるいは[手法2]はエミッタコンタクト抵抗Re3 を低減するためには有望な手法であるものの、一方で、以下のような課題も有している。
上記の[手法1]や[手法2]では、コンタクト抵抗低減のために、活性化アニール温度を上げるか、あるいはポリシリコン電極17中の不純物濃度を高めるが、これらに従って、図6に示すように、下地となるベース層13側への不純物拡散が促進される。その結果、エミッタ拡散深さは増加し、またバラツキも増加してしまう。
このように[手法1]や[手法2]のような従来技術では、高周波特性の低下や電流増幅率hFEのバラツキの増加、コレクタ−エミッタ間の耐圧低下等のバイポーラトランジスタの電気特性の低下を招いてしまう。従来の技術では、トランジスタの性能を犠牲にすることなく、コンタクト抵抗を十分に低減することは不可能である。
さらに、エミッタ不純物としてP(リン)原子が一般的に用いられることが多い。特にP原子は、活性化アニール時にポリシリコン/シリコン基板界面付近やポリシリコン膜中で発生する格子間Siとペア(格子間Si−Pペア)を形成しやすい。このペアが形成されるとP原子の拡散が促進され(異常拡散)、エミッタ拡散増加およびバラツキ増加によるトランジスタの性能低下が顕著となる。
本発明は、引き出し電極が多結晶膜で形成されているバイポーラトランジスタについて、高周波特性(fT ,fmax )、電流増幅率hFEやコレクタ−エミッタ間耐圧等のトランジスタの性能低下やバラツキを増加させることなく、寄生抵抗を効果的に低減することを目的とする。
上記目的を達成するために本発明によるバイポーラトランジスタは、引き出し電極が多結晶膜で形成されており、前記多結晶膜がSi(1-y)y(0<y<1)の組成を有することを特徴とするものである。
多結晶膜電極中に導入されたC原子は、活性化アニール時に発生する格子間Si原子の捕獲において、P(リン)原子よりも作用が大きい。C原子による格子間Si原子の捕獲によって、P原子の異常拡散を抑制し、不純物の深さプロファイルを浅く、かつポリシリコン/シリコン界面に急峻にする。これにより、活性化アニールの高温化が可能となり、さらにP原子の偏析(平衡状態にある組成の異なる液相において、降温に伴って析出固化部分の組成が時間経過によって異なる現象)が増加するため、界面酸化膜の破壊(ボールアップ現象)を促進させ、エミッタコンタクト抵抗を低減できる。すなわち、トランジスタの特性低下やバラツキ増加を招くことなく、寄生抵抗を低減することができる。
また、本発明によるバイポーラトランジスタは、引き出し電極が多結晶膜で形成されており、前記多結晶膜がSi(1-x-y)Gexy(0<x<1、0<y<1)の組成を有することを特徴とするものである。
Ge原子の混在により移動度が増加し、またGe原子は格子間Si原子やP原子と作用せずペアを作らないため、C原子とともにGe原子を添加することにより、さらにエミッタ抵抗を低減できる。また、Ge原子とC原子はソースとなるガスが異なるため、添加量を独立に制御することが可能である。Si表面に付着したGe原子が反応サイトとなり膜の成長速度が上昇するので、C原子の取り込みが促進され、成膜プロセスの低温化も図れる。
上記の構成において、前記多結晶膜については、C原子濃度の異なる2層膜で形成され、下地となる半導体層と接触する領域でC原子濃度が高くされているという構成も好ましいものである。
C原子添加量が多くなるほど多結晶膜電極自身の抵抗が上昇する傾向があり、結果的にC原子添加による界面酸化膜の破壊(ボールアップ現象)を利用する抵抗低減効果を十分に得られない場合が生じる。また、コンタクトホールと多結晶膜電極とのコンタクト抵抗を低減するシリサイド膜の形成に対して、C原子添加はシリサイド化反応の阻害要因となり、シリサイド膜の薄膜化や膜質低下が生じるおそれもある。そこで、2層膜構造をとることにより、C原子添加量を必要最小限として抵抗低減効果を確保しながら、シリサイド化反応の性状も良好化することができる。
また、上記の構成において、前記多結晶膜については、C原子濃度が傾斜勾配を有し、下地となる半導体層との界面で最大であり、多結晶膜中で0となるという構成も好ましいものである。
多結晶膜とシリコンとの界面付近にC原子濃度のピークを持たせることにより、界面近傍で選択的にP−Siペアを乖離させ、界面近傍のP原子の偏析を増加させることで、ボールアップによる界面酸化膜破壊効果をさらに促進できる。
また、上記の構成において、前記多結晶膜の組成におけるC原子の組成割合yについては、0.001≦y≦0.03とするのが好ましい。C原子の添加は、活性化アニール時に発生する格子間Si原子を捕獲するためである。したがって、C原子の添加量は、0.1atom%以上であれば十分である。また、ポリシリコン膜質の低下や従来の成膜プロセスとの整合性の観点から、C原子添加量は3atom%以下であることが望ましい。
また、上記の構成において、前記多結晶膜の組成におけるGe原子の組成割合xについては、0.05≦x≦0.3とするのが好ましい。Ge原子の添加は、多結晶膜電極の抵抗率を低減すること、およびC原子の導入を容易化するためである。したがって、Ge原子添加量は5atom%以上であることが望ましい。また、Ge原子添加量が増加するに従い、ポリシリコンの膜質低下、成長速度の低下等、成膜プロセスに対して困難が生じる。そこで、この不具合を避けつつ本発明の効果を得るために、Ge原子添加量は30atom%以下であることが望ましい。
また、上記の構成において、前記多結晶膜中のC原子濃度が高い領域の膜厚を10nm以上とすることが望ましい。C原子が添加されている多結晶膜電極の膜厚の下限は、格子間Siの捕獲による異常拡散抑制効果を得るために必要な厚みであり、10nm以上であることが望ましい。
また、上記の構成において、前記多結晶膜中のC原子濃度が低い領域の膜厚を50nm以上とすることが望ましい。C原子が添加されていない多結晶膜電極の膜厚は、C原子によるシリサイド化反応阻害を抑制するために必要な厚みであり、熱処理によるC原子の拡散やシリサイド化反応時の反応種の拡散を考慮し、50nm以上であることが望ましい。
また、本発明によるバイポーラトランジスタは、引き出し電極が多結晶膜で形成されているバイポーラトランジスタであって、前記多結晶膜の主成分がSi原子であり、前記多結晶膜中に一導電型の不純物原子とこの不純物原子よりもSi原子に対して強い結合力を有する原子とを含んでいることを特徴とするものである。
上記の構成において、前記Si原子に対して強い結合力を有する原子が酸素原子およびフッ素原子であることが好ましい。
P原子の拡散を抑制するための原子については、本発明の効果はC原子に限定されるものではない。格子間Si−Pペアよりも格子間Siとの結合エネルギーが強い原子、例えば酸素原子やフッ素原子等であれば、同様の効果が得られる。
本発明によると、引き出し電極が多結晶膜で形成されているバイポーラトランジスタにおいて、トランジスタ特性(fT やfmax 、hFEなど)を低下させることなく、寄生抵抗低減を容易に実現できる。
以下、本発明にかかわるバイポーラトランジスタの実施の形態を図面に基づいて詳細に説明する。ここでは、NPN型のバイポーラトランジスタを基本に説明する。
(実施の形態1)
図1(a)は本発明の実施の形態1におけるバイポーラトランジスタのエミッタ部の断面構造図、図1(b)は不純物濃度プロファイルを示す図である。図1において、1はSi基板中に形成されたコレクタ層、2はコレクタ層1上でエピタキシャル成長法によりボロン(B)などのP型不純物がドーピングされた真性ベース層、3は真性ベース層2内に形成されたエミッタ層、4は絶縁膜、5はエミッタポリシリコン電極である。エミッタ層3は、エミッタポリシリコン電極5を形成した後、熱処理を行うことによりエミッタポリシリコン電極5から真性ベース層2へ不純物を拡散させることにより形成されたものである。その他の構成については、従来の技術の図4に示す構成が援用されるものとする。
本実施形態は、引き出し電極として用いるポリシリコン電極5中に微量のC(カーボン)原子が添加されていることを特徴とする。C原子の添加により、以下のような効果を得る。
ポリシリコン電極5中に導入されたC原子は、P(リン)原子よりも活性化アニール時にポリシリコン/シリコン界面付近やポリシリコン膜中で発生する格子間Si原子とペア(Si−Cペア)を形成しやすい(C原子による格子間Siの捕獲)。このため、ポリシリコン/シリコン界面での格子間Si濃度を従来よりも低下させ、P原子の異常拡散を抑制することができる。図1(b)に示すように、C原子添加により、従来よりも不純物の深さプロファイルを浅く、かつポリシリコン/シリコン界面に急峻にできる。
このP原子の異常拡散抑制効果により、エミッタ拡散長を従来レベルに維持したまま活性化アニールの高温化が可能となり、界面酸化膜の破壊(ボールアップ現象)を促進させ、エミッタコンタクト抵抗Re3 を低減することができる。
さらに、P原子の異常拡散抑制効果により、ポリシリコン/シリコン界面へのP原子の偏析が増加(界面でのP原子濃度が増加)するため、この効果によっても界面酸化膜の破壊は促進され、エミッタコンタクト抵抗Re3 をさらに低減することができる。
C原子の添加は、活性化アニール時に発生する格子間Si原子を捕獲することが目的である。したがって、ヘテロエミッタ層として作用させるために用いられる化学量論比1:1のシリコンカーバイド膜(SiC膜)の組成である必要はない。C原子の添加量は、0.1atom%以上であれば十分その効果が得られる。また、ポリシリコン膜質の低下や従来の成膜プロセスとの整合性の観点から、C原子添加量は3atom%以下であることが望ましい。
このように、本発明の効果を得るためのC原子添加量は微量で十分なため、ポリシリコン電極5中へのC原子の添加は、メチルシラン等のC原子を含むプロセスガスをポリシリコン電極5の形成時に同時に添加することにより、従来の成膜技術の範囲内で容易に実現することができる。また、成膜温度の上昇等の成膜プロセス変更も伴わないため、成膜プロセスが変わることによるトランジスタ特性低下の懸念もなく、一般的なシリコンLSIプロセスへ容易に適用することが可能である。
なお、上記ではエミッタポリシリコン電極5についての説明であったが、ベースポリシリコン電極でも同様である。
以上の効果により、ポリシリコン電極中へ微量のC原子を添加することにより、トランジスタの特性低下やバラツキ増加を招くことなく、寄生抵抗のみを低減することができる。
(実施の形態2)
本発明の実施の形態2は、引き出し電極となるポリシリコン電極5にC原子と同時にGe(ゲルマニウム)原子を添加することを特徴とするものである。C原子と同時にGe原子を添加することにより、さらにエミッタ抵抗Re を低減することができる。さらに実施の形態1よりも、C原子の添加を容易な成膜プロセス条件で行うことが可能となる。
一般にSi半導体よりもGe半導体の方が移動度が大きい。SiGe混晶半導体においては、Ge組成が大きくなるに伴い移動度が大きくなることが知られている。多結晶膜においても、結晶粒内では同様の現象が生じる。不純物のドーピング量が同一であれば、通常のポリシリコン電極もゲルマニウムが添加されたポリシリコンゲルマニウム電極の方が膜の抵抗率は小さくなる。ポリシリコン電極5にGe原子を添加してポリシリコンゲルマニウム電極4とすることで、エミッタ寄生抵抗の構成成分のうち、ポリシリコン電極抵抗Re2 を低減することができる。ポリシリコン電極5中にGe原子を添加しても、Ge原子は格子間Si原子やP原子等と作用せずペアを作らないため、実施の形態1における効果を維持しつつ、上記の効果が得られる。結果的に実施の形態1よりさらにエミッタ抵抗Reを低減することが可能となる。
ポリシリコン電極5へのGe原子の添加については、ゲルマン(Gen2n+2)等のGe原子を含むプロセスガスをポリシリコン電極形成時に同時に添加することにより、従来の成膜技術を用いて低抵抗化を容易に実現することができる。また、Ge原子とC原子とはソースとなるガスが異なるため、添加量をほぼ独立に制御することが可能である。
さらに、ポリシリコン電極5の形成中のC原子の取り込み効率は低いため、C原子単独ではC原子添加の制御は困難である。しかし、Ge原子を同時に添加した場合、Si表面に付着したGe原子が反応サイトとして作用するため膜の成長速度が上昇する。その結果、C原子の取り込みが促進されるとともに、通常のポリシリコン成長よりも成膜プロセスを低温化できるという効果も得る。
Ge原子の添加は、ポリシリコン電極5の抵抗率を低減すること、およびC原子の導入を容易化することが目的である。したがって、Ge原子添加量は5atom%以上であることが望ましい。
また、Ge原子添加量が増加するに従い、ポリシリコンの膜質低下、成長速度の低下等、成膜プロセスに対して困難が生じてしまう。そこで、この不具合を避けつつ本発明の効果を得るために、Ge原子添加量は30atom%以下であることが望ましい。
なお、上記ではエミッタポリシリコン電極についての説明であったが、ベースポリシリコン電極でも同様である。
以上のように実施の形態2によれば、C原子と同時にGe原子をポリシリコン電極に添加することにより、C原子単独の場合よりもさらにバイポーラトランジスタの寄生抵抗を低減することが可能となる。
(実施の形態3)
一般に、ポリシリコンにC原子を添加するに従い、膜の抵抗率が上昇することが知られている。このため、C原子添加量が多くなるほどポリシリコン電極5の抵抗Re2 が上昇してしまい、結果的にC原子添加によるエミッタ抵抗低減効果を十分に得られない場合が生じる。
また、従来の技術の図4に示したようにコンタクトホール19とエミッタポリシリコン電極17とのコンタクト抵抗Re1 を低減するために、エミッタポリシリコン電極17上にシリサイド膜18を形成する。しかし、C原子添加によりシリサイド化反応が阻害され、シリサイド膜18の薄膜化や膜質低下が生じてしまうという不具合が発生するおそれもある。
本発明の実施の形態3は、実施の形態1,2において生じる可能性のある上記のような不具合点を解消し、本発明の効果をさらに際立たせるためのものである。本実施の形態は、ポリシリコン電極がC原子およびGe原子の濃度の異なる2層膜で形成されていることを特徴とするものである。
図2(a)は本発明の実施の形態3におけるバイポーラトランジスタのエミッタ部の断面構造図、図2(b)は不純物濃度プロファイルを示す図である。図2において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
実施の形態3では、引き出し電極としてC原子およびGe原子が添加されたポリシリコン電極5a上に、C原子が添加されていないGe原子のみが添加されたポリシリコン電極5bが形成されている。つまりポリシリコン電極中のC原子添加領域をポリシリコン/シリコン界面付近のみとする構造である。
図2の構造を用いることにより、ポリシリコン/シリコン界面付近で実施の形態1,2の効果によるコンタクト抵抗低減効果を維持しつつ、ポリシリコン膜表面のシリサイド化反応は従来のC原子を添加しない場合と同様に行えるため、コンタクトホールとエミッタポリシリコン電極とのコンタクト抵抗Re1 の上昇という不具合を発生させることはない。
また、C原子の添加領域をポリシリコン電極全体とするのではなく必要最小限に抑えることにより、ポリシリコン電極の抵抗率上昇を実用上問題ないレベルに抑制することができる。
以上のように図2の構造により、C原子添加によって不具合を生じさせることなく、C原子添加によるエミッタ抵抗低減効果が得られる。
なお、C原子が添加されているポリシリコン電極5aの膜厚の下限は、格子間Siの捕獲による異常拡散抑制効果を得るために必要な厚みであり、10nm以上であることが望ましい。一方、上記膜厚の上限は、エミッタコンタクト抵抗Re2 の増加を抑制するために100nm以下にすることが望ましい。
また、C原子が添加されていないポリシリコン電極5bの膜厚は、C原子によるシリサイド化反応阻害を抑制するために必要な厚みであり、熱処理によるC原子の拡散やシリサイド化反応時の反応種の拡散を考慮し、50nm以上であることが望ましい。一方、上記膜厚の上限は、エミッタ引き出し電極の加工上の制約から300nm以下にすることが望ましい。
また、C原子の濃度の異なる領域は、成膜プロセス中にC原子のソースガスの流量を変更する等の手法を用いて容易に形成することが可能である。
また、C原子が添加されていないポリシリコン電極5bは、必ずしもGe原子が添加されている必要はないが、実施の形態2における効果を得るためにもGe原子は添加されている方が望ましい。
なお、上記ではエミッタポリシリコン電極についての説明であったが、ベースポリシリコン電極でも同様である。
(実施の形態4)
本発明の実施の形態4は、実施の形態3における効果をより効果的に得るためのものである。
図3(a)は本発明の実施の形態4におけるバイポーラトランジスタのエミッタ部の断面構造図、図3(b)は不純物濃度プロファイルを示す図である。図3において、実施の形態1の図1におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
実施の形態4では、C原子が添加された領域におけるC原子濃度がポリシリコン界面で最大であり、界面からポリシリコン電極表面に向かうにつれ徐々にC原子濃度が低下する傾斜構造を有することを特徴とするものである。C原子濃度に傾斜を持たせることにより以下のような効果が得られる。
活性化アニール時にポリシリコン/シリコン界面付近やポリシリコン電極中で発生する格子間Si原子は、ポリシリコン電極中のP原子などの不純物とペアを作り、下地のシリコン膜中へ拡散していく。本実施形態のようにポリシリコン/シリコン基板界面付近にC原子濃度のピークを持たせることにより、界面近傍で選択的にP−Siペアを乖離させることができる。このことにより、界面近傍のP原子の偏析を増加させ、ボールアップによる界面酸化膜破壊効果をさらに促進できる。
さらに、C原子添加によるポリシリコン電極の抵抗率上昇という不具合点も最小限に抑えることができ、実施の形態1〜3よりも効果的にエミッタ寄生抵抗Reを低減する効果が得られる。
C原子の濃度傾斜は、図3のように必ずしも連続的に変化している必要はなく、濃度の異なる膜の積層構造でも同様の効果が得られる。
さらに、C原子の濃度傾斜は、成膜プロセス中に段階的にガス流量を変化させる等の手法で容易に実現可能である。また、C原子濃度に傾斜構造を持たせても、トランジスタ特性低下等の不具合を生じることはない。
なお、上記ではエミッタポリシリコン電極についての説明であったが、ベースポリシリコン電極でも同様である。
また、実施の形態1〜4では、ポリシリコン電極形成中にC原子およびGe原子を添加する方法(in-Situ doping)で説明を行ったが、ポリシリコン膜形成後にイオン注入等を用いてC原子を導入しても同様の効果が得られる。
また、実施の形態1〜4では、NPNトランジスタを用いて説明を行ったが、B(ボロン)等のP型不純物においても同様の効果が得られる。そのため、B原子をドープしたポリシリコン膜をエミッタ引き出し電極として用いるPNPトランジスタや、B原子をドープしたポリシリコン膜をベース引き出し電極に用いるNPNトランジスタにおいても同様の効果が得られる。
さらに、実施の形態1〜4では、P原子あるいはB原子の拡散を抑制するための原子としてC原子を用いて説明を行ったが、本発明の効果はC原子に限定されるものではなく、格子間Si−Pペアあるいは格子間Si−Bペアよりも格子間Siとの結合エネルギーが強い原子、例えば酸素原子やフッ素原子等であれば、同様の効果が得られる。
以上説明したように、本発明は、ポリシリコン膜を引き出し電極として用いるバイポーラトランジスタ等に有用である。
本発明の実施の形態1,2におけるバイポーラトランジスタのエミッタ部(ベース部)の断面構造と不純物濃度プロファイルを示す図 本発明の実施の形態3におけるバイポーラトランジスタのエミッタ部(ベース部)の断面構造と不純物濃度プロファイルを示す図 本発明の実施の形態4におけるバイポーラトランジスタのエミッタ部(ベース部)の断面構造と不純物濃度プロファイルを示す図 従来のポリシリコンを引き出し電極として用いたバイポーラトランジスタのエミッタ部、ベース部の断面構造およびエミッタ寄生抵抗の構成成分を示す図 ポリシリコン/シリコン界面におけるボールアップ現象による界面酸化膜の破壊を示す図 従来のバイポーラトランジスタのエミッタ部、ベース部の断面構造と不純物濃度プロファイルを示す図
符号の説明
1 コレクタ層
2 真性ベース層(エピタキシャル層)
3 エミッタ層
4 絶縁膜
5,5a,5b エミッタポリシリコン電極

Claims (10)

  1. 引き出し電極が多結晶膜で形成されているバイポーラトランジスタであって、前記多結晶膜がSi(1-y)y(0<y<1)の組成を有することを特徴とするバイポーラトランジスタ。
  2. 引き出し電極が多結晶膜で形成されているバイポーラトランジスタであって、前記多結晶膜がSi(1-x-y)Gexy(0<x<1、0<y<1)の組成を有することを特徴とするバイポーラトランジスタ。
  3. 前記多結晶膜は、C原子濃度の異なる2層膜で形成され、下地となる半導体層と接触する領域でC原子濃度が高くされている請求項1または請求項2に記載のバイポーラトランジスタ。
  4. 前記多結晶膜は、C原子濃度が傾斜勾配を有し、下地となる半導体層との界面で最大であり、多結晶膜中で0となる請求項1または請求項2に記載のバイポーラトランジスタ。
  5. 前記多結晶膜の組成におけるC原子の組成割合yが、0.001≦y≦0.03である請求項1から請求項4までのいずれかに記載のバイポーラトランジスタ。
  6. 前記多結晶膜の組成におけるGe原子の組成割合xが、0.05≦x≦0.3である請求項1から請求項5までのいずれかに記載のバイポーラトランジスタ。
  7. 前記多結晶膜中のC原子濃度が高い領域の膜厚が10nm以上である請求項3に記載のバイポーラトランジスタ。
  8. 前記多結晶膜中のC原子濃度が低い領域の膜厚が50nm以上である請求項3に記載のバイポーラトランジスタ。
  9. 引き出し電極が多結晶膜で形成されているバイポーラトランジスタであって、前記多結晶膜の主成分がSi原子であり、前記多結晶膜中に一導電型の不純物原子とこの不純物原子よりもSi原子に対して強い結合力を有する原子とを含んでいることを特徴とするバイポーラトランジスタ。
  10. 前記Si原子に対して強い結合力を有する原子が酸素原子およびフッ素原子であることを特徴とするバイポーラトランジスタ。
JP2005047640A 2005-02-23 2005-02-23 バイポーラトランジスタ Pending JP2006237155A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005047640A JP2006237155A (ja) 2005-02-23 2005-02-23 バイポーラトランジスタ
US11/354,049 US20060186437A1 (en) 2005-02-23 2006-02-15 Bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005047640A JP2006237155A (ja) 2005-02-23 2005-02-23 バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JP2006237155A true JP2006237155A (ja) 2006-09-07

Family

ID=36911756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005047640A Pending JP2006237155A (ja) 2005-02-23 2005-02-23 バイポーラトランジスタ

Country Status (2)

Country Link
US (1) US20060186437A1 (ja)
JP (1) JP2006237155A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191947A (ja) * 2014-03-27 2015-11-02 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947726A (en) * 2008-01-24 2009-11-16 Applied Materials Inc Buried insulator isolation for solar cell contacts
US8367924B2 (en) * 2009-01-27 2013-02-05 Applied Materials, Inc. Buried insulator isolation for solar cell contacts
US9379257B2 (en) * 2012-06-22 2016-06-28 Infineon Technologies Ag Electrical device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191947A (ja) * 2014-03-27 2015-11-02 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20060186437A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
JP5255396B2 (ja) マルチファセット・ゲートmosfetデバイス
JP5452062B2 (ja) 炭化珪素半導体装置の製造方法
US20100059819A1 (en) Power transistor with metal source and method of manufacture
TW201044576A (en) Enhancement mode GaN HEMT device and method for fabricating the same
JP2013219161A (ja) 半導体装置および半導体装置の製造方法
TWI387010B (zh) 用於製造電晶體之方法
WO2017145595A1 (ja) 化合物半導体装置およびその製造方法
WO2015008430A1 (ja) 半導体装置
US7183593B2 (en) Heterostructure resistor and method of forming the same
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
JP5145694B2 (ja) SiC半導体縦型MOSFETの製造方法。
JP2025007330A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR20040029285A (ko) 집적 회로들을 위한 낮은 열 예산의 실리콘 리치 실리콘질화물
JP2006313784A (ja) 半導体装置およびその製造方法
JP2006237155A (ja) バイポーラトランジスタ
US10439037B2 (en) Method for manufacturing compound semiconductor device including p-type impurity layer
JP3768871B2 (ja) 半導体装置の製造方法
JP4948784B2 (ja) 半導体装置及びその製造方法
JP2004335904A (ja) 半導体装置
JP2005353831A (ja) 半導体装置
JP2008235560A (ja) ヘテロ接合バイポーラトランジスタ
JP5108408B2 (ja) 半導体装置及びその製造方法
CN115360234A (zh) 半导体器件及其制造方法
JP2010093170A (ja) 半導体装置の製造方法
JP2008112774A (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法