JP2006294800A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006294800A
JP2006294800A JP2005112173A JP2005112173A JP2006294800A JP 2006294800 A JP2006294800 A JP 2006294800A JP 2005112173 A JP2005112173 A JP 2005112173A JP 2005112173 A JP2005112173 A JP 2005112173A JP 2006294800 A JP2006294800 A JP 2006294800A
Authority
JP
Japan
Prior art keywords
gate electrode
gate
heat treatment
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005112173A
Other languages
English (en)
Inventor
Tomohiro Saito
藤 友 博 齋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005112173A priority Critical patent/JP2006294800A/ja
Priority to US11/266,241 priority patent/US20060228885A1/en
Priority to TW095108027A priority patent/TW200710967A/zh
Publication of JP2006294800A publication Critical patent/JP2006294800A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H10D64/0132—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN the conductor being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 様々なパターンを有するゲート電極をフルシリサイド化することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板１０上にゲート絶縁膜３０を形成し、ゲート絶縁膜上にゲート電極４０、４２を形成し、ゲート電極上に金属膜１００を堆積し、第１の熱処理を施すことによってゲート電極の上部をシリサイド化し、第１の熱処理においてシリサイド化しなかった金属膜を除去し、第２の熱処理を施すことによってゲート電極の下部までシリサイド化する。
【選択図】 図３

Description

本発明は半導体装置の製造方法に関する。
近年、ゲート電極全体をシリサイド化（以下、フルシリサイド化という）するＭＯＳＦＥＴを半導体基板上に製造することが考えられている。このフルシリサイド電極は、ロジック回路、メモリ回路またはアナログ回路におけるトランジスタに採用することができる。
しかし、同一の半導体基板上に形成されるＭＯＳＦＥＴであっても、ゲート電極のゲート長およびゲート幅には、広狭（大小）の差がある。シリサイドプロセスの進行は、このようなゲート電極のパターンの相違によって異なる。そのため、総てのパターンのゲート電極をフルシリサイド化することは困難であった。
例えば、ゲートパターンの面積が小さいゲート電極のパターンでは、シリサイド化が速く進行する。ゲート電極の材料に対して一定の比率の金属が必要であり、面積が狭いゲート電極のパターンでは、金属がゲート電極の周辺から多く供給されるからである。従って、この場合、ゲート電極はフルシリサイド化されやすく、尚且つ、金属含有率の大きいシリサイドになりやすい。金属含有率が大きいシリサイドは、余剰の金属を除去するエッチング工程において金属とともにエッチングされるおそれがある。よって、このエッチング工程で、ゲート電極自体がエッチングされてしまうという問題があった。
一方、ゲートパターンの面積が広いゲート電極のパターンでは、シリサイド化の進行が遅い。これは、シリサイド工程において、メタルがゲート電極の周辺から充分に供給され得ないからである。従って、この場合には、ゲート電極はフルシリサイド化され難いという問題が生じる。
米国特許第６，５５５，４５３号明細書
そこで、様々なパターンを有するゲート電極を容易にフルシリサイド化することができる半導体装置の製造方法を提供する。
本発明に係る実施形態に従った半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極上に金属膜を堆積し、第１の熱処理を施すことによって前記ゲート電極の上部をシリサイド化し、前記第１の熱処理においてシリサイド化しなかった前記金属膜を除去し、第２の熱処理を施すことによって前記ゲート電極の下部までシリサイド化することを具備する。
本発明に係る他の実施形態に従った半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極材料を堆積し、前記ゲート電極材料上に前記ゲート電極材料を被覆するキャップ材料を堆積し、前記ゲート電極材料および前記キャップ材料をゲート電極パターンに成形し、前記ゲート電極の側壁および前記キャップ材料の側壁にスペーサを形成し、前記ゲート電極の両側にソースおよびドレイン拡散層を形成し、前記ソースおよびドレイン拡散層上に第１の金属膜を用いてシリサイドを形成し、前記ソースおよびドレイン拡散層を被覆するように絶縁材料を堆積し、前記絶縁材料を平坦化することによって、前記キャップ材料の上面を露出させ、前記キャップ材料を除去し、前記ゲート電極の上面に第２の金属膜を堆積し、第１の熱処理を施すことによって前記ゲート電極の上部をシリサイド化し、前記第１の熱処理においてシリサイド化しなかった前記第２の金属膜を除去し、第２の熱処理を施すことによって前記ゲート電極の下部までシリサイド化する。
本発明による半導体装置の製造方法は、様々なパターンを有するゲート電極を容易にフルシリサイド化することができる。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１から図５は、本発明に係る実施形態に従った半導体装置の製造方法の流れを示す断面図である。これらの図面は、便宜的に、半導体基板１０表面の占有面積が小さいＭＯＳＦＥＴおよびその占有面積が大きいＭＯＳＦＥＴを１つずつ図示している。実際には、これらのＭＯＳＦＥＴがシリコン基板上に多数形成される。ここでは、半導体基板１０の表面を占める面積を、単に、“面積”とも呼ぶ。
図１に示すように、まず、半導体基板としてのシリコン基板１０上に素子分離領域ＳＴＩ（Shallow Trench Isolation）２０を形成する。例えば、シリコン基板１０上にシリコン酸化膜およびシリコン窒化膜（図示せず）を堆積させる。次に、フォトリソグラフィ技術およびＲＩＥ法等を用いてシリコン窒化膜をパターニングする。このパターニングされたシリコン窒化膜をマスクとして、シリコン酸化膜およびシリコン基板１０を所定の深さまでエッチングし、トレンチを形成する。続いて、シリコン基板１０の全面にシリコン酸化膜を堆積し、トレンチ内にシリコン酸化膜を充填する。このシリコン酸化膜をＣＭＰ等で平坦化する。さらに、シリコン窒化膜を除去することによって、素子分離領域２０が完成する。
次に、シリコン基板１０の全面にゲート絶縁膜３０を形成する。例えば、シリコン基板１０を熱酸化してシリコン基板１０の表面に熱酸化膜を形成する。ゲート絶縁膜３０は、熱酸化膜をさらに窒化することによって形成された酸窒化膜または窒化膜であってもよい。あるいは、ゲート絶縁膜３０は、ハフニウム酸化膜またはハフニウムシリケート等の高誘電体膜であってもよい。ゲート絶縁膜３０の厚さは、例えば、３ｎｍ以下である。
次に、ゲート絶縁膜３０上にポリシリコンからなる第１のゲート電極４０および第２のゲート電極４２を形成する。例えば、ゲート絶縁膜３０上にポリシリコンを堆積する。ポリシリコンの厚さは、例えば、１００ｎｍである。フォトリソグラフィ技術およびＲＩＥ等の異方性エッチングを利用して、このポリシリコンをゲートパターンに成形する。これにより、第１および第２のゲート電極４０および４２が形成される。第１のゲート電極４０のゲート長は、例えば、０．３μｍ未満とし、第２のゲート電極４２のゲート長は、例えば、０．３μｍ以上とする。第１および第２のゲート電極４０および４２の材料としてポリシリコンに代えてアモルファスシリコンを用いてもよい。尚、便宜的に、第１および第２のゲート電極４０および４２の奥行き（ゲート幅）は、等しいものとする。よって、第１のゲート電極４０の面積は、第２のゲート電極４２の面積よりも大きい
次に、エクステンション（ＬＤＤ（Lightly Doped Drain））層５０を形成するためにイオン注入を行う。次に、第１および第２のゲート電極４０および４２の側壁にスペーサ６０を形成し、ソース・ドレイン層７０を形成するためにイオン注入を行う。続いて、イオン注入によるシリコン基板１０が受けたダメージの回復および不純物の活性化のためにアニールを行う。これにより、エクステンション層５０およびソース・ドレイン層７０が形成される。次に、シリコン酸化膜等の層間絶縁膜８０を全面に堆積した後、この層間絶縁膜８０をＣＭＰ等により平坦化する。このとき、第１および第２のゲート電極４０および４２の上面が露出するまで層間絶縁膜８０を研磨する。これにより、図１に示す構造が得られる。
次に、図２に示すように、シリサイド用の金属膜としてニッケル膜１００を堆積する。ニッケル膜１００の厚さは、ゲート電極４０、４２の厚みの７０％以下である。例えば、ゲート電極４０、４２の厚みが１００ｎｍの場合に、ニッケル膜１００の厚さは、ゲート電極４０、４２の厚みの５０％、即ち、５０ｎｍとしてよい。
次に、ＲＴＡ（Rapid Thermal Annealing）を用いて３００℃〜４００℃の温度範囲で２０秒以上、シリコン基板１０を熱処理する。より好ましくは、３２５℃〜３７５℃の温度範囲で３０秒以上、シリコン基板１０を熱処理する。これを、第１の熱処理とする。第１の熱処理によって、図３に示すように、第１および第２のゲート電極４０および４２とニッケル膜１００とをシリサイド化させる。この第１の熱処理は、３００℃〜４００℃（好ましくは、３２５℃〜３７５℃）という比較的低温の熱処理である。従って、第１および第２のゲート電極４０および４２の上部のみがシリサイド化され、その下部には、ポリシリコンが残存する。
また、このような低温のＲＴＡによって、第１および第２のゲート電極４０および４２の上部に形成されたシリサイド層４３、４５の組成は、ＮｉｘＳｉ（１≦ｘ≦３）となる。ニッケル膜１００に近いシリサイド層４３、４５の上面近傍は、ニッケル含有量の多い組成（例えば、ＮｉｘＳｉ（２≦ｘ≦３））となる。ゲート絶縁膜３０に近いシリサイド層４３、４５の底面近傍は、ニッケル含有量の少ない組成（例えば、ＮｉＳｉ）となる。シリサイド層４３、４５の上面近傍のニッケル含有率は、ＮｉＳｉのニッケル含有率よりも多く、尚且つ、ニッケル膜の除去液（例えば、過酸化水素水と硫酸との混合液）に侵食されない程度の含有率である必要がある。そこで、上述のように、第１の熱処理の温度範囲を３００℃〜４００℃と制限した。これは、第１の熱処理の温度が３００℃を下回る場合には、ゲート電極４０および４２のシリサイド化が進まないからである。一方、第１の熱処理の温度が４００℃を超える場合には、シリサイド層４３、４５の上面近傍の組成がＮｉｘＳｉ（ｘ＞３）となってしまう。この場合、ゲート電極４０および４２がニッケル膜の除去液（例えば、過酸化水素水と硫酸との混合液）によって削られてしまうからである。また、熱処理時間を２０秒未満とすると、ゲート電極４０および４２のシリサイド化が進行しない。
これらの不具合をさらに効果的に抑制するためには、第１の熱処理は、３２５℃〜３７５℃の温度範囲で、３０秒以上行なわれることがより好ましい。
次に、図４に示すように、シリサイド化しなかったニッケル膜１００を過酸化水素水と硫酸との混合液によってエッチングする。このときゲート電極４０および４２はこの混合液によってエッチングされない。
次に、ＲＴＡを用いて４５０℃〜５５０℃の温度範囲で６０秒以上、シリコン基板１０を熱処理する。代表的には、５００℃の温度範囲で６０秒以上、シリコン基板１０を熱処理する。これを、第２の熱処理とする。第２の熱処理によって、シリサイド層４３、４５に多く含有しているニッケルがゲート電極４０、４２の下部に残存していたポリシリコン層４４、４６へ拡散する。これにより、ゲート絶縁膜３０に接するゲート電極４０、４２の下部までシリサイド化を進行させ、ポリシリコン層４４、４６がシリサイド化される。その結果、図５に示すように、実質的に、ゲート電極４０、４２の全部がシリサイド化される。
第２の熱処理の温度を４５０℃〜５５０℃と限定した。これは、第２の熱処理の温度が４５０℃を下回ると、ポリシリコン層４４、４６がシリサイド化されないからである。また、第２の熱処理の温度が５５０℃を超えると、ニッケルがアグロメレーション（凝集）を起こすからである。
これらの不具合をさらに効果的に抑制するためには、第２の熱処理は、５００℃の温度で６０秒以上行なわれることがより好ましい。
この後の製造工程は、通常のトランジスタ形成プロセスと同じでよい。例えば、層間膜として酸化膜（図示せず）を堆積した後、コンタクトおよび配線を形成する。これにより半導体装置が完成する。
本実施形態は、様々なパターンを有する第１のゲート電極４０および第２のゲート電極４２を、ともにフルシリサイド化することができる。
（変形例）
図６から図１２は、上記実施形態の変形例を示している。この変形例は、シリサイド層１１０がソース・ドレイン層７０上に形成されている点で上記実施形態と異なる。シリサイド層１１０の形成工程において、第１のゲート電極４０および第２のゲート電極４２がシリサイド化されないように、シリコン窒化膜キャップ１１５が第１のゲート電極４０および第２のゲート電極４２上に設けられている。第１および第２のゲート電極４０、４２およびシリコン窒化膜キャップ１１５の形成方法は以下の通りである。
まず、上記実施形態と同様の工程を経て、ゲート絶縁膜３０がシリコン基板１０上に形成される。次に、ゲート絶縁膜３０上にゲート電極材料としてのポリシリコンおよびキャップ材料としてのシリコン窒化膜を堆積する。フォトリソグラフィ技術およびＲＩＥ等の異方性エッチングを利用して、このポリシリコンおよびシリコン窒化膜をゲート電極パターンに成形する。これにより、図６に示すように、第１および第２のゲート電極４０、４２およびシリコン窒化膜キャップ１１５が形成される。シリコン窒化膜キャップ１１５は、シリサイド化抑制材料として第１および第２のゲート電極４０、４２のそれぞれの上面を被覆している。次に、必要に応じて側壁を形成した後、第１の金属膜としてのニッケル膜１０１が堆積される。これにより、図６に示す構造が得られる。
次に、シリコン基板１０を熱処理することによって、図７に示すようにシリサイド層１１０がソース・ドレイン層７０上に形成される。このとき、シリコン窒化膜キャップ１１５が第１および第２のゲート電極４０、４２のシリサイド化を防止する。さらに、ニッケル膜１０１が除去される。
次に、層間絶縁膜８０を堆積する。層間絶縁膜８０をＣＭＰで研磨することによって、図８に示すようにシリコン窒化膜キャップ１１５の上面が露出される。さらに、シリコン窒化膜キャップ１１５を除去する。次に、図９に示すように、ゲート電極４０、４２をシリサイド化するための第２の金属膜としてニッケル膜１００が堆積される。ニッケル膜１００の厚さは、上記実施形態と同様に、ゲート電極４０、４２の厚みの７０％以下である。
次に、上述の第１の熱処理を実行する。これにより、図１０に示すように、第１および第２のゲート電極４０および４２の上部のみがシリサイド化され、その下部には、ポリシリコンが残存する。図１０に示すゲート電極４０および４２の構造および組成は、図３に示すゲート電極４０、４２の構造および組成と同様でよい。
次に、図１１に示すように、シリサイド化されなかったニッケル膜１００を過酸化水素水と硫酸との混合液によってエッチングする。このときゲート電極４０および４２はこの混合液によってエッチングされない。
次に、上述の第２の熱処理を実行する。これにより、シリサイド層４３、４５に多く含有しているニッケルがゲート電極４０、４２の下部に残存していたポリシリコン層４４、４６へ拡散する。これにより、ゲート絶縁膜３０に接するゲート電極４０、４２の下部までシリサイド化を進行させ、ポリシリコン層４４、４６がシリサイド化される。その結果、図１２に示すように、実質的に、ゲート電極４０、４２の全部がシリサイド化される。その後、上記実施形態と同様の工程を経て半導体装置が完成する。
上記実施形態およびその変形例において、第１および第２の熱処理は、ＲＴＡに代えて、通常の電気炉を用いた熱処理であってもよい。この場合、第１および第２の熱処理の熱処理時間は、ＲＴＡに比べて長くなる。
トランジスタの閾値電圧を制御するために、第１および第２のゲート電極４０、４２の材料となるポリシリコンには、ゲートパターンに加工される前に予め不純物を導入してよい。
第１および第２のゲート電極４０、４２の材料はアモルファスシリコンであってもよい。
金属膜１００および１０１は、ニッケルに限定されず、例えば、チタン（Ｔｉ）、コバルト（Ｃｏ）、プラチナ（Ｐｔ）、タングステン（Ｗ）、エルビウム（Ｅｒ）、イットリウム（Ｙ）、ニオブ（Ｎｂ）または鉛（Ｐｂ）等でもよい。さらに、金属膜１００は、ニッケルと、チタン（Ｔｉ）、コバルト（Ｃｏ）、プラチナ（Ｐｔ）、タングステン（Ｗ）、エルビウム（Ｅｒ）、イットリウム（Ｙ）、ニオブ（Ｎｂ）または鉛（Ｐｂ）のいずれかの合金であってもよい。ただし、ニッケル以外の金属を採用する場合には、ゲート電極４０、４２と金属膜１００との膜厚比、並びに、第１および第２の熱処理の温度や時間を変更する必要がある。
ゲート絶縁膜３０は、上述の材料以外の高誘電体、その酸化膜、酸窒化膜等であってもよい。
層間絶縁膜８０の平坦化工程において、シリコン酸化膜が第１および第２のゲート電極４０および４２の上面に僅かに残った状態でＣＭＰによるエッチングを停止し、残りのシリコン酸化膜はＲＩＥ等のエッチングで除去してもよい。
上記の実施形態は、平面型トランジスタに適用されているが、Ｆｉｎ型トランジスタのようなチャネルおよびゲート電極が立体構造であるトランジスタにも適用できる。
上記実施形態によるトランジスタは、ＳＯＩ基板に製造してもよい。
本発明に係る実施形態に従った半導体装置の製造方法を示す断面図。 図１に続く、半導体装置の製造方法を示す断面図。 図２に続く、半導体装置の製造方法を示す断面図。 図３に続く、半導体装置の製造方法を示す断面図。 図４に続く、半導体装置の製造方法を示す断面図。 上記実施形態の変形例に従った半導体装置の製造方法を示す断面図。 図６に続く、半導体装置の製造方法を示す断面図。 図７に続く、半導体装置の製造方法を示す断面図。 図８に続く、半導体装置の製造方法を示す断面図。 図９に続く、半導体装置の製造方法を示す断面図。 図１０に続く、半導体装置の製造方法を示す断面図。 図１１に続く、半導体装置の製造方法を示す断面図。
符号の説明
１０…半導体基板
２０…ＳＴＩ
３０…ゲート絶縁膜
４０…第１のゲート電極
４２…第２のゲート電極
５０…エクステンション層
６０…スペーサ
７０…ソース・ドレイン層
８０…層間絶縁膜
１００…ニッケル膜

Claims (5)

  1. 半導体基板上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極上に金属膜を堆積し、
    第１の熱処理を施すことによって前記ゲート電極の上部をシリサイド化し、
    前記第１の熱処理においてシリサイド化しなかった前記金属膜を除去し、
    第２の熱処理を施すことによって前記ゲート電極の下部までシリサイド化することを具備した半導体装置の製造方法。
  2. 前記ゲート電極はポリシリコンからなり、
    前記金属膜はニッケル（Ｎｉ）からなることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の熱処理は、３００℃〜４００℃の温度範囲で２０秒以上実行されることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第２の熱処理は、４５０℃〜５５０℃の温度範囲で６０秒以上実行されることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 半導体基板上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極材料を堆積し、
    前記ゲート電極材料上に前記ゲート電極材料を被覆するキャップ材料を堆積し、
    前記ゲート電極材料および前記キャップ材料をゲート電極パターンに成形し、
    前記ゲート電極の側壁および前記キャップ材料の側壁にスペーサを形成し、
    前記ゲート電極の両側にソースおよびドレイン拡散層を形成し、
    前記ソースおよびドレイン拡散層上に第１の金属膜を用いてシリサイドを形成し、
    前記ソースおよびドレイン拡散層を被覆するように絶縁材料を堆積し、
    前記絶縁材料を平坦化することによって、前記キャップ材料の上面を露出させ、
    前記キャップ材料を除去し、
    前記ゲート電極の上面に第２の金属膜を堆積し、
    第１の熱処理を施すことによって前記ゲート電極の上部をシリサイド化し、
    前記第１の熱処理においてシリサイド化しなかった前記第２の金属膜を除去し、
    第２の熱処理を施すことによって前記ゲート電極の下部までシリサイド化することを具備した半導体装置の製造方法。
JP2005112173A 2005-04-08 2005-04-08 半導体装置の製造方法 Abandoned JP2006294800A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005112173A JP2006294800A (ja) 2005-04-08 2005-04-08 半導体装置の製造方法
US11/266,241 US20060228885A1 (en) 2005-04-08 2005-11-04 Method of manufacturing semiconductor device
TW095108027A TW200710967A (en) 2005-04-08 2006-03-09 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005112173A JP2006294800A (ja) 2005-04-08 2005-04-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006294800A true JP2006294800A (ja) 2006-10-26

Family

ID=37083663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112173A Abandoned JP2006294800A (ja) 2005-04-08 2005-04-08 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20060228885A1 (ja)
JP (1) JP2006294800A (ja)
TW (1) TW200710967A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324628A (ja) * 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085891B2 (ja) * 2003-05-30 2008-05-14 ソニー株式会社 半導体装置およびその製造方法
US7355256B2 (en) * 2005-04-11 2008-04-08 Nec Electronics Corporation MOS Devices with different gate lengths and different gate polysilicon grain sizes
US7732312B2 (en) 2006-01-24 2010-06-08 Texas Instruments Incorporated FUSI integration method using SOG as a sacrificial planarization layer
US20070178683A1 (en) * 2006-02-02 2007-08-02 Texas Instruments, Incorporated Semiconductive device fabricated using a two step approach to silicide a gate and source/drains
US8304342B2 (en) * 2006-10-31 2012-11-06 Texas Instruments Incorporated Sacrificial CMP etch stop layer
US7659189B2 (en) * 2007-03-16 2010-02-09 United Microelectronics Corp. Method for forming fully silicided gate electrode in a semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
KR100263480B1 (ko) * 1998-01-13 2000-09-01 김영환 이에스디 보호회로 및 그 제조방법
US6562718B1 (en) * 2000-12-06 2003-05-13 Advanced Micro Devices, Inc. Process for forming fully silicided gates
US6555453B1 (en) * 2001-01-31 2003-04-29 Advanced Micro Devices, Inc. Fully nickel silicided metal gate with shallow junction formed
KR100449322B1 (ko) * 2001-12-26 2004-09-18 동부전자 주식회사 마스크롬 제조방법
KR100437011B1 (ko) * 2002-08-27 2004-06-23 삼성전자주식회사 금속실리사이드막을 갖는 반도체 소자의 형성방법
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
WO2004112139A1 (ja) * 2003-06-10 2004-12-23 Fujitsu Limited 半導体装置とその製造方法
JP4050663B2 (ja) * 2003-06-23 2008-02-20 株式会社東芝 半導体装置およびその製造方法
US6933199B1 (en) * 2003-10-15 2005-08-23 Microchip Technology Incorporated Method for integrating non-volatile memory with high-voltage and low-voltage logic in a salicide process
US6927117B2 (en) * 2003-12-02 2005-08-09 International Business Machines Corporation Method for integration of silicide contacts and silicide gate metals
US7056782B2 (en) * 2004-02-25 2006-06-06 International Business Machines Corporation CMOS silicide metal gate integration
US7271455B2 (en) * 2004-07-14 2007-09-18 International Business Machines Corporation Formation of fully silicided metal gate using dual self-aligned silicide process
US7122472B2 (en) * 2004-12-02 2006-10-17 International Business Machines Corporation Method for forming self-aligned dual fully silicided gates in CMOS devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324628A (ja) * 2005-05-16 2006-11-30 Interuniv Micro Electronica Centrum Vzw 完全ケイ化ゲート形成方法及び当該方法によって得られたデバイス

Also Published As

Publication number Publication date
US20060228885A1 (en) 2006-10-12
TW200710967A (en) 2007-03-16

Similar Documents

Publication Publication Date Title
JP5410666B2 (ja) 半導体装置
US7754593B2 (en) Semiconductor device and manufacturing method therefor
JP3651802B2 (ja) 半導体装置の製造方法
US7465996B2 (en) Semiconductor device and method for fabricating the same
JP2005093856A (ja) 半導体装置の製造方法
JP2007335834A (ja) 半導体装置およびその製造方法
JP4440080B2 (ja) 半導体装置およびその製造方法
JP3863516B2 (ja) 半導体装置及びその製造方法
US6838366B2 (en) MOS transistors and methods for manufacturing the same
US20080023774A1 (en) Semiconductor device and method for fabricating the same
JP5090173B2 (ja) 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法
JP3798377B2 (ja) ショットキー障壁トンネルトランジスタの製造方法
JP2009509325A (ja) 半導体デバイスおよびその製造方法
JP5011196B2 (ja) 半導体装置およびその製造方法
JP2001237427A (ja) 拡張されたソース／ドレインコンタクト領域を有する隆起シリサイドソース／ドレイン型ｍｏｓトランジスタおよび方法
JP2009117621A (ja) 半導体装置及びその製造方法
JP2006294800A (ja) 半導体装置の製造方法
JP2007165558A (ja) 半導体装置およびその製造方法
JP2001185731A (ja) 半導体装置及びその製造方法
JP2008227165A (ja) 半導体装置およびその製造方法
KR100748906B1 (ko) 반도체 장치 및 그 제조 방법
JP2005005510A (ja) 半導体装置及びその製造方法
JP2008103613A (ja) 半導体装置及びその製造方法
KR100247811B1 (ko) 반도체장치의 제조방법
JP3966102B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080220

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090109