JP2006518902A - 非同期通信技術 - Google Patents

非同期通信技術 Download PDF

Info

Publication number
JP2006518902A
JP2006518902A JP2006503420A JP2006503420A JP2006518902A JP 2006518902 A JP2006518902 A JP 2006518902A JP 2006503420 A JP2006503420 A JP 2006503420A JP 2006503420 A JP2006503420 A JP 2006503420A JP 2006518902 A JP2006518902 A JP 2006518902A
Authority
JP
Japan
Prior art keywords
task
block
serial
blocks
main processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006503420A
Other languages
English (en)
Other versions
JP2006518902A5 (ja
Inventor
ウエスターン ルイス,ジヨデイ
リン リツグス,ケリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2006518902A publication Critical patent/JP2006518902A/ja
Publication of JP2006518902A5 publication Critical patent/JP2006518902A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/372Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a time-dependent priority, e.g. individually loaded time counters or time slot
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/54Interprogram communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

メイン・プロセッサ(11)は、シリアル通信に必要不可欠な各タスクを設定することによって、1つ以上の外部装置とのシリアル通信を管理する。例えば、これらのタスクには、(1)シリアル装置を取り扱うこと、(2)プロトコルをカプセル化すること、および、(3)外部装置との低レベル通信を行うことを含めることが出来る。各タイミング条件が満たされ、且つ、メイン・プロセッサのプロセッサ効率が最大限になるように、各タスクに優先度が割り当てられる。低優先度のタスクが完了すると、次に高い優先度のタスクの実行が開始され、データ処理とデータ通信とが同期化される。

Description

(関連出願の説明)
本出願は、米国特許法(35U.S.C)第119条の(e)に基づいて、2003年2月11日に出願された米国仮特許出願第60/446,524号、および、2003年3月14日に出願された米国仮特許出願第60/454,734号の優先権を主張し、それらの開示事項をここに組み入れる。
本発明は、装置相互間で非同期シリアル通信を行う技術に関する。
埋込みシステムは、その他の装置との間で、何らかの形態の非同期シリアル通信を使用することがよくある。通常、コプロセッサ(coprocessor)が、通信に使用されるシリアル・プロトコルの複雑な細部を管理する。コプロセッサが無い場合、各シリアル装置に対するサービスを行うタスクは、メイン(主)プロセッサが担うことになり、従って、貴重なリソース(資源)が消費され、煩わしいプライオリティ(優先度)条件およびタイミング条件が課せられることになる。殆どのシリアル・プロトコルには、一般的に、厳密なタイミング条件が含まれている。コプロセッサが無い場合、シリアル通信タスクを取り扱うメイン・プロセッサには、それ自身の能力を発揮するために、システム・ハードウェアの詳細な知識が必要になる。このシステム・ハードウェアの知識は、必然的に、低レベル装置のドライバのルーチンについての知識を必要とし、このルーチンには、エラーが多く紛れ込む傾向がある。この点で、メイン・プロセッサは、自身のコンプライアンス(compliance)を確実に行うと共に、シリアル装置のコンプライアンスを検査(verify)する必要がある。プロセッサの優先度について、一般的な方法を採用すると、プロセッサの資源を浪費してしまうことがある。あるタスクの優先度を過度に低く設定すると、その他のタスクがそれより高い優先度でラン(run)する結果、タスク強制排除によりデッドライン(締切時間)を逃してしまうことがある。逆に、あるタスクの優先度の設定が高すぎると、重要なその他のタスクが阻止(block)され、プロセッサの処理時間が浪費されることがある。
従って、コプロセッサが無い場合に、上述の欠点を克服する非同期シリアル通信を行う技術が必要である。
(発明の概要)
本発明の原理の推奨実施形態に従えば、メイン・プロセッサによってシリアル通信を管理する方法が提供される。この方法は、シリアル通信に必要不可欠なタスクを設定することによって、開始される。例えば、これらのタスクには、(1)シリアル装置を取り扱うこと、(2)プロトコルをカプセル化すること、および、(3)外部装置との低レベル通信を行うことを含めることが出来る。各タイミング条件が満たされ、且つ、メイン・プロセッサのプロセッサ効率が最大限になるように、各タスクに優先度が割り当てられる。低優先度のタスクが完了すると、次に高い優先度のタスクの実行が開始され、データ処理とデータ通信とが同期化される。
図1には、専用コプロセッサを必要とせず、1つ以上の周辺装置(図示せず)とのシリアル通信を効果的に管理する、本発明の原理に従うシステム10のブロック図が示されている。システム10にはメイン・プロセッサ11が含まれており、このメイン・プロセッサ11は、一組の各命令とそれらに対応するデータ・ファイルの形態を取る第1のブロック12を有する。この第1のブロック12(以下、「デバイス・マネージャ(DeviceManager)」という)は、シリアル通信に関連する第1の組の動作を行う。この第1の組の動作には、メイン・プロセッサ11がシリアル・ポート13を介して通信を行おうとするシリアル装置(図示せず)を含むアドレス・スペースのポーリングが含まれている。シリアル装置の各々は、シリアル・ポート13を介してメイン・プロセッサ11に接続されると、応答して、デバイス・マネージャ12が、通信に必要なデータをそのシリアル装置に要求することを許可する。識別された各シリアル装置について、デバイス・マネージャ12は、データ更新目的で、その識別された各シリアル装置のポーリングを起動するタスク(図1では、デバイス・マネージャ・タスク(DeviceManagerTask)14として示す)を作成する。このデバイス・マネージャ・タスク14は、少なくともその他のシステム・タスクに比べて低い優先度でランする。尚、以下の説明に於いて、「タスク」(例えば、デバイス・マネージャ・タスク14)は、「アクション(動作)のパフォーマンス(実行)」として定義されるのに対して、「オブジェクト」(例えば、デバイス・マネージャ12)は、「タスクに用いられるファンクション(機能)および/またはデータを提供するもの」である。
メイン・プロセッサ11内には、第2のブロック15(以下、シリアル・プロトコル・ブロック(Serial Protocol block)15という)が含まれている。このシリアル・プロトコル・ブロック15は、シリアル・ポート13を介する外部装置との通信に使用される各シリアル・プロトコルの詳細をカプセル化(encapsulate)する。このようなシリアル・プロトコルの一例としては、イー・エス・トリビュタリ・プロトコル(esTributary protocol)があるが、その他のプロトコルもあり、容易に使用できる。シリアル・プロトコル・ブロック15は、プロトコルの規格に従って、アウトバウンド(outbound)の各メッセージをフォーマットするのに使用される各機能を提供し、アウトバウンドの各メッセージがプロトコルのタイミング条件を確実に満たすようにする。また、シリアル・プロトコル・ブロック15には、インバウンド(inbound)の各メッセージがプロトコルの規格に従っていること、および、プロトコルのタイミング条件を満たしていることを検査する機能も含まれている。シリアル・プロトコル・ブロック15は、個々のプロトコルの条件に従って、シリアル・ポート13を介する各外部装置との間でのデータの書き込みと読み出しを制御するタスク16(以下、シリアル・プロトコル・タスク(SerialProtocolTask)16という)を作成する。このシリアル・プロトコル・タスク16は、割り当てられたタイミング・デッドラインを確実に満たすように、十分に高い優先度でランする。
図1のメイン・プロセッサ11には、更に、シリアル・ポート13との低レベル通信をカプセル化する第3のブロック17(以下、シリアル・ポート・ブロック(SerialPort block)17という)が含まれている。このシリアル・ポート・ブロック17は、このブロックのアーキテクチャの移植性を高めて再使用を可能にするシリアル・ポート13のアブストラクト(abstract)(即ち、モデル)を作成する。シリアル・ポート・ブロック17は、シリアル・ポート13との間でデータの読み出しと書き込みを行う機能を提供し、また、読み出し動作についてのタイムアウト(timeout)を実施する役割も担っている。シリアル・ポート・ブロック17は、シリアル・ポート13を介してメイン・プロセッサ11に送信された全てシリアル・データを読み取るタスク18(以下、シリアル・リード・タスク(SerialReadTask)18という)を作成する。従って、このシリアル・リード・タスク18は、シリアル・ポートを使用する全てのプロトコルによって要求されるタイミング・デッドラインを確実に満たすのに十分な高さの優先度でランする必要がある。
図2には、シリアル通信の開始に対応する各イベント(事象)のシーケンスを例示して、本発明の原理に従うシリアル通信技術の利点を説明するためのタイミング図が示されている。図1のデバイス・マネージャ・タスク14が、デバイス・マネージャ12のポーリング90の機能を呼び出すことによって、図1のシリアル・ポート13に対応するアドレスのポーリングを起動すると、シリアル通信のプロセスが始まる。次に、ポーリング90は、シリアル・プロトコル・ブロック15のポーリング100の機能を呼び出す。次に、ポーリング100は、シリアル・プロトコル・ブロック15への宛先アドレスをコピーするセット・データ(SetData)110の機能を呼び出し、次に、シリアル・ポート・ブロック17のセマフォー付与(semGive)120の機能を呼び出す。
シリアル・プロトコル・タスク16は、開始時点、または、幾つかのポーリング・イベント後に、セマフォー取得(semTake)130に於いて、ブロックして(ランを停止して)、セマフォー(semaphore)を待っていた。セマフォー付与(semGive)120の機能によって、シリアル・プロトコル・タスク16がトリガされ、有効データを持ち、ラン可能になる。その結果、書き込み(Write)140の機能が呼び出され、ポーリング・データを図1のシリアル・ポート13に書き込む。これに続き、読み出し(Read)150の機能が呼び出される。次に、読み出し150は、セマフォー取得(semTake)160の機能を読み出し、この機能によって、シリアル・プロトコル・タスク16は、170に於いてトリガされるまで、ブロックする(ランを停止しする)。
シリアル・リード・タスク18は、その読み出し180の機能に於いて、図1のシリアル・ポート13からの入来データを継続的に探す。何れかのデータが利用可能であると、そのデータは、シリアル・ポート・ブロック17内にコピーされる。読み出し150に於いて要求されたデータが利用可能であると、或いは、指定時間が過ぎると、セマフォー取得(semTake)160の機能は170に戻る。これによって、シリアル・プロトコル・タスク16がトリガされてランし、読み出しが成功した場合、ポーリング・データをデバイス・マネージャ・タスク14に戻し、或いは、制限時間が過ぎた場合、エラー表示をデバイス・マネージャ・タスク14に戻す。
シリアル・リード・タスク18は、高いシステム優先度でランするので、そのタイミング・デッドラインを満たすことが保証される。しかし、シリアル・リード・タスク18は、データが図1のシリアル・ポート13から得られる場合のみ、ランするので、システム資源を無駄に消費することはない。
同様に、シリアル・プロトコル・タスク16も、高いシステム優先度でランするので、そのタイミング・デッドラインを満たすことが保証される。シリアル・プロトコル・タスク16は、ポーリング機能が必要な場合のみ、トリガされてランする。従って、シリアル・プロトコル・タスク16も、ポーリング機能が必要でないとき、システム資源を無駄に消費することはない。また、シリアル・プロトコル・タスク16は、アクティブ状態でシリアル装置からの応答を待っているとき、シリアル・プロトコル・タスク16をトリガして再度ランさせるシリアル・ポート・ブロック17上でブロックする(停止して待機する)ので、通信サイクルのこのフェーズの期間、システム資源を無駄に消費することはない。ポーリングは、一群のシリアル装置と通信を行う1つの方法である。別の方法として、データが利用可能である場合に、シリアル・ポートがプロセッサに割り込みをかけるように構成してもよい。仮に接続されたシリアル装置が1つだけの場合、プロセッサは、ポーリングする、或いは、アドレスすることなく、そのシリアル装置と通信を行うことが出来る。本発明の技術は、これらの全てメカニズムに適用可能である。
シリアル通信サイクル全体は、低い優先度のデバイス・マネージャ・タスク14によって、ゲート制御される。これによって、システムは、シリアル通信サイクルの期間中、シリアル・プロトコルのタイミング条件を満たすことが出来る。しかし、これらのシリアル通信サイクルのランが許されるのは、システム内のその他の高優先度タスクがデバイス・マネージャ・タスク14のランを許可する場合のみである。
以上、各通信タスクを管理するための専用コプロセッサを必要とせず、シリアル通信を行い得る技術を説明した。
図1は、シリアル通信に関連する相異なる各タスクに対応する、一組の論理ブロック(オブジェクト)の各々を示す概略図である。 図2は、図1の各タスクによって実行される各イベントのシーケンスを示すタイミング図である。

Claims (15)

  1. メイン・プロセッサによる、少なくとも1つの外部通信装置との非同期シリアル通信を容易にする方法であって、
    前記メイン・プロセッサに於いて一組のブロックを設定するステップであって、前記一組のブロックの各々には、シリアル通信を行うために前記メイン・プロセッサが実行すべき少なくとも1つの命令が含まれており、また、前記一組のブロックの各々が、所定の優先度でランする少なくとも1つのタスクを有し、且つ、相異なる各前記ブロックのタスクが階層型優先度を有する、前記ステップと、
    前記ブロックの各々に含まれる少なくとも1つのタスクが、それぞれの優先度レベルでランするように各前記ブロックを実行するステップと、
    対応する低優先度のタスクの完了時に高優先度のタスクをトリガするステップと、
    を含む方法。
  2. 前記一組のブロックには、外部装置との通信を確立するデバイス・マネージャ・ブロックが含まれている、請求項1記載の方法。
  3. 前記デバイス・マネージャ・ブロックが、更新目的でアドレス・ポーリングを起動するデバイス・マネージャ・タスクを起動する、請求項2記載の方法。
  4. 前記一組のブロックには、外部装置との通信を行うのに使用される各シリアル・プロトコルの詳細を組み込んだシリアル・プロトコル・ブロックが含まれている、請求項1記載の方法。
  5. 前記シリアル・プロトコル・ブロックが、外部装置との間でのデータの書き込みと読み出しとを制御するシリアル・プロトコル・タスクを起動する、請求項4記載の方法。
  6. 前記一組のブロックには、シリアル・ポートとの低レベル通信をカプセル化するシリアル・ポート・ブロックが含まれている、請求項1記載の方法。
  7. 前記シリアル・ポート・ブロックが、外部装置からデータを読み出すシリアル・リード・タスクを起動する、請求項6記載の方法。
  8. メイン・プロセッサによる、少なくとも1つの外部通信装置との非同期シリアル通信を容易にする方法であって、
    前記メイン・プロセッサに於いて、シリアル装置を取り扱う第1のブロックと、プロトコルをカプセル化する第2のブロックと、外部装置との低レベル通信を行う第3のブロックとを設定するステップであって、前記ブロックの各々には、前記メイン・プロセッサが実行すべき少なくとも1つの命令が含まれており、また、前記ブロックの各々が、所定の優先度でランする少なくとも1つのタスクを有し、且つ、相異なる各前記ブロックのタスクが階層型優先度を有する、前記ステップと、
    前記ブロックの各々に含まれる少なくとも1つのタスクがそれぞれの優先度レベルでランするように、前記第1、第2、および、第3のブロックを実行するステップと、
    対応する低優先度のタスクの完了時に高優先度のタスクをトリガするステップと、
    を含む方法。
  9. 前記第1のブロックには、更新目的でアドレス・ポーリングを起動する第1のタスクが含まれる、請求項8記載の方法。
  10. 前記第2のブロックが、外部装置との間でのデータの書き込みと読み出しとを制御する第2のタスクを起動する、請求項8記載の方法。
  11. 前記第3のブロックが、外部装置からデータを呼び出す第3のタスクを起動する、請求項8記載の方法。
  12. メイン・プロセッサを含み、少なくとも1つの外部通信装置との非同期シリアル通信を容易にするシステムであって、
    データと前記メイン・プロセッサによって実行される各命令とを含み、シリアル装置を取り扱う第1のブロックと、
    データと前記メイン・プロセッサによって実行される各命令とを含み、プロトコルをカプセル化する第2のブロックと、
    データと前記メイン・プロセッサによって実行される各命令とを含み、少なくとも1つの外部装置との低レベル通信を行う第3のブロックと、を含み、
    前記ブロックの各々が、所定の優先度でランする少なくとも1つのタスクを有し、且つ、相異なる各前記ブロックのタスクが階層型優先度を有し、
    前記メイン・プロセッサが、前記ブロックの各々に含まれる少なくとも1つのタスクがそれぞれの優先度レベルでランするように、前記第1、第2、および、第3のブロックを実行し、
    高優先度のタスクが、対応する低優先度のタスクの完了時に、トリガされる、システム。
  13. 前記第1のブロックには、更新目的でアドレス・ポーリングを起動する第1のタスクが含まれる、請求項12記載のシステム。
  14. 前記第2のブロックが、外部装置との間でのデータの書き込みと読み出しとを制御する第2のタスクを起動する、請求項12記載のシステム。
  15. 前記第3のブロックが、外部装置からデータを読み出す第3のタスクを起動する、請求項12記載のシステム。
JP2006503420A 2003-02-11 2004-02-09 非同期通信技術 Pending JP2006518902A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44652403P 2003-02-11 2003-02-11
US45473403P 2003-03-14 2003-03-14
PCT/US2004/003701 WO2004072852A1 (en) 2003-02-11 2004-02-09 Asynchronous communications technique

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010234467A Division JP2011048844A (ja) 2003-02-11 2010-10-19 非同期通信技術

Publications (2)

Publication Number Publication Date
JP2006518902A true JP2006518902A (ja) 2006-08-17
JP2006518902A5 JP2006518902A5 (ja) 2007-04-19

Family

ID=32871989

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006503420A Pending JP2006518902A (ja) 2003-02-11 2004-02-09 非同期通信技術
JP2010234467A Pending JP2011048844A (ja) 2003-02-11 2010-10-19 非同期通信技術

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010234467A Pending JP2011048844A (ja) 2003-02-11 2010-10-19 非同期通信技術

Country Status (7)

Country Link
US (1) US8631176B2 (ja)
EP (1) EP1593040A4 (ja)
JP (2) JP2006518902A (ja)
KR (1) KR101119458B1 (ja)
CN (1) CN1774696B (ja)
CA (1) CA2514662A1 (ja)
WO (1) WO2004072852A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100535862C (zh) * 2004-11-30 2009-09-02 皇家飞利浦电子股份有限公司 优先化任务之间的有效切换
US20090083738A1 (en) * 2007-09-25 2009-03-26 Microsoft Corporation Automated data object set administration
CN114609892B (zh) * 2021-12-31 2025-12-02 中控技术股份有限公司 一种多任务控制系统快速冗余方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11259410A (ja) * 1998-03-13 1999-09-24 Canon Inc 情報処理装置及び情報処理装置における接続装置制御方法並びに記憶媒体
JP2001117785A (ja) * 1999-10-15 2001-04-27 Nissan Motor Co Ltd マルチタスク処理システム
JP2001519060A (ja) * 1997-03-31 2001-10-16 シーラス ロジック,インコーポレイテッド コントローラレスモデム
JP2002507302A (ja) * 1997-06-30 2002-03-05 シラス ロジック、インコーポレイテッド コントローラレス・モデムのdosベース・アプリケーションのサポート

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4800521A (en) * 1982-09-21 1989-01-24 Xerox Corporation Task control manager
US5247671A (en) * 1990-02-14 1993-09-21 International Business Machines Corporation Scalable schedules for serial communications controller in data processing systems
US5590288A (en) 1991-07-30 1996-12-31 Restaurant Technology, Inc. Distributed data processing system and method utilizing peripheral device polling and layered communication software
US6275864B1 (en) 1991-08-13 2001-08-14 Storage Technology Corporation Matrix switch for a network management system
US6438146B1 (en) * 1998-04-13 2002-08-20 International Business Machines Corporation Multiplexed asynchronous serial communication systems methods and computer program products
US6360281B1 (en) * 1998-05-29 2002-03-19 3Com Corporation System and method for communicating with a serial communications device using multiple virtual ports
WO2002054548A1 (en) 2000-12-28 2002-07-11 Matsushita Electric Industrial Co., Ltd. Shorter wavelength laser module and method of manufacturing the laser module
US6577635B2 (en) * 2001-02-26 2003-06-10 Maple Optical Systems, Inc. Data packet transmission scheduling
CN1131482C (zh) * 2001-06-01 2003-12-17 北京四方同创保护与控制设备有限公司 广义异步串行通信协议数据链路层软件接口方法
JP4015898B2 (ja) * 2002-07-26 2007-11-28 松下電器産業株式会社 プログラム実行装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001519060A (ja) * 1997-03-31 2001-10-16 シーラス ロジック,インコーポレイテッド コントローラレスモデム
JP2002507302A (ja) * 1997-06-30 2002-03-05 シラス ロジック、インコーポレイテッド コントローラレス・モデムのdosベース・アプリケーションのサポート
JPH11259410A (ja) * 1998-03-13 1999-09-24 Canon Inc 情報処理装置及び情報処理装置における接続装置制御方法並びに記憶媒体
JP2001117785A (ja) * 1999-10-15 2001-04-27 Nissan Motor Co Ltd マルチタスク処理システム

Also Published As

Publication number Publication date
JP2011048844A (ja) 2011-03-10
US8631176B2 (en) 2014-01-14
US20060090019A1 (en) 2006-04-27
CN1774696A (zh) 2006-05-17
WO2004072852A1 (en) 2004-08-26
EP1593040A1 (en) 2005-11-09
CN1774696B (zh) 2010-04-28
CA2514662A1 (en) 2004-08-26
KR101119458B1 (ko) 2012-03-16
KR20050105462A (ko) 2005-11-04
EP1593040A4 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
KR970016979A (ko) 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법
JP3938343B2 (ja) タスク管理システム、プログラム、及び制御方法
JP4071098B2 (ja) ネットワークフィルタドライバのためのアーキテクチャおよびランタイム環境
US20050097226A1 (en) Methods and apparatus for dynamically switching between polling and interrupt to handle network traffic
CN113535425A (zh) 一种数据发送方法、装置、电子设备及存储介质
CN114633705B (zh) 带有同步驱动程序的车辆控制装置
JP2011048844A (ja) 非同期通信技術
JP3245500B2 (ja) マルチプログラミングにおける事象管理方式
US6826761B1 (en) Efficient timer management system
EP1056008B1 (en) Interrupt control system
CN108958903B (zh) 嵌入式多核中央处理器任务调度方法与装置
CN119829245A (zh) 一种基于国产实时内核的Linux实时增强方法
CN100442897C (zh) 终端与服务器通信的方法、系统和装置
JP4523910B2 (ja) 並列処理装置及び並列処理方法及び並列処理プログラム
CN108958904B (zh) 嵌入式多核中央处理器的轻量级操作系统的驱动程序框架
CN113162932B (zh) 一种基于套接字的异步i/o操作的方法和装置
US7043565B1 (en) System and method for transferring data over an external transmission medium
CN100576175C (zh) 用于多个内核的并行执行的方法和系统
CN100367255C (zh) 虚拟直接存储器存取的方法和装置
US20030214909A1 (en) Data processing device and its input/output method and program
CN101004742A (zh) 嵌入式环境下内存数据库的一致性保护方法
WO2025261224A1 (zh) 一种系统服务的调用方法及相关装置
CN115840650B (zh) 基于kvisor隔离实时域实现三端系统通信的方法
JPH11184712A (ja) 情報処理装置
JP2000347881A (ja) 複数プロセス間通信方法及びその装置並びに情報記録媒体

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070130

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20080319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090826

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090903

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019