JP2007013099A - 無鉛半田ボールを有する半導体パッケージ及びその製造方法 - Google Patents

無鉛半田ボールを有する半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2007013099A
JP2007013099A JP2006104575A JP2006104575A JP2007013099A JP 2007013099 A JP2007013099 A JP 2007013099A JP 2006104575 A JP2006104575 A JP 2006104575A JP 2006104575 A JP2006104575 A JP 2006104575A JP 2007013099 A JP2007013099 A JP 2007013099A
Authority
JP
Japan
Prior art keywords
solder ball
semiconductor package
lead
copper
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006104575A
Other languages
English (en)
Inventor
Bo-Seong Kim
寶星 金
Sang-Ho Ahn
相鎬 安
In-Ku Kang
仁九 姜
Pyoung Wan Kim
金　坪完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050057072A external-priority patent/KR100706574B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007013099A publication Critical patent/JP2007013099A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/346—Solder materials or compositions specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】無鉛半田ボールが付着される半導体パッケージ及びその製造方法を提供する。
【解決手段】無鉛半田ボール１０３が付着された半田ジョイント領域１０６に０．１〜０．３ｗｔ％の銅を含む半導体パッケージ３００を提供する。前記半導体パッケージの中間半田ボールジョイント部の半田ボールは３．０〜４．０ｗｔ％の銀、０．１〜０．３ｗｔ％の銅、及び残りｗｔ％のスズを含む。これによって、半導体パッケージの衝撃特性を顕著に改善させることができる。
【選択図】図３

Description

本発明は、積層型半導体パッケージ及びその製造方法に係り、より詳細には、半田ジョイント信頼性（ＳＪＲ；Ｓｏｌｄｅｒ Ｊｏｉｎｔ Ｒｅｌｉａｂｉｌｉｔｙ）と関連された衝撃特性が改善された半導体パッケージ及びその製造方法に関する。
現在、半導体パッケージは、他の機能を有する半導体チップを効率的に実装し、高付加価値のパッケージングが可能であることに重点を置いて持続的に発展している。
制限された面積内により多くの個数の外部連結端子が挿入ように設計するために、半導体パッケージの外部連結端子はその形態がリードから半田ボールに変わっている。これによって、半田ボールを外部連結端子として有するボールグリッドアレイ（ＢＧＡ；Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージとこれを積層した半導体パッケージの使用が漸次拡大されている。
最近、世界的に環境の重要性が強調されるにつれて、今後には鉛（ｌｅａｄ）の使用が半導体素子のパッケージング工程でも禁止される。これによって、スズ（Ｓｎ）−鉛（Ｐｂ）系の半田ボールの使用は禁止され、鉛（Ｐｂ）を含まないスズ（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系等の無鉛半田ボールが使用される。
しかし、無鉛半田ボールを半導体パッケージに使用する場合、半導体パッケージの衝撃特性が顕著に低下する問題がある。特に、このような衝撃特性は、携帯電話のように衝撃に晒されやすい電子装置に挿入される半導体パッケージでその重要性がより強調されている。
図１は、従来技術による積層型半導体パッケージを説明するための断面図である。
図１を参照すると、複数個の半導体チップ１が垂直方向に積層された形態の積層型半導体チップパッケージ（ＭＣＰ；Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）１００である。積層型半導体チップパッケージ１００を製造するための印刷回路基板２の一表面には、半田ボール３が付着される半田ボールパッド（図示せず）が形成されている。このような半田ボールパッドは前記印刷回路基板２上でフォト半田レジスト（ＰＳＲ；Ｐｈｏｔｏ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ）のオープニング（開口部）によって形成される。
図１を参照すると、印刷回路基板２上でフォト半田レジスト（ＰＳＲ）で絶縁された状態にある銅（Ｃｕ）材質の半田ボールパッド表面にニッケル（Ｎｉ）鍍金層（図２の１３）と金鍍金層が形成される。このような半田ボールパッドに対する後処理は、後続工程で無鉛半田ボール３が付着されると、半田ボール３と半田ボールパッドの接着境界面でニッケル、スズ、又は、ニッケル−銅−スズ等の組成比によって外部衝撃によって割れる虞がある界面結合層（ＩＭＣ；Ｉｎｔｅｒ−ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）が形成される。前記割れやすい界面結合層（ＩＭＣ）は、この部分で容易に分離及び破断が発生される特性を有する。
図２は、従来の積層型半導体パッケージに落下衝撃試験を行った場合の半田ジョイント部の界面結合層（ＩＭＣ）を示す断面図である。図２は、３．０ｗｔ％の銀、０．５ｗｔ％の銅、及び残りｗｔ％のスズからなる無鉛半田ボールを具備する従来の積層型半導体パッケージに落下衝撃試験を行った結果を示す。
図２を参照すると、０．５ｗｔ％の銅を含む無鉛半田ボールを具備する従来の積層型半導体パッケージに落下衝撃試験を行った場合、Ｎｉ３Ｓｎ４系１１と（Ｃｕ，Ｎｉ）６Ｓｎ５系１２で構成される界面結合層の半田ジョイントにクラック１４が発生されることがわかる。
従来の積層型半導体パッケージには、０．５ｗｔ％以上の銅を含む無鉛半田ボールを多く使用している。この場合、短い時間の間、衝撃が加わる落下衝撃試験によって無鉛半田ボールと半田ボールパッドの界面結合層で分離及び破断が発生して、半田ジョイント信頼性が劣化する問題点があった。
本発明の目的は、前述した問題点を解決できるように改善された衝撃特性を有する半導体パッケージを提供することにある。
又、本発明の他の目的は、前述した問題点を解決できるように改善された衝撃特性を有する半導体パッケージの製造方法を提供することにある。
前記技術的課題を達成するために、本発明の一実施例による半導体パッケージは、半田ボールパッドが具備された印刷回路基板、前記印刷回路基板と電気的に接続された少なくとも一つの半導体チップ、及び前記半田ボールパッドに付着され、０．１〜０．３ｗｔ％の銅を含む無鉛半田ボールを含む。
本発明の好ましい実施例によると、前記半導体パッケージは、前記無鉛半田ボールが付着された前記半田ボールパッドは０．１〜０．３ｗｔ％の銅を含むことができる。
前記技術的課題を達成するために、本発明の一実施例による半導体パッケージは、半田ボールパッドが具備された第１印刷回路基板、前記第１印刷回路基板と電気的に接続された少なくとも一つの半導体チップ、前記半田ボールパッドに付着され、０．１〜０．３ｗｔ％の銅を含む第１無鉛半田ボール、前記第１無鉛半田ボールと電気的に接続される第２印刷回路基板、及び前記第２印刷回路基板と電気的に接続される第２無鉛半田ボールを含む。
本発明の好ましい実施例によると、前記半導体パッケージの前記第２印刷回路基板は、プリフラックス（ＯＳＰ：Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅｓ）銅半田パッドを更に具備することができる。
前記他の技術的に課題を達成するために、本発明の半導体パッケージ製造方法は、第１印刷回路基板上に半田ボールパッドを形成する段階、前記半田ボールパッドが形成された第１印刷回路基板と少なくとも一つの半導体チップを電気的に接続する段階、前記半田ボールパッドに０．１〜０．３ｗｔ％の銅を含む第１無鉛半田ボールを付着する段階、前記第１無鉛半田ボールと第２印刷回路基板を電気的に接続される段階、及び前記第２印刷回路基板に第２無鉛半田ボールを電気的に接続する段階を具備する。
本発明によると、半田ボールパッドの厚さ調整、表面鍍金層及び基板に追加に形成された高分子感光膜（ＰＳＲ）を通じて、半田ボールを外部連結端子（Ｉ／Ｏ）として使用する多様な形態のＢＧＡパッケージに対する衝撃特性を顕著に改善することができる。特に、携帯電話のような電子装置のマザーボードに装着された半導体パッケージの衝撃特性を画期的に改善することができる。
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
図３は、本発明の一実施例による積層型半導体パッケージを説明するための断面図である。
図３を参照すると、本発明による積層型半導体パッケージ（ＭＳＰ；Ｍｕｌｔｉ Ｓｔａｃｋ Ｐａｃｋａｇｅ）３００は、第１印刷回路基板１０２及びボンディングワイヤ１０４を通じて第１印刷回路基板１０２に電気的に接続される少なくとも一つ以上の半導体チップ、例えば、メモリ又はシステムＬＳＩ半導体チップ１０１を含む。
この際、第１印刷回路基板１０２はフレキシブル基板又は固型の基板でも良い。又、第１印刷回路基板１０２は、ポリイミド系列の物質、ＦＲ４樹脂又はＦＴ樹脂等で構成されることができる。例えば、第１印刷回路基板１０２は、ポリイミド系列のフレキシブル基板又はＦＲ４樹脂、ＦＴ樹脂材質の固型の基板を選択的に使用することができる。
そして、前記第１印刷回路基板１０２の一部、半導体チップ１０１、及びボンディングワイヤ１０４は、封止樹脂（ＥＭＣ；Ｅｐｏｘｙ Ｍｏｌｄ Ｃｏｍｐｏｕｎｄ）１０５によって密封（Ｍｏｌｄｉｎｇ）される。そして、前記第１印刷回路基板１０２の半田ボールパッド１０６に無鉛半田ボール１０３が付着される。半田ボール１０３は、半田ボールパッド１０６、ビアホール１２１、メタルライン１２５、及びボンディングワイヤ１０４を通じて半導体チップ１０１と電気的に接続される。
前記半田ボールパッド１０６は、絶縁物質であるフォト半田レジスト（ＰＳＲ；Ｐｈｏｔｏ Ｓｏｌｄｅｒ Ｒｅｇｉｓｔ）１２３によって互いに電気的に接続されることが防止される。
この際、本発明による積層型半導体パッケージ（ＭＳＰ）３００は、半田ボールパッド１０６にスズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系の半田ボール１０３が接着される特徴がある。このような多層チップパッケージ（ＭＣＰ：Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）１００は、更に他のＢＧＡパッケージ２００の第２印刷回路基板２０２に実装される。
ＭＣＰ３００の半田ボール１０３は、第１印刷回路基板１０２の周辺領域に位置する。ＭＣＰ３００の半田ボール１０３は、下部ＢＧＡパッケージ２００の半導体チップ２０１が搭載された封止樹脂２０５以上の高さを有するようにするために、下部ＢＧＡパッケージ２００の半田ボール２０３より大きい直径を有する。ＭＣＰ３００の半田ボール１０３は、下部ＢＧＡパッケージ２００の半導体チップ２０１が搭載された封止樹脂２０５以上の高さを有するために、例えば、フォト半田レジスト（ＰＳＲ）オープニング幅を０．３ｍｍに維持し、０．４２ｍｍの直径を有する半田ボール１０３を使用することができる。
第２印刷回路基板２０２は、フレキシブル基板又は固型の基板でも良い。又、第２印刷回路基板２０２は、ポリイミド系列の物質、ＦＲ４樹脂又はＦＴ樹脂等で構成されることができる。例えば、第１印刷回路基板１０２は、ポリイミド系列のフレキシブル基板、又は、ＦＲ４樹脂、ＦＴ樹脂材質の固型の基板を選択的に使用することができる。
本発明は、半田ボールを外部連結端子として使用するＢＧＡ半導体パッケージに適用することができる。例えば、半田ボールを外部連結端子として使用する多様な形態の積層型半導体パッケージに応用されることができる。
図４は、本発明の一実施例による積層型半導体パッケージの半田ジョイントを説明するための断面図であり、図５は、本発明の一実施例による積層型半導体パッケージの半田ジョイントを説明するための図４のＡの拡大図である。
図４を参照すると、本発明による積層型半導体パッケージ３００に使用される半田ボール１０３は、３．０〜４．０ｗｔ％の銀、０．１〜０．３ｗｔ％の銅、及び残りｗｔ％のスズを含む。この際、半田ジョイントの半田ボールパッド１０６は、０．１〜０．３ｗｔ％の銅を含むことが好ましい。
半田ボール内の銅は拡散され、ニッケル鍍金層１１３上に（Ｃｕ、Ｎｉ）６Ｓｎ５系１１２で形成される所定の膜１１２が形成される。半田ボール１０３内の単位面積当り、銅の含量が多いほど、（Ｃｕ、Ｎｉ）６Ｓｎ５系１１２からなる膜１１２がより多く形成され、半田ボール内の単位面積当り、銅の含量が少ないほど、（Ｃｕ、Ｎｉ）６Ｓｎ５系１１２からなる膜１１２がより少なく形成される。本発明では、例えば、従来の半田ボール１０３内の銅含量を０．５ｗｔ％から０．３ｗｔ％以下かつ０．１ｗｔ％以上に低下させることによって、（Ｃｕ、Ｎｉ）６Ｓｎ５界面結合層の成長を抑制させる。
半田ボール１０３が実装された半田ボールパッド１０６間の半田ジョイント信頼性（ＳＪＲ）は、本発明の目的を達成するにあたって、重大な意味を有する。
図５を参照すると、本発明による積層型半導体パッケージ３００でニッケル鍍金層１１３と金鍍金層（図示せず）が形成された半田パッド１０６の表面にスズ−銀−銅系の半田ボール１０３が接合される。
前記半田パッド１０６のニッケル鍍金層１１３と半田ボール１０３との間に２層以上の界面結合層１１０が形成される。又、前記金鍍金層は、銅材質の半田ボールパッド１０６とスズ材質の無鉛半田ボール１０３が接着される境界面で濡れ（ｗｅｔｔｉｎｇ）程度を改善し、半田ボールパッド１０６と半田ボール１０６が結合する力をより増加させるという長所がある。即ち、前記金鍍金層は、半田ジョイントの半田ボール１０３内部に大部分拡散される。
そして、ニッケル鍍金層１１３と隣接してＮｉ３Ｓｎ４系１１１が形成され、半田ボール１０３と隣接して（Ｃｕ、Ｎｉ）６Ｓｎ５系１１２が形成される。
本発明による積層型半導体パッケージで、Ｎｉ３Ｓｎ４系１１１と（Ｃｕ、Ｎｉ）６Ｓｎ５系１１２は、互いに異なる原子配列を有しており、このような理由によって界面結合層間の接着強度が弱くなる。これを改善するために、２層未満の界面結合層を維持するか、界面結合層の成長を妨害することができる。
本発明によると、半田ボールは３．０〜４．０ｗｔ％の銀、０．１〜０．３ｗｔ％の銅、及び残りｗｔ％のスズで構成され、半田ボール内の銅含量を従来０．５ｗｔ％から０．３ｗｔ％以下かつ０．１ｗｔ％以上に低下させることにより、（Ｃｕ、Ｎｉ）６Ｓｎ５界面結合層の成長を抑制させて、半田ジョイント信頼性（ＳＪＲ）を改善することができる。
本願発明は、一般無鉛半田ボールに対して大きい半田ボールを使用する積層型半導体パッケージで改善効果がより大きい。又、半田ボールが３．０〜４．０ｗｔ％の銀を含む組成を有する場合、２２０〜２５０℃の低い半田溶融点を得ることができる。
図６は、本発明の一実施例による積層型半導体パッケージでテンプサイクルテストを行った場合の半田ジョイント欠陥を説明するための断面図である。
図６を参照すると、積層型半導体パッケージでは、半田ボール１０３’によって第１印刷回路基板１０２’と第２印刷回路基板２０２’が電気的に接続される。半田ボール内の銅含量を０．１ｗｔ％以下にして、−２５℃〜１２５℃の温度下で３０分／ｃｙｃｌｅの条件下でロングタイムテスト（ｌｏｎｇ ｔｉｍｅ ｔｅｓｔ）であるテンプサイクルテストを行うと、半田ボール１０３’と半田ボールパッドの境界面である界面結合層１１０’が破壊されることを減少させることができる。
従って、半田ボール内の銅含量を０．３ｗｔ％以下０．１ｗｔ％以上にする場合、テンプサイクルテストによる半田ボール１０３と半田ボールパッド１０６の境界面である界面結合層１１０が破壊されることがわかる。
図７は、本発明の一実施例による衝撃特性を有する積層型半導体パッケージの落下衝撃試験結果を示すグラフである。
衝撃が加わる時に最も敏感に破壊される部分が半田ボール１０３と半田ボールパッド１０６の境界面である界面結合層１１０であるが、このような界面結合層１１０は半田ボール１０３に対して相対的に固くて、割れやすいという特性を有する。前記半田ボール１０３は硬度が弱いので、固い材質の界面結合層１１０と比較する時、比較的衝撃を吸収することができる能力が大きい。
そして、一般的に落下衝撃試験で作用する力の方向が図面の界面結合層１１０から半田ボール１０３の内部に進行される。
落下衝撃試験とは、試料（即ち、半導体パッケージ）を印刷回路基板に搭載した後、これを落下衝撃試験装備にローディングした後、所定の高さから試料を落下させて固い底面に落とした時に、半導体パッケージが受ける衝撃力を確認する信頼性検査である。
図７の落下衝撃試験は、１５個のＰＣＢモジュールの各ＰＣＢモジュール当り４個ずつの半導体パッケージを実装させた後、各ＰＣＢモジュールを地面に向かってフェイスダウンドロップ（ｆａｃｅ ｄｏｗｎ ｄｒｏｐ）させて１５００ｇ／ミリ秒（ｇ：加速度）の衝撃量を印加して、フェイスダウンドロップによって各ＰＣＢモジュールの半導体パッケージに不良（半田ボールと半田ボールパッドの境界面である界面結合層のクラック発生）が発生するまで反復的にドロップさせた。この場合、最初不良が発生するまで各ＰＣＢモジュール当りフェイスダウンドロップを最大２００回乃至２５０回反復実験し、最初に不良として判定されるドロップ回数を正規分布曲線として示す。即ち、４個の半導体パッケージが実装された各ＰＣＢモジュールをドロップさせて、半導体パッケージがドロップによって不良が発生するまでの落下回数（不良として判定されるサイクル数）を正規分布曲線として表示した後、正規分布曲線の信頼度（％）を図７のグラフのＹ軸として示した。
図７を参照すると、グラフでＸ軸は落下回数を示すサイクルであり、Ｙ軸は試料の信頼度（％）を示す。即ち、Ｙ軸は、最初不良として判定されるまで反復的に落下された試料の落下回数（不良として判定されるサイクル数）の正規分布曲線での５％、１０％等の信頼度（確率）を示す。
又、グラフにおいて、●で連結されたＦ１線は、３．０ｗｔ％の銀、０．５ｗｔ％の銅、及び残りｗｔ％のスズを含む無鉛半田ボールを有する半導体パッケージを試料として使用した場合の落下衝撃試験結果であり、◆で連結されたＦ２線は、３．０ｗｔ％の銀、０．２ｗｔ％の銅、及び残りｗｔ％のスズを含む無鉛半田ボールを有する半導体パッケージを試料として使用した落下衝撃試験結果である。例えば、図７に示すように、最初不良判定時までのドロップ回数を示す正規分布曲線上、信頼度５％に該当されるドロップ回数は、Ｆ１ラインの場合に２回で、Ｆ２ラインの場合に約１８０回であることがわかる。
グラフを通じて、３．０ｗｔ％の銀、０．２ｗｔ％の銅、及び残りｗｔ％のスズを含む無鉛半田ボールを有する半導体パッケージを試料として使用した場合、落下衝撃試験で不良として判定されるサイクル数が画期的に増加することを確認することができる。図７のグラフで、３．０ｗｔ％の銀、０．５ｗｔ％の銅、及び残りｗｔ％のスズを含有する半田ボール試料は約１サイクルから不良が発生したが、本発明のように、３．０ｗｔ％の銀、０．２ｗｔ％の銅、及び残りｗｔ％のスズを含有する半田ボール試料は、約１５０サイクルの落下が行われた後に不良が発生された。
図８は、本発明の一実施例による積層型半導体パッケージの下部半田ジョイント部を説明するための断面図である。
図８を参照すると、半田ボールパッド２０６は銅を含むので、大気中に露出される場合、銅が大気中の酸素と反応して表面に酸素と銅の化合物が形成されやすい。このような酸素と銅の化合物は、フォト半田レジスト（ＰＳＲ）２０４のオープニング領域に半田ボール２０３が付着される時に境界面で接着強度を劣化させるため、半田ボールパッド２０６の表面に水溶性酸化防止物質であるＯＳＰを塗布して、半田ボールパッド２０６の表面を酸化から保護する。
しかし、半導体パッケージ用基板の製造工程中、ＯＳＰを半田ボールパッド２０６に塗布する前段階で、半田ボールパッド２０６に残留する異物質を除去する洗浄工程又はソフトエッチングを実施して、半田ボールパッド２０６の表面を薄い厚さにエッチングする。このようなエッチング範囲は、半田ボールパッド２０６の全体厚さの５〜３０％である。
前記半田ボール２０３は、ＩＲ（Ｉｎｆｒａ Ｒｅｄ）オーブンでリフロー工程によってモバイルマザーボードに付着される。従って、本発明の０．１〜０．３ｗｔ％の銅を含む無鉛半田ボールを使用する半導体パッケージは、半導体パッケージが搭載される印刷回路基板へまで拡張適用することができる。
ＯＳＰを半田ボールパッド上にコーティングした場合、半田ボール１０３付着以前にＯＳＰを除去するために、半田ボールパッド１０６表面に有機溶剤であるフラックスを塗布して、ＩＲオーブンでリフロー工程を進行し、これを洗浄する固定を行う。
図９は、本発明の一実施例による半導体パッケージの製造方法を説明する順序図である。
図２及び図９を参照すると、まず、第１印刷回路基板１０２上に半田ボールパッド１０６を形成し（段階Ｓ９０１）、前記半田ボールパッド１０６が形成された第１印刷回路基板１０２と少なくとも一つの半導体チップを、ボンディングワイヤ１０４等を利用して電気的に接続する（段階Ｓ９０３）。例えば、前記少なくとも一つの半導体チップは複数個の半導体チップであって、前記第１印刷回路基板上に複数個の半導体チップが垂直に積層されることができる。
前記半田ボールパッド１０６に０．１〜０．３ｗｔ％の銅を含む第１無鉛半田ボール１０３を付着する（段階Ｓ９０５）。ここで、半田ボール１０３は、半田ボールパッド１０６、ビアホール１２１、メタルライン１２５、及びボンディングワイヤ１０４を通じて前記少なくとも一つの半導体チップと電気的に接続されることができる。
前記第１無鉛半田ボール１０３と半田ボールパッド１０６が形成された第２印刷回路基板２０２を、半田ボールパッド１０６を通じて電気的に接続する（段階Ｓ９０７）。半田ボールパッド２０６が形成された第２印刷回路基板２０２に第２無鉛半田ボール２０３を、半田ボールパッド２０６を通じて電気的に接続する（段階Ｓ９０９）。
前述した本発明によると、無鉛半田ボールの銅の含量調節、半田ジョイント部の銅の含量調節を通じて多様な形態の積層型半導体パッケージに対する衝撃特性を顕著に改善することができる。特に、携帯電話のような電子装置のマザーボードに付着された積層型半導体パッケージの衝撃特性を画期的に改善することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と趣旨を離れることなく、本発明を修正または変更できる。
従来技術による積層型半導体パッケージを説明するための断面図である。 従来の積層型半導体パッケージに落下衝撃試験を行った場合の半田ジョイント部の界面結合層（ＩＭＣ；Ｉｎｔｅｒ−ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）を示す断面図である。 本発明の一実施例による積層型半導体パッケージを説明するための断面図である。 本発明の一実施例による積層型半導体パッケージの半田ジョイントを説明するための断面図である。 本発明の一実施例による積層型半導体パッケージで半田ジョイントを説明するための図４のＡの拡大断面図である。 本発明の一実施例による積層型半導体パッケージでテンプサイクルテスト（ｔｅｍｐ ｃｙｃｌｅ ｔｅｓｔ）を行った場合の半田ジョイントの欠陥を説明するための断面図である。 本発明の一実施例による積層型半導体パッケージの落下衝撃試験結果を示すグラフである。 本発明の一実施例による積層型半導体パッケージの下部半田ジョイント部を説明するための断面図である。 本発明の一実施例による半導体パッケージの製造方法を説明するための順序図である。
符号の説明
１０１、２０１ 半導体チップ
１０２、２０２ 印刷回路基板
１０３、２０３ 半田ボール
１０４ ボンディングワイヤ
１０５ 封止樹脂
１０６、２０６ 半田ボールパッド
１１０ 界面結合層（ＩＭＣ）

Claims (22)

  1. 半田ボールパッドが具備された印刷回路基板と、
    前記印刷回路基板と電気的に接続された少なくとも一つの半導体チップと、
    前記半田ボールパッドに付着され、０．１〜０．３ｗｔ％の銅を含む無鉛半田ボールと、を含むことを特徴とする半導体パッケージ。
  2. 前記無鉛半田ボールは、３．０〜４．０ｗｔ％の銀、０．１〜０．３ｗｔ％の銅、及び９５．７〜９６．９ｗｔ％のスズを含むことを特徴とする請求項１記載の半導体パッケージ。
  3. 前記無鉛半田ボールは、３．０〜４．０ｗｔ％の銀、０．２ｗｔ％の銅、及び９５．８〜９６．８ｗｔ％のスズを含むことを特徴とする請求項１記載の半導体パッケージ。
  4. 前記無鉛半田ボールが付着された前記半田ボールパッドは、０．１〜０．３ｗｔ％の銅を含むことを特徴とする請求項１記載の半導体パッケージ。
  5. 前記半導体パッケージは、携帯電話用マザーボードに使用されることを特徴とする請求項１記載の半導体パッケージ。
  6. 前記少なくとも一つの半導体チップは、前記印刷回路基板上に垂直に積層された複数個の半導体チップであることを特徴とする請求項１記載の半導体パッケージ。
  7. 半田ボールパッドが具備された第１印刷回路基板と、
    前記第１印刷回路基板と電気的に接続された少なくとも一つの半導体チップと、
    前記半田ボールパッドに付着され、０．１〜０．３ｗｔ％の銅を含む第１無鉛半田ボールと、
    前記第１無鉛半田ボールと電気的に接続される第２印刷回路基板と、
    前記第２印刷回路基板と電気的に接続される第２無鉛半田ボールと、を具備することを特徴とする半導体パッケージ。
  8. 前記第１無鉛半田ボールは、３．０〜４．０ｗｔ％の銀、０．１〜０．３ｗｔ％の銅、及び９５．７〜９６．９ｗｔ％のスズを含むことを特徴とする請求項７記載の半導体パッケージ。
  9. 前記第１無鉛半田ボールは、３．０〜４．０ｗｔ％の銀、０．２ｗｔ％の銅、及び９５．８〜９６．８ｗｔ％のスズを含むことを特徴とする請求項７記載の半導体パッケージ。
  10. 前記第１無鉛半田ボールが付着された前記半田ボールパッドは、０．１〜０．３ｗｔ％の銅を含むことを特徴とする請求項７記載の半導体パッケージ。
  11. 前記第１無鉛半田ボールは、前記第２無鉛半田ボールより大きいことを特徴とする請求項７記載の半導体パッケージ。
  12. 前記半田ボールパッドは、表面に形成されたニッケル鍍金層を具備することを特徴とする請求項７記載の半導体パッケージ。
  13. 前記第２無鉛半田ボールは、０．１〜０．５ｗｔ％の銅を含むことを特徴とする請求項７記載の半導体パッケージ。
  14. 前記第２印刷回路基板は、プリフラックス銅半田パッドを更に含むことを特徴とする請求項７記載の半導体パッケージ。
  15. 前記少なくとも一つの半導体チップは、第１印刷回路基板上に垂直に積層された複数個の半導体チップであることを特徴とする請求項７記載の半導体パッケージ。
  16. 前記半導体パッケージは、携帯電話用マザーボードに使用されることを特徴とする請求項７記載の半導体パッケージ。
  17. 第１印刷回路基板上に半田ボールパッドを形成する段階と、
    前記半田ボールパッドが形成された第１印刷回路基板と少なくとも一つの半導体チップを電気的に接続する段階と、
    前記半田ボールパッドに０．１〜０．３ｗｔ％の銅を含む第１無鉛半田ボールを付着する段階と、
    前記第１無鉛半田ボールと第２印刷回路基板を電気的に接続する段階と、
    前記第２印刷回路基板に第２無鉛半田ボールを電気的に接続する段階と、を具備することを特徴とする半導体パッケージの製造方法。
  18. 前記第１無鉛半田ボールは、３．０〜４．０ｗｔ％の銀、０．１〜０．３ｗｔ％の銅、及び９５．７〜９６．９ｗｔ％のスズを含むことを特徴とする請求項１７記載の半導体パッケージの製造方法。
  19. 前記第１無鉛半田ボールが付着された前記半田ボールパッドは、０．１〜０．３ｗｔ％の銅を含むことを特徴とする請求項１６記載の半導体パッケージの製造方法。
  20. 前記第１無鉛半田ボールは、前記第２無鉛半田ボールより大きいことを特徴とする請求項１７記載の半導体パッケージの製造方法。
  21. 前記第２無鉛半田ボールは、０．１〜０．５ｗｔ％の銅を含むことを特徴とする請求項１７記載の半導体パッケージの製造方法。
  22. 前記少なくとも一つの半導体チップは、前記第１印刷回路基板上に複数個の半導体チップが垂直に積層されることを特徴とする請求項１７記載の半導体パッケージの製造方法。
JP2006104575A 2005-06-29 2006-04-05 無鉛半田ボールを有する半導体パッケージ及びその製造方法 Pending JP2007013099A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050057072A KR100706574B1 (ko) 2005-06-29 2005-06-29 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법
US71243005P 2005-08-31 2005-08-31

Publications (1)

Publication Number Publication Date
JP2007013099A true JP2007013099A (ja) 2007-01-18

Family

ID=37751138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006104575A Pending JP2007013099A (ja) 2005-06-29 2006-04-05 無鉛半田ボールを有する半導体パッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US20070001284A1 (ja)
JP (1) JP2007013099A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300699A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100883863B1 (ko) * 2007-07-31 2009-02-17 한국과학기술원 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法，接続構造および電子機器
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
JP2010283188A (ja) * 2009-06-05 2010-12-16 Sumitomo Electric Ind Ltd 接続方法、接続構造および電子機器
JP2016111072A (ja) * 2014-12-03 2016-06-20 パナソニックＩｐマネジメント株式会社 実装構造体及びｂｇａボール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109231B1 (ko) * 2010-07-08 2012-01-30 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 진동모터
US8814105B2 (en) * 2013-01-02 2014-08-26 Morris Azad Apparatus for hanging an article
TWI482541B (zh) * 2013-12-10 2015-04-21 Subtron Technology Co Ltd 線路板及其製作方法
WO2019066960A1 (en) * 2017-09-29 2019-04-04 Intel Corporation STACKER SEMICONDUCTOR HOUSING SPACER DEED

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
US6805974B2 (en) * 2002-02-15 2004-10-19 International Business Machines Corporation Lead-free tin-silver-copper alloy solder composition
US6596621B1 (en) * 2002-05-17 2003-07-22 International Business Machines Corporation Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate
JP4619292B2 (ja) * 2003-10-03 2011-01-26 新光電気工業株式会社 配線基板のパッド構造及び配線基板
US20060170114A1 (en) * 2005-01-31 2006-08-03 Chao-Yuan Su Novel method for copper wafer wire bonding

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300699A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100883863B1 (ko) * 2007-07-31 2009-02-17 한국과학기술원 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및이의 접합방법
WO2010140469A1 (ja) * 2009-06-01 2010-12-09 住友電気工業株式会社 接続方法，接続構造および電子機器
JP2010278388A (ja) * 2009-06-01 2010-12-09 Sumitomo Electric Ind Ltd 接続方法，接続構造および電子機器
JP2010283188A (ja) * 2009-06-05 2010-12-16 Sumitomo Electric Ind Ltd 接続方法、接続構造および電子機器
JP2016111072A (ja) * 2014-12-03 2016-06-20 パナソニックＩｐマネジメント株式会社 実装構造体及びｂｇａボール
US10068869B2 (en) 2014-12-03 2018-09-04 Panasonic Intellectual Property Management Co., Ltd. Mounting structure and BGA ball

Also Published As

Publication number Publication date
US20070001284A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP4547411B2 (ja) 半導体装置、及び半導体装置の製造方法
TWI581400B (zh) 層疊封裝及其形成方法
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
TWI483357B (zh) 封裝結構
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US20090302468A1 (en) Printed circuit board comprising semiconductor chip and method of manufacturing the same
US20090278249A1 (en) Printed circuit board and method thereof and a solder ball land and method thereof
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR20170067942A (ko) 솔더 조성물 및 이를 포함하는 반도체 패키지
US20070023910A1 (en) Dual BGA alloy structure for improved board-level reliability performance
JP2007013099A (ja) 無鉛半田ボールを有する半導体パッケージ及びその製造方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
US20090200362A1 (en) Method of manufacturing a semiconductor package
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP2011146490A (ja) 回路基板及びその製造方法、半導体装置、並びに電子回路装置
US7387910B2 (en) Method of bonding solder pads of flip-chip package
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR100706574B1 (ko) 무연 솔더볼을 갖는 반도체 패키지 및 그 제조방법
JP5267540B2 (ja) 半導体装置
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
JP2010165852A (ja) 積層型半導体装置
US9171818B2 (en) Package structure and the method to manufacture thereof
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
JP5589734B2 (ja) 電子部品及びその製造方法
US20120118621A1 (en) Printed circuit board and method for manufacturing the same