JP2007019049A - チップマウント用配線シート、シートマウントチップおよびシートマウントチップの製造方法 - Google Patents

Abstract

【課題】チップ単位で完全な動作テストが可能なシートマウントチップおよびその製造方法を提供する。
【解決手段】 複数の単位区画２０′が形成されたチップマウント用配線シート２００の各単位区画２０′のチップマウント部１００に半導体チップ５０をマウントする。このシートのままの状態で、テスト用端子２５にテスト装置を接続して各半導体チップ５０の各種テストを行う。このテストには、チップ状態では行えない高温バイアス試験(Burn-in)なども含まれる。このテストののち、テスト用端子２５を含まない配線シート部２０の領域のみ切り離すことにより、ＫＧＤとしてのシートマウントチップ６０を得ることができる。
【選択図】 図１

Description

この発明は、システム・イン・パッケージ（ＳＩＰ：System in Package)などに好適の半導体素子であるシートマウントチップおよびその製造方法、さらに、このシートマウントチップを製造するためのチップマウント用配線シートに関するものである。

移動体通信システムの端末装置（携帯電話機）などのように半導体装置を用いた電子機器において、その小型軽量化を図る上で半導体装置の高集積化を如何に高めるかは常に重要である。これまで半導体回路の微細化が順調に進んでいたときには可能な限りの回路を１チップ化して、実装面積の縮小化、高速化、消費電力の低減化というメリットを生かしてきた。ところが、半導体回路の微細化に伴う製造コストの急騰と設計開発期間の長期化という問題が顕在化してきた。

そこで、複数の半導体チップを３次元実装するＳＩＰ(System in Package) 技術が注目されている。例えば図６に示すように、パッケージ基板１０の上に半導体チップ３０をマウントし、この半導体チップ３０の上にさらに別の半導体チップ４０をマウントし、これらの半導体チップ３０，４０とパッケージ基板１０との間をワイヤＷでワイヤボンディングしている（非特許文献１参照）。
日経エレクトロニクス2002,2-11 no.815 p108 「第１部 チップがダメならパッケージがある」

上記のように複数の半導体チップを１つのパッケージに納めたＳＩＰの良品率は、各半導体チップの良品率の相乗値となり、たとえば、良品率が８割の半導体チップを３個納めたＳＩＰの場合、その良品率はほぼ５割（＝０．８×０．８×０．８）低下してしまうという問題点があった。特に、ＤＲＡＭなどの低価格のチップの良品率のほうが、高価なＣＰＵなどのロジック半導体チップの良品率よりも低いため、低価格の半導体チップの不良のために高価な半導体チップが無駄になってしまうという問題点があった。

したがって、ＳＩＰに実装する半導体チップは、予め検査をすませて良品であることが確認されたチップ（検査済み良品チップ、ＫＧＤ：Known-Good-Die）であることが強く望まれるが、ウェハ状態またはベアチップのままで高温連続動作試験(Burn-in) を含むすべての動作試験を行うことは不可能または極めて困難であった。このため、従来のＳＩＰでは、ウェハ状態で基本的な動作テストのみをすませた半導体チップが実装されており、良品率の向上に限界があった。

この発明は、チップ単位で完全な動作テストが可能なシートマウントチップおよびその製造方法を提供することを目的としている。

この発明は、複数の半導体チップをマウントする配線シートであって、チップマウント部にマウントされた半導体チップに接続される内部端子と、実装時に他の部品に接続される外部端子と、試験時に試験装置の端子が接続されるテスト用端子と、前記内部端子と前記外部端子およびテスト用端子とを電気的に接続する内部配線と、を各半導体チップ毎に備えたことを特徴とする。

この発明は、前記テスト用端子が、前記外部端子よりもチップマウント部に対して外側に形成されていることを特徴とする。

この発明は、前記テスト用端子が、シートの端部に形成されていることを特徴とする。

この発明は、前記テスト用端子が、複数の半導体チップで共通であることを特徴とする。

この発明は、半導体チップがマウントされた上記チップマウント用配線シートを、各半導体チップ毎に、チップマウント部、内部端子および外部端子を含み、テスト用端子の少なくとも一部を含まない形状に切り抜いて形成したことを特徴とする。

この発明は、上記チップマウント用配線シートに半導体チップをマウントする手順、テスト用端子に試験装置の端子を接続して各半導体チップの試験を行う手順、各半導体チップ毎に、チップマウント部、内部端子および外部端子を含み、テスト用端子を含まない形状に切り抜く手順、を有することを特徴とする。

この発明は、複数の半導体チップが形成されたウェハに貼り付けられる配線シートであって、各半導体チップのパッドに対向して電気的に接続される内部端子と、貼付面の裏面に形成され、実装時に他の部品に接続される外部端子と、前記ウェハの貼り付け範囲外または貼付面の裏面に形成され、試験時に試験装置の端子が接続されるテスト用端子と、前記内部端子と前記外部端子およびテスト用端子とを電気的に接続する内部配線と、を備えたことを特徴とする。

この発明は、前記テスト用端子が、シートの端部に形成され、複数の半導体チップで共通であることを特徴とする。

この発明は、上記チップマウント用配線シートに貼り付けた半導体チップが形成されたウェハを、各半導体チップ毎にカットして形成したことを特徴とする。

この発明は、上記チップマウント用配線シートに半導体チップが形成されたウェハを貼り付ける手順、テスト用端子に試験装置の端子を接続して各半導体チップの試験を行う手順、前記ウェハおよびチップマウント用配線シートを各半導体チップ毎にカットする手順、を有することを特徴とする。

以上のようにこの発明によれば、半導体チップをチップマウント用配線シート上にマウントしたことにより、テスト装置における取り扱いが容易になり、半導体チップに対してＢｕｒｎ−ｉｎテストなどの各種試験を行うことが可能になる。したがって、これを半導体チップ毎に切り離したシートマウントチップをＫＧＤとして使用することができる。

また、半導体チップ毎に切り離してシートマウントチップを製造するときに、テスト装置に接続するためのテスト用端子を切り落とすことにより、シートマウントチップをほぼチップサイズと同じ小型化のものにすることができる。

この場合において、テスト用端子を外部端子の外側またはシート端部に形成することにより、シートマウントチップの（テスト用端子を含まない形状の）切り出しが可能になる。

また、テスト用端子を複数の半導体チップで共用することにより、テスト用端子をシート端部に設ける場合に、多くの半導体チップをマウントするシートであっても端子数を少なくすることができる。

また、この発明によれば、シートマウント用配線シートを貼り付けるようにしたことにより、ウェハのままでテスト装置における取り扱いが可能になり、ウェハ段階で各半導体チップの最終的な良否を判定することができる。したがって、これを半導体チップ毎に切り離したシートマウントチップをＫＧＤとして使用することができる。
また、この発明によれば、完全にチップサイズのシートマウントチップを製造することができる。

図１は、この発明の実施形態であるチップマウント用配線シートを示す図である。このチップマウント用配線シートは、複数の半導体チップをマウントして電気的に接続したのち、個々の半導体チップ毎に切り離してシートマウントチップを製造するためのシートであり、両面に破線パターンを形成可能なインターポーザ用の薄型樹脂で構成されている。

同図（Ｂ）は、シートマウントチップを切り離す前のチップマウント用配線シート２００を示している。同図（Ａ）はそのチップマウント配線シート２００のうち１つの半導体チップに対応する単位区画２０′を拡大図示したものである。１枚のシートマウント用配線チップ２００には、この単位区画２０′が複数形成されている（この実施形態では４２区画設けられているが、４００（＝２０×２０）区画程度にしてもよい）。この単位区画２０′のうち、中央部の配線シート部２０が切り離されてシートマウントチップ６０（図３参照）の配線シート部となる。配線シート部２０の中央部には、半導体チップ５０をマウントするためのチップマウントエリア１００が設けられており、このチップマウントエリア１００の内部にフリップチップ接続用の内部端子（パッド）２１が形成されている。

この図では、チップマウントエリア１００に半導体チップ５０がマウントされた状態を示しており、内部端子２１に半導体チップ５０の端子（バンプ）５１が接続されている。

また、配線シート部２０の内部には、実装時にリードフレームや他の半導体チップなどの他の部品に接続される外部端子２２が形成されている。この実施形態における外部端子２２は、半導体チップ５０がマウントされるチップマウントエリア１００と同じ面で且つチップマウントエリア１００の外側に形成されており、半導体チップ５０側の面で他の部品とワイヤボンディング接続される。この外部端子２２のピッチは、たとえば１５０μｍピッチである。

なお、半導体チップ５０の端子５１と内部端子１０１とをワイヤボンディングで接続する場合には、内部端子２１をチップマウントエリア１００の外側に設ける。また、他の部品との接続方式をバンプ接続にする場合、または、半導体チップ５０と反対側の面で他の部品とワイヤボンディング接続する場合には、外部端子２２は半導体チップ５０（チップマウントエリア１００）の面と反対側に形成する。

また、単位区画２０′の範囲内で配線シート部２０の外側には、テスト用端子２５が形成されている。テスト用端子は、テスト装置のテストピンが当接する端子であり、テストピンに合わせたピッチで形成されている。このピッチは、たとえば約０．５ｍｍピッチであり、前記外部端子２２のピッチよりも大きく形成されるのが一般的である。また、この実施形態では、テスト用端子２５がチップマウントエリア１００と同じ面に形成されているが、逆の面に形成するようにしてもよい。これは、テスト時のチップマウント用配線シート２００の支持形態に応じて決定すればよい。

これら、内部端子２１、外部端子２２およびテスト用端子２５は、シート表面または内部に形成された内部配線２３、２４で互いに接続されている。

上記構成のチップマウント用配線シート２００の各単位区画２０′（チップマウントエリア１００）に半導体チップ５０をマウントして配線を行い、シート状態のまでテスト装置にセットして各種のテストを行う。

このテストは、上記チップマウント用配線シート２００をテスト装置にセットして行う。テスト装置は、各テスト用端子２５に対してテストピンを接続し、各半導体チップに対して各種の信頼性試験および動作試験を行う。この信頼性試験は、例えば高温バイアス試験(Burn-in) などである。そして、半導体チップ５０（切断前のシートマウントチップ６０）の良品／不良品を判別する。

なお、チップマウント用配線シート２００は、フレキシブルなものである場合には、これをテスト装置にセットして各種試験を行うときには、シートを支持する支持材上にチップマウント用配線シート２００を載置してテスト装置にセットするようすればよい。

テストののち、同図（Ａ）に二点鎖線で示した配線シート部２０の輪郭線に沿って切断することにより、シートマウントチップ６０が完成する。このうち、不良品と判定されたチップを選別除外することにより、検査済チップＫＧＤとしてのシートマウントチップを得ることができる。

シートマウントチップ６０は、同図（Ａ）に示すように、前記単位区画２０′から、半導体チップ５０がマウントされたチップマウントエリア１００、内部端子２１および外部端子２２を含み、テスト用端子２５を含まない形状に切り出される。したがって、シートマウントチップとして切り出された配線シート部２０の端部領域Ｐには、外部端子２２とテスト用端子２５とを接続するための内部配線２４の端部が残された状態になっている。

図２は上記テスト工程を含むシートマウントチップの製造工程を示すフローチャートである。チップマウント用配線シート２００にマウントする半導体チップをウエハ状態でテストする（Ｓ１１）。その後、ウエハの裏面を研磨して所定厚みまで薄くし（Ｓ１２）、ウエハダイシングによって個別の半導体チップ５０に分離する（Ｓ１３）。これらの半導体チップのうち良品と見なされた半導体チップ５０をチップマウント用配線シート２００のチップマウントエリア１００にマウントして必要な配線を施し（Ｓ１４）、必要に応じて半導体チップ部分を樹脂封止する（Ｓ１５）。この樹脂封止は、これ以後の工程におけるハンドリング性を高めるためのものであって、機械的強度は必要ない。

その後、切断前のチップマウント用半導体シートのまま上述の信頼性試験および動作試験を行い、それぞれの半導体チップについて良否判定を行う（Ｓ１６）。こののち、各配線シート部２０の領域を切り離すことにより（Ｓ１７）、シートマウントチップ６０を製造する。

一方、Ｓ２１〜Ｓ２７は、上記シートマウントチップ６０を用いたＳＩＰの製造工程を示すフローチャートであり、この工程によれば、図３に示すようなＳＩＰが製造される。

図３に示すＳＩＰについて説明する。同図（Ａ）はＳＩＰの平面図、同図（Ｂ）はその主要部の断面図である。この図においてパッケージ基板１０の上面には半導体チップ３０がダイボンディングされており、その上に上述のシートマウントチップ６０が実装されている。

シートマウントチップ６０は、半導体チップ５０を搭載しており、図１に示した実施形態とは異なり、半導体チップ５０の端子５１と内部端子２１とがワイヤボンディングで接続され、外部端子２２が配線シート部２０の一辺のみに形成されているものである。このシートマウントチップ６０はその下面（チップマウント用配線シート２０の下面）を半導体チップ３０に接着することによって実装されている。またこれとは別に、半導体チップ４０を半導体チップ３０の上に実装されている。

パッケージ基板１０の上面には複数の端子１１，１１′が配列形成されている。またパッケージ基板１０の下面には複数の半田ボール１２が配列形成されている。このパッケージ基板１０の上面の端子１１，１１′と下面の半田ボール１２との間はパッケージ基板１０内部の配線層を介して電気的に導通している。

半導体チップ３０の上面の周囲に配列した端子とパッケージ基板１０の上面に配列した端子１１との間はワイヤＷ３１によりワイヤボンディングされている。

なお、この図では、シートマウントチップ６０の外部端子２２は、配線シート部２０の１辺に１列に配列されているが、外部端子の配列はＳＩＰの構成に応じて最適に設計するようにすればよい。

外部端子２２とパッケージ基板１０の端子１１′との間はワイヤＷ２１でワイヤボンディングされている。配線シート部２０の内部配線を用いて端子の位置を変換することにより、半導体チップの外部接続用端子（パッド）の位置、ピッチ、信号配列などを変更することなく、既に存在する半導体チップをそのまま用いて電気的接続を容易に行えるようになる。

なお、この例では、半導体チップ４０は半導体チップ３０とともにＳＩＰとして用いるように既に設計されているのでサブ基板を用いていない。この半導体チップ４０の上面の端子４１と半導体チップ３０の上面に形成した端子３１との間はワイヤＷ４３でワイヤボンディングしている。さらに、半導体チップ４０の所定の端子４１′とパッケージ基板上の端子１１′との間はワイヤＷ４１でワイヤボンディングしている。

ここで、同図（Ａ）は、パッケージ基板１０上部の樹脂封止を行う前の状態を示しており、半導体チップ実装ののち、同図（Ｂ）に示すように、パッケージ基板１０の上面には半導体チップ３０，４０、シートマウントチップ６０およびそれらの間を接続するワイヤの全体を封止樹脂１３で樹脂封止している。

ここで、半導体チップ３０は他の半導体チップであり、そのサイズは例えば８．５ｍｍ×８．５ｍｍである。半導体チップ４０はその他の半導体チップである。サブ基板２０上の半導体チップ５０は例えば３２Ｍ×３２ビットのＤＲＡＭであり、そのサイズは例えば３．０ｍｍ×５．７ｍｍである。ＳＩＰに実装される半導体チップのうち、ＤＲＡＭが最も汎用品を使用する機会が多く、廉価且つ不良率の高い部品である。したがって、ＳＩＰのうちＤＲＡＭをシートマウントチップ化することにより、大幅なローコスト化、不良率の低減を実現することが可能になる。

なお、シートマウントチップ６０において、配線シート部２０上の外部端子２２をパッケージ基板１０上の端子１１′に沿うように配列形成したことにより、ワイヤＷ２１のワイヤ長を短くすることが可能になっている。

図２のフローチャートにもどって、まずパッケージ基板１０にマウントする半導体チップのウエハ状態でのテストを行う（Ｓ２１）。その後、ウエハ研磨、ウエハダイシングを行い（Ｓ２２→Ｓ２３）、各半導体チップ３０をパッケージ基板１０に搭載する（Ｓ２４）。その後、上述のＫＧＤであるシートマウントチップ６０を搭載する（Ｓ２５）。続いてパッケージ基板１０の上部を樹脂封止し、個別のパッケージ基板に切り離す（Ｓ２６）。そして各半導体装置について、上述のシートマウントチップ（チップマウント用配線シート）に対して行ったものと同様の各種信頼性試験および動作試験を行う（Ｓ２７）。このようにして良品の半導体装置を得る。上記ステップＳ２６を行う代わりに、パッケージ基板の切り離し前に複数の半導体装置について試験を行い、その後に樹脂封止し、パッケージ基板として切り離してもよい（Ｓ２６′）。

図４は、チップマウント用配線シートの他の実施形態を示す図である。この実施形態では、このシートをテスト装置に接続するためのテスト用端子２５をシートの端部に形成しており、各単位区画２０′には、テスト用端子２５が形成されていない。チップマウント用配線シート２００には、複数の単位区画２０′が縦横にアレイ状に配列されており、同図上辺に形成されているテスト用端子２５に接続された縦方向の配線２４０が、縦方向の単位区画２０′列を貫いて形成されている。各単位区画２０′において、内部配線２３がこの縦方向の配線２４０に接続され、これにより、各単位区画２０′内の内部端子２１がテスト用端子２５に接続されることになる。

このような配線により、縦方向に配列された複数の単位区画２０′の半導体チップ５０には、共通の電源、バイアス電圧、テスト信号が供給される。このように、テスト用端子２５を複数の半導体チップに対して共通化することにより、テスト用端子数を少なくして、多数の単位区画２０′が形成されているチップマウント用配線シート２００であっても、テスト用端子２５を端部の１辺に集約することができる。
なお、この場合でも、テスト信号線に多重化したテスト信号を入力することにより、複数の半導体チップに対してそれぞれ独立したテストを行うことが可能である。

なお、上記実施形態では、シートマウントチップと他の部品との接続を、ワイヤボンディングやフリップチップ接続で行う旨説明したが、配線シート部をフレキシブルなシートで構成してその両端に端子を設け、この端子を接続すべき相手側の端子に圧着接続するようにしてもよい。

図１および図４の実施形態では、チップ単位にダイシングした半導体チップをチップマウント用配線シート２００上にマウントするようにしているが、ダイシングする前のウェハ状態で半導体チップ５０上にチップマウント用配線シート２００を貼り付け、ウェハ状態のままで動作試験、信頼性試験を行うようにすることもできる。

図５は、このウェハ状態の半導体チップ５０にチップマウント用配線シート２００を貼り付けてテストしたのちダイシングして、シートマウントチップを製作する実施形態を説明する図である。同図（Ａ）は、複数の半導体装置（半導体チップ）５０が形成されたウェハ７０の表面にチップマウント用配線シート２００を貼り付けた状態を示す図である。同図（Ｂ）は、各半導体チップ毎にダイシングした状態を示す側断面図である。

チップマウント用配線シート２００は、２層の配線層を有しており、表面には、ウェハ７０の表面に形成されている半導体チップ５０のパッドに当接する内部端子２１が形成されている。そして、前記２層の配線層を介してシート裏面の外部電極２２である実装用バンプに接続されている。

また、方形のチップマウント用配線シート２０の１辺（同図における上辺）には、テスト用端子２５が形成されている。各半導体チップ５０の端子５１は、前記２層の配線層を介してテスト用端子２５に接続されている。

上記構成のシートマウント用配線シート２００を、前工程が終了したウェハ７０に位置合わせして貼り付け、半導体チップ５０の端子５１と内部端子２１とを接合する。

この状態で、テスト装置にセットしてテスト用端子２５をテスト装置の電極に接続し、Ｂｕｒｎ−ｉｎを含む各種のテストを行う。

こののち、このウェハをダイサーにセットしてダイシングを行い、Ｇ／Ｗ工程で良品とされ、上記テスト装置によるテストでも良品と判定されたチップのみを選別してＫＧＤのシートマウントチップとする。

なお、このシートマウント用配線シートにおいても、テスト用端子２５を複数の半導体チップ５０で共有するようにすればよい。

この発明の実施形態であるチップマウント用配線シートの構造を示す図 同チップマウント用配線シートを用いたシートマウントチップおよびＳＩＰの製造工程を説明するフローチャート 前記製造工程で製造されるＳＩＰの例を示す図 この発明の他の実施形態であるチップマウント用配線シートの構造を示す図 この発明の他の実施形態であるチップマウント用配線シートおよびシートマウントチップの構造を示す図 従来の半導体装置の構成を示す断面図

符号の説明

９−リードフレーム
１０−パッケージ基板
１１−端子
１２−半田ボール
１３−封止樹脂
２０−配線シート部
２０′−単位区画
２１−内部端子、
２２−外部端子
２３，２４−内部配線
２５−テスト用端子
３０，４０，５０−半導体チップ
３１，４１，５１−端子
６０−シートマウントチップ
７０−（半導体チップ５０が形成された）ウェハ
１００−チップマウントエリア
２００−チップマウント用配線シート
Ｗ−ワイヤ

Claims (10)

1. 複数の半導体チップをマウントする配線シートであって、
   チップマウント部にマウントされた半導体チップに接続される内部端子と、
   実装時に他の部品に接続される外部端子と、
   試験時に試験装置の端子が接続されるテスト用端子と、
   前記内部端子と前記外部端子およびテスト用端子とを電気的に接続する内部配線と、
   を各半導体チップ毎に備えたことを特徴とするチップマウント用配線シート。
2. 前記テスト用端子は、前記外部端子よりもチップマウント部に対して外側に形成されている請求項１に記載のチップマウント用配線シート。
3. 前記テスト用端子は、シートの端部に形成されている請求項１に記載のチップマウント用配線シート。
4. 前記テスト用端子は、複数の半導体チップで共通である請求項３に記載のチップマウント用配線シート。
5. 半導体チップがマウントされた請求項１乃至請求項４のいずれかに記載のチップマウント用配線シートを、各半導体チップ毎に、チップマウント部、内部端子および外部端子を含み、テスト用端子の少なくとも一部を含まない形状に切り抜いて形成したことを特徴とするシートマウントチップ。
6. 請求項１乃至請求項４のいずれかに記載のチップマウント用配線シートに半導体チップをマウントする手順、
   テスト用端子に試験装置の端子を接続して各半導体チップの試験を行う手順、
   各半導体チップ毎に、チップマウント部、内部端子および外部端子を含み、テスト用端子を含まない形状に切り抜く手順、
   を有することを特徴とするシートマウントチップの製造方法。
7. 複数の半導体チップが形成されたウェハに貼り付けられる配線シートであって、
   各半導体チップのパッドに対向して電気的に接続される内部端子と、
   貼付面の裏面に形成され、実装時に他の部品に接続される外部端子と、
   前記ウェハの貼り付け範囲外または貼付面の裏面に形成され、試験時に試験装置の端子が接続されるテスト用端子と、
   前記内部端子と前記外部端子およびテスト用端子とを電気的に接続する内部配線と、
   を備えたことを特徴とするチップマウント用配線シート。
8. 前記テスト用端子は、シートの端部に形成され、複数の半導体チップで共通である請求項７に記載のチップマウント用配線シート。
9. 請求項７または請求項８に記載のチップマウント用配線シートに貼り付けた半導体チップが形成されたウェハを、各半導体チップ毎にカットして形成したことを特徴とするシートマウントチップ。
10. 請求項７または請求項８に記載のチップマウント用配線シートに半導体チップが形成されたウェハを貼り付ける手順、
    テスト用端子に試験装置の端子を接続して各半導体チップの試験を行う手順、
    前記ウェハおよびチップマウント用配線シートを各半導体チップ毎にカットする手順、
    を有することを特徴とするシートマウントチップの製造方法。

Images