JP2007103642A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007103642A
JP2007103642A JP2005291097A JP2005291097A JP2007103642A JP 2007103642 A JP2007103642 A JP 2007103642A JP 2005291097 A JP2005291097 A JP 2005291097A JP 2005291097 A JP2005291097 A JP 2005291097A JP 2007103642 A JP2007103642 A JP 2007103642A
Authority
JP
Japan
Prior art keywords
insulating film
sidewall insulating
type
semiconductor substrate
misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005291097A
Other languages
English (en)
Other versions
JP4850470B2 (ja
Inventor
Sunao Yamaguchi
直 山口
Keiichirou Kashiwabara
慶一朗 柏原
Tomohito Okudaira
智仁 奥平
Toshiaki Tsutsumi
聡明 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005291097A priority Critical patent/JP4850470B2/ja
Priority to US11/537,208 priority patent/US7696050B2/en
Priority to CN2006101729368A priority patent/CN1976007B/zh
Publication of JP2007103642A publication Critical patent/JP2007103642A/ja
Priority to US12/727,334 priority patent/US7872314B2/en
Application granted granted Critical
Publication of JP4850470B2 publication Critical patent/JP4850470B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】シリサイドプロセス前にイオン注入を行う半導体装置およびその製造方法であって、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れるものを実現する。
【解決手段】マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域に、イオン（F,Si,C,Ge,Ne,Ar,Krのうち少なくとも一種類を含む）を注入する。その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化（Ni,Ti,Co,Pd,Pt,Erのうち少なくとも一種類を含む）を行う。これにより、Ｐチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流を劣化させること無く、Ｎチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流（基板リーク電流）の抑制が図れる。
【選択図】図７

Description

この発明は、シリサイドプロセス前にイオン注入を行う半導体装置およびその製造方法に関する。
半導体基板上に形成されるＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のゲート、ソース、ドレインの各電極や、その他の配線のコンタクト領域等には、抵抗低減のためにシリサイド化処理が一般的に行われる。シリサイド化に用いられる金属としては、ＣｏやＮｉ等が採用される。
例えば下記非特許文献１においては、シリサイド化しようとする領域に予めフッ素をイオン注入すれば、リーク電流を抑制可能なことが報告されている。
M.Tsuichiaki et al.,「Suppression of Thermally Induced Leakage of NiSi-Silicided Shallow Junctions by Pre-Silicide Fluorine Implantation」Japanese Journal of Applied Physics Vol.44,No.4A,2005,pp.1673-1681
上記非特許文献１においては、シリサイド化しようとする領域へのフッ素注入は、ＣＭＯＳ（Complementary MOS）構造を形成する場合にも有効であり、リーク電流を抑制可能と報告されている。しかしながら、本願発明者らが実験を行ったところ、Ｎチャネル型ＭＩＳＦＥＴにおいてはリーク電流抑制の効果が見られたものの、Ｐチャネル型ＭＩＳＦＥＴにおいては、リーク電流が却って上昇することが確認された。
この発明は上記の事情に鑑みてなされたもので、シリサイドプロセス前にイオン注入を行う半導体装置およびその製造方法であって、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れるものを実現する。
請求項１に記載の発明は、（ａ）半導体基板上に、ゲート絶縁膜およびゲート電極の積層構造、並びに、Ｎ型ソース領域、Ｎ型ドレイン領域を含むＮチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と、ゲート絶縁膜およびゲート電極の積層構造、並びに、Ｐ型ソース領域、Ｐ型ドレイン領域を含むＰチャネル型ＭＩＳＦＥＴとを形成する工程と、（ｂ）前記Ｎチャネル型ＭＩＳＦＥＴは覆わずに、前記Ｐチャネル型ＭＩＳＦＥＴを選択的に覆うマスク層を形成する工程と、（ｃ）前記マスク層により前記Ｐチャネル型ＭＩＳＦＥＴを覆いつつ、前記Ｎチャネル型ＭＩＳＦＥＴの少なくとも前記Ｎ型ソース領域および前記Ｎ型ドレイン領域にイオンを注入する工程と、（ｄ）前記Ｎチャネル型ＭＩＳＦＥＴの前記ゲート電極、前記フッ素イオンまたはシリコンイオンが注入された前記Ｎ型ソース領域および前記Ｎ型ドレイン領域、並びに、前記Ｐチャネル型ＭＩＳＦＥＴの前記ゲート電極、Ｐ型ソース領域およびＰ型ドレイン領域に、シリサイド化を行う工程とを備える半導体装置の製造方法るである。
請求項６に記載の発明は、半導体基板と、前記半導体基板上に形成されたＮチャネル型ＭＩＳＦＥＴとを備え、前記Ｎチャネル型ＭＩＳＦＥＴは、前記半導体基板上に形成されたゲート絶縁膜およびゲート電極の積層構造と、前記半導体基板の表面に形成されたＮ型ソース領域と、前記半導体基板の表面に形成されたＮ型ドレイン領域と、前記積層構造の側面、および、前記Ｎ型ソース領域または前記Ｎ型ドレイン領域の表面の一部に面して形成された第１サイドウォール絶縁膜と、前記第１サイドウォール絶縁膜を介しつつ、前記積層構造の側面、および、前記Ｎ型ソース領域または前記Ｎ型ドレイン領域の表面の一部に対向して形成された第２サイドウォール絶縁膜とを含み、少なくとも前記Ｎ型ソース領域および前記Ｎ型ドレイン領域にはイオンが注入されており、前記半導体基板の前記表面からの前記第１サイドウォール絶縁膜の高さは、前記半導体基板の前記表面からの前記第２サイドウォール絶縁膜の高さよりも小さく、前記積層構造の側面からの前記第１サイドウォール絶縁膜の最大距離は、前記積層構造の側面からの前記第２サイドウォール絶縁膜の最大距離よりも小さく、前記第２サイドウォール絶縁膜の前記最大距離と前記第１サイドウォール絶縁膜の前記最大距離との差は、前記第１サイドウォール絶縁膜の前記高さと前記第２サイドウォール絶縁膜の前記高さとの差よりも小さい半導体装置である。
請求項１に記載の発明によれば、マスク層によりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域にイオンを注入する。その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化を行う。すなわち、Ｐチャネル型ＭＩＳＦＥＴのＰ型ソース領域およびＰ型ドレイン領域にはイオンを注入することなく、かつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域にはイオンを注入した後に、シリサイド化を行うことができる。これにより、Ｐチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流を劣化させること無く、Ｎチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流（基板リーク電流）の抑制が図れる。よって、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れる半導体装置の製造方法が実現できる。
請求項６に記載の発明によれば、少なくともＮ型ソース領域およびＮ型ドレイン領域にはイオンが注入されている。よって、Ｎ型ソース領域およびＮ型ドレイン領域にシリサイド化を行うと、Ｎチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流（基板リーク電流）の抑制が図れる。また、第２サイドウォール絶縁膜の最大距離と第１サイドウォール絶縁膜の最大距離との差は、第１サイドウォール絶縁膜の高さと第２サイドウォール絶縁膜の高さとの差よりも小さい。よって、シリサイド化を行う際に、Ｎ型ソース領域およびＮ型ドレイン領域におけるシリサイド化領域が、チャネル近くにまで入り込みにくく、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れる半導体装置が実現できる。また、第１サイドウォール絶縁膜の高さは、第２サイドウォール絶縁膜の高さよりも小さい。よって、ゲート電極にシリサイド化を行うと、第２サイドウォール絶縁膜の高さよりも低い部分にまで入り込んでゲート電極がシリサイド化され、ゲート電極の抵抗値をより低減できる。
図１５は、フッ素注入を予め行った上でソース領域およびドレイン領域をＮｉシリサイド化した多数のＰチャネル型ＭＩＳＦＥＴにつき、ドレイン−ボディ間オフリーク電流（基板リーク電流）Ｉoffbの計測を行った結果を示すグラフである。
図１５において、縦軸は、全Ｐチャネル型ＭＩＳＦＥＴの正規分布計測結果における分位点（値“０”が最頻値）を示し、横軸は基板リーク電流値（任意単位）を示している。また、グラフ中の三本の計測結果のうち真中のものは５［ｋｅＶ］および１×１０15［ｃｍ-2］の条件下でフッ素注入を行った上でソース領域およびドレイン領域をＮｉシリサイド化した結果を、グラフ中の最右側のものは５［ｋｅＶ］および６×１０14［ｃｍ-2］の条件下でフッ素注入を行った上でソース領域およびドレイン領域をＮｉシリサイド化した結果を、グラフ中の最左側のものはフッ素注入を行わずにソース領域およびドレイン領域をＮｉシリサイド化した場合の参照値を、それぞれ示している。
図１５から分かるように、ドレイン−ボディ間オフリーク電流（基板リーク電流）Ｉoffbの値は、フッ素注入を行わずにソース領域およびドレイン領域をＮｉシリサイド化した場合（グラフ中の最左側の計測結果）の方が低い。すなわち、Ｐチャネル型ＭＩＳＦＥＴの場合は、シリサイド化しようとする領域への予めのフッ素注入は、リーク電流抑制には逆効果であると言える。
また、Ｎチャネル型ＭＩＳＦＥＴにおいて、シリサイド化しようとする領域への予めのフッ素注入を行う場合であっても、ＭＩＳＦＥＴの構造によっては、ドレイン−ボディ間オフリーク電流Ｉoffbが上昇してしまう場合がある。図１６〜図１８は、ドレイン−ボディ間オフリーク電流（基板リーク電流）Ｉoffbが劣化する場合のＭＩＳＦＥＴ製造工程を示す図である。
図１６に示すように、半導体基板ＳＢ上に形成されたサイドウォール絶縁膜ＳＷ１，ＳＷ２のうち、サイドウォール絶縁膜ＳＷ１はＴＥＯＳ（テトラエトキシシラン）酸化膜で、サイドウォール絶縁膜ＳＷ２はシリコン窒化膜で、それぞれ形成されることが多い。この構造の場合、シリサイド化直前に、シリサイド化領域表面付近をフッ酸等で洗浄（軽いウェットエッチング）すると、ＴＥＯＳ酸化膜がエッチングされてしまい、サイドウォール絶縁膜ＳＷ１の露出部ＡＲ１，ＡＲ２に後退が見られやすい。
この後、図１７に示すように、全面にＮｉ等の金属膜ＭＴを形成し、シリサイド化を行って、第１アニール処理、未反応部分の金属膜ＭＴの除去、および、第２アニール処理を行えば、図１８に示すようにシリサイド化領域ＳＣｓ，ＳＣｄが形成される。このとき、図１７に示すように、後退した露出部ＡＲ２に金属膜ＭＴが回り込んで形成されるため、シリサイド領域ＳＣｓ，ＳＣｄはよりチャネルの近くにまで形成されることとなる。
これにより、ドレイン−ボディ間オフリーク電流Ｉoffbは、露出部ＡＲ２の後退量が増えるほど大きな値になってしまう。よって、図１８のような構造であれば、Ｎチャネル型ＭＩＳＦＥＴにおいて、シリサイド化しようとする領域へ予めフッ素注入を行ったとしても、リーク電流抑制の効果が薄れてしまうこととなる。
本発明に係る実施の形態は、マスク層によりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域にイオンを注入し、その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化を行う、半導体装置およびその製造方法である。
図１および図２は、本発明を適用可能な半導体装置の断面図および上面図である。なお図１は、図２中の切断線I−Iにおける断面図である。図２では、ゲート電極ＧＥ、ソース領域ＳＥおよびドレイン領域ＤＥを有する各ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が、シリコン酸化膜等の素子分離膜ＩＳにより分離された半導体装置が示されている。
図１に示されているように、この半導体装置は、シリコン基板等の半導体基板ＳＢと、ゲート絶縁膜（例えばシリコン酸化膜）ＧＩおよびゲート電極（例えばポリシリコン膜）ＧＥの積層構造、ソース領域ＳＥ、ドレイン領域ＤＥを含む、半導体基板ＳＢ上に形成されたＭＩＳＦＥＴとを備える。なお、ソース領域ＳＥおよびドレイン領域ＤＥの外側には素子分離膜ＩＳが形成されている。
ゲート電極ＧＥ、ソース領域ＳＥおよびドレイン領域ＤＥの各表面には、Ｎｉ（ニッケル）やＣｏ（コバルト）等を含むシリサイド化領域ＳＣｇ，ＳＣｓ，ＳＣｄが、それぞれ形成されている。なお、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側面、並びに、ソース領域ＳＥおよびドレイン領域ＤＥの表面の一部に面して、それぞれＴＥＯＳ酸化膜等の第１サイドウォール絶縁膜ＳＷ１が形成されている。また、第１サイドウォール絶縁膜ＳＷ１を介しつつ、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側面、並びに、ソース領域ＳＥおよびドレイン領域ＤＥの表面の一部に対向して、それぞれシリコン窒化膜等の第２サイドウォール絶縁膜ＳＷ２が形成されている。
なお、図２に示した半導体装置はＣＭＯＳ構造を有しており、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの両者を備える。そして、図１に示すＭＩＳＦＥＴの構造は、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴに共通しており、両チャネル型ＭＩＳＦＥＴは、半導体基板ＳＢに形成されたウェル（図示せず）、ソース領域ＳＥ、ドレイン領域ＤＥの各領域における導電型が異なる以外は、同一構造を有する。また、図１においては、ドレイン−ボディ間オフリーク電流（基板リーク電流）を符号Ｉoffbとして示している。
図３〜図９は、本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。以下、各図を用いて本発明の実施の形態に係る半導体装置の製造方法を説明する。
まず、図３に示すように、半導体基板ＳＢ上に、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造、第１サイドウォール絶縁膜ＳＷ１、第２サイドウォール絶縁膜ＳＷ２、ソース領域のＬＤＤ（Lightly Doped Drain）領域ＳＥ１、並びに、ドレイン領域のＬＤＤ領域ＤＥ１を含むＭＩＳＦＥＴを、Ｐチャネル型およびＮチャネル型のそれぞれにつき、フォトリソグラフィ技術およびエッチング技術、イオン注入技術等を用いて形成する。
次に、図４に示すように、イオン注入ＩＰ１を行って、ソース領域ＳＥ２およびドレイン領域ＤＥ２の形成を行う。なお、Ｎ型ソース領域およびＮ型ドレイン領域の形成に当たっては、例えばＡｓ（砒素）イオンを５〜５０［ｋｅＶ］および１×１０15〜１×１０16［ｃｍ-2］の条件下で半導体基板ＳＢに注入することにより形成すればよい。また、Ｐ型ソース領域およびＰ型ドレイン領域の形成に当たっては、例えばＢ（ボロン）イオンを１〜５［ｋｅＶ］および１×１０15〜１×１０16［ｃｍ-2］の条件下で半導体基板ＳＢに注入することにより形成すればよい。もちろん、本発明に係る半導体装置はＣＭＯＳ構造を有するので、フォトレジストをマスクとして用いることにより、Ｎチャネル型ＭＩＳＦＥＴのソース・ドレイン形成用のイオン注入と、Ｐチャネル型のソース・ドレイン形成用のイオン注入とを、選択的に打ち分ければよい。
次に、図５に示すように、半導体基板ＳＢのうちシリサイド化を防止すべき部分を覆うためのシリサイド化防止膜ＢＬを、Ｐチャネル型ＭＩＳＦＥＴ、Ｎチャネル型ＭＩＳＦＥＴおよび半導体基板ＳＢの表面を覆うように形成する。このシリサイド化防止膜ＢＬとしては、ＣＶＤ（Chemical Vapor Deposition）法により成膜温度４００度で形成したＵＳＧ（Undoped Silicate Glass）膜を採用すればよい。
そして、フォトリソグラフィ技術およびエッチング技術を用いて、シリサイド化防止膜ＢＬに対して選択的に異方性エッチング（ドライエッチング）を行い、シリサイド化を防止すべき部分（例えば配線のコンタクト領域等のうちシリサイド化したくない部分（図示せず）など）、および、Ｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側方、および、Ｎチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側方に、シリサイド化防止膜ＢＬ１を残置する（図６）。
次に、図７に示すように、Ｎチャネル型ＭＩＳＦＥＴは覆わずに、Ｐチャネル型ＭＩＳＦＥＴを選択的に覆うマスク層ＲＭを形成する。マスク層ＲＭにはフォトレジストを採用し、このフォトレジストをパターニングすればよい。そして、マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴの少なくともＮ型ソース領域およびＮ型ドレイン領域に、フッ素イオン（“Ｆ+”と表示）および／またはシリコンイオン（“Ｓｉ+”と表示）の注入ＩＰ２を行う。なお、このイオン注入ＩＰ２は、フッ素イオン及びシリコンイオンいずれの場合も、５［ｋｅＶ］および６×１０14〜１×１０15［ｃｍ-2］程度の条件下で行えばよい。
また、このイオン注入ＩＰ２は、フッ素イオン及びシリコンイオンに限らず、フッ素、シリコン、Ｃ（炭素）、Ｇｅ（ゲルマニウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）のうち少なくとも一種類を含むイオンを注入することにより行なってもよい。
次に、半導体基板ＳＢ表面やゲート電極ＧＥ表面に生じたシリコン酸化膜を除去するための、シリサイド化を行う部分の洗浄を行う。この洗浄工程においては、ＲＣＡ洗浄に加えてフッ酸を用いた洗浄を行えばよい。また、その他にも、前洗浄（ケミカルドライクリーニング）装置とスパッタ装置とが一体化された装置の前洗浄であってもよい。
なおこのとき、残置したシリサイド化防止膜ＢＬ１とシリサイド化を行う部分とに対して、洗浄を行う。この洗浄により、Ｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側方、および、Ｎチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側方に残置したシリサイド化防止膜ＢＬ１は除去される。一方、それ以外の部分のシリサイド化防止膜ＢＬ１（図示せず）は、この洗浄では完全には除去されず、残置したままとなる。
次に、Ｎチャネル型ＭＩＳＦＥＴ、Ｐチャネル型ＭＩＳＦＥＴ、半導体基板ＳＢの表面、および、残置したシリサイド化防止膜ＢＬ１上に、Ｎｉ等の金属膜ＭＴをスパッタ法等により図８に示すように形成する。そして、一回目のＲＴＡ（Rapid Thermal Annealing）を行い、その後、未反応の金属膜を除去して、二回目のＲＴＡを行う。これにより、Ｎチャネル型ＭＩＳＦＥＴのゲート電極、イオン注入されたＮ型ソース領域およびＮ型ドレイン領域、並びに、Ｐチャネル型ＭＩＳＦＥＴのゲート電極、Ｐ型ソース領域およびＰ型ドレイン領域に、それぞれシリサイド化が行われ、図９に示すように、ゲート電極ＧＥ、ソース領域ＳＥおよびドレイン領域ＤＥの各表面に、シリサイド化領域ＳＣｇ，ＳＣｓ，ＳＣｄが、それぞれ形成される。
なお、金属膜ＭＴにはＮｉ以外にも、Ｎｉ、Ｔｉ（チタン）、Ｃｏ（コバルト）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｅｒ（エルビウム）のうち少なくとも一種類を含む金属膜を採用してもよい。
上記非特許文献１においては、シリサイド化しようとする領域に予めフッ素をイオン注入すればリーク電流を抑制可能と報告されていたが、本願発明者らは、フッ素イオンだけではなく、フッ素、シリコン、炭素、ゲルマニウム、ネオン、アルゴン、クリプトンのうち少なくとも一種類を含むイオンをＮチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域に注入する場合であっても、同様にリーク電流を抑制可能なことを発見した。
図１０は、フッ素注入またはシリコン注入を予め行った上でＮ型ソース領域およびＮ型ドレイン領域をＮｉシリサイド化した多数のＮチャネル型ＭＩＳＦＥＴにつき、ドレイン−ボディ間オフリーク電流（基板リーク電流）Ｉoffbの計測を行った結果の例を示すグラフである。
図１０において、縦軸は、全Ｎチャネル型ＭＩＳＦＥＴの正規分布計測結果における分位点（値“０”が最頻値）を示し、横軸は基板リーク電流値（任意単位）を示している。また、“Ｆ，Ｓｉ注入”と示した計測結果は、５［ｋｅＶ］および１×１０15［ｃｍ-2］の条件下でフッ素注入を行った上でＮ型ソース領域およびＮ型ドレイン領域をＮｉシリサイド化した結果、５［ｋｅＶ］および６×１０14［ｃｍ-2］の条件下でフッ素注入を行った上でＮ型ソース領域およびＮ型ドレイン領域をＮｉシリサイド化した結果、５［ｋｅＶ］および１×１０15［ｃｍ-2］の条件下でシリコン注入を行った上でＮ型ソース領域およびＮ型ドレイン領域をＮｉシリサイド化した結果、および、５［ｋｅＶ］および６×１０14［ｃｍ-2］の条件下でシリコン注入を行った上でＮ型ソース領域およびＮ型ドレイン領域をＮｉシリサイド化した結果をそれぞれ示し、“Reference”と示した計測結果はフッ素注入を行わずにＮ型ソース領域およびＮ型ドレイン領域をＮｉシリサイド化した場合の参照値を示している。
図１０から分かるように、ドレイン−ボディ間オフリーク電流（基板リーク電流）Ｉoffbの値は、フッ素注入を行わずにソース領域およびドレイン領域をＮｉシリサイド化した場合（“Reference”）よりも、フッ素またはシリコンの注入を行った上でＮ型ソース領域およびＮ型ドレイン領域をＮｉシリサイド化した場合の方が低い。
一方、本願では、シリサイド化しようとする領域への予めのフッ素注入がリーク電流抑制に逆効果となるＰチャネル型ＭＩＳＦＥＴには、マスクＲＭを形成する。これにより、シリサイド化しようとする領域への予めのフッ素やシリコン等のイオン注入は行わない。
すなわち、本発明によれば、マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域にイオンを注入する。その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化を行う。言い換えれば、本願ではＰチャネル型ＭＩＳＦＥＴのＰ型ソース領域およびＰ型ドレイン領域にはイオンを注入することなく、かつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域にはイオンを注入した後に、シリサイド化を行うことができる。これにより、Ｐチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流Ｉoffbを劣化させること無く、Ｎチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流（基板リーク電流）Ｉoffbの抑制が図れる。よって、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れる半導体装置の製造方法が実現できる。
また、本発明によれば、Ｐチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側方、および、Ｎチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側方にシリサイド化防止膜ＢＬ１を残置し、残置したシリサイド化防止膜ＢＬ１とシリサイド化を行う部分とに対して、洗浄を行う。シリサイド化防止膜ＢＬ１がゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側方に残置しているので、シリサイド化を行う部分の洗浄時に、Ｎチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造およびＰチャネル型ＭＩＳＦＥＴのゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造に付随するサイドウォール絶縁膜ＳＷ１，ＳＷ２部分のエッチングがされにくい。よって、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ソース領域および各ドレイン領域におけるシリサイド化領域が、チャネル近くにまで入り込みにくく、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れる半導体装置の製造方法が実現できる。
図１１は、洗浄後の本発明に係る半導体装置の構造を示す断面図である。図１１においては、右側にＮチャネル型ＭＩＳＦＥＴが、左側にＰチャネル型ＭＩＳＦＥＴが、それぞれ示されている。図１１の構造のうちＮチャネル型ＭＩＳＦＥＴにおいては、半導体基板ＳＢの表面からの第１サイドウォール絶縁膜ＳＷ１の高さは、半導体基板ＳＢの表面からの第２サイドウォール絶縁膜ＳＷ２の高さよりも小さい。また、Ｎチャネル型ＭＩＳＦＥＴにおいては、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側面からの第１サイドウォール絶縁膜ＳＷ１の最大距離は、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側面からの第２サイドウォール絶縁膜ＳＷ２の最大距離よりも小さい。そして、第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｎは、第１サイドウォール絶縁膜ＳＷ１の高さと第２サイドウォール絶縁膜ＳＷ２の高さとの差Ａｎよりも小さい。
なお、図１２は、イオン注入がない場合の、洗浄後のＮチャネル型ＭＩＳＦＥＴの構造を示す断面図である。図１２においては、第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｎ１は、第１サイドウォール絶縁膜ＳＷ１の高さと第２サイドウォール絶縁膜ＳＷ２の高さとの差Ａｎ１と同程度である。
本願発明者らは、図１１のＢｎと図１２のＢｎ１との大きさの違いについて下記のように考える。
すなわち、フッ素やシリコン等のイオン注入が行われる図１１の場合、第１サイドウォール絶縁膜ＳＷ１のゲート電極ＧＥの側面に接触する部分の頂部には、イオンが比較的多く注入される。一方、第１サイドウォール絶縁膜ＳＷ１のソース領域ＳＥおよびドレイン領域ＤＥに接触する部分の端部上には、第２サイドウォール絶縁膜ＳＷ２が存在し、さらに、その側方にはシリサイド化防止膜ＢＬ１が残置する。
このため、本発明においては、第１サイドウォール絶縁膜ＳＷ１のソース領域ＳＥおよびドレイン領域ＤＥに接触する部分の端部付近よりも、ゲート電極ＧＥの側面に接触する部分の頂部付近に、より多くのイオンが注入されることとなる。
図１３のグラフに示すように、第１サイドウォール絶縁膜ＳＷ１を構成するＴＥＯＳ酸化膜も、第２サイドウォール絶縁膜ＳＷ２を構成するシリコン窒化膜も、イオンが注入されると、そのドーズ量が多くなるにつれてシリサイド化工程直前の洗浄時にエッチングされる量が多くなることが分かっている。
よって、本発明に係る半導体装置の製造方法を用いて、Ｎチャネル型ＭＩＳＦＥＴにイオン注入の工程を行い、洗浄工程、シリサイド化工程を行うと、シリサイド化工程直前の洗浄時に、第１サイドウォール絶縁膜ＳＷ１のゲート電極ＧＥの側面に接触する部分の頂部付近が比較的多くエッチングされ、一方、第１サイドウォール絶縁膜ＳＷ１のソース領域ＳＥおよびドレイン領域ＤＥに接触する部分の端部付近は比較的少なくエッチングされるのである。これが、第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｎは、第１サイドウォール絶縁膜ＳＷ１の高さと第２サイドウォール絶縁膜ＳＷ２の高さとの差Ａｎよりも小さい理由と考えられる。
一方、イオン注入工程を行わない場合には、シリサイド化工程直前の洗浄時の、第１サイドウォール絶縁膜ＳＷ１のゲート電極ＧＥの側面に接触する部分の頂部付近のエッチング量と、第１サイドウォール絶縁膜ＳＷ１のソース領域ＳＥおよびドレイン領域ＤＥに接触する部分の端部付近のエッチング量との間に差は生じない。これが、第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｎ１は、第１サイドウォール絶縁膜ＳＷ１の高さと第２サイドウォール絶縁膜ＳＷ２の高さとの差Ａｎ１と同程度である理由と考えられる。
図１４は、フッ素注入を予め行った上でゲート電極ＧＥのシリサイド化を行った多数のＮチャネル型ＭＩＳＦＥＴにつき、ゲート電極ＧＥのシート抵抗の計測を行った結果を示すグラフである。図１４において、縦軸は、全Ｎチャネル型ＭＩＳＦＥＴの正規分布計測結果における分位点（値“０”が最頻値）を示し、横軸はシート抵抗値（任意単位）を示している。また、“Ｆ注入”と示したグラフは５［ｋｅＶ］および１×１０15［ｃｍ-2］の条件下でフッ素注入を行った上でゲート電極ＧＥをＮｉシリサイド化した結果、および、５［ｋｅＶ］および６×１０14［ｃｍ-2］の条件下でフッ素注入を行った上でゲート電極ＧＥをＮｉシリサイド化した結果を示し、“Reference”と示したグラフはフッ素注入を行わずにゲート電極ＧＥをＮｉシリサイド化した場合の参照値を示している。フッ素注入を予め行った上でゲート電極ＧＥのシリサイド化を行ったＮチャネル型ＭＩＳＦＥＴの方が、シート抵抗値が低くなっていることが分かる。
なお、Ｐチャネル型ＭＩＳＦＥＴにおいてはイオン注入が行われないことから、シリサイド化工程直前の洗浄時には、Ｐチャネル型ＭＩＳＦＥＴの第１サイドウォール絶縁膜ＳＷ１の頂部付近のエッチング量は、Ｎチャネル型ＭＩＳＦＥＴの第１サイドウォール絶縁膜ＳＷ１の頂部付近のエッチング量よりも大幅に少なくなる。図１１の左側においては、Ｐチャネル型ＭＩＳＦＥＴの第１サイドウォール絶縁膜ＳＷ１の高さの方が、第２サイドウォール絶縁膜ＳＷ２の高さよりも大きく、その差をＡｐとして示している。
そして、Ｐチャネル型ＭＩＳＦＥＴにおいてもＮチャネル型ＭＩＳＦＥＴの場合と同様、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側面からの第１サイドウォール絶縁膜ＳＷ１の最大距離は、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの積層構造の側面からの第２サイドウォール絶縁膜ＳＷ２の最大距離よりも小さいが、Ｐチャネル型ＭＩＳＦＥＴにおける第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｐは、Ｎチャネル型ＭＩＳＦＥＴの第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｎに、略等しい。
このように、本発明の半導体装置の構造によれば、Ｎチャネル型ＭＩＳＦＥＴにおいて、第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｎは、第１サイドウォール絶縁膜ＳＷ１の高さと第２サイドウォール絶縁膜ＳＷ２の高さとの差Ａｎよりも小さい。よって、シリサイド化を行う際に、Ｎ型ソース領域およびＮ型ドレイン領域におけるシリサイド化領域が、チャネル近くにまで入り込みにくく、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れる半導体装置が実現できる。また、第１サイドウォール絶縁膜ＳＷ１の高さは、第２サイドウォール絶縁膜ＳＷ２の高さよりも小さい。よって、ゲート電極ＧＥにシリサイド化を行うと、第２サイドウォール絶縁膜ＳＷ２の高さよりも低い部分にまで入り込んでゲート電極ＧＥがシリサイド化され、ゲート電極ＧＥの抵抗値をより低減できる。
また、本発明によれば、Ｐチャネル型ＭＩＳＦＥＴにおける第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｐは、Ｎチャネル型ＭＩＳＦＥＴの第２サイドウォール絶縁膜ＳＷ２のゲート側面からの最大距離と第１サイドウォール絶縁膜ＳＷ１のゲート側面からの最大距離との差Ｂｎに、略等しい。よって、シリサイド化を行う際に、Ｐ型ソース領域およびＰ型ドレイン領域におけるシリサイド化領域も、チャネル近くにまで入り込みにくく、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れる半導体装置が実現できる。
本発明を適用可能な半導体装置の断面図である。 本発明を適用可能な半導体装置の上面図である。 本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。 本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。 本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。 本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。 本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。 本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。 本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。 フッ素注入またはシリコン注入を予め行った上でソース領域およびドレイン領域をＮｉシリサイド化した多数のＮチャネル型ＭＩＳＦＥＴにつき、基板リーク電流の計測を行った結果を示すグラフである。 洗浄後の本発明に係る半導体装置の構造を示す断面図である。 イオン注入がない場合の洗浄後の半導体装置の構造を示す断面図である。 フッ素イオンまたはシリコンイオンの注入量と、洗浄時のＴＥＯＳ酸化膜およびシリコン窒化膜のエッチング量との関係を示すグラフである。 フッ素注入を予め行った上でシリサイド化した多数のＮチャネル型ＭＩＳＦＥＴにつき、ゲート電極のシート抵抗の計測を行った結果を示すグラフである。 フッ素注入を予め行った上でソース領域およびドレイン領域をＮｉシリサイド化した多数のＰチャネル型ＭＩＳＦＥＴにつき、基板リーク電流の計測を行った結果を示すグラフである。 ドレイン−ボディ間オフリーク電流Ｉoffbが劣化する場合のＭＩＳＦＥＴ製造工程を示す図である。 ドレイン−ボディ間オフリーク電流Ｉoffbが劣化する場合のＭＩＳＦＥＴ製造工程を示す図である。 ドレイン−ボディ間オフリーク電流Ｉoffbが劣化する場合のＭＩＳＦＥＴ製造工程を示す図である。
符号の説明
ＳＢ 半導体基板、ＳＥ ソース領域、ＤＥ ドレイン領域、ＧＥ ゲート電極、ＧＩ ゲート絶縁膜、ＳＷ１ 第１サイドウォール絶縁膜、ＳＷ２ 第２サイドウォール絶縁膜、ＢＬ１ シリサイド化防止膜、ＳＣｓ，ＳＣｄ，ＳＣｇ シリサイド化領域。

Claims (10)

  1. （ａ）半導体基板上に、ゲート絶縁膜およびゲート電極の積層構造、並びに、Ｎ型ソース領域、Ｎ型ドレイン領域を含むＮチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と、ゲート絶縁膜およびゲート電極の積層構造、並びに、Ｐ型ソース領域、Ｐ型ドレイン領域を含むＰチャネル型ＭＩＳＦＥＴとを形成する工程と、
    （ｂ）前記Ｎチャネル型ＭＩＳＦＥＴは覆わずに、前記Ｐチャネル型ＭＩＳＦＥＴを選択的に覆うマスク層を形成する工程と、
    （ｃ）前記マスク層により前記Ｐチャネル型ＭＩＳＦＥＴを覆いつつ、前記Ｎチャネル型ＭＩＳＦＥＴの少なくとも前記Ｎ型ソース領域および前記Ｎ型ドレイン領域にイオンを注入する工程と、
    （ｄ）前記Ｎチャネル型ＭＩＳＦＥＴの前記ゲート電極、前記イオンが注入された前記Ｎ型ソース領域および前記Ｎ型ドレイン領域、並びに、前記Ｐチャネル型ＭＩＳＦＥＴの前記ゲート電極、Ｐ型ソース領域およびＰ型ドレイン領域に、シリサイド化を行う工程と
    を備える半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    （ｅ）前記工程（ｄ）に先立って、前記半導体基板のうち前記シリサイド化を防止すべき部分を覆うためのシリサイド化防止膜を、前記Ｐチャネル型ＭＩＳＦＥＴ、前記Ｎチャネル型ＭＩＳＦＥＴおよび前記半導体基板の表面を覆うように形成する工程と、
    （ｆ）前記シリサイド化防止膜に対して選択的に異方性エッチングを行って、シリサイド化を防止すべき部分、前記Ｐチャネル型ＭＩＳＦＥＴの前記積層構造の側方、および、前記Ｎチャネル型ＭＩＳＦＥＴの前記積層構造の側方に、前記シリサイド化防止膜を残置する工程と、
    （ｇ）前記工程（ｄ）に先立って、残置した前記シリサイド化防止膜と前記シリサイド化を行う部分とに対して、洗浄を行う
    工程と
    をさらに備える
    半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、
    前記Ｎチャネル型ＭＩＳＦＥＴは、
    前記ゲート絶縁膜およびゲート電極の前記積層構造の側面、および、前記Ｎ型ソース領域または前記Ｎ型ドレイン領域の表面の一部に面して形成された第１サイドウォール絶縁膜と、
    前記第１サイドウォール絶縁膜を介しつつ、前記積層構造の側面、および、前記Ｎ型ソース領域または前記Ｎ型ドレイン領域の表面の一部に対向して形成された第２サイドウォール絶縁膜と
    を含み、
    前記工程（ｃ）において、前記第１サイドウォール絶縁膜の前記ゲート電極の側面に接触する部分の頂部にも、前記イオンを注入する
    半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法であって、
    前記工程（ｃ）における前記イオンの注入は、フッ素、シリコン、炭素、ゲルマニウム、ネオン、アルゴン、クリプトンのうち少なくとも一種類を含むイオンの注入である
    半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法であって、
    前記工程（ｄ）における前記シリサイド化は、ニッケル、チタン、コバルト、パラジウム、白金、エルビウムのうち少なくとも一種類を含む金属膜を用いて行われる
    半導体装置の製造方法。
  6. 半導体基板と、
    前記半導体基板上に形成されたＮチャネル型ＭＩＳＦＥＴと
    を備え、
    前記Ｎチャネル型ＭＩＳＦＥＴは、
    前記半導体基板上に形成されたゲート絶縁膜およびゲート電極の積層構造と、
    前記半導体基板の表面に形成されたＮ型ソース領域と、
    前記半導体基板の表面に形成されたＮ型ドレイン領域と、
    前記積層構造の側面、および、前記Ｎ型ソース領域または前記Ｎ型ドレイン領域の表面の一部に面して形成された第１サイドウォール絶縁膜と、
    前記第１サイドウォール絶縁膜を介しつつ、前記積層構造の側面、および、前記Ｎ型ソース領域または前記Ｎ型ドレイン領域の表面の一部に対向して形成された第２サイドウォール絶縁膜と
    を含み、
    少なくとも前記Ｎ型ソース領域および前記Ｎ型ドレイン領域には、イオンが注入されており、
    前記半導体基板の前記表面からの前記第１サイドウォール絶縁膜の高さは、前記半導体基板の前記表面からの前記第２サイドウォール絶縁膜の高さよりも小さく、
    前記積層構造の側面からの前記第１サイドウォール絶縁膜の最大距離は、前記積層構造の側面からの前記第２サイドウォール絶縁膜の最大距離よりも小さく、
    前記第２サイドウォール絶縁膜の前記最大距離と前記第１サイドウォール絶縁膜の前記最大距離との差は、前記第１サイドウォール絶縁膜の前記高さと前記第２サイドウォール絶縁膜の前記高さとの差よりも小さい
    半導体装置。
  7. 請求項６に記載の半導体装置であって、
    前記半導体基板上に形成されたＰチャネル型ＭＩＳＦＥＴ
    をさらに備え、
    前記Ｐチャネル型ＭＩＳＦＥＴは、
    前記半導体基板上に形成されたゲート絶縁膜およびゲート電極の積層構造と、
    前記半導体基板の表面に形成されたＰ型ソース領域と、
    前記半導体基板の表面に形成されたＰ型ドレイン領域と、
    前記積層構造の側面、および、前記Ｐ型ソース領域または前記Ｐ型ドレイン領域の表面の一部に面して形成された第１サイドウォール絶縁膜と、
    前記第１サイドウォール絶縁膜を介しつつ、前記積層構造の側面、および、前記Ｐ型ソース領域または前記Ｐ型ドレイン領域の表面の一部に対向して形成された第２サイドウォール絶縁膜と
    を含み、
    前記Ｐチャネル型ＭＩＳＦＥＴにおいて、前記積層構造の側面からの前記第１サイドウォール絶縁膜の最大距離は、前記積層構造の側面からの前記第２サイドウォール絶縁膜の最大距離よりも小さく、
    前記Ｐチャネル型ＭＩＳＦＥＴにおける前記第２サイドウォール絶縁膜の前記最大距離と前記第１サイドウォール絶縁膜の前記最大距離との差は、前記Ｎチャネル型ＭＩＳＦＥＴの前記第２サイドウォール絶縁膜の前記最大距離と前記第１サイドウォール絶縁膜の前記最大距離との差に、略等しい
    半導体装置。
  8. 請求項６に記載の半導体装置であって、
    前記半導体基板上に形成されたＰチャネル型ＭＩＳＦＥＴ
    をさらに備え、
    前記Ｐチャネル型ＭＩＳＦＥＴは、
    前記半導体基板上に形成されたゲート絶縁膜およびゲート電極の積層構造と、
    前記半導体基板の表面に形成されたＰ型ソース領域と、
    前記半導体基板の表面に形成されたＰ型ドレイン領域と、
    前記積層構造の側面、および、前記Ｐ型ソース領域または前記Ｐ型ドレイン領域の表面の一部に面して形成された第１サイドウォール絶縁膜と、
    前記第１サイドウォール絶縁膜を介しつつ、前記積層構造の側面、および、前記Ｐ型ソース領域または前記Ｐ型ドレイン領域の表面の一部に対向して形成された第２サイドウォール絶縁膜と
    を含み、
    前記Ｐチャネル型ＭＩＳＦＥＴにおいて、前記積層構造の側面からの前記第１サイドウォール絶縁膜の最大距離は、前記積層構造の側面からの前記第２サイドウォール絶縁膜の最大距離よりも小さく、
    前記Ｐチャネル型ＭＩＳＦＥＴにおける前記第２サイドウォール絶縁膜の前記最大距離と前記第１サイドウォール絶縁膜の前記最大距離との差は、前記Ｐチャネル型ＭＩＳＦＥＴにおける前記半導体基板の前記表面からの前記第１サイドウォール絶縁膜の高さと前記半導体基板の前記表面からの前記第２サイドウォール絶縁膜の高さとの差に、略等しい
    半導体装置。
  9. 請求項６に記載の半導体装置であって、
    前記半導体基板上に形成されたＰチャネル型ＭＩＳＦＥＴ
    をさらに備え、
    前記Ｐチャネル型ＭＩＳＦＥＴは、
    前記半導体基板上に形成されたゲート絶縁膜およびゲート電極の積層構造と、
    前記半導体基板の表面に形成されたＰ型ソース領域と、
    前記半導体基板の表面に形成されたＰ型ドレイン領域と、
    前記積層構造の側面、および、前記Ｐ型ソース領域または前記Ｐ型ドレイン領域の表面の一部に面して形成された第１サイドウォール絶縁膜と、
    前記第１サイドウォール絶縁膜を介しつつ、前記積層構造の側面、および、前記Ｐ型ソース領域または前記Ｐ型ドレイン領域の表面の一部に対向して形成された第２サイドウォール絶縁膜と
    を含み、
    前記Ｎチャネル型ＭＩＳＦＥＴにおける前記第１サイドウォール絶縁膜の前記高さと前記第２サイドウォール絶縁膜の前記高さとの差は、前記Ｐチャネル型ＭＩＳＦＥＴにおける前記半導体基板の前記表面からの前記第１サイドウォール絶縁膜の高さと前記半導体基板の前記表面からの前記第２サイドウォール絶縁膜の高さとの差よりも、大きい
    半導体装置。
  10. 請求項６に記載の半導体装置であって、
    注入されている前記イオンは、フッ素、シリコン、炭素、ゲルマニウム、ネオン、アルゴン、クリプトンのうち少なくとも一種類である
    半導体装置。
JP2005291097A 2005-10-04 2005-10-04 半導体装置の製造方法 Expired - Lifetime JP4850470B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005291097A JP4850470B2 (ja) 2005-10-04 2005-10-04 半導体装置の製造方法
US11/537,208 US7696050B2 (en) 2005-10-04 2006-09-29 Method of manufacturing semiconductor device carrying out ion implantation before silicide process
CN2006101729368A CN1976007B (zh) 2005-10-04 2006-09-30 半导体器件及其制造方法
US12/727,334 US7872314B2 (en) 2005-10-04 2010-03-19 Method of manufacturing semiconductor device carrying out ion implantation before silicide process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005291097A JP4850470B2 (ja) 2005-10-04 2005-10-04 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011103545A Division JP5384556B2 (ja) 2011-05-06 2011-05-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2007103642A true JP2007103642A (ja) 2007-04-19
JP4850470B2 JP4850470B2 (ja) 2012-01-11

Family

ID=37902438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005291097A Expired - Lifetime JP4850470B2 (ja) 2005-10-04 2005-10-04 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US7696050B2 (ja)
JP (1) JP4850470B2 (ja)
CN (1) CN1976007B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076731A (ja) * 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2009130009A (ja) * 2007-11-21 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157870A (ja) * 2005-12-02 2007-06-21 Renesas Technology Corp 半導体装置及びその製造方法
JP2008016475A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
CN101755476B (zh) 2007-07-19 2014-02-19 皇家飞利浦电子股份有限公司 链路适配方案
JP2009088069A (ja) * 2007-09-28 2009-04-23 Panasonic Corp 半導体装置及びその製造方法
CN101572251B (zh) * 2008-04-30 2011-08-24 中芯国际集成电路制造(北京)有限公司 半导体器件、n型MOS晶体管及其制作方法
JP2011222857A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US10644130B2 (en) * 2012-10-25 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with spacer over gate
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
JP6334370B2 (ja) * 2014-11-13 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
CN109087864B (zh) * 2017-06-14 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20210399094A1 (en) * 2020-06-22 2021-12-23 Stmicroelectronics (Crolles 2) Sas Electronic security component
CN116314287B (zh) * 2022-11-25 2024-06-18 北京大学 自对准二维半导体轻掺杂漏制备方法及二维半导体晶体管
CN116313812B (zh) * 2023-04-27 2026-03-24 上海华虹宏力半导体制造有限公司 半导体器件的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167657A (ja) * 1994-12-14 1996-06-25 Nec Corp 半導体装置の製造方法
JPH09199720A (ja) * 1996-01-22 1997-07-31 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置とその製造方法
JPH10303316A (ja) * 1997-04-30 1998-11-13 Nec Corp 半導体装置の製造方法
JPH10335651A (ja) * 1997-05-28 1998-12-18 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びｍｏｓｆｅｔの製造方法
JPH11330271A (ja) * 1998-05-15 1999-11-30 Nec Corp 半導体装置の製造方法
JP2001156291A (ja) * 1999-09-17 2001-06-08 Nec Corp Ｍｏｓトランジスタの製造方法
JP2002231938A (ja) * 2001-01-30 2002-08-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005123597A (ja) * 2003-09-22 2005-05-12 Internatl Business Mach Corp <Ibm> 薄スペーサｆｅｔのシリサイド前洗浄中の酸化物アンダーカットを回避する方法
JP2005259956A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187703A (ja) 1997-09-10 1999-03-30 Toshiba Corp 半導体装置の製造方法
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6830979B2 (en) * 2001-05-23 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US7176137B2 (en) * 2003-05-09 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for multiple spacer width control
JP2005109389A (ja) 2003-10-02 2005-04-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7112497B2 (en) * 2004-06-25 2006-09-26 Texas Instruments Incorporated Multi-layer reducible sidewall process
JP2008016475A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08167657A (ja) * 1994-12-14 1996-06-25 Nec Corp 半導体装置の製造方法
JPH09199720A (ja) * 1996-01-22 1997-07-31 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置とその製造方法
JPH10303316A (ja) * 1997-04-30 1998-11-13 Nec Corp 半導体装置の製造方法
JPH10335651A (ja) * 1997-05-28 1998-12-18 Oki Electric Ind Co Ltd Ｍｏｓｆｅｔ及びｍｏｓｆｅｔの製造方法
JPH11330271A (ja) * 1998-05-15 1999-11-30 Nec Corp 半導体装置の製造方法
JP2001156291A (ja) * 1999-09-17 2001-06-08 Nec Corp Ｍｏｓトランジスタの製造方法
JP2002231938A (ja) * 2001-01-30 2002-08-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2005123597A (ja) * 2003-09-22 2005-05-12 Internatl Business Mach Corp <Ibm> 薄スペーサｆｅｔのシリサイド前洗浄中の酸化物アンダーカットを回避する方法
JP2005259956A (ja) * 2004-03-11 2005-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076731A (ja) * 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2009130009A (ja) * 2007-11-21 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US8614469B2 (en) 2007-11-21 2013-12-24 Renesas Electronics Corporation Semiconductor device and manufacturing method of the same

Also Published As

Publication number Publication date
US20070077736A1 (en) 2007-04-05
JP4850470B2 (ja) 2012-01-11
CN1976007B (zh) 2010-06-16
US7872314B2 (en) 2011-01-18
US20100171183A1 (en) 2010-07-08
CN1976007A (zh) 2007-06-06
US7696050B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
US7872314B2 (en) Method of manufacturing semiconductor device carrying out ion implantation before silicide process
JP6275559B2 (ja) 半導体装置およびその製造方法
US6720630B2 (en) Structure and method for MOSFET with metallic gate electrode
US7629655B2 (en) Semiconductor device with multiple silicide regions
US8404533B2 (en) Metal gate transistor and method for fabricating the same
KR100606926B1 (ko) 반도체 소자의 제조방법
US7923365B2 (en) Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
CN107452627B (zh) 半导体装置的制造方法
US8530303B2 (en) Method of fabricating semiconductor device
US20050104135A1 (en) Semiconductor device and manufacturing method thereof
KR100773352B1 (ko) 스트레스 인가 모스 트랜지스터를 갖는 반도체소자의제조방법 및 그에 의해 제조된 반도체소자
KR20090031224A (ko) 반도체 장치 및 그 제조 방법
CN101140954B (zh) 半导体器件
US9202913B2 (en) Method for manufacturing semiconductor structure
JP5384556B2 (ja) 半導体装置
JPH09121050A (ja) Ｍｏｓ型半導体装置とその製造方法
JP2008103644A (ja) 半導体装置およびその製造方法
JP2006140290A (ja) 半導体装置およびその製造方法
JP2008192683A (ja) 半導体装置及びその製造方法
JP2005252192A (ja) 相補型半導体装置の製造方法
JP2001094100A (ja) 半導体装置の製造方法
US20080124879A1 (en) Method for Fabricating Semiconductor Device
KR100871977B1 (ko) 반도체 소자 및 이의 제조 방법
CN113782426A (zh) 半导体结构及其形成方法
JP2006344663A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Ref document number: 4850470

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term