JP2007140276A - アクティブマトリクス型表示装置 - Google Patents

Abstract

【課題】表示品位の向上したアクティブマトリクス型表示装置を提供する。
【解決手段】アクティブマトリクス型表示装置は、基板上にマトリクス状に配設された複数の画素部ＰＸと、画素部の列毎に並んで設けられた複数の直線状の映像信号線Ｘと、を備えている。各画素部は、それぞれ自己発光素子および自己発光素子に駆動電流を供給する画素回路を含みデルタ配列された３色のサブピクセルＲ、Ｇ、Ｂを有し、３色のサブピクセルが交互に各行に並んで設けられ、奇数行のサブピクセルと偶数行のサブピクセルとは行方向にずれて配列されている。複数列ごとに同一色のサブピクセルが同一列に並んで設けられている。各映像信号線は、奇数行あるいは偶数行のいずれか一方の行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルに接続され、他方の行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルは、それぞれ分岐配線を介して、前記同一色のサブピクセルが接続された映像信号線に接続されている。
【選択図】 図２

Description

本発明は、例えば有機エレクトロルミネッセンス（以下、ＥＬと称する）素子のような自己発光素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。

近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。

このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。

有機ＥＬ表示装置は、各画素に表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機ＥＬ素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機ＥＬ表示装置として、電流信号により画素回路へ画像情報を供給する方式が知られている。

上記のようなアクティブマトリクス型表示装置において、カラー表示を行う場合、各画素は、それぞれ赤、緑、青用の３つのサブピクセルを有して構成されている。これら３色のサブピクセルは、例えばデルタ状に配列（以下、デルタ配列と称する）されている。このような、３つのサブピクセルで１画素を構成した表示装置において、カラー表示を行う場合、各信号線は同一色のサブピクセルに接続され、同一色のサブピクセルのみを駆動するように構成されていることが望ましい。サブピクセルがデルタ配列されている場合、直線状に延びる信号線によって同一色のサブピクセルのみを駆動しようとすると、信号配線数が多くなってしまう。また、信号線の数を減らし、各信号線に沿って並んだ２色のサブピクセルを交互に接続した場合、各信号線に供給する映像信号を１水平周期毎に各サブピクセルの色に合わせた信号に切換えなければならない。そのため、信号線駆動回路は、各信号線に対して２色分の信号出力能力が必要となり、駆動回路が複雑となる。

例えば、特許文献１に開示された液晶表示装置によれば、各画素はそれぞれデルタ配列された３色の画素電極を有している。隣合う行配列において、同一色の画素電極は、行方向にずれて位置している。そして、各信号線は、ジグザグに折れ曲がって形成され、行方向にずれた状態で並んだ複数の同一色の画素に接続されている。このような構成とすることにより、信号線の数を低減し、かつ、駆動回路の構成を簡略化することが可能となる。
特許第２６４１７７８号

しかしながら、上記のようなジグザグの信号線を用いた場合、直線状の信号線に比較して信号線が長くなり、配線容量も増大する。前述した有機ＥＬ表示装置のように、電流信号により信号供給を行なう表示装置の場合、信号供給する配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合、書き込み不足に起因する表示不良が生じる。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示画素間で輝度のバラツキが生じてしまう。その結果、表示品位が低下する。
また、ジグザグの信号線を用いた場合、行方向および列方向の両方において、各画素の両側に信号線が配置された構成となり、配線の占有面積が増大し開口率が低下する。

本発明は、上記課題に鑑みなされたもので、その目的は、カラー表示が可能であるとともに表示品位の向上したアクティブマトリクス型表示装置を提供することにある。

上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に並んで設けられた複数の直線状の映像信号線と、を備え、
各画素部は、それぞれ自己発光素子および前記自己発光素子に駆動電流を供給する画素回路を含みデルタ配列された３色のサブピクセルを有し、３色のサブピクセルが交互に各行に並んで設けられ、奇数行のサブピクセルと偶数行のサブピクセルとは行方向にずれて配列されているとともに、複数列ごとに同一色のサブピクセルが同一列に並んで設けられ、
前記各映像信号線は、奇数行あるいは偶数行のいずれか一方の行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルに接続され、他方の行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルは、それぞれ分岐配線を介して、前記同一色のサブピクセルが接続された映像信号線に接続されている。

本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。

以下図面を参照しながら、この発明の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図２は、有機ＥＬ表示装置の映像信号線、電圧電源線、およびサブピクセルの配置構造を示している。図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。

有機ＥＬパネル１０は、ガラス板等の光透過性を有する基板８、この基板８上に複数行、複数列のマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）および第２走査線Ｓｇｂ（１〜ｍ）、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）を表示画素の行毎に順次駆動する走査線駆動回路（ＹＤＲ）１４、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路（ＸＤＲ）１５を備えている。走査線駆動回路１４および信号線駆動回路１５は、表示領域１１の外側で基板８上に一体的に形成されている。

図１および図２に示すように、画素部として機能する各表示画素ＰＸは、３色のサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢ（図２においては、Ｒ、Ｇ、Ｂと示す）を有している。これらのサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢは、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のように互いに異なる発光色で自己発光する３種類の有機ＥＬ素子（ＯＬＥＤ）によりそれぞれ構成されている。各表示画素ＰＸにおいて、サブピクセルＰＸＲ、ＰＸＧ、ＰＸＢはデルタ配列され、ここでは、三角形の頂点を垂直方向下向きとしたデルタ配列としている。各行において、３色のサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢが交互に並んで設けられ、奇数行のサブピクセルと偶数行のサブピクセルとは１列分だけ行方向にずれて配列されている。更に、複数列ごと、ここでは、３列毎に、同一色のサブピクセルが同一列に並んで設けられている。

複数の映像信号線Ｘ（１〜ｎ）は、それぞれ直線状に形成され、各列のサブピクセルと並んで延びている。各映像信号線Ｘ（１〜ｎ）は、奇数行あるいは偶数行のいずれか一方の行、ここでは、奇数行に並んだサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢの内、同一列に並んだ同一色のサブピクセルに接続されている。他方の行、ここでは、偶数行に並んだサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢの内、同一列に並んだ同一色のサブピクセルは、それぞれ分岐配線Ｈ（１〜ｎ）を介して、同一色のサブピクセルが接続された映像信号線Ｘ（１〜ｎ）に接続されている。本実施形態において、各分岐配線Ｈ（１〜ｎ）は、サブピクセルから一側、例えば、図２中の左側に延び、偶数行のサブピックセルと奇数行のサブピクセルとの間を延びている。例えば、赤のサブピクセルＰＸＲから延びた分岐配線Ｈは、左側に並んだ緑のサブピクセルＰＸＧ列および青のサブピクセルＰＸＢ列を越えて延び、赤のサブピクセルＰＸＲ列に接続された映像信号線Ｘに接続されている。

基板８上には、複数本の直線状の電圧電源線Ｖｄｄが設けられている。これらの電圧電源線Ｖｄｄは共通の電圧電源に接続される。電圧電源線Ｖｄｄは、それぞれ各列のサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢと並んで設けられている。複数の電圧電源線Ｖｄｄは映像信号線Ｘ（１〜ｎ）と交互に並んでいる。サブピクセルの各列に対して、映像信号線Ｘ（１〜ｎ）は、一側、例えば、左側に並んで設けられ、電圧電源線Ｖｄｄは右側に並んでもうけられている。そして、各電圧電源線Ｖｄｄには、この電圧電源線の両側に位置した列のサブピクセルがそれぞれ接続されている。

図１および図３に示すように、サブピクセルＰＸＲ、ＰＸＧ、ＰＸＢの各々は、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。

図３は緑のサブピクセルＰＸＧを代表して示している。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流駆動方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６、および保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。

駆動トランジスタ２２、出力スイッチ２６、および有機ＥＬ素子１６は、電圧電源線Ｖｄｄと基準電圧電源線Ｖｓｓとの間でこの順で直列に接続されている。基準電圧電源線Ｖｓｓおよび電圧電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが電圧電源線Ｖｄｄに接続されている。有機ＥＬ素子１６は、一方の電極、ここではカソードが基準電圧電源線Ｖｓｓに接続されている。駆動トランジスタ２２は、映像信号に応じた電流量の発光電流を有機ＥＬ素子１６に出力する。

出力スイッチ２６は、そのソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。出力スイッチ２６は、そのドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２走査線Ｓｇｂに接続されている。出力スイッチ２６は、第２走査線Ｓｇｂからの制御信号Ｓｂ（１〜ｍ）によりオン（導通状態）、オフ（非導通状態）が制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。

保持容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する映像信号線Ｘ（１〜ｎ）と駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。画素スイッチ２０は、第１走査線Ｓｇａから供給される制御信号Ｓａ（１〜ｍ）に応答して対応の映像信号線Ｘ（１〜ｎ）から階調電流としての映像信号電流Ｉｄａｔａを取り込む。

第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１走査線Ｓｇａに接続されている。第１スイッチ２４は、第１走査線Ｓｇａからの制御信号Ｓａ（１〜ｍ）に応じてオン、オフ制御され、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。

赤および青のサブピクセルＰＸＲ、ＰＸＢも緑のサブピクセルＰＸＧと同様に形成されている。しかし、偶数行に配列されたサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢにおいて、画素回路１８は、奇数行に配列されたサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢの画素回路１８と左右対象に形成されている。また、図１および図２に示すように、偶数行に配列されたサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢにおいて、画素回路１８の画素スイッチ２０は、分岐配線Ｈ（１〜ｎ）を通して、２列離れた同一色のサブピクセルが接続された映像信号線（１〜ｎ）に接続されている。

次に図４を参照して、駆動トランジスタ２２および有機ＥＬ素子１６の構成を詳細に説明する。図４は、有機ＥＬ素子１６を含むサブピクセルの断面を示している。
駆動トランジスタ２２を構成したＰチャネル型の薄膜トランジスタは、基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。駆動トランジスタ２２のドレイン電極Ｄは、層間絶縁膜５４上に形成された配線および第１スイッチ２４ａを介して出力スイッチ２６に接続されている。
なお、画素スイッチ２０、第１スイッチ２４ａ、出力スイッチ２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。

層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。

有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４をアノード（陽極）６２およびカソード（陰極）６６間に挟持した構造を有している。アノード６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、アノード６２と対向した部分はエッチングにより除去されている。そして、アノード６２上にアノードバッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成るカソード６６が積層されている。

このような構造の有機ＥＬ素子１６では、アノード６２から注入されたホールと、カソード６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明なアノード６２および基板８を介して外部へ放出される。

ここで、カソード６６に光透過性をもたせ、基板８と対向する面から光を外部に取り出してもよい。また、アノード６２をカソード６６に対して基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えばアノード６２を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。

基板８上に形成された映像信号線Ｘ（１〜ｎ）、第１および第２走査線Ｓｇａ、Ｓｇｂを含む配線電極は、Ａｌ、Ｔｉまたは窒化チタン（ＴｉＮ）、Ｔａ、Ｍｏ、Ｃｒ、Ｗ、Ｃｕ、Ｎｄ、Ｚｒ等のいずれか１種または２種以上を含有する金属を単層または２層以上の積層構造に形成されている。本発明においては、この材料に限られるものではない。

一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して映像信号電流Ｉｄａｔａとし、複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。

画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図３に示すように、映像信号書込み動作において、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）となるような制御信号Ｓａ１、Ｓｂ１、ここでは、制御信号Ｓａがローレベル、制御信号Ｓｂがハイレベル、が出力される。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、出力スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。

映像信号書込み期間において、信号線駆動回路１５から対応する映像信号線Ｘ（１〜ｎ）に供給された映像信号電流Ｉｄａｔａは画素スイッチ２０を介して、選択されたサブピクセルＰＸＲ、ＰＸＧ、ＰＸＢに供給される。サブピクセルＰＸＲ、ＰＸＧ、ＰＸＢにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた映像信号電流Ｉｄａｔａは駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号線Ｘに書き込み電流が流れ、映像信号電流Ｉｄａｔａの電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。

次に、制御信号Ｓａ１がハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がローレベルとなり、出力スイッチ２６がオンとなる。これにより、発光動作が開始する。発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧により導通状態に維持され、電圧電源線Ｖｄｄから映像信号電流Ｉｄａｔａに対応した電流量の発光電流を出力スイッチ２６側へ供給する。この発光電流は、出力スイッチ２６を通った後、有機ＥＬ素子１６に供給される。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂ１がオフ電位となるまで発光状態を維持する。

上記のように構成された有機ＥＬ表示装置によれば、各表示画素を構成する３色のサブピクセルはデルタ配列されているとともに、各映像信号線は、それぞれ直線状に形成され奇数行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルに接続されている。偶数行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルは、それぞれ分岐配線を介して、同一色のサブピクセルが接続された映像信号線に接続されている。このように、３色のサブピクセルをデルタ配列とした場合でも、各映像信号線を直線状に形成することができ、ジグザグの映像信号線を用いる場合に比較して、映像信号線の配線容量を小さくすることができる。そのため、低階調の映像信号電流を書き込む場合でも、配線容量に影響されることなく、充分にかつ短時間で映像信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。

また、偶数行のサブピクセルは、それぞれ分岐配線を介して、同一色のサブピクセルが接続された映像信号線に接続されているとともに、分岐配線は、偶数行のサブピクセル寄りに偏在している。そのため、各サブピクセルの列方向片側のみに分岐配線が存在し、有効領域全体における配線の占有面積を低減することができる。これにより、開口率の低下を防止し、表示品位の向上を図ることができる。

本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

前述した実施形態では、各映像信号線は、奇数行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルに接続されている。偶数行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルは、それぞれ分岐配線を介して、同一色のサブピクセルが接続された映像信号線に接続されている。これに限らず、各映像信号線は、偶数行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルに接続され、奇数行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルが、それぞれ分岐配線を介して、同一色のサブピクセルが接続された映像信号線に接続された構成としてもよい。この場合、分岐配線は、奇数行のサブピクセル寄りに偏在して設けられる。

前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。

図１は、本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。 図２は、前記有機ＥＬ表示装置における複数のサブピクセル、映像信号線、電圧電源線の配列構成を示す平面図である。 図３は、表示画素の等価回路を示す平面図である。 図４は、駆動トランジスタおよび有機ＥＬ素子を前記有機ＥＬ表示装置の断面図である。

符号の説明

８…絶縁基板、 １０…有機ＥＬパネル、１２…コントローラ、
１４…走査線駆動回路、 １５…信号線駆動回路、 １６…有機ＥＬ素子、
１８…画素回路、 ２０…画素スイッチ、 ２２…駆動トランジスタ、
２４…第１スイッチ、 ２６…出力スイッチ、 Ｘ（１〜ｎ）…映像信号線、
Ｈ（１〜ｎ）…分岐配線、 Ｖｄｄ…電圧電源線

Claims (6)

1. 基板上にマトリクス状に配設された複数の画素部と、
   前記画素部の列毎に並んで設けられた複数の直線状の映像信号線と、を備え、
   各画素部は、それぞれ自己発光素子および前記自己発光素子に駆動電流を供給する画素回路を含みデルタ配列された３色のサブピクセルを有し、３色のサブピクセルが交互に各行に並んで設けられ、奇数行のサブピクセルと偶数行のサブピクセルとは行方向にずれて配列されているとともに、複数列ごとに同一色のサブピクセルが同一列に並んで設けられ、
   前記各映像信号線は、奇数行あるいは偶数行のいずれか一方の行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルに接続され、他方の行に並んだサブピクセルの内、同一列に並んだ同一色のサブピクセルは、それぞれ分岐配線を介して、前記同一色のサブピクセルが接続された映像信号線に接続されているアクティブマトリクス型表示装置。
2. 前記画素部の各列に並んで設けられた複数の直線状の電圧電源線を備え、
   前記電圧電源線は、前記映像信号線と交互に並んで設けられ、各列のサブピクセルに接続されている請求項１に記載のアクティブマトリクス型表示装置。
3. 前記映像信号線および電圧電源線は、サブピクセルの各列の両側に並んで設けられ、前記分岐配線は、奇数行あるいは偶数行のサブピクセル寄りに偏在している請求項１又は２に記載のアクティブマトリクス型表示装置。
4. 前記サブピクセルの前記駆動回路は、映像信号電流に応じた駆動電流を前記自己発光素子に供給する駆動トランジスタと、前記電圧電源線と他の電圧電源との間に前記自己発光素子および駆動トランジスタと直列に接続された出力スイッチと、前記駆動トランジスタに書き込まれる映像信号電流を保持する第１スイッチおよび前記駆動トランジスタのゲートとソースとの電位差を一定に保持する保持容量と、サブピクセルの選択および非選択を制御する画素スイッチと、を備えている請求項１に記載のアクティブマトリクス型表示装置。
5. 前記駆動トランジスタ、第１スイッチ、画素スイッチおよび出力スイッチは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項４に記載のアクティブマトリクス型表示装置。
6. 前記各自己発光素子は、対向する電極と、これら電極間に挟まれた有機発光層とを備えている請求項１ないし５のいずれか１項に記載のアクティブマトリクス型表示装置。

Images