JP2007165449A - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP2007165449A JP2007165449A JP2005357655A JP2005357655A JP2007165449A JP 2007165449 A JP2007165449 A JP 2007165449A JP 2005357655 A JP2005357655 A JP 2005357655A JP 2005357655 A JP2005357655 A JP 2005357655A JP 2007165449 A JP2007165449 A JP 2007165449A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- yoke
- side yoke
- magnetoresistive effect
- magnetoresistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 188
- 238000003860 storage Methods 0.000 title claims abstract description 77
- 230000000694 effects Effects 0.000 claims description 75
- 230000005294 ferromagnetic effect Effects 0.000 description 69
- 230000005415 magnetization Effects 0.000 description 64
- 230000008859 change Effects 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000005381 magnetic domain Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000005290 antiferromagnetic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000696 magnetic material Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000003302 ferromagnetic material Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- -1 NiFeCo Inorganic materials 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910003321 CoFe Inorganic materials 0.000 description 3
- 229910018979 CoPt Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000005330 Barkhausen effect Effects 0.000 description 1
- 229910015136 FeMn Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】 書込み時等における磁化特性を均質化して、低電流による書込み作業を実行できるようにする。
【解決手段】 配線５を任意方向に延在させ、この配線５に対して磁気抵抗効果素子４を隣接配置し、配線５における磁気抵抗効果素子４と反対側に反素子側ヨーク２０Ｂを近接配置した磁気記憶装置１であって、反素子側ヨーク２０Ｂの厚さを、５０ｎｍより大きく且つ１５０ｎｍより小さくなるように設定した。
【選択図】図５
【解決手段】 配線５を任意方向に延在させ、この配線５に対して磁気抵抗効果素子４を隣接配置し、配線５における磁気抵抗効果素子４と反対側に反素子側ヨーク２０Ｂを近接配置した磁気記憶装置１であって、反素子側ヨーク２０Ｂの厚さを、５０ｎｍより大きく且つ１５０ｎｍより小さくなるように設定した。
【選択図】図５
Description
本発明は、磁気抵抗効果素子に情報を記憶する磁気記憶装置に関するものである。
近年、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が注目されている。ＭＲＡＭは、磁気によってデータを記憶することから、電気的な手段を用いなくてもその磁化方向が維持することができるので、揮発性メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）のように電源断によって情報が失われるといった不都合を回避できる。また、従来のフラッシュＥＥＰＲＯＭやハードディスク装置のような不揮発性記憶手段と比較して、ＭＲＡＭはアクセス速度、信頼性、消費電力等において優れている。従って、ＭＲＡＭは、ＤＲＡＭやＳＲＡＭなどの揮発性メモリとしての機能と、フラッシュＥＥＰＲＯＭやハードディスク装置などの不揮発性記憶手段の機能のすべてを代替できると言われている（特許文献１）。
例えば、どこにいても情報処理を可能とするいわゆるユビキタスコンピューティングを目指した情報機器を開発する場合、高速処理に対応可能としながらも消費電力を小さくし、そして、電源断が生じても情報消失を回避できるような記憶装置が求められるが、ＭＲＡＭはこのような要求を同時に満足できる可能性があり、今後、多くの情報機器に採用されることが期待されている。
特に、日常持ち歩くカードや携帯情報端末等については、十分な電源を確保できない場合が多い。従って、厳しい利用環境において大量の情報処理を実行するには、低消費電力とされるＭＲＡＭであっても、情報処理中の電力消費を一層低減させることが求められている。
ＭＲＡＭにおける低消費電力化を進展される技術の一例として、例えば特許文献２又は特許文献３に記載された磁気記憶装置がある。これらの磁気記憶装置は、各記憶領域（メモリセル）毎に、ビット線と、ビット線と直行するように配置されたワード線と、このビット線とワード線の間であって、且つ交差する位置に配置されたトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）素子等を備える。更にこれらの磁気記憶装置では、ビット線又はワード線におけるＴＭＲ素子近傍に、これら配線の周りを取り囲むヨーク（磁界制御層）が配置されている。ヨークは高透磁率の強磁性体によって構成されており、ビット線又はワード線から生じる磁束の漏れを低減させ、ＴＭＲ素子に磁束を集中させる役割を果たす。この結果、ＴＭＲ素子の磁化状態の反転に必要な磁界が、低消費電力でも得ることが出来る。また、磁束をＴＭＲ素子に集中させることができる。
なお、ＴＭＲ素子とは、外部磁界によって磁化方向が変化する第１磁性層（感磁層）と、磁化方向が固定された第２磁性層と、第１磁性層と第２磁性層との間に挟まれた非磁性絶縁層とを備え、第１磁性層の磁化方向が第２磁性層の磁化方向に対して平行または反平行に制御されることにより二値データを記憶する素子である。
特許第３４６６４７０号公報
特開２０００−９０６５８号公報
特開２００４−１２８４３０号公報
日経エレクトロニクス（２００２年１１月１８日 １３３頁）
しかしながら、本発明者の更なる研究によって、ヨークを採用した磁気記憶装置においても、必ずしも低消費電力化が達成されない場合があることが見出されてきた。例えば、ヨークの形状が十分に検討されていない場合、かえって、磁界を発生させるために多くの消費電力を要したり、ヨーク自体の内部磁界の影響によって磁気記憶が阻害されたりするなどの問題が想定された。
ＴＭＲ素子は、磁性層の磁化方向を反転させて二値データを記憶する構造であるので、この磁化方向の反転に要する消費電力が、双方向において均一化させることが重要になる。例えば、一方向への磁界反転を低消費電力で行えたとしても、他方向への磁界反転の消費電力が大きくなるようでは、実質的に低消費電力とならない。従って、ヨークを採用する際には、このヨーク自体の磁化方向にばらつきが生じると、書き込み時の電流制御やタイミング制御が複雑になるという問題があった。
又、ヨーク内に多数の磁区が形成されると、ビット線やワード線の磁化状態を変化させる際にバルクハウゼンノイズが発生し、これも書き込み性能を悪化させる要因になると考えられた。
本発明は上記問題点に鑑みてなされたものであり、磁気記憶装置における書き込み時の消費電力を低減しつつ、書き込み磁界のばらつき等を抑制することを目的とする。
上記目的を達成するために、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、を備える磁気記憶装置であって、前記反素子側ヨークの厚さが、５０ｎｍより大きく且つ１５０ｎｍより小さいことを特徴とするものである。
反素子側ヨークの厚さが薄すぎる場合、反素子側ヨークに生じる磁界が弱くなってしまい、磁気抵抗効果素子に磁気記憶する為の磁界を十分に生じさせることが出来なくなる。一方、反素子側ヨークの厚みが大きすぎる場合は、その反素子側ヨークに磁界を生じさせるために必要な消費電流が大きくなってしまう。従って、本発明のようにすれば、その範囲内で反素子側ヨークに生じる磁界と、それを生み出すための電流量が合理的にバランスし、磁気抵抗効果素子に対して効率的に信号を書き込むことが可能になる。
また、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、を備える磁気記憶装置であって、前記反素子側ヨークにおける配線長手方向寸法が、該反素子側ヨークにおける配線幅方向寸法の２分の１より大きく且つ２倍より小さいことを特徴とするものである。
このようにすると、反素子側ヨークの形状が配線の周方向に細く且つ長くなることで、反素子側ヨークの内部に、配線の周方向（の一方向）の磁化が自然形成されてしまうことを抑制することが出来る。その結果、配線の外周に生じさせる双方向の磁化をバランス良く形成することが出来るので、磁気抵抗効果素子に信号を効率的且つ高速に書き込むことが可能になる。一方、反素子側ヨークの形状が、配線の延在方向に長すぎてしまうと、反素子側ヨーク内部に磁区が形成され、ヨーク内部の磁化変化が滑らかでなくなる（応答が悪くなる）場合がある。また、素子寸法が大きくなりすぎると、配線に電流を流すことによって生じる磁界の応答性が悪化する場合がある。従って、本発明のようにすれば、配線の外周の双方向磁界を効率的且つ高応答性で生じさせることが出来る。
更に、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、前記素子側ヨークの厚さが、１０ｎｍより大きく且つ３０ｎｍより小さいことを特徴とするものである。
素子側ヨークも同様に、薄すぎるとヨーク先端から発生する磁界が小さくなり、書き込み効率が低下する。一方、厚すぎると、ヨーク内部に磁区が形成され、ヨーク先端の磁化変化が滑らかでなくなる可能性がある。従って、本発明のようにすれば、高い応答性を維持しながらも、磁気抵抗効果素子に磁界を集中させることが出来るようになる。
更に、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、前記素子側ヨークの厚さをＡ、磁気抵抗効果素子の厚さをＢとした場合に、２．５＜ Ａ／Ｂ ＜７．５を満たすことを特徴とするものである。
また、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、前記素子側ヨークにおける配線長手方向寸法が、前記磁気抵抗効果素子の配線長手方向寸法の１倍より大きく且つ該磁気抵抗効果素子の配線長手方向寸法の５倍より小さく設定されていることを特徴とするものである。
更に又、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線の周方向に沿って配置されるヨーク構造体と、を備える磁気記憶装置であって、前記ヨーク構造体における前記磁気抵抗効果素子近傍を構成する素子側ヨークの厚みと比較して、該ヨーク構造体における前記磁気抵抗効果素子の反対側を構成する反素子側ヨークの厚みが大きく設定されていることを特徴とするものである。本発明のようにすれば、肉厚に設定された反素子側ヨーク側によって磁界の漏れを積極的に抑制し、その磁界を、薄肉側の素子側ヨークを経ることで集中させることで、磁気抵抗効果素子に効率的に提供することが可能になる。この場合において、前記反素子側ヨーク厚さが５０ｎｍより大きく且つ１５０ｎｍより小さく設定されると共に、前記素子側ヨークの厚さが１０ｎｍより大きく且つ３０ｎｍより小さく設定されることが好ましい。
また、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線の周方向に沿って配置され、該周方向の一部に空隙が設けられることで該空隙に前記磁気抵抗効果素子が収容されるヨーク構造体と、を備える磁気記憶装置であって、前記ヨーク構造体における配線長手方向最大外寸が、該ヨーク構造体の配線幅方向最大外寸の２分の１より大きく且つ２倍より小さく設定されていることを特徴とするものである。上記発明において、更に、前記ヨーク構造体における前記磁気抵抗効果素子近傍を構成する素子側ヨークの配線長手方向寸法が、前記磁気抵抗効果素子の前記配線長手方向寸法の１倍より大きく、且つ該磁気抵抗効果素子の該配線長手方向寸法の５倍より小さく設定されていることを特徴とすることも好ましい。
また、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、前記素子側ヨークの厚さと比較して、前記反素子側ヨークの厚さが大きく設定されていることを特徴とするものである。この発明において、更に、前記反素子側ヨークの厚さが、５０ｎｍより大きく且つ１５０ｎｍより小さく設定されると共に、前記素子側ヨークの厚さが、１０ｎｍより大きく且つ３０ｎｍより小さく設定されることが好ましい。
更に、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、前記素子側ヨークにおける配線長手方向寸法が、前記磁気抵抗効果素子の配線長手方向寸法の１倍より大きく且つ該磁気抵抗効果素子の配線長手方向寸法の５倍より小さく設定されていることを特徴とするものである。
これらの発明において、更に、前記素子側ヨークの両端近傍と反素子側ヨークの両端近傍を連結する一対の側部ヨークを備えることを特徴とすることが好ましい。
また、本発明による磁気記憶装置は、任意方向に延在する配線と、該配線に隣接配置される磁気抵抗効果素子と、前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、前記素子側ヨークの両端近傍と反素子側ヨークの両端近傍を連結する一対の側部ヨークと、を備える磁気記憶装置であって、前記素子側ヨークにおける前記配線長手方向外寸が、一対の前記側部ヨーク間の距離の２分の１より大きく且つ２倍より小さく設定されていることを特徴とすることが好ましい。
本発明によれば、配線から得られる磁界を安定化させると共に、その磁界の変化に伴うヨーク内部の磁化変化を円滑にして、消費電力を低減させつつ、書込み性能を向上させる効果を奏し得る。
以下、添付図面を参照しながら本発明による磁気記憶装置の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明の第１の実施形態に係る磁気記憶装置１の全体構成を示す概念図である。磁気記憶装置１は、記憶部２、ビット選択回路１１、ワード選択回路１２、ビット配線１３、１４、並びにワード配線１５、１６を備える。記憶部２には、複数の記憶領域３がｍ行ｎ列（ｍ、ｎは２以上の整数）の二次元状（アレイ状）に配列されている。図２に拡大して示されるように、各記憶領域３は、ＴＭＲ素子４、読み書き兼用配線５、読み書き兼用トランジスタ６、読み出し配線７、強磁性ヨーク構造体２０等を有する。なお、読み書き兼用配線５は、ビット配線１３から引き込まれるように配設されていることから、記憶領域３毎に、読み書き兼用配線５、強磁性ヨーク構造体２０などが独立して配設されるようになっている。
ＴＭＲ（磁気抵抗効果）素子４は、磁化方向を変化させると、それに基づいて自身の抵抗値が変化する機能を有する。この抵抗値の変化状態によって、ＴＭＲ素子４に二値データが書き込まれる。このＴＭＲ素子４の磁化方向を変化させる外部磁界は、読み書き兼用配線５によって発生させる。
読み書き兼用配線５の一端は、読み書き兼用トランジスタ６を介してビット配線１３に電気的に接続されている。読み書き兼用配線５の他端は、ビット配線１４に電気的に接続される。読み書き兼用トランジスタ６は、読み書き兼用配線５における書き込み電流及び読み出し電流の導通を制御するためのスイッチ手段であり、ドレイン及びソースの一方に読み書き兼用配線５が接続され、他方にビット配線１３が接続される。更に、ゲートにはワード配線１５が接続される。これにより、読み書き兼用配線５には、読み書き兼用トランジスタ６によって電流が流され、その電流によって周囲に磁界を生じさせる。
読み出し配線７は、一方がＴＭＲ素子４に接続されると共に、他方がワード配線１６に接続され、両端間にはダイオードが配置されている。ＴＭＲ素子４において、このワード配線１６が接続される側と反対側の面には、読み書き兼用配線５に接続されるので、ＴＭＲ素子４に読み出し電流を供給できるようになる。なお、読み出し配線７のダイオードの存在により、ワード配線１６からＴＭＲ素子４側に流れる回り込み電流を防止することができる。
ビット配線１３、１４は、アレイ状に配置される複数の記憶領域３の列毎に配設されている。ビット配線１３は、対応列に属する全記憶領域３の読み書き兼用トランジスタ６に接続され、この読み書き兼用トランジスタ６を介して読み書き兼用配線５の一端に接続される。また、ビット配線１４は、対応列に属する全記憶領域３の読み書き兼用配線５の他端に接続される。ビット配線１３とビット配線１４間に電位差を付与しつつ、読み書き兼用トランジスタ６によって導通を許可すれば、読み書き兼用配線５に電流が流れるようになる。
ワード配線１５、１６は、記憶領域３の各行に配設される。ワード配線１５は、対応行に属する全記憶領域３において、読み書き兼用トランジスタ６のゲートに接続されている。また、ワード配線１６は、対応行に属する全記憶領域３において、読み出し配線７を介してＴＭＲ素子４に接続される。
図１に戻って、ビット選択回路１１は、各記憶領域３の読み書き兼用配線５に正または負の書き込み電流を提供する機能を備える。具体的にビット選択回路１１は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定列を選択するアドレスデコーダ回路と、この選択した所定列に対応するビット配線１３、１４間に正または負の電位差を付与して、この所定列のビット配線１３、１４間に設置される読み書き兼用配線５に書き込み電流を供給するカレントドライブ回路を含んでいる。
ワード選択回路１２は、内部または外部から指示されたアドレスに応じて、アレイ状に配置される記憶領域３から所定行を選択するアドレスデコーダ回路と、この所定行に対応するワード配線１５、１６に所定の電圧を供給するカレントドライブ回路を含んでいる。従って、ワード選択回路１２を用いて、所定行に相当するワード配線１５に制御電圧を印加すれば、読み書き兼用トランジスタ６を導通状態にすることができる。この導通制御により、上記ビット選択回路１１によって選択されたアドレスの読み書き兼用配線５に対して、書込み電流を流すか流さないかを選択できるようになる。更にワード選択回路１２は、ワード配線１６に所定の電圧を印加する事で、読み出し電流の制御も可能となっている。具体的には、ビット選択回路１１において、内部または外部から指示されたアドレスに対応する列をアドレスデコーダ回路によって選択し、そのビット配線１３に所定電圧を印加する。これと同時に、ワード選択回路１２では、アドレスデコーダ回路によってアドレスに対応する行を選択して、その行に対応するワード配線１６に所定電圧を印加する事で、このビット配線１３とワード配線１６との間に読み出し電流を供給する。この際に、選択された所定行のワード配線１５にも電圧を印加して、読み書き兼用トランジスタ６に基づいて読み出し電流を流すように制御する。
次に、この磁気記憶装置１における記憶領域３の具体的構造について詳細に説明する。図３は、記憶領域３の配線状態等を立体的に示した斜視図である。記憶領域３は、大きくは下側から半導体層、配線層、磁性材料層を備えている。半導体層は特に図示しない半導体基板を含み、記憶領域３全体の機械的強度を維持しながら、読み書き兼用トランジスタ６等の半導体デバイスが形成される。最上位の磁性材料層には、ＴＭＲ素子４、ＴＭＲ素子４に磁界を効率的に与えるための強磁性ヨーク構造体２０といった磁性素材による構成物が形成される。中間に位置する配線層は、ビット配線１３及び１４並びにワード配線１５及び１６、読み書き兼用配線５の一部、読み出し配線７等が形成される。
半導体層における読み書き兼用トランジスタ６は、絶縁領域に取り囲まれるように形成されており、隣接する複数の読み書き兼用トランジスタ６が互いに電気的に分離されている。絶縁領域には例えばＳｉＯ２といった絶縁性材料が用いられ、又、半導体基板は例えばＳｉ基板から構成され、そこにｐ型またはｎ型の不純物がドープされることになる。
図４に拡大して示されるように、読み書き兼用トランジスタ６は、半導体基板３０の反対導電型となるドレイン領域６Ａ、ソース領域６Ｂ、ゲート電極６Ｃ等によって構成されている。従って、ドレイン領域６Ａとソース領域６Ｂの間には半導体基板３０が介在しており、その半導体基板３０上に所定の間隔を空けてゲート電極６Ｃが配置されている。このゲート電極６Ｃはワード配線１５によって構成されており、この構成により、ワード配線１５に電圧が印加されると、読み書き兼用トランジスタ６のドレイン領域６Ａ及びソース領域６Ｃが互いに導通して、ビット配線１３から供給される電流が読み書き兼用配線５に流れるようになっている。
図３に戻って、配線層におけるビット配線１３及び１４、ワード配線１５及び１６等の各配線以外の領域は、すべて絶縁領域によって占められる。この絶縁領域の材料としては、半導体層の絶縁領域と同様にＳｉＯ２といった絶縁性材料を用いる。また、配線の材料としては例えばＷやＡｌを用いることができる。
ＴＭＲ素子４に隣接する読み書き兼用配線５は、記憶領域３のアレイ面（平面）方向に延在しながらも、この平面内でＬ字上に屈曲した形状となっている。更に、読み書き兼用配線５の一端は平面に対して垂直方向に屈曲して垂直配線となり、その下方側においてビット配線１４に接続される。読み書き兼用配線５の他端は、同様に平面に対して垂直方向に屈曲して垂直配線となり、その下端において読み書き兼用トランジスタ６のドレイン領域６Ａとオーミック接合される。
また、ビット配線１３には、各記憶領域３の引き込み線１３Ａが平面方向に分岐形成されており、その先方で垂直方向に屈曲して、読み書き兼用トランジスタ６のソース領域６Ｂにオーミック接合される。読み出し配線７も平面方向に延在しており、その一端はＴＭＲ素子４に電気的に接続され、他端は垂直方向に屈曲して下方側においてワード配線１６に接続される。
行方向に延びるワード配線１５は、その一部がゲート電極６Ｃを兼ねている。このことは、ワード配線１５が読み書き兼用トランジスタ６のゲート電極６Ｃに電気的に接続されることと同義である。
次に、図５等を用いて磁性材料層について説明する。磁性材料層は、ＴＭＲ素子４と、強磁性ヨーク構造体２０と、読み書き兼用配線５の一部と、読み出し配線７の一部等を有する。なお、磁性材料層においては、以下に説明する構成や他の配線以外の領域は、絶縁領域２４によって占められている。
図６に拡大して示されるように、ＴＭＲ素子４は、外部磁界によって磁化方向が変化する第１磁性層（フリー層／感磁層）４Ａと、磁化方向が固定された第２磁性層（ピンド層）４Ｂと、第１磁性層４Ａ及び第２磁性層４Ｂに挟まれた非磁性絶縁層（絶縁体層）４Ｃと、第２磁性層４Ｂの磁化方向を固定（ピン止め）する反強磁性層４Ｄとを備える。このＴＭＲ素子４は、外部磁界を受けて第１磁性層４Ａの磁化方向が変化すると、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が変化するようになっている。この抵抗値の差によって、二値データを記録することができる。なお、第１磁性層４１の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を用いることができる。
第２磁性層４Ｂは、反強磁性層４Ｄによって磁化方向が固定されている。すなわち、反強磁性層４Ｄと第２磁性層４Ｂとの接合面における交換結合によって、第２磁性層４Ｂの磁化方向が一方向に配向された状態で安定化されている。第２磁性層４Ｂの磁化容易軸方向は、第１磁性層４Ａの磁化容易軸方向に沿うように設定される。第２磁性層４Ｂの材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を用いることができる。また、反強磁性層４Ｄの材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらを任意に組み合わせた材料を用いることができる。
非磁性絶縁層４Ｃは、非磁性且つ絶縁性の材料からなる層であり、第１磁性層４Ａと第２磁性層４Ｂとの間に介在して、トンネル磁気抵抗効果（ＴＭＲ）が生じるようにしている。詳細には、第１磁性層４Ａと第２磁性層４Ｂの磁化方向との相対関係（即ち、平行または反平行）によって、電気抵抗値が異なる特性を有している。非磁性絶縁層４Ｃの材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物が好適である。
なお、特に図示しないが、第２磁性層４Ｂの磁化方向を安定化させることを目的として、第２磁性層４Ｂを、第２磁性層/非磁性金属層/第３磁性層の３層構造に変えても良い。ここで、第３磁性層が反強磁性層４Ｄと接する事とする。非磁性金属層の厚さを適切に設定すると、第３磁性層が第２磁性層との間の交換相互作用で、第３磁性層と第２磁性層との磁化方向が反平行な状態に保たれ、第２磁性層の磁化方向を安定化させることができる。このような第３磁性層の材料としては特に制限はないが、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料を単独で、或いは複合させて用いることが好ましい。また、第２磁性層と第３磁性層との間に設けられる非磁性金属層の材料としては、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｕ、Ａｇなどが好適である。
ＴＭＲ素子４の反強磁性層４Ｄは、金属層１９を介して読み書き兼用配線５と電気的に接続されている。ＴＭＲ素子４の第１磁性層４Ａは読み出し配線７に電気的に接続される。この構成により、読み出し電流を、読み書き兼用配線５からＴＭＲ素子４を介して読み出し配線７へ流すことが可能となり、ＴＭＲ素子４の抵抗値の変化を検出する事が出来るようになる。なお、強磁性ヨーク構造体２０は、読み書き兼用配線５におけるＴＭＲ素子４との隣接領域５Ａ（図３参照）を取り囲むように配置されている。なお、ＴＭＲ素子４の第１磁性層４Ａの磁化容易軸は、読み書き兼用配線５の長手方向と交差する方向（すなわち、書き込み電流の方向と交差する方向）に沿うよう設定される。
図５に戻って、強磁性ヨーク構造体２０は、延在する読み書き兼用配線５におけるＴＭＲ素子４側に近接配置される素子側ヨーク２０Ａと、読み書き兼用配線５におけるＴＭＲ素子４の反対側に近接配置される反素子側ヨーク２０Ｂと、素子側ヨーク２０Ａの両端と反素子側ヨーク２０Ｂの両端を連結して略環状とし、読み書き兼用配線５が内部を貫通するように配置される一対の側部ヨーク２０Ｃ、２０Ｃとを備えて構成される。
素子側ヨーク２０Ａは環状方向の中間に空隙２０Ｅが形成されており、その空隙２０ＥにＴＭＲ素子４が介在配置されている。つまり、強磁性ヨーク構造体２０を軸視した場合、この強磁性ヨーク構造体２０の側面は、読み書き兼用配線５の周囲を覆いながらも、この周方向の一部に空隙２０Ｅが設けられることによるＣ字形状となっている。このようにすると、ＴＭＲ素子４が強磁性ヨーク構造体２０の一部に収容される分だけ、ＴＭＲ素子４を配線５に接近させることが可能となり、更に、素子側ヨーク２０Ａと反素子側ヨーク２０Ｂ間の距離Ｌを接近させることが可能になる（即ち、側部ヨーク２０Ｃ、２０Ｃの長さを短くすることが可能となる）。なおここでは、配線５とＴＭＲ素子４とは金属層１９によって電気的に接続するようにしたが、配線５とＴＭＲ素子４の間は絶縁状態として書込み専用配線としておき、ＴＭＲ素子４の一方の面に読み出し専用電流を導通させるための金属薄膜配線等を別途形成するようにしてもよい。
なお、強磁性ヨーク構造体２０とその内部の読み書き兼用配線５との間、及び、素子側ヨーク２０ＡとＴＭＲ素子４との間は、絶縁体２２が挿入されており、互いに接触して電気的にショートしないようになっている。
次に、図７等を参照して、強磁性ヨーク構造体２０の詳細寸法等について説明する。
図７（Ａ）に示されるように、反素子側ヨーク２０Ｂの厚みＴＺは、素子側ヨーク２０Ａの厚みＢＺと比較して大きく設定されている。具体的に、反素子側ヨークの厚さＴＺは、５０ｎｍより大きく且つ１５０ｎｍより小さい範囲内に設定され、また、素子側ヨークの厚さＢＺは１０ｎｍより大きく且つ３０ｎｍより小さい範囲内に設定されている。
また、反素子側ヨーク２０Ｂにおける配線長手方向寸法ＴＹは、強磁性ヨーク構造体２０の配線幅方向最大外寸（ここでは反素子側ヨーク２０Ｂにおける配線幅方向寸法ＴＸ）と比較して、その２分の１より大きく且つ２倍より小さく設定されている。
更に図７（Ｂ）に示されるように、素子側ヨーク２０Ａの配線長手方向寸法ＢＹは、１００ｎｍより大きく且つ１０００ｎｍより小さく設定されている。また、ＴＭＲ素子４との関係では、その配線長手方向寸法ＭＹの１倍より大きく且つその５倍より小さい範囲内に設定される。
なお、本実施例では、強磁性ヨーク構造体２０は、読み書き兼用配線５の延在方向から軸視した際に略台形となるように設定されている。つまり、反素子側ヨーク２０Ｂを上底とし、これに平行する素子側ヨーク２０Ａを下底とした場合、本実施形態では反素子側ヨーク２０Ｂ（上底）に対して素子側ヨーク２０Ａ下底の方が長く設定されており、この寸法差によって一対の側部ヨーク２０Ｃ、２０Ｃが傾斜している。このようにすると、特に側部ヨーク２０Ｃ、２０Ｃの上端側を読み書き兼用配線５に接近させる事ができ、この領域を肉厚にすることと相俟って、ＴＭＲ素子４の反対側の磁束の漏れを効果的に抑制する事ができるようになる。また、この側部ヨーク２０Ｃを短くして更に傾斜させることで、側部ヨーク２０Ｃと反素子側ヨーク２０Ｂを一連のプロセスで一体的に製膜することが可能とになり、製造コストを低減することも可能になる。なお、強磁性ヨーク構造体２０を構成する強磁性材料としては、例えばＮｉ、Ｆｅ、Ｃｏのうち少なくとも一つの元素を含む金属が好適である。
次に、図７〜図９を参照して、本実施形態の磁気記憶装置１におけるＴＭＲ素子４への情報書き込み動作について説明する。
図７（Ａ）に示されるように、読み書き兼用配線５に電流が流れていない場合、この読み書き兼用配線５による磁界が生じない。従って、後述する強磁性ヨーク構造体２０の形状効果により、強磁性ヨーク構造体２０の磁化状態Ｘは、読み書き兼用配線５の延在方向と略一致した状態で単磁区化されているか、又は、各種方向の磁区が複数形成されている。従って、強磁性ヨーク構造体２０が、読み書き兼用配線５の周方向に単磁区化することが抑制されている。又、ＴＭＲ素子４における第２磁性層４Ｂの磁化方向Ｂと第１磁性層４Ａの磁化方向Ａが、ここでは互いに一致している。本実施例では、磁化方向Ａ、Ｂが一致している場合、二値データの０が書き込まれていると定義する。
図８に示されるように、読み書き兼用配線５に書き込み電流Ｉ１が流れると、読み書き兼用配線５の周囲に、周方向磁界Ｆ１が発生する。磁界Ｆ１は、その周囲に設けられた強磁性ヨーク構造体２０の内部を周回して閉じた経路を形成する。強磁性ヨーク構造体２０の磁化状態Ｘは、この磁界Ｆ１に誘導されるようにして、内部磁界の影響力に抗しながら、滑らかに磁化方向を９０度回転させて磁界Ｆ１の方向に一致する。この際、反素子側ヨーク２０Ｂが肉厚に設定されているので、磁界Ｆ１の漏れが効果的に抑制され、ＴＭＲ素子４に誘導できることになる。
この結果、読み書き兼用配線５から生じる磁化状態Ｆ１と、強磁性ヨーク構造体２０に生じる磁化状態Ｘが合成された強い磁界が、薄肉の素子側ヨーク２０Ａで集中化され、ＴＭＲ素子４における第１磁性層４Ａに作用してその磁化方向Ａを反転させる。この状態で読み書き兼用配線５の電流Ｉ１を止めると、ＴＭＲ素子４の磁化方向Ａは、図８のように反転したまま維持される。磁化方向Ａ、Ｂが反対となったまま維持されることから、ここでは二値データの１が書き込まれた事になる。
次に、図９に示されるように、読み書き兼用配線５において、Ｉ１と反対方向となる書き込み電流Ｉ２が流れると、読み書き兼用配線５の周囲に周方向の磁界Ｆ２が発生する。磁界Ｆ２は、その周囲に設けられた強磁性ヨーク構造体２０の内部を周回する閉じた経路を形成する。強磁性ヨーク構造体２０の磁化状態Ｘは、この磁界Ｆ２に誘導されるようにして、滑らかに磁化方向を９０度回転させて磁界Ｆ２の方向に一致させる。
この結果、読み書き兼用配線５から生じる磁化状態Ｆ２と、強磁性ヨーク構造体２０に生じる磁化状態Ｘが合成され、その強い磁界がＴＭＲ素子４における第１磁性層４Ａに作用し、磁化方向Ａが反転して再び第２磁性層４Ｂの磁化方向Ｂと一致する。ＴＭＲ素子４は、磁化方向Ａ、Ｂが一致しているので、ここでは二値データの０が再び書き込まれた事になる。
なお、ＴＭＲ素子４に書き込まれた二値データを読み出す際には、読み書き兼用配線５と読み出し配線７との間に読み出し電流を流し、その電流値の変化または両配線間の電位差の変化を検出する。これによりＴＭＲ素子４の抵抗値が明らかとなり、二値データのいずれかを記録しているか（すなわち、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｂの磁化方向Ｂと平行か反平行か）を判別する。例えば、第１磁性層４Ａの磁化方向Ａが第２磁性層４Ｂの磁化方向Ｂと同方向である場合、非磁性絶縁層４Ｃにおけるトンネル磁気抵抗効果（ＴＭＲ）によって、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が比較的小さくなる。反対に、磁化方向Ａと磁化方向Ｂが対向方向となる場合、トンネル磁気抵抗効果によって、第１磁性層４Ａと第２磁性層４Ｂとの間の抵抗値が比較的大きくなる。
図１０は、強磁性ヨーク構造体２０について、反素子側ヨーク２０Ｂの厚さＴＺ（ｎｍ）を変化させた場合の書き込み電流値Ｉｗ（ｍＡ）の変化をシミュレーションしたグラフである。この結果によると、厚さＴＺが５０ｎｍ近傍に設定すると書き込み電流Ｉｗが最小値となることが分かる。また、５０ｎｍ以下となると、突如、書き込み電流値Ｉｗが急増することが分かる。一方、厚さＴＺが１５０ｎｍ以上となると、書き込み電流値Ｉｗが１０ｍＡを超えてしまい、実用面で不向きになることも分かる。従って、反素子側ヨーク２０Ｂの厚さＴＺは、５０ｎｍより大きく且つ１５０ｎｍより小さい範囲内に設定し、好ましくは５０ｎｍより大きく１００ｎｍより小さい範囲が一層望ましいことが分かる。なお、このシミュレーションにおいては、読み書き兼用配線５の幅ＷＷを５００ｎｍとし、ＴＭＲ素子４の配線幅方向寸法ＴＸを２００ｎｍ、配線長手方向寸法ＴＹを２００ｎｍとし、素子側ヨーク２０Ａの配線幅方向寸法ＢＸを１５００ｎｍ、素子側ヨーク２０Ａの配線長手方向寸法ＢＹを９００ｎｍとした場合を採用している。
図１１（Ａ）には、３種類の試験片（＃１、＃２、＃３）について、強磁性ヨーク構造体２０における反素子側ヨーク２０Ｂの厚さＴＺを５０ｎｍと１００ｎｍの２種類に設定して、それぞれの書き込み電流値Ｉｗを測定した結果が示されている。全てにおいて書き込み電流値は４（ｍＡ）以下となり、極めて小さな電流値で書き込みを実行できることが検証されている。なお、３種類の試験片における強磁性ヨーク構造体２０の他の寸法については、図１１（Ｂ）に示されているので説明を省略する。
このような現象が生じる要因は、次のようなことが原因と考えられる。反素子側ヨーク２０Ｂの厚さが薄すぎる場合、磁界の漏れを抑制する効果が低減することで、反素子側ヨーク内に生じる磁界が弱くなってしまい、磁気抵抗効果素子に対して磁気記憶する為の磁界を十分に生じさせることが出来なくなる。一方で、反素子側ヨーク２０Ｂの厚さが厚すぎると、反素子側ヨーク２０Ｂに対して内部磁界を生じさせるためのエネルギーが大きくなってしまい、消費電力が増大してしまう。従って、本実施形態のような範囲内にすれば、反素子側ヨーク２０Ｂに生じさせる磁界と、それを生み出すための消費電力が合理的にバランスするようになる。
次に、図１２（Ａ）には、４種類の試験片（＃１、＃２、＃３、＃４）について、強磁性ヨーク構造体２０における素子側ヨーク２０Ａの厚さＢＺ（ｎｍ）を変化させた場合の書き込み電流値Ｉｗ（ｍＡ）の変化が示されている。この結果によると、試験片（＃２）を除き、厚さＢＺを２０ｎｍ近傍に設定すると書き込み電流Ｉｗが最小値となることが分かる。従って、２０ｎｍを中間値とし、１０ｎｍより大きく且つ３０ｎｍより小さい範囲内に素子側ヨークの厚さＢＺを設定することが好ましいことになる。なお、４種類の試験片における強磁性ヨーク構造体２０の他の寸法については、図１２（Ｂ）に示されているので説明を省略する。
素子側ヨーク２０Ａに関しても、反素子側ヨーク２０Ｂと同様に、薄すぎると先端からの発生磁界が小さくなり書き込み効率が低下する。一方、厚すぎると、強磁性ヨーク構造体２０の内部に磁区が形成され、素子側ヨーク２０Ａの先端の磁化変化が滑らかでなくなる可能性がある。
しかし、図１１及び図１２で示したように、素子側ヨーク２０Ａにおける最適な厚みは、反素子側ヨーク２０Ｂの最適な厚みより全体的に小さくなることが分かる。従って、反素子側ヨーク２０Ｂの厚さＴＺに対して素子側ヨーク２０Ａの厚さＢＺを小さく設定することで、反素子側ヨーク２０Ｂ側では磁界の漏れを積極的に抑制して素子側ヨーク２０Ａ側に磁界を誘導しつつ、その磁界を、薄肉に設定された素子側ヨーク２０Ａにおいて、素早い応答性でもってＴＭＲ素子４に効率的に印加することを可能としている。
図１３には、試験片（＃１、＃２、＃３、＃４）について、強磁性ヨーク構造体２０の反素子側ヨーク２０Ｂの配線幅方向寸法ＴＸを１．４μｍ（１４００ｎｍ）とし、同反素子側ヨーク２０Ｂの配線長手方向寸法ＴＹを変化させた場合の、書き込み電流値Ｉｗ（ｍＡ）の変化状態が示されている。図からも明らかなように、比率ＴＹ／ＴＸが０．５以下では、書き込み電流Ｉｗが大きくなってしまうことが分かる。なお、本試験片では反素子側ヨーク２０Ｂの配線幅方向寸法ＴＸと素子側ヨーク２０Ａの同方向寸法ＢＸは略同じであるので、上記検討結果は寸法ＢＸを用いても同様になる。
反素子側ヨーク２０Ｂの全体形状が、読み書き兼用配線５の長手方向に短く且つ幅方向に長くなりすぎると、反素子側ヨーク２０Ｂの内部に、読み書き兼用配線５の周方向の内部磁界が自然形成されてしまい、内部磁界の中立性が失われてしまう。従って、本実施例のように、ＴＹをＢＸの２分の１より大きくなるようにする事で、周方向の内部磁界の発生を抑制することができ、読み書き兼用配線５に双方向の電流を流した際も、両周方向の磁界を素早く且つ均等に形成することが出来ることになり、消費電力も低く抑えることが可能になると考えられる。一方、ＴＹ／ＢＸが２以上となる場合は、強磁性ヨーク構造体２０が配線長手方向に長すぎることとなり、ＴＭＲ素子４の面積を考慮すると合理的ではない。
図１４には、素子側ヨーク２０Ａの厚さＢＺを、１０ｎｍ、２０ｎｍ、３０ｎｍ、４０ｎｍの４種類に設定し、それぞれにおいて、配線長手方向寸法ＢＹを変化させた際における、空隙２０Ｅの中心（即ちＴＭＲ素子４の中心）に作用する磁界の強さ（Ｏｅ）の変化をシミュレーションした結果が示されている。なお、このシミュレーションでは、強磁性ヨーク構造体２０から生じる磁界の強さを８００（ｅｍｕ／ｃｃ）、ＴＭＲ素子４が収容される空隙２０Ｅの距離を３２０ｎｍとして計算した。
図１４によれば、素子側ヨーク２０Ａの配線長手方向寸法ＢＹが１００ｎｍ以下となると、磁界の強さが急激に低下してしまい、情報の書き込みに不向きとなる。また、その低下傾向は２００ｎｍを境に大きくなる。一方で、配線長手方向寸法ＢＹが１０００ｎｍ以上になると、磁界の強さも略一定となってしまう。従って、１００ｎｍ＜ＢＹ＜１０００ｎｍの範囲、より好ましくは２００ｎｍ＜ＢＹ＜１０００ｎｍに設定すれば、良好な磁界を得ることが可能になる。また、ＴＭＲ素子４の配線長手方向寸法ＭＸは、通常２００ｎｍ程度となるものを採用することが多い。従って、ＴＭＲ素子４の配線長手方向寸法ＭＸとの関係を考えると、素子側ヨーク２０Ａの配線長手方向寸法ＢＸがＭＸの２分の１より大きく且つその５倍より小さい範囲内、より好ましくは１倍より大きく且つ５倍より小さい範囲内に設定しておくことが効果的である。この結果、ＢＸがＭＸの２分の１より大きくなる（好ましくは１倍より大きくなる）ことで、ＴＭＲ素子４の中心領域に書き込み磁界を作用させることが可能になると共に、ＢＹをＭＹの５倍より小さく設定することで、素子側ヨーク２０Ａが無意味に大きすぎることになることを防止できるので、省電力化が達成されるようになっている。
以上説明した磁気記憶装置１によれば、強磁性ヨーク構造体２０が所定形状に設定されているので、低消費電力で強い磁界を得ることが出来る。また、図１で示したように、複数の記憶領域３がアレイ状に配置される場合において、それらの間で、読み書き兼用配線５及び強磁性ヨーク構造体２０によって得られる磁界特性を均質化することができ、書き込み制御が簡便となる。
例えば、読み書き兼用配線５が、記憶領域３毎にビット配線１３から引き込まれ、各読み書き兼用配線５に強磁性ヨーク構造体２０がそれぞれ形成されるような独立構造の場合、通常、複数の強磁性ヨーク構造体２０の間における磁化特性にばらつきが発生し易い。しかしながら、本磁気記憶装置１のように、強磁性ヨーク構造体２０の形状を設定しておけば、磁界特性を安定させる事が出来、複数の記憶領域３の間で書込み速度等を均質化できる。
また、読み書き兼用配線５に強磁性ヨーク構造体２０を設ける場合、強磁性ヨーク構造体２０の環状方向が、強磁性ヨーク構造体２０にとっては長手方向となることから、磁区が主にその長手方向に形成されてしまいやすい。従って、本実施例のように、強磁性ヨーク構造体２０を所定の寸法比率に設定することで、周方向の内部磁界の発生を抑制し、二値書込みにおける一方の書込み速度と他方の書込み速度が異なってしまったり、一方で要求される電流・電圧値と他方で要求される電流・電圧値が異なってしまったりするアンバランスを低減することができる。
また、この磁気記憶装置１において、配線５を更に薄肉化することで、この記憶領域３の全体を薄くすることも可能である。この場合、図１５に示されるように、強磁性ヨーク構造体２０も、素子側ヨーク２０Ａ又は反素子側ヨーク２０Ｂの両端を多少傾斜させることで直接連結して環状構造にすることができる。このように、側部ヨーク２０Ｃを形成する工程を省略し、素子側ヨーク２０Ａを形成する第１ヨーク製膜プロセスと、反素子側ヨーク２０Ｂを形成する第２ヨーク製膜プロセスによって、強磁性ヨーク構造体２０を形成することで、強磁性ヨーク構造体２０の全体の厚みを極めて薄くし、且つ強磁性ヨーク構造体２０の肉厚を薄くすることが可能になる。このような場合、必ずしも側部ヨーク２０Ｃの部位を明確化できないことになるが、その際は、素子側ヨーク２０Ａと反素子側ヨーク２０Ｂの接点を側部ヨーク２０Ｃ、２０Ｃと考えて、その側部ヨーク２０Ｃ、２０Ｃの間の最大距離を、強磁性ヨーク構造体２０の配線幅方向最大寸法とすれば良い。
なお、本発明でいう「素子側ヨークに形成されている空隙」は、強磁性ヨーク構造体２０の最終的な形状を意味しており、連続的な素子側ヨーク２０Ａを形成した後に、空隙を形成するために分断加工を行う場合に限定されるものではない。例えば、（分断されたような状態となり得る）一対の素子側ヨーク２０Ａを個別に形成するようにして、その間にＴＭＲ素子４を介在させてもよい。
図１６には、本発明の第２の実施形態に係る磁気記憶装置１０１の全体構成が示されている。なお、磁気記憶装置１０１の説明は、第１実施形態と異なる点を中心に行うものとし、第１実施形態と共通する部分・部材については、図面の符号下２桁を一致させる事で説明を省略する。
図１７に拡大して示されるように、この磁気記憶装置１０１における記憶部１０２の各記憶領域１０３は、ＴＭＲ素子１０４、書込み専用配線１０５Ａ、読み出し専用配線１０５Ｂ、書込み専用トランジスタ１０６Ａ、読み出し専用トランジスタ１０６Ｂ等を有する。従って、読み書き兼用配線を利用した第１実施形態と異なり、第２実施形態の磁気記憶装置１０１では、書込み専用配線１０５Ａと読み出し専用配線１０５Ｂを別々に配置することで、回り込み電流等のノイズ要因を低減できるようになっている。
書込み専用配線１０５Ａの両端は、２本のビット配線１１３、１１４に接続されており、更にこの両端の間に書込み専用トランジスタ１０６Ａが配置されている。従って、ビット配線１１３、１１４間に電圧を印加して、書込み専用トランジスタ１０６ＡをＯＮにすることで、書込み専用配線１０５Ａに電流を流す事が可能となり、近接配置されるＴＭＲ素子１０４の周囲に磁界を発生させる事ができる。また、読み出し専用配線１０５Ｂの両端も２本のビット配線１１３、１１４に接続されており、更に、この両端間に読み出し専用トランジスタ１０６Ｂ及びＴＭＲ素子１０４が配置されている。従って、ビット配線１１３、１１４間に電圧を印加して、読み出し専用トランジスタ１０６ＢをＯＮにすることで、読み出し専用配線１０５Ｂに電流を流す事が可能となり、ＴＭＲ素子１０４の抵抗値の変化を検出する事ができる。なお、書込み専用トランジスタ１０６Ａはワード配線１１５に接続されており、読み出し専用トランジスタ１０６Ｂはワード配線１１６に接続されている。従って、このワード配線１１５、１１６に印加する電圧を利用して、各トランジスタ１０６Ａ、１０６Ｂの導通状態を個別に切り替えるようになっている。この結果、必要に応じてビット配線１１３、１１４からワード配線１１５に対して電流を流すこともできる。
図１８には、強磁性ヨーク構造体１２０が拡大して示されている。この強磁性ヨーク構造体１２０は、書込み専用配線１０５ＡにおけるＴＭＲ素子１０４側に近接配置される素子側ヨーク１２０Ａと、書込み専用配線１０５ＡにおけるＴＭＲ素子１０４の反対側に近接配置される反素子側ヨーク１２０Ｂと、素子側ヨーク１２０Ａの両端と反素子側ヨーク１２０Ｂの両端を連結して略環状とし、書込み専用配線１０５Ａが内部を貫通するように配置される一対の側部ヨーク１２０Ｃ、１２０Ｃとを備えて構成される。なお、素子側ヨーク１２０Ａに形成される空隙には、ＴＭＲ素子１０４が配置されている。
このＴＭＲ素子１０４と書込み専用配線１０５Ａは、絶縁体１２２によって相互に絶縁状態となっている。一方、このＴＭＲ素子１０４の上端面及び下端面は読み出し専用配線１０５Ｂに接続されている。なお、上端側の読み出し専用配線１０５Ｂは、断面が下に凸となる薄膜構造となっており、書込み専用配線１０５ＡとＴＭＲ素子１０４を可能な限り接近させるようにしている。なお、強磁性ヨーク構造体１２０の詳細寸法等は第１実施形態と同様である。
この第２実施形態の磁気記憶装置１０１においても、第１実施形態と同様の効果を得ることができ、加えて、書込み専用配線１０５Ａと読み出し専用配線１０５Ｂが独立しているので、書込み動作時には、書込み専用配線１０５Ａのみに電流を流すことができる。一方、読み出し動作時には、読み出し専用配線１０５Ｂのみに電流を流すことができる。この結果、ダイオード等を配置しなくても回り込み電流等を回避することが可能になるので、書き込み及び読み出し動作を更に安定させることができる。
以上、第１及び第２実施形態に係る磁気記憶装置を説明したが、本発明はこれらの実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では磁気抵抗効果素子としてＴＭＲ素子を用いているが、巨大磁気抵抗（ＧＭＲ：Ｇｉａｎｔ ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ）効果を利用したＧＭＲ素子を用いてもよい。ＧＭＲ効果とは、非磁性層を挟んだ２つの強磁性層の磁化方向のなす角度により、積層方向と直交する方向における強磁性層の抵抗値が変化する現象である。すなわち、ＧＭＲ素子においては、２つの強磁性層の磁化方向が互いに平行である場合に強磁性層の抵抗値が最小となり、２つの強磁性層の磁化方向が互いに反平行である場合に強磁性層の抵抗値が最大となる。なお、ＴＭＲ素子やＧＭＲ素子には、２つの強磁性層の保磁力の差を利用して書き込み／読み出しを行う疑似スピンバルブ型と、一方の強磁性層の磁化方向を反強磁性層との交換結合により固定するスピンバルブ型とがある。また、ＧＭＲ素子におけるデータ読み出しは、積層方向と直交する方向における強磁性層の抵抗値の変化を検出することにより行われる。また、ＧＭＲ素子におけるデータ書き込みは、書き込み電流により生じる磁界によって一方の強磁性層の磁化方向を反転させることにより行われる。
また、上記実施形態では、書き込み電流及び読み出し電流を制御するためのスイッチ手段としてトランジスタ（読み書き兼用トランジスタ）を用いているが、このスイッチ手段としては、必要に応じて電流を遮断／導通させる機能を有する様々な手段を適用することができる。
また、本発明の磁気記憶装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明は、磁気抵抗効果素子によって各種情報を記録・保持するような分野において広く利用する事が出来る。
１、１０１ ・・・磁気記憶装置
４、１０４ ・・・磁気抵抗効果素子
５ ・・・読み書き兼用配線
１３、１４、１１３、１１４・・・ビット配線
１５、１６、１１５、１１６・・・ワード配線
２０、１２０ ・・・強磁性ヨーク構造体
２０Ａ、１２０Ａ ・・・素子側ヨーク
２０Ｂ、１２０Ｂ ・・・反素子側ヨーク
２０Ｃ、１２０Ｃ ・・・側部ヨーク
２０Ｅ ・・・隙間
１０５Ａ ・・・書込み専用配線
１０５Ｂ ・・・読み出し専用配線
４、１０４ ・・・磁気抵抗効果素子
５ ・・・読み書き兼用配線
１３、１４、１１３、１１４・・・ビット配線
１５、１６、１１５、１１６・・・ワード配線
２０、１２０ ・・・強磁性ヨーク構造体
２０Ａ、１２０Ａ ・・・素子側ヨーク
２０Ｂ、１２０Ｂ ・・・反素子側ヨーク
２０Ｃ、１２０Ｃ ・・・側部ヨーク
２０Ｅ ・・・隙間
１０５Ａ ・・・書込み専用配線
１０５Ｂ ・・・読み出し専用配線
Claims (14)
- 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、を備える磁気記憶装置であって、
前記反素子側ヨークの厚さが、５０ｎｍより大きく且つ１５０ｎｍより小さいことを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、を備える磁気記憶装置であって、
前記反素子側ヨークにおける配線長手方向寸法が、該反素子側ヨークにおける配線幅方向寸法の２分の１より大きく且つ２倍より小さいことを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、
前記素子側ヨークの厚さが、１０ｎｍより大きく且つ３０ｎｍより小さいことを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、
前記素子側ヨークの厚さをＡ、磁気抵抗効果素子の厚さをＢとした場合に、２．５＜ Ａ／Ｂ ＜７．５を満たすことを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、
前記素子側ヨークにおける配線長手方向寸法が、前記磁気抵抗効果素子の配線長手方向寸法の１倍より大きく且つ該磁気抵抗効果素子の配線長手方向寸法の５倍より小さく設定されていることを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線の周方向に沿って配置されるヨーク構造体と、を備える磁気記憶装置であって、
前記ヨーク構造体における前記磁気抵抗効果素子近傍を構成する素子側ヨークの厚みと比較して、該ヨーク構造体における前記磁気抵抗効果素子の反対側を構成する反素子側ヨークの厚みが大きく設定されていることを特徴とする磁気抵抗効果素子。 - 請求項６において、
前記反素子側ヨーク厚さが５０ｎｍより大きく且つ１５０ｎｍより小さく設定されると共に、
前記素子側ヨークの厚さが１０ｎｍより大きく且つ３０ｎｍより小さく設定されることを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線の周方向に沿って配置され、該周方向の一部に空隙が設けられることで該空隙に前記磁気抵抗効果素子が収容されるヨーク構造体と、を備える磁気記憶装置であって、
前記ヨーク構造体における配線長手方向最大外寸が、該ヨーク構造体の配線幅方向最大外寸の２分の１より大きく且つ２倍より小さく設定されていることを特徴とする磁気抵抗効果素子。 - 請求項８において、
前記ヨーク構造体における前記磁気抵抗効果素子近傍を構成する素子側ヨークの配線長手方向寸法が、前記磁気抵抗効果素子の前記配線長手方向寸法の１倍より大きく、且つ該磁気抵抗効果素子の該配線長手方向寸法の５倍より小さく設定されていることを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、
前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、
前記素子側ヨークの厚さと比較して、前記反素子側ヨークの厚さが大きく設定されていることを特徴とする磁気抵抗効果素子。 - 請求項１０において、
前記反素子側ヨークの厚さが、５０ｎｍより大きく且つ１５０ｎｍより小さく設定されると共に、
前記素子側ヨークの厚さが、１０ｎｍより大きく且つ３０ｎｍより小さく設定されることを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、
前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、を備える磁気記憶装置であって、
前記素子側ヨークにおける配線長手方向寸法が、前記磁気抵抗効果素子の配線長手方向寸法の１倍より大きく且つ該磁気抵抗効果素子の配線長手方向寸法の５倍より小さく設定されていることを特徴とする磁気抵抗効果素子。 - 請求項１０、１１又は１２において、
前記素子側ヨークの両端近傍と反素子側ヨークの両端近傍を連結する一対の側部ヨークを備えることを特徴とする磁気抵抗効果素子。 - 任意方向に延在する配線と、
該配線に隣接配置される磁気抵抗効果素子と、
前記配線における前記磁気抵抗効果素子と反対側に近接配置される反素子側ヨークと、
前記配線における前記磁気抵抗効果素子と同側に近接配置される素子側ヨークと、
前記素子側ヨークの両端近傍と反素子側ヨークの両端近傍を連結する一対の側部ヨークと、を備える磁気記憶装置であって、
前記素子側ヨークにおける前記配線長手方向外寸が、一対の前記側部ヨーク間の距離の２分の１より大きく且つ２倍より小さく設定されていることを特徴とする磁気抵抗効果素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005357655A JP2007165449A (ja) | 2005-12-12 | 2005-12-12 | 磁気記憶装置 |
| EP06113049A EP1796101A3 (en) | 2005-12-12 | 2006-04-25 | Magnetic memory |
| US11/418,351 US7453721B2 (en) | 2005-12-12 | 2006-05-04 | Magnetic memory |
| CNA2006100924096A CN1983444A (zh) | 2005-12-12 | 2006-05-26 | 磁存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005357655A JP2007165449A (ja) | 2005-12-12 | 2005-12-12 | 磁気記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007165449A true JP2007165449A (ja) | 2007-06-28 |
Family
ID=37758629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005357655A Withdrawn JP2007165449A (ja) | 2005-12-12 | 2005-12-12 | 磁気記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7453721B2 (ja) |
| EP (1) | EP1796101A3 (ja) |
| JP (1) | JP2007165449A (ja) |
| CN (1) | CN1983444A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741416B1 (en) * | 2016-09-12 | 2017-08-22 | Board Of Regents, The University Of Texas System | Memory devices based on gate controlled ferromagnestism and spin-polarized current injection |
| US10862022B2 (en) * | 2018-12-06 | 2020-12-08 | Sandisk Technologies Llc | Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same |
| US10811596B2 (en) | 2018-12-06 | 2020-10-20 | Sandisk Technologies Llc | Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same |
| US10797227B2 (en) | 2018-12-06 | 2020-10-06 | Sandisk Technologies Llc | Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same |
| TWI758077B (zh) * | 2021-01-21 | 2022-03-11 | 凌北卿 | 具有pn二極體之非揮發性記憶體元件 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5587943A (en) | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
| JP3466470B2 (ja) | 1998-03-18 | 2003-11-10 | 財団法人電気磁気材料研究所 | 薄膜磁気抵抗素子 |
| JP2000090658A (ja) | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
| JP3603771B2 (ja) * | 2000-09-26 | 2004-12-22 | 松下電器産業株式会社 | 磁気抵抗素子およびそれを用いた磁気センサ、メモリー装置 |
| US6847509B2 (en) * | 2001-02-01 | 2005-01-25 | Kabushiki Kaisha Toshiba | Magnetoresistive head and perpendicular magnetic recording-reproducing apparatus |
| US6661688B2 (en) * | 2001-12-05 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Method and article for concentrating fields at sense layers |
| JP2004047656A (ja) | 2002-07-11 | 2004-02-12 | Sony Corp | 磁気不揮発性メモリ素子およびその製造方法 |
| JP3959335B2 (ja) | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
| JP2004087870A (ja) | 2002-08-28 | 2004-03-18 | Sony Corp | 磁気抵抗効果素子および磁気メモリ装置 |
| JP3873015B2 (ja) * | 2002-09-30 | 2007-01-24 | 株式会社東芝 | 磁気メモリ |
| US20050141148A1 (en) * | 2003-12-02 | 2005-06-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
| US7239568B2 (en) * | 2004-01-29 | 2007-07-03 | Hewlett-Packard Development Company, Lp. | Current threshold detector |
-
2005
- 2005-12-12 JP JP2005357655A patent/JP2007165449A/ja not_active Withdrawn
-
2006
- 2006-04-25 EP EP06113049A patent/EP1796101A3/en not_active Withdrawn
- 2006-05-04 US US11/418,351 patent/US7453721B2/en not_active Expired - Fee Related
- 2006-05-26 CN CNA2006100924096A patent/CN1983444A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US7453721B2 (en) | 2008-11-18 |
| US20070133263A1 (en) | 2007-06-14 |
| CN1983444A (zh) | 2007-06-20 |
| EP1796101A3 (en) | 2007-07-04 |
| EP1796101A2 (en) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8514616B2 (en) | Magnetic memory element and magnetic memory | |
| US8040724B2 (en) | Magnetic domain wall random access memory | |
| JP2001358315A (ja) | Ｍｒａｍメモリ | |
| JP2010114143A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US7613033B2 (en) | Magnetic storage device | |
| JP2004303389A (ja) | 磁気ランダムアクセスメモリ | |
| US7826254B2 (en) | Magnetic storage device and method for producing the same | |
| US7613034B2 (en) | Magnetic memory and method for reading-writing information from-to magnetic storage element | |
| JP2004303837A (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
| JP4868431B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
| JP2007165449A (ja) | 磁気記憶装置 | |
| JP2007059865A (ja) | 磁気記憶装置 | |
| US7697323B2 (en) | Magnetic storage device | |
| US7903453B2 (en) | Magnetic memory | |
| JP4952053B2 (ja) | 磁気記憶装置 | |
| JP2007080344A (ja) | 半導体記憶装置 | |
| US7649766B2 (en) | Magnetic storage device | |
| JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
| JP2006156893A (ja) | 磁気メモリ | |
| JP2007123455A (ja) | 半導体記憶装置 | |
| JP4957054B2 (ja) | 磁気記憶装置 | |
| JP2008235659A (ja) | ヨーク型磁気記憶装置の製造方法、ヨーク型磁気記憶装置 | |
| JP2006128220A (ja) | 磁気メモリ | |
| JP4749037B2 (ja) | 半導体装置 | |
| JP2006080387A (ja) | 磁気メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070620 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |