JP2007171925A - 発光素子及びその駆動方法 - Google Patents

Abstract

【課題】クロストーク現像が生じない発光素子及びその駆動方法を提供する。
【解決手段】本発明に係る発光素子は、データラインＤ１〜Ｄ４、スキャンラインＳ１〜Ｓ４、ピクセルＥ１１〜Ｅ４４、及び放電部３０８を含む。データラインＤ１〜Ｄ４は、第１方向に配列され、スキャンラインＳ１〜Ｓ４は、第１方向と異なる方向の第２方向に配列される。ピクセルＥ１１〜Ｅ４４は、データラインＤ１〜Ｄ４とスキャンラインＳ１〜Ｓ４とが交差する発光領域に形成される。放電部３０８は、ピクセルＥ１１〜Ｅ４４中の第１ピクセルが第１放電時間の間第１放電電圧まで放電し、ピクセル中の第２ピクセルが第２放電時間の間第２放電電圧まで放電するものである。ここで、第２放電電圧は、第１放電電圧と異なる大きさを有する。
【選択図】 図３

Description

本発明は、発光素子及びその駆動方法に関する。さらに詳しくは、クロストーク現像（Cross-talk Phenomenon）が生じない発光素子及びその駆動方法に関するものである。

発光素子は、所定電流又は電圧が提供される場合、所定波長を有する光を発する。図１は、従来の発光素子を図示したブロック図である。図１を参照すれば、上記発光素子はパネル１００、制御部１０２、第１スキャン駆動部１０４、第２スキャン駆動部１０６、放電部１０８、プリチャージ部１１０、及びデータ駆動部１１２を含む。

パネル１００は、データラインＤ１〜Ｄ４とスキャンラインＳ１〜Ｓ４が交差する発光領域に形成される複数のピクセルＥ１１〜Ｅ４４を含む。

制御部１０２は、外部装置から表示データを受信し、上記受信された表示データを用いてスキャン駆動部１０４及び１０６、放電部１０８、プリチャージ部１１０、及びデータ駆動部１１２の動作を制御する。

第１スキャン駆動部１０４は、スキャンラインＳ１〜Ｓ４中の一部（例えば、スキャンラインＳ１、Ｓ３）に第１スキャン信号を伝送する。第２スキャン駆動部１０６は、他のスキャンラインＳ２、Ｓ４に第２スキャン信号を伝送する。その結果、スキャンラインＳ１〜Ｓ４が順次に接地に接続される。

放電部１０８は、スイッチＳＷ１〜ＳＷ４を介してデータラインＤ１〜Ｄ４に接続される。さらに、放電部１０８は、放電時スイッチＳＷ１〜ＳＷ４をターン−オンし、それで、データラインＤ１〜Ｄ４がツェナーダイオード（ＺＤ）に接続される。その結果、データラインＤ１〜Ｄ４がツェナーダイオードのツェナー電圧まで放電される。

プリチャージ部１１０は、制御部１０２の制御の下に上記表示データに対応するプリチャージ電流を上記放電されたデータラインＤ１〜Ｄ４に提供する。

データ駆動部１１２は、制御部１０２の制御の下に上記表示データに対応するデータ信号、即ち、データ電流を上記プリチャージされたデータラインＤ１〜Ｄ４に提供する。その結果、ピクセルＥ１１〜Ｅ４４は、発光する。

図２ａ及び図２ｂは、図１の発光素子を概略的に図示した回路図で、図２ｃ及び図２ｄは、上記発光素子の駆動過程を図示したタイミングダイヤグラムである。以下、第１スキャンラインＳ１に対応するカソード電圧ＶＣ１１〜ＶＣ４１を説明した後、上記発光素子の駆動過程を詳述する。

図２ａに示されるように、第１１ピクセルＥ１１と上記接地と間の抵抗は、スキャン抵抗Ｒｓであり、第２１ピクセルＥ２１と上記接地と間の抵抗は、Ｒｓ＋Ｒｐである。また、第３１ピクセルＥ３１と上記接地と間の抵抗は、Ｒｓ＋２Ｒｐであり、第４１ピクセルＥ４１と上記接地と間の抵抗は、Ｒｓ＋３Ｒｐである。

ここで、ピクセルＥ１１〜Ｅ４１を同じ輝度で発光させるために、同じ大きさのデータ電流Ｉ１１〜Ｉ４１が、データラインＤ１〜Ｄ４に提供されると仮定する。

この場合、データ電流Ｉ１１〜Ｉ４１が、該当ピクセルＥ１１〜Ｅ４１及び第１スキャンラインＳ１を通った後、接地に流れる。従って、ピクセルＥ１１〜Ｅ４１のカソード電圧ＶＣ１１〜ＶＣ４１は、データ電流Ｉ１１〜Ｉ４１の大きさが同一になるので、該当抵抗、即ち、ピクセルＥ１１〜Ｅ４１と上記接地と間の抵抗に比例する大きさを有する。従って、第４１カソード電圧ＶＣ４１、第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１、及び第１１カソード電圧ＶＣ１１の順にその大きさが大きくなる。

図２ｂを参照すれば、第１２ピクセルＥ１２と上記接地と間の抵抗は、Ｒｓ＋３Ｒｐであり、第１１ピクセルＥ１１と上記接地と間の抵抗より大きい。ここで、第１スキャンラインＳ１が接地に接続される時に第１データラインＤ１に流れるデータ電流と、第２スキャンラインＳ２とが接地に接続される時に第１データラインＤ１に流れるデータ電流の大きさが同一と仮定する。この場合、ピクセルＥ１１及びＥ１２のカソード電圧ＶＣ１１及びＶＣ１２が該当抵抗に比例する大きさを有するので、第１２カソード電圧ＶＣ１２が第１１カソード電圧ＶＣ１１より大きい。

以下、上記発光素子を駆動する過程を詳述する。
スイッチＳＷ１〜ＳＷ６がターン−オンされ、スキャンラインＳ１〜Ｓ４が上記発光素子の駆動電圧、例えば、データ電流の最大輝度に対応する電圧と同じ大きさの電圧Ｖ２を有する非発光源に接続される。従って、ピクセルＥ１１〜Ｅ４４は発光せず、データラインＤ１〜Ｄ４は、第１放電時間ｄｃｈａ１の間、ツェナーダイオードのツェナー電圧まで同一に放電される。

次いで、スイッチＳＷ１〜ＳＷ４がターン−オフされた後、第１表示データに対応するプリチャージ電流が、図２ｃ及び図２ｄに示されるように、第１プリチャージ時間ｐｃｈａ１の間、データラインＤ１〜Ｄ４に提供される。

続いて、第１スキャンラインＳ１が、図２ａに示されるように、接地に接続され、他のスキャンラインＳ２〜Ｓ４は、上記非発光源に接続される。

次いで、第１表示データに対応するデータ電流Ｉ１１、Ｉ２１、Ｉ３１、Ｉ４１が、データラインＤ１〜Ｄ４に提供される。その結果、ピクセルＥ１１〜Ｅ４１が第１発光時間ｔ１の間発光する。

以下、第４１ピクセルＥ４１と第１１ピクセルＥ１１とが同じ輝度で発光するように既設定されたと仮定する。即ち、第１データラインＤ１と第４データラインＤ４に同じ大きさのデータ電流Ｉ１１、I４１が、第１発光時間ｔ１の間提供される。

まず、放電時に、データラインＤ１、Ｄ４が、図２ｄに示されるように、第１放電時間ｄｃｈａ１の間、同じ大きさの放電電圧まで放電され、それで、データラインＤ１、Ｄ４が、第１プリチャージ時間ｐｃｈａ１の間同じレベル、即ち、所定プリチャージ電圧までプリチャージされる。

次いで、同じ大きさのデータ電流Ｉ１１及びＩ４１が、第１データラインＤ１と第４データラインＤ４にそれぞれ提供される。この場合、ピクセルＥ１１〜Ｅ４１が同じ輝度で発光するように既設定されたので、ピクセルＥ１１及びＥ４１のアノード電圧ＶＡ１１、ＶＡ４１は、上記プリチャージ電圧から該当カソード電圧ＶＣ１１、ＶＣ４１より所定レベルの差を有する電圧まで上昇された後、安定化される。なぜならば、ピクセルがそのアノード電圧とそのカソード電圧との差に対応する輝度で発光するからである。例えば、ピクセルＥ１１のカソード電圧ＶＣ１１が１Ｖであり、ピクセルＥ４１のカソード電圧ＶＣ４１が２Ｖであるならば、ピクセルＥ１１のアノード電圧ＶＡ１１が６Ｖで安定化される時、ピクセルＥ４１のアノード電圧ＶＡ４１は、７Ｖで安定化される。

この場合、データラインＤ１、Ｄ４が同じレベル、例えば、３Ｖでプリチャージされたので、ピクセルＥ１１のアノード電圧ＶＡ１１は、３Ｖから６Ｖまで上昇した後、安定化されるが、ピクセルＥ４１のアノード電圧ＶＡ４１は、３Ｖから７Ｖまで上昇した後、安定化される。

従って、ピクセルＥ４１のアノード電圧ＶＡ４１が安定化されるまで消耗される電荷量は、図２ｄに示されるように、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量より大きくなる。従って、ピクセルＥ１１及びＥ４１が同じ輝度で発光するように既設定されたにもかかわらず、ピクセルＥ４１がピクセルＥ１１より暗く発光する。

以下、上記発光素子駆動過程を詳述する。
スキャンラインＳ１〜Ｓ４が上記非発光源に接続され、スイッチＳＷ１〜ＳＷ４がターン−オンされる。その結果、データラインＤ１〜Ｄ４が、図２ｃに示されるように、第２放電時間ｄｃｈａ２の間、所定放電電圧まで放電される。

次いで、スイッチＳＷ１〜ＳＷ４がターン−オフなった後第２表示データに対応するプリチャージ電流がデータラインＤ１〜Ｄ４に提供される。ここで、上記第２表示データは、上記第１表示データが制御部１０２に入力された後、入力されるデータである。

続いて、第２スキャンラインＳ２が、図２ｂに示されるように、上記接地に接続され、他のスキャンラインＳ１、Ｓ３及びＳ４が上記非発光源に接続される。次いで、上記第２表示データに対応するデータ電流Ｉ１２、Ｉ２２、Ｉ３２及びＩ４２がデータラインＤ１〜Ｄ４に提供され、それで、ピクセルＥ１２〜Ｅ４２が第２発光時間ｔ２の間発光する。

以下、第１１ピクセルＥ１１と第１２ピクセルＥ１２とが同じ輝度で発光するように設計されたと仮定する。即ち、第１１ピクセルＥ１１と第１２ピクセルＥ１２に同じ大きさのデータ電流Ｉ１１及びＩ１２が提供される。

この場合、ピクセルＥ１２と接地と間の抵抗がピクセルＥ１１と接地と間の抵抗より大きいため、ピクセルＥ１２のカソード電圧ＶＣ１２がピクセルＥ１１のカソード電圧ＶＣ１１より大きく、それで、ピクセルＥ１２のアノード電圧ＶＡ１２が安定化されるまで消耗される電荷量は、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量より大きい。従って、ピクセルＥ１２がピクセルＥ１１より暗く発光する。このように、同じ輝度で発光するように設定されたピクセルが互いに異なる輝度で発光する現状をクロストーク現像（Cross-talk Phenomenon）という。

本発明の目的は、クロストーク現像が生じない発光素子及びその駆動方法を提供するものである。

上記目的を達成するために、本発明の好ましい第１の実施形態に係る発光素子は、データライン、スキャンライン、ピクセル、及び放電部を含む。上記データラインは、第１方向に配列され、上記スキャンラインは、上記第１方向と異なる方向の第２方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する発光領域に形成される。上記放電部は、上記ピクセル中の第１ピクセルを、第１放電時間の間第１放電電圧まで放電させて、上記ピクセル中の第２ピクセルを、第２放電時間の間第２放電電圧まで放電する。ここで、上記第２放電電圧は、上記第１放電電圧と異なる大きさを有する。

本発明の好ましい第２の実施形態に係る発光素子は、データライン、スキャンライン、ピクセル、及び放電部を含む。上記データラインは、第１方向に配列され、上記スキャンラインは、上記第１方向と異なる方向の第２方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する領域に形成される。上記放電部は、少なくとも一つの放電補助素子を有し、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電する。ここで、上記放電補助素子は、上記放電を促進する。

本発明の好ましい第３の実施形態に係る放電素子は、データライン、スキャンライン、ピクセル、及び放電部を含む。上記データラインは、第１方向に配列され、上記スキャンラインは、上記第１方向と異なる第２方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する領域に形成される。上記放電部は、少なくとも一つのデータラインを、放電時間中の第１サブ放電時間の間、第１放電電圧まで放電し、上記放電時間中の第２サブ放電時間の間、上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第２放電電圧まで放電する。ここで、上記第２サブ放電時間は、上記第２放電電圧の大きさに対応して変わる。

本発明の好ましい第１の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、上記データラインの最外郭データライン中の第１最外郭データラインに第１電圧を提供する段階と、上記最外郭データライン中の第２最外郭データラインに第２電圧を提供する段階とを含む。ここで、少なくとも一つのデータラインは、上記提供された電圧によって、該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスに対応する放電電圧まで放電される。上記発光素子駆動方法は、上記データラインを所定放電電圧まで放電する段階をさらに含む。上記第１電圧を提供する段階は、外部から入力された第１外部電圧によって第１レベル電圧を出力する段階と、上記第１最外郭データラインが上記第１電圧を有するように上記出力された第１レベル電圧によって、上記第１最外郭データラインに所定電圧を提供する段階とを含む。上記第２電圧を提供する段階は、外部から入力された第２外部電圧によって第２レベル電圧を出力する段階と、上記第２最外郭データラインが上記第２電圧を有するように上記出力された第２レベル電圧によって、上記第２最外郭データラインに所定電圧を提供する段階とを含む。上記第２電圧は、上記第１電圧と異なる大きさを有することができる。

本発明の好ましい第２の実施形態に係るデータラインとスキャンラインが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、第１ピクセルに対応する第１データラインを、第１放電時間の間放電する段階と、第２ピクセルに対応する第２データラインを、第２放電時間の間放電する段階と、上記放電された第１データラインに第１データ電流を提供する段階と、及び上記放電された第２データラインに第２データ電流を提供する段階とを含む。ここで、上記第１データラインが有する電圧の信号波形における上記第１放電時間の終端点での電圧と、上記第２データラインが有する電圧の信号波形における上記第２放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差及び上記ピクセルに寄生するキャパシタ等のキャパシタンス差に対応する。

本発明の好ましい第３の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、上記データラインの最外郭データライン中の第１最外郭データラインに第１電圧を提供する段階と、上記最外郭データライン中の第２最外郭データラインに第２電圧を提供すると段階を含む。ここで、少なくとも一つのデータラインは、上記提供された電圧によって該当ピクセルのカソード電圧に対応する放電電圧まで放電され、上記放電は、上記データラインに接続された放電補助素子により促進される。上記放電補助素子は、ＯＰアンプであってもよい。

本発明の好ましい第４の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、第１ピクセルに対応する第１データラインを、第１放電時間の間放電する段階と、第２ピクセルに対応する第２データラインを、第２放電時間の間放電する段階と、第１データ電流を上記放電された第１データラインに提供する段階と、第２データ電流を上記放電された第２データラインに提供すると段階を含む。ここで、上記第１データラインが有する電圧の変化波形における上記第１放電時間の終端点での電圧と、上記第２データラインが有する電圧の変化波形における上記第２放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記放電は、放電補助素子により促進される。

本発明の好ましい第５の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、少なくとも一つのデータラインを、放電時間中の第１サブ放電時間の間第１放電電圧まで放電する段階と、上記放電時間中の第２サブ放電時間の間、上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第２放電電圧まで放電する段階とを含む。ここで、上記第２サブ放電時間は、上記第２放電電圧の大きさに対応して変わる。上記第２放電電圧まで放電する段階は、上記データラインの最外郭データライン中の第１最外郭データラインに第１電圧を提供する段階と、上記最外郭データライン中の第２最外郭データラインに第２電圧を提供する段階とを含む。上記第２電圧は、上記第１電圧と異なる大きさを有していてもよい。

本発明の好ましい第６の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、第１ピクセルに対応する第１データラインと第２ピクセルに対応する第２データラインを、第１サブ放電時間の間第１放電電圧まで放電する段階と、上記放電された第１データラインを、第２サブ放電時間の間第２放電電圧まで放電する段階と、上記放電された第２データラインを、第３サブ放電時間の間第３放電電圧まで放電する段階とを含む。ここで、上記第１データラインが有する電圧の変化波形における上記第２サブ放電時間の終端点での電圧と、上記第２データラインが有する電圧の変化波形における上記第３サブ放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記第２サブ放電時間は、上記第２放電電圧の大きさに対応して変わる。

本発明に係る発光素子及びその駆動方法によれば、放電電圧が該当スキャンライン抵抗及び該当ピクセルに寄生するキャパシタのキャパシタンスに対応して変わるので、上記発光素子にクロストーク現像が生じない。
また、本発明に係る発光素子及びその駆動方法によれば、放電電圧がカソード電圧によって変わるので、クロストーク現像が生じない。
さらに、本発明に係る発光素子及びその駆動方法によれば、データライン間の抵抗Ｒｄが増加されるので、消費電力が低減する。
さらに、本発明に係る発光素子及びその駆動方法によれば、第２サブ放電時間の間ＯＰアンプに抵抗値が異なる抵抗が選択的に接続されるので、上記第２放電時間が最適に形成されうる。

以下では、添付図面を参照して、本発明に係る発光素子及びその駆動方法の好ましい実施形態を詳細に説明する。

図３は、本発明の好ましい第１の実施形態に係る発光素子を図示したブロック図である。
図３を参照すれば、本実施形態の発光素子は、パネル３００、制御部３０２、第１スキャン駆動部３０４、第２スキャン駆動部３０６、放電部３０８、プリチャージ部３１０、及びデータ駆動部３１２を含む。

本発明の好ましい一実施形態に係る発光素子は、有機電界発光素子（Organic Electroluminescent Device）、ＰＤＰ（Plasma Display Panel）、ＬＣＤ（Liquid Crystal Display）などを含む。但し、以下では、説明の便宜のために、上記有機電界発光素子を例として説明する。

パネル３００は、データラインＤ１〜Ｄ４とスキャンラインＳ１〜Ｓと４が交差する発光領域に形成される複数のピクセルＥ１１〜Ｅ４４を含む。

上記発光素子が有機電界発光素子の場合、各ピクセルＥ１１〜Ｅ４４は、基板上に順次に形成されるアノード電極層、有機物層、及びカソード電極層を含む。

制御部３０２は、外部から表示データ、例えば、ＲＧＢデータを受信し、上記受信された表示データを用いてスキャン駆動部３０４及び３０６、放電部３０８、プリチャージ部３１０、及びデータ駆動部３１２の動作を制御する。また、制御部３０２は、上記受信された表示データを外部またはその内部に貯蔵することができる。

第１スキャン駆動部３０４は、スキャンラインＳ１〜Ｓ４中の一部（例えば、Ｓ１、Ｓ３）に第１スキャン信号を伝送する。第２スキャン駆動部３０６は、他のスキャンラインＳ２及びＳ４に第２スキャン信号を伝送する。その結果、スキャンラインＳ１〜Ｓ４が順次に低位スキャン電圧を有する発光源、好ましくは接地に接続される。以下、上記発光源を接地として仮定する。

放電部３０８は、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電する素子であり、第１サブ放電部３２０及び第２サブ放電部３２２を含む。ここで、上記カソード電圧は、該当スキャンラインの抵抗値（以下、“スキャンライン抵抗”という）及び上記スキャンラインを介して流れるデータ電流に対応する値を有する。

本発明の一実施形態に係る発光素子において、放電部３０８は、上記データラインを上記カソード電圧に対応する上記放電電圧まで放電するが、この場合、上記データラインに対応するピクセルに寄生するキャパシタのキャパシタンス値を考慮する。

本発明の他の実施形態に係る発光素子では、放電部３０８は、データラインＤ１〜Ｄ４をピクセルＥ１１〜Ｅ４４のカソード電圧に対応する放電電圧まで放電する。

第１サブ放電部３２０は、図３に示されるように、スイッチＳＷ１を介してデータラインＤ１及びＤ４中の第１最外郭データラインＤ１に接続され、そして、放電時、第１最外郭データラインＤ１に第１電圧を提供する。

第２サブ放電部３２２は、スイッチＳＷ4を介して、データラインＤ１及びＤ４中の第２最外郭データラインＤ４に接続され、そして、第２最外郭データラインＤ４に第２電圧を提供する。

本発明の一実施形態に係る発光素子では、上記第２電圧は、上記第１電圧と異なる大きさを有する。サブ放電部３２０、３２２に対する詳細な説明は、以下添付図面を参照して詳述する。

プリチャージ部３１０は、制御部３０２の制御の下に上記表示データに対応するプリチャージ電流を、上記放電されたデータラインＤ１〜Ｄ４に提供する。

データ駆動部３１２は、制御部３０２の制御の下に上記表示データに対応するデータ信号、即ち、データ電流を、上記プリチャージされたデータラインＤ１〜Ｄ４に提供する。その結果、ピクセルＥ１１〜Ｅ４４が発光する。

以下、本発明の発光素子駆動過程を詳述する。但し、複数の表示データが順次に制御部３０２に入力されると仮定する。

第１スキャンラインＳ１が発光源、好ましくは接地に接続され、他のスキャンラインＳ２〜Ｓ４は上記発光素子の駆動電圧、例えば、データ電流の最大輝度に対応する電圧と同じ大きさの電圧を有する非発光源に接続される。

その後、第１表示データに対応する第１データ電流がデータラインＤ１〜Ｄ４に提供される。この場合、上記第１データ電流は、データラインＤ１〜Ｄ４及びこれに対応するピクセルＥ１１〜Ｅ４１を通った後、第１スキャンラインＳ１を介して上記接地に流れる。その結果、第１スキャンラインＳ１に対応するピクセルＥ１１〜Ｅ４１が発光する。

次いで、データラインＤ１〜Ｄ４は、放電時間の間、ピクセルＥ１２〜Ｅ４２のカソード電圧に対応する放電電圧まで放電される。

続いて、データラインＤ１〜Ｄ４が、上記第１表示データ入力後に制御部３０２に入力される第２表示データに対応するプリチャージ電圧までプリチャージされる。

その後、第２スキャンラインＳ２が接地に接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４は上記非発光源に接続される。

次いで、上記第２表示データに対応する第２データ電流が、データラインＤ１〜Ｄ４に提供される。その結果、第２スキャンラインＳ２に対応するピクセルＥ１２〜Ｅ４２が発光する。続いて、データラインＤ１〜Ｄ４が、放電時間の間放電される。

上記のような発光過程を第４スキャンラインＳ４まで繰り返し、その後、第１スキャンラインＳ１から第４スキャンラインＳ４単位で、即ち、フレーム単位で上記発光過程を繰り返す。

図４ａ及び図４ｂは、図３の発光素子を概略的に図示した回路図で、図４ｃ及び図４ｄは、上記発光素子の駆動過程を図示したタイミングダイヤグラムである。
図４ａを参照すれば、第１サブ放電部３２０は、第１スイッチＳＷ５（４００）、第１デジタル−アナログ変換器４０２（第１ＤＡＣ）、及び第１ＯＰアンプ４０４を含む。

第２サブ放電部３２２は、第２スイッチＳＷ６（４０６）、第２ＤＡＣ４０８、及び第２ＯＰアンプ４１０を含む。

以下、カソード電圧ＶＣ１１〜ＶＣ４４を説明した後、上記発光素子の駆動過程を詳述する。

第１スキャンラインＳ１に対応するピクセルＥ１１〜Ｅ４４のカソード電圧ＶＣ１１〜ＶＣ４１の大きさを比較する。

図４ａに示されるように、第１１ピクセルＥ１１と上記接地と間の抵抗、即ち、スキャンライン抵抗は、スキャン抵抗Ｒｓであり、第２１ピクセルＥ２１と上記接地と間のスキャンライン抵抗は、Ｒｓ＋Ｒｐである。また、第３１ピクセルＥ３１と上記接地と間のスキャンライン抵抗は、Ｒｓ＋２Ｒｐであり、第４１ピクセルＥ４１と上記接地と間のスキャンライン抵抗は、Ｒｓ＋３Ｒｐである。

ここで、ピクセルＥ１１〜Ｅ４１を同じ輝度で発光させるために、同じ大きさのデータ電流Ｉ１１〜Ｉ４１が、データラインＤ１〜Ｄ４に提供されると仮定する。この場合、データ電流Ｉ１１〜Ｉ４１が、該当ピクセルＥ１１〜Ｅ４１及び第１スキャンラインＳ１を通った後、接地に流れる。従って、ピクセルＥ１１〜Ｅ４１のカソード電圧ＶＣ１１〜ＶＣ４１は、データ電流Ｉ１１〜Ｉ４１の大きさが同一なので、該当抵抗、即ち、ピクセルＥ１１〜Ｅ４１と上記接地と間の抵抗に比例する大きさを有する。従って、第４１カソード電圧ＶＣ４１、第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１、及び第１１カソード電圧ＶＣ１１の順でその大きさが大きくなる。

図４ｂを参照すれば、第１２ピクセルＥ１２と上記接地と間の抵抗はＲｓ＋３Ｒｐであり、第１１ピクセルＥ１１と上記接地と間の抵抗より大きい。ここで、第１スキャンラインＳ１が接地に接続される時に第１データラインＤ１に流れるデータ電流と、第２スキャンラインＳ２が接地に接続される時に第１データラインＤ１に流れるデータ電流の大きさが同じであると仮定する。この場合、ピクセルＥ１１、Ｅ１２のカソード電圧ＶＣ１１、ＶＣ１２が該当抵抗に比例する大きさを有するので、第１２カソード電圧ＶＣ１２の方が第１１カソード電圧ＶＣ１１より大きい。

以下、上記発光素子駆動過程を、図４ａ〜図４ｄを参照して詳述する。

放電部３０８は、データラインＤ１〜Ｄ４を放電する。以下、データラインＤ１〜Ｄ４を放電する過程を詳細に説明する。

第１スイッチＳＷ５及び第２スイッチＳＷ６がターン−オンされ、スキャンラインＳ１〜Ｓ４が上記非発光源に接続される。従って、ピクセルＥ１１〜Ｅ４４は発光しない。

次いで、第１ＤＡＣ４０２は、外部から入力される第１外部電圧Ｖ３によって第１レベル電圧を出力し、上記出力された第１レベル電圧は、第１ＯＰアンプ４０４に入力される。また、第２ＤＡＣ４０８は、外部から入力される第２外部電圧Ｖ４によって第２レベル電圧を出力し、上記出力された第２レベル電圧は、第２ＯＰアンプ４１０に入力される。

続いて、第１ＯＰアンプ４０４は、上記入力された第１レベル電圧によって第１最外郭データラインＤ１に第１ＯＰアンプ出力電圧を提供し、それで、第１最外郭データラインＤ１は、第１電圧を有する。また、第２ＯＰアンプ４１０は、上記入力された第２レベル電圧によって第２最外郭データラインＤ４に第２ＯＰアンプ出力電圧を提供し、それで、第２最外郭データラインＤ４は、第２電圧を有する。ここで、本発明の一実施形態によれば、上記第２電圧は、上記第１電圧と異なる大きさを有する。また、上の場合には第４１カソード電圧ＶＣ４１が第１１カソード電圧ＶＣ１１より大きいので、上記第２電圧の方が上記第１電圧より大きい。

このように、第１最外郭データラインＤ１が上記第１電圧を有して、第２最外郭データラインＤ４が上記第２電圧を有すれば、データラインＤ１〜Ｄ４は、抵抗Ｒｄによる電圧分配によって順次的な大きさの電圧を有する。即ち、データラインＤ１〜Ｄ４は、放電時、互いに異なる放電電圧まで放電される。好ましくは、データラインＤ１〜Ｄ４は、該当ピクセルのカソード電圧に対応する放電電圧まで放電される。

但し、本発明の発光素子には、図４ａ及び図４ｂに示されるように、ピクセルＥ１１〜Ｅ４４に寄生するキャパシタが存在し、このようなキャパシタが上記放電電圧のレベル設定に影響を及ぼす。従って、本発明の発光素子は、データラインＤ１〜Ｄ４に提供されるデータ電流が同じである場合、データラインＤ１〜Ｄ４を、該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタなどのキャパシタンスが考慮された放電電圧まで放電する。

本発明の好ましい他の実施形態によれば、ＯＰアンプ４０４、４１０は、データラインＤ１〜Ｄ４が該当ピクセルのカソード電圧に対応する放電電圧まで放電されるように所定電流をそれぞれ出力する。

以下、第４１ピクセルＥ４１と第１１ピクセルＥ１１が同じ輝度で発光するように既設定されたと仮定する。即ち、第１データラインＤ１と第４データラインＤ４に、同じ大きさのデータ電流Ｉ１１及びＩ４１が、第１発光時間ｔ１の間提供される。

この場合、第４１カソード電圧ＶＣ４１が第１１カソード電圧ＶＣ１１より大きいため、第４データラインＤ４が、図４ｄに示されるように、第１放電時間ｄｃｈａ１の間に第１データラインＤ１より大きな放電電圧まで放電される。

次いで、データラインＤ１〜Ｄ４が、第１プリチャージ時間ｐｃｈａ１の間にプリチャージされる。この場合、第４データラインＤ４が第１データラインＤ１より大きな放電電圧まで放電されているので、第４データラインＤ４が第１データラインＤ１より大きなプリチャージ電圧までプリチャージされる。

続いて、図４ａに示されるように、第１スキャンラインＳ１が接地に接続され、他のスキャンラインＳ２〜Ｓ４は上記非発光源に接続される。

その後、第１表示データに対応する同じ大きさのデータ電流Ｉ１１及びＩ４１が、第１データラインＤ１と第４データラインＤ４にそれぞれ提供される。この場合、ピクセルＥ１１、Ｅ４１が同じ輝度で発光するように既設定されているので、カソード電圧ＶＣ１１、ＶＣ４１及びキャパシタが考慮されたピクセルＥ１１、Ｅ４１のアノード電圧ＶＡ１１、ＶＡ４１は、上記プリチャージ電圧から該当カソード電圧ＶＣ１１、ＶＣ４１より所定レベル差を有する電圧まで上昇された後、安定化される。なぜなら、ピクセルがそのアノード電圧とそのカソード電圧の差に対応する輝度で発光するからである。

例えば、ピクセルＥ１１のカソード電圧ＶＣ１１が１Ｖであり、ピクセルＥ４１のカソード電圧ＶＣ４１が２Ｖであれば、ピクセルＥ１１のアノード電圧ＶＡ１１が６Ｖで安定化される時、ピクセルＥ４１のアノード電圧ＶＡ４１は、７Ｖで安定化される。

この場合、データラインＤ４がデータラインＤ１より高いプリチャージ電圧までプリチャージされたので、ピクセルＥ１１のアノード電圧ＶＡ１１は、第１プリチャージ電圧、例えば、３Ｖから６Ｖまで上昇した後、安定化され、ピクセルＥ４１のアノード電圧ＶＡ４１は、上記第１プリチャージ電圧より高い第２プリチャージ電圧、例えば、４Ｖから７Vまで上昇した後、安定化される。即ち、ピクセルＥ１１及びＥ４１のアノード電圧ＶＡ１１、ＶＡ４１は、図４ｄに示されるように、同じ上昇幅、即ち、３Ｖほど上昇した後、安定化される。従って、ピクセルＥ４１のアノード電圧ＶＡ４１が安定化されるまで消耗される電荷量は、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。

従って、ピクセルＥ１１、Ｅ４１が同じ輝度で発光するように既設定された場合、ピクセルＥ４１は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と同じ輝度ＶＡ４１−ＶＣ４１を有する。従って、ピクセルＥ１１、Ｅ４１は同じ輝度で発光する。

上記で説明していないが、第２１ピクセルＥ２１及び第３１ピクセルＥ３１も上記同様に動作する。従って、第１１〜４１ピクセルＥ１１〜Ｅ４１が同じ輝度で発光するように既設定された時、ピクセルＥ１１〜Ｅ４１は、実質的に同じ輝度で発光する。

次いで、スキャンラインＳ１〜Ｓ４が上記非発光源に接続され、スイッチＳＷ１〜ＳＷ６がターン−オンされる。

続いて、第１サブ放電部３２０は、第１最外郭データラインＤ１に第３電圧を提供し、第２サブ放電部３２２は、第２最外郭データラインＤ４に第４電圧を提供する。ここで、第１２カソード電圧ＶＣ１２が第４２カソード電圧ＶＣ４２より大きいので、上記第３電圧が上記第４電圧より大きな値を有する。従って、データラインＤ１〜Ｄ４は、順次的な大きさを有する放電電圧まで放電される。

以下、第１１ピクセルＥ１１と第１２ピクセルＥ１２に対応する放電電圧を比較する。
第１２ピクセルＥ１２のカソード電圧ＶＣ１２が、第１１ピクセルＥ１１のカソード電圧ＶＣ１１より大きいので、第１データラインＤ１は、図４ｃに示されるように、第１放電時間ｄｃｈａ１の間に、第２放電時間ｄｃｈａ２の間より高い放電電圧まで放電される。

次いで、第２表示データに対応するプリチャージ電流がデータラインＤ１〜Ｄ４に提供される。ここで、上記第２表示データは、上記第１表示データが制御部３０２に入力された後、入力されるデータである。

続いて、図４ｂに示されるように、第２スキャンラインＳ２が上記接地に接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４が上記非発光源に接続される。

次いで、上記第２表示データに対応するデータ電流Ｉ１２、Ｉ２２、Ｉ３２、Ｉ４２がデータラインＤ１〜Ｄ４に提供される。この場合、ピクセルＥ１２のカソード電圧ＶＣ１２がピクセルＥ１１のカソード電圧ＶＣ１１より大きいにもかかわらず、ピクセルＥ１２に対応するプリチャージ電圧がピクセルＥ１１に対応するプリチャージ電圧より大きいため、ピクセルＥ１２のアノード電圧ＶＡ１２が安定化されるまで消耗される電荷量は、図４ｃに示されるように、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。

ここで、データ電流Ｉ１１及びＩ１２は、同じ大きさを有する。従って、ピクセルＥ１２とピクセルＥ１１が同じ輝度で発光するように既設定された場合、ピクセルＥ１２は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と実質的に同じ大きさの輝度ＶＡ１２−ＶＣ１２で発光する。

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスによって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルは、そのカソード電圧に関係なく同じ輝度で発光する。従って、本発明の発光素子に含まれたパネル３００にはクロストーク現像が生じない。

図５は、本発明の好ましい第２の実施形態に係る発光素子を図示した回路図である。
図５を参照すれば、本実施形態の発光素子は、第１の実施形態の発光素子にくらべて、少なくとも一つの第３サブ放電部５００をさらに含む。

第３サブ放電部５００は、最外郭データラインＤ１、Ｄ４の間に位置する部分に接続され、放電時に、該当データラインに所定電圧を提供する。

上記第１の実施形態では、データラインＤ１〜Ｄ４に流れるデータ電流が同じである場合、一つのスキャンラインに対応するカソード電圧が順次的な大きさに変化した。発光素子は、２個のサブ放電部３２０、３２２を用いてカソード電圧を補償しており、それで、データラインＤ１〜Ｄ４が、放電時、該当ピクセルのカソード電圧に対応する放電電圧まで放電される。しかし、２個のサブ放電部３２０、３２２だけでは、上記カソード電圧が充分に補償できないことがある。一方、上記第２の実施形態の発光素子は、上記カソード電圧を充分に補償するために、データラインＤ１、Ｄ４の間に、対応する少なくとも一つの第３サブ放電部５００をさらに含む。

本発明の一実施形態に係る第３サブ放電部５００は、第３スイッチ５０２、第３ＤＡＣ５０４、及び第３ＯＰアンプ５０６を含む。これらに対する説明は、上記第１の実施形態の構成要素と同一なので省略する。

図６は、本発明の好ましい第３の実施形態に係る発光素子を図示したブロック図で、図７は、図６の発光素子を図示した回路図である。

図６を参照すれば、本実施形態の発光素子は、パネル６００、制御部６０２、第１スキャン駆動部６０４、第２スキャン駆動部６０６、放電部６０８、プリチャージ部６１０及びデータ駆動部６１２を含む。

放電部６０８を除いた他の構成要素は、第１の実施形態の構成要素と同じ機能を遂行するので、以下説明を省略する。

放電部６０８は、第１サブ放電部６２０、第２サブ放電部６２２及び第３サブ放電部６２４を含む。

第１サブ放電部６２０は、データラインＤ１〜Ｄ４を一定放電電圧まで放電する。例えば、第１サブ放電部６２０は、図７に示されるように、その内部に含まれたツェナーダイオード７０２を用いてツェナーダイオード７０２のツェナー電圧までデータラインＤ１〜Ｄ４を放電する。

第２及び３サブ放電部６２２、６２４は、上記第１の実施形態のサブ放電部３２０、３２２と同じくピクセルＥ１１〜Ｅ４４のカソード電圧を補償する。

例えば、第２、３サブ放電部６２２、６２４は、スイッチ７０４、７１０、ＤＡＣ７０６、７１２、及びＯＰアンプ７０８、７１４を含む。

上記第１の実施形態では、ＯＰアンプ４０４、４１０から出力される電流を用いてカソード電圧ＶＣ１１〜ＶＣ４４を補償したので、消費電力が大きかった。しかし、上記第３の実施形態では、ツェナーダイオード７０２を用いてデータラインＤ１〜Ｄ４を所定電圧まで放電させた後、ＯＰアンプ７０８、７１４を用いてカソード電圧ＶＣ１１〜ＶＣ４４を補償するので、第３の実施形態の発光素子の方が、上記第１の実施形態の発光素子より消費電力が低い。

図８は、本発明の好ましい第４の実施形態に係る発光素子を図示したブロック図である。
図８を参照すれば、本実施形態の発光素子は、パネル８００、制御部８０２、スキャン駆動部８０４、放電部８０６、プリチャージ部８０８、及びデータ駆動部８１０を含む。上記発光素子の構成要素は、上記第１の実施形態の構成要素と類似な機能を遂行するので、以下説明を省略する。

第４の実施形態の発光素子では、スキャン駆動部が両方向に形成される他の実施形態と違って、スキャン駆動部８０４が、図８に示されるように、パネル８００の一方向に形成される。

図９は、本発明の好ましい第５の実施形態に係る発光素子を図示したブロック図である。
図９を参照すれば、本実施形態の発光素子は、パネル９００、制御部９０２、第１スキャン駆動部９０４、第２スキャン駆動部９０６、放電部９０８、プリチャージ部９１０、及びデータ駆動部９１２を含む。

パネル９００は、データラインＤ１〜Ｄ４とスキャンラインＳ１〜Ｓ４とが交差する発光領域に形成される複数のピクセルＥ１１〜Ｅ４４を含む。

制御部９０２は、外部装置から表示データを受信し、上記受信された表示データを利用してスキャン駆動部９０４、９０６、放電部９０８、プリチャージ部９１０、及びデータ駆動部９１２の動作を制御する。

第１スキャン駆動部９０４は、スキャンラインＳ１〜Ｓ４中の一部（例えば、Ｓ１、Ｓ３）に第１スキャン信号を伝送する。第２スキャン駆動部９０６は、他のスキャンラインＳ２、Ｓ４に第２スキャン信号を伝送する。その結果、スキャンラインＳ１〜Ｓ４が発光源、好ましくは接地に接続される。以下、上記発光源を接地として仮定する。

放電部９０８は、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電し、好ましくは、データラインＤ１〜Ｄ４を、ピクセルＥ１１〜Ｅ４４のカソード電圧に対応する放電電圧まで放電する。ここで、上記カソード電圧は、データラインＤ１〜Ｄ４に提供されるデータ電流の大きさが同じであれば、該当ピクセルに対応するスキャンラインの抵抗（以下、“スキャンライン抵抗”という）に対応する値を有する。

放電部９０８は、第１サブ放電部９２０、第２サブ放電部９２２、及び放電補助部９２４を含む。

第１サブ放電部９２０は、図９に示されるように、データラインＤ１、Ｄ４の最外郭データラインＤ１〜Ｄ４中の第１最外郭データラインＤ１に接続され、放電時に、第１最外郭データラインＤ１に第１電圧を提供する。

第２サブ放電部９２２は、最外郭データラインＤ１、Ｄ４中の第２最外郭データラインＤ４に接続され、第２最外郭データラインＤ４に第２電圧を提供する。

本発明の一実施形態によれば、上記第２電圧は、上記第１電圧と異なる大きさを有する。
放電補助部９２４は、放電を促進する。サブ放電部９２０、９２２、及び放電補助部９２４に対する詳細な説明は以下添付図面を参照して詳述する。

プリチャージ部９１０は、制御部９０２の制御の下に、上記表示データに対応するプリチャージ電流を上記放電されたデータラインＤ１〜Ｄ４に提供する。

データ駆動部９１２は、制御部９０２の制御の下に、上記表示データに対応するデータ信号、即ち、データ電流を上記プリチャージされたデータラインＤ１〜Ｄ４に提供する。その結果、ピクセルＥ１１〜Ｅ４４が発光する。

図１０ａ及び図１０ｂは、図９の発光素子を概略的に図示した回路図である。
図１０ａを参照すれば、第１サブ放電部９２０は、第１スイッチＳＷ１、第１デジタル−アナログ変換器１００２（第１ＤＡＣ）、及び第１ＯＰアンプ１００４を含む。

第２サブ放電部９２２は、第２スイッチＳＷ２、第２ＤＡＣ１００８、及び第２ＯＰアンプ１０１０を含む。

放電補助部９２４は、データラインに接続される少なくとも一つの放電補助素子、例えば、第３ＯＰアンプを含む。好ましくは、第３ＯＰアンプは、データラインＤ１〜Ｄ４にそれぞれ接続される。

以下、カソード電圧ＶＣ１１〜ＶＣ４４を説明した後、上記発光素子の駆動過程を詳述する。第１スキャンラインＳ１に対応するピクセルＥ１１〜Ｅ４４のカソード電圧ＶＣ１１〜ＶＣ４１の大きさを比較する。

図１０ａに示されるように、第１１ピクセルＥ１１と上記接地と間の抵抗、即ち、スキャンライン抵抗は、スキャン抵抗Ｒｓであり、第２１ピクセルE２１と上記接地と間のスキャンライン抵抗は、Ｒｓ＋Ｒｐである。また、第３１ピクセルＥ３１と上記接地と間のスキャンライン抵抗は、Ｒｓ＋２Ｒｐであり、第４１ピクセルＥ４１と上記接地と間のスキャンライン抵抗は、Ｒｓ＋３Ｒｐである。

ここで、ピクセルＥ１１〜Ｅ４１を同じ輝度で発光させるために、同じ大きさのデータ電流Ｉ１１〜Ｉ４１が、データラインＤ１〜Ｄ４に提供されると仮定する。この場合、データ電流Ｉ１１〜Ｉ４１が、該当ピクセルＥ１１〜Ｅ４１及び第１スキャンラインＳ１を通った後、接地に流れる。従って、ピクセルＥ１１〜Ｅ４１のカソード電圧ＶＣ１１〜ＶＣ４１は、データ電流Ｉ１１〜Ｉ４１の大きさが同一なので、該当抵抗、即ち、ピクセルＥ１１〜Ｅ４１と上記接地と間の抵抗に比例する大きさを有する。従って、第４１カソード電圧ＶＣ４１、第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１、及び第１１カソード電圧ＶＣ１１の順にその大きさが大きい。

図１０ｂを参照すれば、第１２ピクセルＥ１２と上記接地と間の抵抗は、Ｒｓ＋３Ｒｐであり、第１１ピクセルＥ１１と上記接地と間の抵抗より大きい。ここで、第１スキャンラインＳ１が接地に接続される時に第１データラインＤ１に流れるデータ電流と、第２スキャンラインＳ２が接地に接続される時に第１データラインＤ１に流れるデータ電流の大きさが同一と仮定する。この場合、ピクセルＥ１１、Ｅ１２のカソード電圧ＶＣ１１及びＶＣ１２が該当抵抗に比例する大きさを有するので、第１２カソード電圧ＶＣ１２の方が第１１カソード電圧ＶＣ１１より大きい。

以下、上記発光素子駆動過程を詳述する。

放電部９０８は、データラインＤ１〜Ｄ４を放電する。以下、データラインＤ１〜Ｄ４を放電する過程を詳細に説明する。

スイッチＳＷ１〜ＳＷ６がターン−オンされ、スキャンラインＳ１〜Ｓ４が上記非発光源に接続される。従って、ピクセルＥ１１〜Ｅ４４は発光しない。

次いで、第１ＤＡＣ１００２は、外部から入力される第１外部電圧Ｖ３によって第１レベル電圧を出力し、上記出力された第１レベル電圧は、第１ＯＰアンプ１００４に入力される。また、第２ＤＡＣ１００８は、外部から入力される第２外部電圧Ｖ４によって第２レベル電圧を出力し、上記出力された第２レベル電圧は、第２ＯＰアンプ１０１０に入力される。

続いて、第１ＯＰアンプ１００４は、上記入力された第１レベル電圧によって第１最外郭データラインＤ１に第１ＯＰアンプ出力電圧を提供し、それで、第１最外郭データラインＤ１は、第１電圧を有する。また、第２ＯＰアンプ１０１０は、上記入力された第２レベル電圧によって第２最外郭データラインＤ４に第２ＯＰアンプ出力電圧を提供し、それで、第２最外郭データラインＤ４は第２電圧を有する。ここで、本発明の一実施形態によれば、上記第２電圧は、上記第１電圧と異なる大きさを有する。また、上の場合には、第４１カソード電圧ＶＣ４１が第１１カソード電圧ＶＣ１１より大きいので、上記第２電圧の方が上記第１電圧より大きい。

このように、第１最外郭データラインＤ１が上記第１電圧を有し、第２最外郭データラインＤ４が上記第２電圧を有すれば、データラインＤ１〜Ｄ４は抵抗Ｒｄによる電圧分配によって順次的な大きさの電圧を有する。即ち、データラインＤ１〜Ｄ４は、放電時、互いに異なる放電レベルまで放電される。好ましくは、データラインＤ１〜Ｄ４は、該当ピクセルのカソード電圧に対応する放電レベルで放電される。

本発明の好ましい他の実施形態によれば、ＯＰアンプ１００４、１０１０は、データラインＤ１〜Ｄ４を該当ピクセルのカソード電圧に対応する放電電圧まで放電するように、所定電流をそれぞれ出力できる。

以下、第４１ピクセルＥ４１と第１１ピクセルＥ１１が同じ輝度で発光するように既設定されたと仮定する。即ち、第１データラインＤ１と第４データラインＤ４に、同じ大きさのデータ電流Ｉ１１、Ｉ４１が、第１発光時間ｔ１間提供される。

この場合、第４１カソード電圧ＶＣ４１が第１１カソード電圧ＶＣ１１より大きいため、第４データラインＤ４が、図４ｄに示されるように、第１放電時間ｄｃｈａ１の間に、第１データラインＤ１より大きな放電電圧まで放電される。この場合、本発明の発光素子は、以下で説明するように、上記第３ＯＰアンプを利用して放電速度を向上させる。

次いで、データラインＤ１〜Ｄ４が、第１プリチャージ時間ｐｃｈａ１間、プリチャージされる。この場合、第４データラインＤ４が、第１データラインＤ１より大きな放電電圧まで放電されているので、第４データラインＤ４の方が第１データラインＤ１より大きなプリチャージ電圧までプリチャージされる。

続いて、第１スキャンラインＳ１が接地に接続され、他のスキャンラインＳ２〜Ｓ４は上記非発光源に接続される。

その後、第１表示データに対応する同じ大きさのデータ電流Ｉ１１、Ｉ４１が、第１データラインＤ１と第４データラインＤ４にそれぞれ提供される。この場合、ピクセルＥ１１〜Ｅ４１が同じ輝度で発光するように既設定されているので、ピクセルＥ１１、Ｅ４１のアノード電圧ＶＡ１１、ＶＡ４１は、上記プリチャージ電圧から該当カソード電圧ＶＣ１１、ＶＣ４１より所定レベル差を有する電圧まで上昇された後、安定化される。なぜならば、ピクセルがそのアノード電圧とそのカソード電圧との差に対応する輝度で発光するからである。例えば、ピクセルＥ１１のカソード電圧ＶＣ１１が１Ｖで、ピクセルＥ４１のカソード電圧ＶＣ４１が２Ｖのとき、ピクセルＥ１１のアノード電圧ＶＡ１１が６Ｖで安定化される時ピクセルＥ４１のアノード電圧ＶＡ４１は、７Ｖで安定化される。

この場合、データラインＤ４がデータラインＤ１より高いプリチャージ電圧までプリチャージされているので、ピクセルＥ１１のアノード電圧ＶＡ１１は、第１プリチャージ電圧、例えば、３Ｖから６Ｖまで上昇した後、安定化され、ピクセルＥ４１のアノード電圧ＶＡ４１は、上記第１プリチャージ電圧より高い第２プリチャージ電圧、例えば、４Ｖから７Ｖまで上昇した後、安定化される。即ち、ピクセルＥ１１、Ｅ４１のアノード電圧ＶＡ１１、ＶＡ４１は、図４ｄに示されるように、同じ上昇幅、即ち、３Ｖほど上昇した後、安定化される。

従って、ピクセルＥ４１のアノード電圧ＶＡ４１が安定化されるまで消耗される電荷量は、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。従って、ピクセルＥ１１、Ｅ４１が同じ輝度で発光するように既設定された場合、ピクセルＥ４１は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と同じ輝度ＶＡ４１−ＶＣ４１を有する。従って、ピクセルＥ１１、Ｅ４１は同じ輝度で発光する。

上記で説明していないが、第２１ピクセルＥ２１及び第３１ピクセルＥ３１も上記同様に動作する。従って、第１１〜４１ピクセルＥ１１〜Ｅ４１が同じ輝度で発光するように既設定された時、ピクセルＥ１１〜Ｅ４１は実質的に同じ輝度で発光する。

以下、上記発光素子駆動過程を詳述する。

スキャンラインＳ１〜Ｓ４が上記非発光源に接続され、スイッチＳＷ１〜ＳＷ６がターン−オンされる。

続いて、第１サブ放電部９２０は、第１最外郭データラインＤ１に第３ＯＰアンプ出力電圧を提供し、それで、第１最外郭データラインＤ１は、第３電圧を有する。第２サブ放電部９２２は、第２最外郭データラインＤ４に第４ＯＰアンプ出力電圧を提供し、それで、第２最外郭データラインＤ４は、第４電圧を有する。ここで、第１２カソード電圧ＶＣ１２が第４２カソード電圧ＶＣ４２より大きいので、上記第３電圧が上記第４電圧より大きな値を有するように既設定される。従って、データラインＤ１〜Ｄ４は、順次的な大きさを有する放電電圧まで放電される。

以下、第１１ピクセルＥ１１と第１２ピクセルＥ１２に対応する放電電圧を比較する。
第１２ピクセルＥ１２のカソード電圧ＶＣ１２が、第１１ピクセルＥ１１のカソード電圧ＶＣ１１より大きいので、第１データラインＤ１は、図４cに示されるように、第１放電時間ｄｃｈａ１の間、第２放電時間ｄｃｈａ２の間より高い放電電圧まで放電される。

次いで、第２表示データに対応するプリチャージ電流がデータラインＤ１〜Ｄ４に提供される。ここで、上記第２表示データは、上記第１表示データが制御部９０２に入力された後、入力されるデータである。

続いて、第２スキャンラインＳ２が上記接地に接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４が上記非発光源に接続される。

次いで、上記第２表示データに対応するデータ電流Ｉ１２、Ｉ２２、Ｉ３２、Ｉ４２がデータラインＤ１〜Ｄ４に提供される。この場合、ピクセルＥ１２のカソード電圧ＶＣ１２がピクセルＥ１１のカソード電圧ＶＣ１１より大きいにもかかわらず、ピクセルＥ１２に対応するプリチャージ電圧がピクセルＥ１１に対応するプリチャージ電圧より大きいため、ピクセルＥ１２のアノード電圧ＶＡ１２が安定化されるまで消耗される電荷量は、図４ｃに示されるように、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。

ここで、データ電流Ｉ１１、Ｉ１２は同じ大きさを有する。従って、ピクセルＥ１２とピクセルＥ１１が同じ輝度で発光するように既設定された場合、ピクセルＥ１２は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と実質的に同じ大きさの輝度ＶＡ１２−ＶＣ１２で発光する。

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が該当ピクセルのカソード電圧によって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルはそのカソード電圧に関係なく同じ輝度で発光する。従って、本発明の発光素子に含まれたパネル９００にはクロストーク現像が生じない。

以下、放電補助部９２４の役割を詳細に説明する。
放電補助部９２４ａ〜９２４ｄは、図１０ａ及び図１０ｂに示されるように、それぞれスイッチＳＷ３〜ＳＷ６及び放電補助素子である第３ＯＰアンプを含む。

スイッチＳＷ３〜ＳＷ６は、放電時ターン−オンされる。

上記第３ＯＰアンプは、ＯＰアンプ１００４、１０１０から提供された電圧及び抵抗Ｒｄによって形成された電圧を該当データラインに提供し、それで、データラインＤ１〜Ｄ４は該当ピクセルのカソード電圧に対応する放電電圧まで放電される。即ち、上記第３ＯＰアンプは、上記データラインが上記放電レベルで放電される時間、即ち、放電速度を制御できる。

本発明の一実施形態に係る発光素子では、データラインＤ１〜Ｄ４間の抵抗Ｒｄ（以下、“データライン間抵抗”という）を大きく設定する。このように設定する理由を例えて詳述する。

上記第３ＯＰアンプを含まずに、データライン間の抵抗Ｒｄが１００Ωの場合（未図示）と、上記第３ＯＰアンプを含んだまま、データライン間の抵抗Ｒｄが１ｋΩの場合を比較する。但し、第２電圧と第１電圧との大きさの差の値を１Ｖと仮定する。

データライン間抵抗Ｒｄが１００Ωの場合、データライン間の抵抗Ｒｄに対応するラインを介して流れる電流は、１Ｖ／１００Ω＝１０ｍＡである。一方、データライン間抵抗Ｒｄが１ｋΩの場合、データライン間の抵抗Ｒｄに対応するラインを介して流れる電流は、１Ｖ／１ｋΩ＝１ｍＡである。従って、上記第３ＯＰアンプを含んだまま、データライン間の抵抗Ｒｄを大きく設定する場合の方が、上記記第３ＯＰアンプを含まずに、データライン間抵抗Ｒｄを小さく設定する場合より、消費電力が低減される。

但し、データライン間の抵抗Ｒｄが大きくなるにつれて、データラインＤ１〜Ｄ４が所望する放電レベルまで放電される時間、即ち、放電時間が長くなることがあるが、本発明の発光素子は、図１０ａに示されるように、バッファーの役割をする上記第３ＯＰアンプを用いて放電するとき、データラインＤ１〜Ｄ４が所望する放電レベルで放電される時間、即ち、放電時間を短縮することができる。従って、本発明の発光素子は、放電速度及び消費電力特性を向上させることができる。

本発明の他の実施形態に係る発光素子では、データラインＤ１〜Ｄ４を、所定レベルまで、例えば、ツェナーダイオードを利用して放電した後、ＯＰアンプ１００４、１０１０を利用して所望の放電電圧まで、放電することができる。従って、上記発光素子では、ＯＰアンプ１００４、１０１０から出力される電流のみを利用して放電電圧レベルを制御する第５の実施形態の発光素子に比べて、さらに消費電力を低減することができる。

図１１は、本発明の好ましい第６の実施形態に係る発光素子を図示した回路図である。
図１１を参照すれば、本実施形態の発光素子は、第５の実施形態の発光素子に比べ、少なくとも一つの第３サブ放電部１１００をさらに含む。

第３サブ放電部１１００は、データラインＤ１〜Ｄ４中の最外郭データラインＤ１、Ｄ４を除いた一つのデータラインに接続され、放電時、該当データラインに所定電圧を提供する。

上記第５の実施形態では、データラインＤ１〜Ｄ４に流れるデータ電流が同じである場合、一つのスキャンラインに対応するカソード電圧が順次的な大きさに変化した。それで、発光素子は、２個のサブ放電部９２０、９２２を利用してカソード電圧を補償し、それで、データラインＤ１〜Ｄ４が放電時該当ピクセルのカソード電圧に対応する放電レベルで放電された。しかし、２個のサブ放電部９２０、９２２のみであるため、上記カソード電圧が充分に補償されなかった。一方、上記第６の実施形態の発光素子は、上記カソード電圧を充分に補償するために、データラインＤ１〜Ｄ４間に対応する少なくとも一つの第３サブ放電部１１００をさらに含む。

本発明の一実施形態に係る第３サブ放電部１１００は、第３スイッチＳＷ３、第３ＯＰアンプ１１０２、及び第３ＤＡＣ１１０４を含む。これらに対する説明は、上記第５の実施形態の構成要素と同じなので省略する。

図１２は、本発明の好ましい第７の実施形態に係る発光素子を図示したブロック図である。
図１２を参照すれば、本実施形態の発光素子は、パネル１２００、制御部１２０２、スキャン駆動部１２０４、放電部１２０６、プリチャージ部１２０８及びデータ駆動部１２１０を含む。上記発光素子の構成要素は、上記第５の実施形態の構成要素と類似な機能を遂行するので、以下説明を省略する。

第７の実施形態の発光素子では、スキャン駆動部が両方向に形成される他の実施形態と違って、スキャン駆動部１２０４が、図１２に示されるように、パネル１２００の一方向に形成される。

図１３は、本発明の好ましい第８の実施形態に係る発光素子を図示したブロック図である。
図１３を参照すれば、本実施形態の発光素子は、パネル１３００、制御部１３０２、第１スキャン駆動部１３０４、第２スキャン駆動部１３０６、放電部１３０８、プリチャージ部１３１０、及びデータ駆動部１３１２を含む。

パネル１３００は、データラインＤ１〜Ｄ４とスキャンラインＳ１〜Ｓ４とが交差する発光領域に形成される複数のピクセルＥ１１〜Ｅ４４を含む。

制御部１３０２は、外部から表示データを受信し、上記受信された表示データを利用してスキャン駆動部１３０４、１３０６、放電部１３０８、プリチャージ部１３１０、及びデータ駆動部１３１２の動作を制御する。

第１スキャン駆動部１３０４は、スキャンラインＳ１〜Ｓ４中の一部（例えば、Ｓ１、Ｓ３）に第１スキャン信号を伝送する。第２スキャン駆動部１３０６は、他のスキャンラインＳ２、Ｓ４に第２スキャン信号を伝送する。その結果、スキャンラインＳ１〜Ｓ４が順次に発光源、好ましくは接地に接続される。以下、上記発光源を接地として仮定する。

放電部１３０８は、第１サブ放電部１３２０、第２サブ放電部１３２２、及び第３サブ放電部１３２４を含む。

第１サブ放電部１３２０は、第１サブ放電時間の間少なくとも一つのデータラインを第１放電電圧まで放電する。

第２サブ放電部１３２２は、図１３に示されるように、データラインＤ１〜Ｄ４の最外郭データラインＤ１、Ｄ４中の第１最外郭データラインＤ１に、スイッチＳＷ１を介して接続され、第２サブ放電時間の間、第１最外郭データラインＤ１に第１電圧を提供する。

第３サブ放電部１３２４は、最外郭データラインＤ１、Ｄ４中の第２最外郭データラインＤ４にスイッチＳＷ４を介して接続され、上記第２サブ放電時間の間、第２最外郭データラインＤ４に第２電圧を提供する。本発明の好ましい一実施形態によれば、上記第２電圧は上記第１電圧より大きな値を有する。その結果、上記第１放電電圧まで放電されたデータラインは、第２、３サブ放電部１３２２、１３２４により該当ピクセルのカソード電圧に対応する第２放電電圧まで放電される。これに対する詳細な説明は、以下添付図面を参照して説明する。

プリチャージ部１３１０は、制御部１３０２の制御の下に上記表示データに対応するプリチャージ電流を上記放電されたデータラインＤ１〜Ｄ４に提供する。

データ駆動部１３１２は、制御部１３０２の制御の下に上記表示データに対応するデータ信号、即ち、データ電流を上記プリチャージされたデータラインＤ１〜Ｄ４に提供する。その結果、ピクセルＥ１１〜Ｅ４４が発光する。

図１４ａ及び図１４ｂは、図１３の発光素子を概略的に図示した回路図である。
図１４aを参照すれば、第１サブ放電部１３２０は、第１スイッチＳＷ５及びツェナーダイオードを含む。

第２サブ放電部１３２２は、第２スイッチＳＷ６、第１デジタル−アナログ変換器１４００（第１ＤＡＣ）、第１ＯＰアンプ１４０２、第４スイッチＳＷ８、第１抵抗Ｒ１、第５スイッチＳＷ９、及び第２抵抗Ｒ２を含む。

抵抗Ｒ１及びＲ２は互いに異なる値を有し、第１ＯＰアンプ１４０２にそれぞれ並列接続される。

第３サブ放電部１３２４は、第３スイッチＳＷ７、第２ＤＡＣ１４０４、第２ＯＰアンプ１４０６、第６スイッチＳＷ１０、第３抵抗Ｒ３、第７スイッチＳＷ１１、及び第４抵抗R４を含む。

抵抗Ｒ３及びＲ４は、互いに異なる値を有し、第２ＯＰアンプ１４０６にそれぞれ並列接続される。

以下、カソード電圧ＶＣ１１〜ＶＣ４４を説明した後、上記発光素子の駆動過程を詳述する。第１スキャンラインＳ１に対応するピクセルＥ１１〜Ｅ４４のカソード電圧ＶＣ１１〜ＶＣ４１の大きさを比較する。

図１４ａに示されるように、第１１ピクセルＥ１１と上記接地と間の抵抗は、スキャン抵抗Ｒｓであり、第２１ピクセルＥ２１と上記接地と間の抵抗は、Ｒｓ＋Ｒｐである。また、第３１ピクセルＥ３１と上記接地と間の抵抗は、Ｒｓ＋２Ｒｐであり、第４１ピクセルＥ４１と上記接地と間の抵抗は、Ｒｓ＋３Ｒｐである。

ここで、ピクセルＥ１１〜Ｅ４１を同じ輝度で発光させるために、同じ大きさのデータ電流Ｉ１１〜Ｉ４１が、データラインＤ１〜Ｄ４に提供されると仮定する。この場合、データ電流Ｉ１１〜Ｉ４１が、該当ピクセルＥ１１〜Ｅ４１及び第１スキャンラインＳ１を通った後、接地に流れる。従って、ピクセルＥ１１〜Ｅ４１のカソード電圧ＶＣ１１〜ＶＣ４１は、データ電流Ｉ１１〜Ｉ４１の大きさが同一なので、該当抵抗、即ち、ピクセルＥ１１〜Ｅ４１と上記接地と間の抵抗に比例する大きさを有する。従って、第４１カソード電圧ＶＣ４１、第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１及び第１１カソード電圧ＶＣ１１の順にその大きさが大きい。

図１４ｂを参照すれば、第１２ピクセルＥ１２と上記接地と間の抵抗はＲｓ＋３Ｒｐであり、第１１ピクセルＥ１１と上記接地と間の抵抗より大きい。ここで、第１スキャンラインＳ１が接地に接続される時に第１データラインＤ１に流れるデータ電流と、第２スキャンラインＳ２が接地に接続される時に第１データラインＤ１に流れるデータ電流の大きさが同一と仮定する。この場合、ピクセルＥ１１、Ｅ１２のカソード電圧ＶＣ１１及びＶＣ１２が該当抵抗に比例する大きさを有するので、第１２カソード電圧ＶＣ１２の方が第１１カソード電圧ＶＣ１１より大きい。

以下、上記発光素子駆動過程を詳述する。

放電部１３０８はデータラインＤ１〜Ｄ４を放電し、この場合、スキャンラインＳ１〜Ｓ４は、上記非発光源に接続される。以下、データラインＤ１〜Ｄ４を放電する過程を詳細に説明する。

第１サブ放電時間の間、スイッチＳＷ１〜ＳＷ５がターン−オンされ、第２、３スイッチＳＷ６、ＳＷ７がオフ状態を維持する。従って、データラインＤ１〜Ｄ４が、上記第１サブ放電時間の間、ツェナーダイオードに接続される。その結果、データラインＤ１〜Ｄ４は、ツェナーダイオードのツェナー電圧まで放電される。もちろん、上記第１サブ放電時間の長さによって、データラインＤ１〜Ｄ４は、上記ツェナー電圧より高い放電電圧まで放電されることもある。

次いで、第１スイッチＳＷ５がターン−オフされ、スイッチＳＷ１〜ＳＷ４はオン状態を維持し、第２スイッチＳＷ６及び第３スイッチＳＷ７がターン−オンされる。

続いて、第１ＤＡＣ１４００は、外部から入力される第１外部電圧Ｖ３によって第１レベル電圧を出力し、上記出力された第１レベル電圧は、第１ＯＰアンプ１４０２に入力される。

また、第２ＤＡＣ１４０４は、外部から入力される第２外部電圧Ｖ４によって第２レベル電圧を出力し、上記出力された第２レベル電圧は、第２ＯＰアンプ１４０６に入力される。

次いで、第１ＯＰアンプ１４０２は、第１最外郭データラインＤ１が第１電圧を有するように上記入力された第１レベル電圧によって、第１ＯＰアンプ出力電圧を出力する。この場合、第４スイッチＳＷ８と第５スイッチＳＷ９中の一つが選択的にターン−オンされる。詳しくは、上記第１電圧が高電圧の場合、第１ＯＰアンプ１４０２に抵抗Ｒ１、Ｒ２の中から小さな抵抗値を有する抵抗が接続され、上記第１電圧が相対的に低電圧に対応する場合には、第１ＯＰアンプ１４０２に抵抗Ｒ１、Ｒ２の中から大きな抵抗値を有する抵抗が接続される。

例えば、上記第１電圧が１．５Ｖ以下の電圧の場合には、第１ＯＰアンプ１４０２に第１抵抗Ｒ１が接続され、上記第１電圧が１．５Ｖ以上の電圧の場合には、第１ＯＰアンプ１４０２に第２抵抗Ｒ２が接続される。ここで、第１抵抗Ｒ１は第２抵抗Ｒ２より大きな抵抗値を有する。このようにすることによって、第２サブ放電時間Ｔ２は、上記第１電圧の大きさに関係なく類似させるか、同一とすることができ、即ち、第２サブ放電時間Ｔ２は、最適の放電時間を有することができる。

また、第２ＯＰアンプ１４０６は、第２最外郭データラインＤ４が第２電圧を有するように上記入力された第２レベル電圧によって、第２ＯＰアンプ出力電圧を出力する。ここで、第４１カソード電圧ＶＣ４１が第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１及び第１１カソード電圧ＶＣ１１より大きいので、上記第２電圧は、上記第１電圧より大きな値を有する。この場合にも、第６スイッチＳＷ１０と第７スイッチＳＷ１１中の一つが選択的にターン−オンされる。即ち、上記第２電圧が高電圧の場合、第２ＯＰアンプ１４０６に抵抗Ｒ３、Ｒ４の中から小さな抵抗値を有する抵抗に接続され、上記第２電圧が相対的に低電圧に対応する場合には、第２ＯＰアンプ１４０６に抵抗Ｒ３、Ｒ４の中から大きな抵抗値を有する抵抗に接続される。

以下、第４１ピクセルＥ４１と第１１ピクセルＥ１１が同じ輝度で発光するように設計されたと仮定する。即ち、第１データラインＤ１と第４データラインＤ４に同じ大きさのデータ電流Ｉ１１、Ｉ４１が、第１発光時間ｔ１の間提供される。

第１放電時間ｄｃｈａ１中の第１サブ放電時間Ｔ１の間、第１データラインＤ１がツェナーダイオードにより第１放電電圧まで放電され、第１放電時間ｄｃｈａ１中の第２サブ放電時間Ｔ２の間、第１データラインＤ１が第１１カソード電圧ＶＣ１１に対応する第２放電電圧まで放電される。即ち、第１データラインＤ１は、図４ｄに示されるように、第１放電時間ｄｃｈａ１の間、ピクセルＥ１１のカソード電圧ＶＣ１１に対応する放電レベルまで放電される。

一方、第１サブ放電時間Ｔ１の間、第４データラインＤ４は、ツェナーダイオードにより第１放電電圧または異なる大きさの放電電圧まで放電され、第２サブ放電時間Ｔ２の間、第４データラインＤ４は、第４１カソード電圧ＶＣ４１に対応する第４放電電圧まで放電される。この場合、第４１カソード電圧ＶＣ４１が第１１カソード電圧ＶＣ１１より大きいため、上記第４放電電圧の方が上記第２放電電圧より大きい。即ち、第４データラインＤ４は、図４ｄに示されるように、第１放電時間ｄｃｈａ１の間、ピクセルＥ４１のカソード電圧ＶＣ４１に対応する放電レベルまで放電される。

次いで、データラインＤ１〜Ｄ４が、第１プリチャージ時間ｐｃｈａ１の間、プリチャージされる。この場合、第４データラインＤ４が第１データラインＤ１より大きな放電電圧まで放電されるので、第４データラインＤ４が第１データラインＤ１より大きなプリチャージ電圧までプリチャージされる。

続いて、図１４ａに示されるように、第１スキャンラインＳ１が接地に接続され、他のスキャンラインＳ２〜Ｓ４は上記非発光源に接続される。

その後、第１表示データに対応する同じ大きさのデータ電流Ｉ１１、Ｉ４１が、第１データラインＤ１と第４データラインＤ４にそれぞれ提供される。この場合、ピクセルＥ１１〜Ｅ４１が同じ輝度で発光するように既設定されているので、ピクセルＥ１１、Ｅ４１のアノード電圧ＶＡ１１、ＶＡ４１は、上記プリチャージ電圧から該当カソード電圧ＶＣ１１、ＶＣ４１より所定レベル差を有する電圧まで上昇された後、安定化される。なぜならば、ピクセルがそのアノード電圧とそのカソード電圧の差に対応する輝度で発光するからである。例えば、ピクセルＥ１１のカソード電圧ＶＣ１１が１Ｖで、ピクセルＥ４１のカソード電圧ＶＣ４１が２Ｖであれば、ピクセルＥ１１のアノード電圧ＶＡ１１が６Ｖで安定化されるとき、ピクセルＥ４１のアノード電圧ＶＡ４１は、７Ｖで安定化される。

この場合、データラインＤ４がデータラインＤ１より高いプリチャージ電圧までプリチャージされているので、ピクセルＥ１１のアノード電圧ＶＡ１１は、第１プリチャージ電圧、例えば、３Ｖから６Ｖまで上昇した後、安定化され、ピクセルＥ４１のアノード電圧ＶＡ４１は、上記第１プリチャージ電圧より高い第２プリチャージ電圧、例えば、４Ｖから７Ｖまで上昇した後、安定化される。即ち、ピクセルＥ１１、Ｅ４１のアノード電圧ＶＡ１１、ＶＡ４１は、図４ｄに示されるように、同じ上昇幅、即ち、３Ｖほど上昇した後、安定化される。

従って、ピクセルＥ４１のアノード電圧ＶＡ４１が安定化されるまで消耗される電荷量は、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。従って、ピクセルＥ１１、Ｅ４１が同じ輝度で発光するように既設定された場合、ピクセルＥ４１は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と同じ輝度ＶＡ４１−ＶＣ４１を有する。従って、ピクセルＥ１１、Ｅ４１は同じ輝度で発光する。

上記では説明しなかったが、第２１ピクセルＥ２１及び第３１ピクセルＥ３１も上記同様に動作する。従って、第１１〜４１ピクセルＥ１１〜Ｅ４１が同じ輝度で発光するように既設定された時、ピクセルＥ１１〜Ｅ４１は実質的に同じ輝度で発光する。

以下、上記発光素子駆動過程を詳述する。

スキャンラインＤ１〜Ｄ４が上記非発光源に接続され、第１スイッチＳＷ５がターン−オンされる。その結果、データラインＤ１〜Ｄ４が、第１放電電圧または第３放電電圧まで放電される。

続いて、第２、３スイッチＳＷ６、ＳＷ７がターン−オンされる。従って、第２サブ放電部１３２２は、第１最外郭データラインＤ１に第３電圧を提供し、第３サブ放電部１３２４は、第２最外郭データラインＤ４に第４電圧を提供する。ここで、第１２カソード電圧ＶＣ１２が第４２カソード電圧ＶＣ４２より大きいので、上記第３電圧が上記第４電圧より大きな値を有するように設計される。従って、データラインＤ１〜Ｄ４は、順次的な大きさを有する放電電圧まで放電される。

以下、第１１ピクセルＥ１１と第１２ピクセルＥ１２に対応する放電電圧を比較する。

図４ｃを参照すれば、第１サブ放電時間Ｔ１の間、第１データラインＤ１がツェナーダイオードにより第１放電電圧まで放電され、第２サブ放電時間Ｔ２の間、第１データラインＤ１が第１１カソード電圧ＶＣ１１に対応する第２放電電圧まで放電される。

一方、第３サブ放電時間Ｔ３の間、第１データラインＤ１がツェナーダイオードにより第１放電電圧または第３放電電圧まで放電され、第４サブ放電時間Ｔ４の間、第１データラインＤ１が第１２カソード電圧ＶＣ１２に対応する第４放電電圧まで放電される。この場合、第１２カソード電圧ＶＣ１２の方が第１１カソード電圧ＶＣ１１より大きいため、上記第４放電電圧の方が上記第２放電電圧より大きい。

次いで、第２表示データに対応するプリチャージ電流がデータラインＤ１〜Ｄ４に提供される。ここで、上記第２表示データは、上記第１表示データが制御部１３０２に入力された後、入力されるデータである。

続いて、第２スキャンラインＳ２が上記接地に接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４が上記非発光源に接続される。

続いて、上記第２表示データに対応するデータ電流Ｉ１２、Ｉ２２、Ｉ３２、Ｉ４２がデータラインＤ１〜Ｄ４に提供される。この場合、ピクセルＥ１２のカソード電圧ＶＣ１２がピクセルＥ１１のカソード電圧ＶＣ１１より大きいにもかかわらず、ピクセルＥ１２に対応するプリチャージ電圧がピクセルＥ１１に対応するプリチャージ電圧より大きいため、ピクセルＥ１２のアノード電圧ＶＡ１２が安定化されるまで消耗される電荷量は、図４ｃに示されるように、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。ここで、データ電流Ｉ１１及びＩ１２は、同じ大きさを有する。

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が、該当ピクセルのカソード電圧によって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルはそのカソード電圧に関係なく同じ輝度で発光する。従って、本発明の発光素子に含まれたパネル１３００にはクロストーク現像が生じない。

本発明の好ましい他の実施形態に係る発光素子では、ＯＰアンプに３個以上の抵抗が並列接続され、少なくとも一つの抵抗が選択的に上記ＯＰアンプに接続されていてもよい。
本発明の他の相違する実施形態に係る発光素子では、少なくとも一つの抵抗にキャパシタが並列接続されていてもよい。

図１５は、本発明の好ましい第９の実施形態に係る発光素子を図示した回路図である。
図１５に示されるように、第９の実施形態の発光素子中の第１サブ放電部１５００を除いた他の構成要素は、第８の実施形態の発光素子の構成要素と同一なので、以下説明を省略する。

第１サブ放電部１５００は、接地と接続された第１スイッチＳＷ５を含む。

第１スイッチＳＷ５は、第１サブ放電時間の間だけターン-オンされ、それで、データラインＤ１〜Ｄ４が上記第１サブ放電時間の間、放電される。但し、上記第１サブ放電時間に制限させるので、データラインＤ１〜Ｄ４が０Ｖ電圧まで放電されずに、所定放電電圧まで放電される。

図１６は、本発明の好ましい第１０の実施形態に係る発光素子を図示したブロック図である。
図１６を参照すれば、本実施形態の発光素子は、パネル１６００、制御部１６０２、スキャン駆動部１６０４、放電部１６０６、プリチャージ部１６０８、及びデータ駆動部１６１０を含む。上記発光素子の構成要素は、上記第８の実施形態の構成要素と類似な機能を遂行するので、以下説明を省略する。

第１０の実施形態の発光素子では、スキャン駆動部が両方向に形成される第８及び第９の実施形態と違って、スキャン駆動部１６０４が、図１６に示されるように、パネル１６００の一方向に配列される。

以上で説明した本発明の好ましい実施形態は、例示の目的のために開示されたものであり、本発明に対する通常の知識を有した当業者であるならば、本発明の思想の範囲内で様々な修正、変更、付加が可能である。従って、このような修正、変更及び付加は本発明の特許請求の範囲に属するものである。

図１は、従来の発光素子を図示したブロック図である。 図１の発光素子を概略的に図示した回路図である。 図１の発光素子を概略的に図示した回路図である。 図１の発光素子の駆動過程を図示したタイミングダイヤグラムである。 図１の発光素子の駆動過程を図示したタイミングダイヤグラムである。 本発明の好ましい第１の実施形態に係る発光素子を図示したブロック図である。 図３の発光素子を概略的に図示した回路図である。 図３の発光素子を概略的に図示した回路図である。 図３の発光素子の駆動過程を図示したタイミングダイヤグラムである。 図３の発光素子の駆動過程を図示したタイミングダイヤグラムである。 本発明の好ましい第２の実施形態に係る発光素子を図示した回路図である。 本発明の好ましい第３の実施形態に係る発光素子を図示したブロック図である。 図６の発光素子を図示した回路図である。 本発明の好ましい第４の実施形態に係る発光素子を図示したブロック図である。 本発明の好ましい第５の実施形態に係る発光素子を図示したブロック図である。 図９の発光素子を概略的に図示した回路図である。 図９の発光素子を概略的に図示した回路図である。 本発明の好ましい第６の実施形態に係る発光素子を図示した回路図である。 本発明の好ましい第７の実施形態に係る発光素子を図示したブロック図である。 本発明の好ましい第８の実施形態に係る発光素子を図示したブロック図である。 図１３の発光素子を概略的に図示した回路図である。 図１３の発光素子を概略的に図示した回路図である。 本発明の好ましい第９の実施形態に係る発光素子を図示した回路図である。 本発明の好ましい第１０の実施形態に係る発光素子を図示したブロック図である。

符号の説明

３００ パネル
３０２ 制御部
３０４ 第１スキャン駆動部
３０６ 第２スキャン駆動部
３０８ 放電部
３１０ プリチャージ部
３１２ データ駆動部
３２０ 第１サブ放電部
３２２ 第２サブ放電部
Ｄ１〜Ｄ４ データライン
Ｅ１１〜Ｅ４４ ピクセル
Ｓ１〜Ｓ４ スキャンライン
ＳＷ１〜ＳＷ４ スイッチ

Claims (35)

1. 第１方向に配列されたデータラインと、
   上記第１方向と異なる方向の第２方向に配列されたスキャンラインと、
   上記データラインと上記スキャンラインとが交差する発光領域に形成される複数のピクセルと、
   上記ピクセル中の第１ピクセルが、第１放電時間の間に第１放電電圧まで放電し、上記ピクセル中の第２ピクセルが、第２放電時間の間に第２放電電圧まで放電する放電部と、を含み、
   上記第２放電電圧は、上記第１放電電圧と異なる大きさを有することを特徴とする発光素子。
2. 上記放電部は、少なくとも一つのデータラインを、上記データラインと関連したピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスに対応する放電電圧まで放電することを特徴とする請求項１に記載の発光素子。
3. 上記放電部は、
   上記データラインの最外郭データライン中の第１最外郭データラインに接続され、放電時に、上記第１最外郭データラインに第１電圧を提供する第１サブ放電部と、
   上記最外郭データライン中の第２最外郭データラインに接続され、上記第２最外郭データラインに第２電圧を提供する第２サブ放電部と、を含むことを特徴とする請求項２に記載の発光素子。
4. 上記放電部は、上記データライン中の上記最外郭データライン以外のデータライン中の一つのデータラインに接続され、上記データラインに第３電圧を提供する第３サブ放電部をさらに含むことを特徴とする請求項３に記載の発光素子。
5. 上記サブ放電部中の少なくとも一つは、
   出力端が該当データラインに接続されるＯＰアンプと、
   上記ＯＰアンプの入力端に接続されるデジタル−アナログ変換器（ＤＡＣ）と、を含むことを特徴とする請求項４に記載の発光素子。
6. 上記第２電圧は、上記第１電圧と異なる大きさを有することを特徴とする請求項３に記載の発光素子。
7. 上記放電部は、
   上記データラインを第１放電電圧まで放電する第１サブ放電部と、
   上記データラインの最外郭データライン中の第１最外郭データラインに接続され、放電時に、上記第１最外郭データラインに第１電圧を提供する第２サブ放電部と、
   上記データライン中の第２最外郭データラインに接続され、上記第２最外郭データラインに第２電圧を提供する第３サブ放電部と、を含むことを特徴とする請求項１に記載の発光素子。
8. 上記第１サブ放電部は、
   上記データラインに接続されるツェナーダイオードを含み、
   上記第２及び第３サブ放電部中の少なくとも一つは、
   出力端が該当データラインに接続されるＯＰアンプと、
   上記ＯＰアンプの入力端に接続されるデジタル−アナログ変換器（ＤＡＣ）と、を含むことを特徴とする請求項７に記載の発光素子。
9. 上記第２電圧は、上記第１電圧と異なる大きさを有することを特徴とする請求項７に記載の発光素子。
10. 上記第１ピクセルのアノード電圧は、第１発光時間の間第１飽和電圧で飽和され、上記第２ピクセルのアノード電圧は、第２発光時間の間第２飽和電圧で飽和され、
    上記第１飽和電圧と上記第２飽和電圧との差は、上記第１放電電圧と上記第２放電電圧との差と実質的に同じであることを特徴とする請求項１に記載の発光素子。
11. 上記第１ピクセルのカソード電圧と上記第２ピクセルのカソード電圧との差は、上記第１放電電圧と上記第２放電電圧との差と実質的に同じであることを特徴とする請求項１に記載の発光素子。
12. 上記第１放電時間は、上記第２放電時間と異なることを特徴とする請求項１に記載の発光素子。
13. 第１方向に配列されたデータラインと、
    上記第１方向と異なる第２方向に配列されたスキャンラインと、
    上記データラインと上記スキャンラインとが交差する領域に形成される複数のピクセルと、
    少なくとも一つの放電補助素子を有し、少なくとも一つのデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電する放電部と、を含み、
    上記放電補助素子は、上記放電を促進することを特徴とする発光素子。
14. 上記放電部は、
    上記データラインの最外郭データライン中の第１最外郭データラインに接続され、放電時に、上記第１最外郭データラインに第１電圧を提供する第１サブ放電部と、
    上記最外郭データライン中の第２最外郭データラインに接続され、上記第２最外郭データラインに第２電圧を提供する第２サブ放電部と、を含むことを特徴とする請求項１３に記載の発光素子。
15. 上記放電部は、上記データライン中の最外郭データラインを除いた、いずれか一つのデータラインに接続され、上記データラインに第３電圧を提供する第３サブ放電部をさらに含むことを特徴とする請求項１４に記載の発光素子。
16. 上記サブ放電部中の少なくとも一つは、
    出力端が該当データラインに接続されるＯＰアンプと、
    上記ＯＰアンプの入力端に接続されるデジタル−アナログ変換器（ＤＡＣ）と、を含むことを特徴とする請求項１５に記載の発光素子。
17. 上記第２電圧は、上記第１電圧と異なる大きさを有することを特徴とする請求項１４に記載の発光素子。
18. 上記放電補助素子は、ＯＰアンプからなることを特徴とする請求項１３に記載の発光素子。
19. 上記放電補助素子は、上記データラインにそれぞれ接続されることを特徴とする請求項１３に記載の発光素子。
20. 第１方向に配列されたデータラインと、
    上記第１方向と異なる第２方向に配列されたスキャンラインと、
    上記データラインと上記スキャンラインとが交差する領域に形成される複数のピクセルと、
    少なくとも一つのデータラインを、放電時間中の第１サブ放電時間の間に第１放電電圧まで放電し、上記放電時間中の第２サブ放電時間の間に上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第２放電電圧まで放電する放電部と、を含み、
    上記第２サブ放電時間は、上記第２放電電圧の大きさに対応して変わることを特徴とする発光素子。
21. 上記放電部は、
    上記データラインを上記第１放電電圧まで放電する第１サブ放電部と、
    上記データラインの最外郭データライン中の第１最外郭データラインに接続され、放電時に、上記第１最外郭データラインに第１電圧を提供する第２サブ放電部と、
    上記最外郭データライン中の第２最外郭データラインに接続され、上記第２最外郭データラインに第２電圧を提供する第３サブ放電部と、を含むことを特徴とする第２０項に記載の発光素子。
22. 上記第１サブ放電部は、上記第１サブ放電時間の間に上記データラインに接続されるツェナーダイオードを含むことを特徴とする請求項２１に記載の発光素子。
23. 上記第２及び第３サブ放電部中の少なくとも一つは、
    出力端が該当データラインに接続されるＯＰアンプと、
    上記ＯＰアンプに並列接続される少なくとも２個の抵抗と、
    上記ＯＰアンプの入力端に接続されるデジタル−アナログ変換器（ＤＡＣ）と、を含むことを特徴とする請求項２１に記載の発光素子。
24. 上記第２放電電圧が高電圧に対応する場合、上記抵抗中の小さな抵抗値を有する抵抗が上記ＯＰアンプに接続され、上記第２放電電圧が低電圧に対応する場合、上記抵抗中の大きな抵抗値を有する抵抗が上記ＯＰアンプに接続されることを特徴とする請求項２３に記載の発光素子。
25. 上記第２電圧は、上記第１電圧と異なる大きさを有することを特徴とする請求項２１に記載の発光素子。
26. 上記データラインは、上記第１サブ放電時間の間、接地に接続されることを特徴とする請求項２０に記載の発光素子。
27. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    上記データラインの最外郭データライン中の第１最外郭データラインに第１電圧を提供する段階と、
    上記最外郭データライン中の第２最外郭データラインに第２電圧を提供する段階と、を含み、
    少なくとも一つのデータラインは、上記提供された電圧によって、該当ピクセルのカソード電圧及び上記ピクセルに寄生するキャパシタのキャパシタンスに対応する放電電圧まで放電されることを特徴とする発光素子駆動方法。
28. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    第１ピクセルに対応する第１データラインを、第１放電時間の間放電する段階と、
    第２ピクセルに対応する第２データラインを、第２放電時間の間放電する段階と、
    上記放電された第１データラインに第１データ電流を提供する段階と、
    上記放電された第２データラインに第２データ電流を提供する段階と、を含み、
    上記第１データラインが有する電圧の信号波形における上記第１放電時間の終端点での電圧と、上記第２データラインが有する電圧の信号波形における上記第２放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差及び上記ピクセルに寄生するキャパシタ等のキャパシタンス差に対応することを特徴とする発光素子駆動方法。
29. 上記第１ピクセル及び上記第２ピクセルは、同一スキャンラインに形成されることを特徴とする請求項２８に記載の発光素子駆動方法。
30. 上記第１ピクセル及び上記第２ピクセルは、連続的に位置するスキャンラインにそれぞれ形成されることを請求項２８に記載の特徴とする発光素子駆動方法。
31. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    上記データラインの最外郭データライン中の第１最外郭データラインに第１電圧を提供する段階と、
    上記最外郭データライン中の第２最外郭データラインに第２電圧を提供する段階と、を含み、
    少なくとも一つのデータラインは、上記提供された電圧によって該当ピクセルのカソード電圧に対応する放電電圧まで放電され、上記放電は、上記データラインに接続された放電補助素子により促進されることを特徴とする発光素子駆動方法。
32. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    第１ピクセルに対応する第１データラインを、第１放電時間の間放電する段階と、
    第２ピクセルに対応する第２データラインを、第２放電時間の間放電する段階と、
    第１データ電流を上記放電された第１データラインに提供する段階と、
    第２データ電流を上記放電された第２データラインに提供する段階と、を含み、
    上記第１データラインが有する電圧の変化波形における上記第１放電時間の終端点での電圧と、上記第２データラインが有する電圧の変化波形における上記第２放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記放電は、放電補助素子により促進されることを特徴とする発光素子駆動方法。
33. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    少なくとも一つのデータラインを、放電時間中の第１サブ放電時間の間第１放電電圧まで放電する段階と、
    上記放電時間中の第２サブ放電時間の間、上記放電されたデータラインを該当ピクセルのカソード電圧に対応する第２放電電圧まで放電する段階と、を含み、
    上記第２サブ放電時間は、上記第２放電電圧の大きさに対応して変わることを特徴とする発光素子駆動方法。
34. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    第１ピクセルに対応する第１データラインと第２ピクセルに対応する第２データラインとを、第１サブ放電時間の間第１放電電圧まで放電する段階と、
    上記放電された第１データラインを、第２サブ放電時間の間第２放電電圧まで放電する段階と、
    上記放電された第２データラインを、第３サブ放電時間の間第３放電電圧まで放電する段階と、を含み、
    上記第１データラインが有する電圧の変化波形における上記第２サブ放電時間の終端点での電圧と、上記第２データラインが有する電圧の変化波形における上記第３サブ放電時間の終端点での電圧との間の大きさの差は、上記ピクセルのカソード電圧の大きさの差に対応し、上記第２サブ放電時間は、上記第２放電電圧の大きさに対応して変わることを特徴とする発光素子駆動方法。
35. 上記第３サブ放電時間は、上記第３放電電圧の大きさに対応して変わることを特徴とする請求項３４に記載の発光素子駆動方法。
    
    

Images