JP2007194582A - 高誘電体薄膜の改質方法及び半導体装置 - Google Patents

高誘電体薄膜の改質方法及び半導体装置 Download PDF

Info

Publication number
JP2007194582A
JP2007194582A JP2006209945A JP2006209945A JP2007194582A JP 2007194582 A JP2007194582 A JP 2007194582A JP 2006209945 A JP2006209945 A JP 2006209945A JP 2006209945 A JP2006209945 A JP 2006209945A JP 2007194582 A JP2007194582 A JP 2007194582A
Authority
JP
Japan
Prior art keywords
thin film
high dielectric
dielectric thin
modifying
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006209945A
Other languages
English (en)
Inventor
Kazuyoshi Yamazaki
和良 山崎
Shintaro Aoyama
真太郎 青山
Koji Akiyama
浩二 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006209945A priority Critical patent/JP2007194582A/ja
Priority to PCT/JP2006/323323 priority patent/WO2007072649A1/ja
Priority to US12/097,888 priority patent/US7867920B2/en
Priority to KR1020087014896A priority patent/KR101019799B1/ko
Priority to CN2006800483123A priority patent/CN101341584B/zh
Publication of JP2007194582A publication Critical patent/JP2007194582A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6536—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light
    • H10P14/6538—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light by exposure to UV light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0468—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H10P14/693—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高誘電体薄膜中から炭素成分を抜くと共に、全体を焼き締めて密度を向上させ、欠損の発生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得ることができる高誘電体薄膜の改質方法を提供する。
【解決手段】有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜を改質するための改質処理を行う高誘電体薄膜の改質方法において、前記改質処理は、前記被処理体を所定の温度に維持しつつ不活性ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電体薄膜の改質を行うようにした改質工程を有するように構成する。これにより、高誘電体薄膜中から炭素成分を抜くと共に、全体を焼き締めて密度を向上させ、欠損の発生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得る。
【選択図】図２

Description

本発明は、半導体ウエハ等の被処理体の表面に形成され高誘電体薄膜の改質方法及びこの改質によって得られるゲート絶縁膜を用いた半導体装置に関する。
一般に、半導体集積回路を製造するには、半導体ウエハ等の被処理体に、成膜処理、エッチング処理、熱処理、改質処理、結晶化処理等の各種の枚葉処理を繰り返し行なって、所望する集積回路を形成するようになっている。
そして、このような集積回路に関して、最近にあっては、動作速度の高速化、高集積化及び薄膜化の更なる要請により、線幅や膜厚等がより微細化されている。ここで半導体集積回路の半導体装置であるトランジスタを例にとれば、上記微細化の要請により、このゲート絶縁膜の厚さを更に薄くし、且つゲート長をより短くしなければならない。そして、ゲート絶縁膜の厚さも１〜２ｎｍ、或いはそれ以下に設定する必要があるが、このような非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果、ゲートリーク電流が増大してしまう。
そのため、上記ＳｉＯ２ 膜に代えて、ＳｉＯ２ 膜よりも比誘電率が遥かに大きな高誘電体薄膜（いわゆる「ｈｉｇｈ−ｋ薄膜」とも称される）がゲート絶縁膜の主体として用いられる傾向にある（例えば特許文献１、２）。この高誘電体薄膜としては、例えばＨｆＯ２ 、ＨｆＳｉＯ２ 、ＺｒＯ２ 、ＺｒＳｉＯ４ 等の高融点金属材料の酸化物があげられる。
そして、このような高誘電体薄膜をシリコン基板、或いはシリコン膜上に直接的に形成してゲート絶縁膜として用いた場合には、この高誘電体薄膜から金属原子がシリコン基板、或いはシリコン膜中に拡散してチャネル領域においてキャリアの散乱が生じてしまう。そのため、金属原子の拡散を防止するために、この高誘電体薄膜の下層に、下地膜として、非常に薄い、例えば数Å程度のＳｉＯ２ 膜を形成するようにしている。このＳｉＯ２ 膜は、ＳｉＯ２ 膜をゲート絶縁膜として用いた場合の膜厚、例えば１〜２ｎｍよりも遥かに薄くなされている。このようなゲート構造を有する半導体装置であるトランジスタの一例について図１５を参照しつつ説明する。図１５は高誘電体薄膜をゲート絶縁膜として用いたトランジスタの一例を示す概略構成図である。
図１５において、シリコン基板等よりなる半導体ウエハＷの表面には、ソースＳとドレインＤとが形成されており、このソースＳとドレインＤとの間の表面上に、ＳｉＯ２ 膜よりなる下地膜２、高誘電体薄膜４、この高誘電体薄膜４の窒化膜６及びゲート電極８を順次積層した構造となっている。上記下地膜２は例えばシリコン表面を酸化処理することにより形成される。上記高誘電体薄膜４は、Ｈｆなどの高融点金属を含む有機金属化合物材料を原料として熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）処理することにより形成される。
上記窒化膜６は、上記高誘電体薄膜４の表面を窒化処理することにより形成され、この窒化膜６は、ゲート電極８中の金属材料が高誘電体薄膜４中に拡散することを防止するように作用する。上記ゲート電極８としては、例えば不純物の注入されたポリシリコン膜やタングステンやタンタル等の金属膜、及びその窒化膜等が用いられる。
特開２００２−１００６２７号公報 特開平１０−１３５２３３号公報
ところで、上述したように高誘電体薄膜４を形成する場合には、有機金属化合物材料を用いることから、この膜中にはある程度の量の炭素（Ｃ）成分が混入することは避けられない。そして、この混入した炭素成分は、比誘電率を低下させ、リーク電流を生じさせ、更にはトランジスタの閾値を不安定化させる原因になることから、この高誘電体薄膜４を成膜した後に、８００〜１０００℃程度の高温でアニール処理して上記混入していた炭素成分をできるだけ抜くようにしている。
しかしながら、このように高温のアニール処理を行った場合には、炭素成分が抜けた部分が欠損となってしまい、この欠損に起因して膜密度が低下して比誘電率が低下するので、膜質が劣化し、目的とする電気特性が得られなくなる、といった問題があった。
このような高誘電体膜中の欠損の修復として、プラズマ励起の酸素ラジカルを高誘電体膜に暴露する方法や、オゾンガス雰囲気中で紫外線を高誘電体膜に照射する方法（ＵＶ−Ｏ３ 処理）が従来より知られている（例えば特開平９−１２１０３５号公報）。
上記プラズマ励起の酸素ラジカルの方法では制御できない過剰のラジカルが生成し、このラジカルは高誘電体膜を通過し、下地膜のＳｉＯ２ 膜を増膜させることによりゲート絶縁膜のＥＯＴ（ＳｉＯ２ 換算膜厚）を増加させてしまう、といった問題があった。
また上記ＵＶ−Ｏ３ 処理の方法でも強力な酸化剤であるオゾンを使用しているため、高誘電体膜中の酸素欠損の修復と同時に下地膜のＳｉＯ２ の増膜が進行し、ゲート絶縁膜のＥＯＴを増加させてしまう、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、高誘電体薄膜に対して低温で、不活性ガス雰囲気中、或いは酸素ガス雰囲気中にて紫外線を照射することにより改質処理を施して、高誘電体薄膜中から炭素成分を抜くと共に、全体を焼き締めて密度を向上させ、これにより、欠損の発生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得ることができる高誘電体薄膜の改質方法及び半導体装置を提供することにある。
請求項１に係る発明は、有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜を改質するための改質処理を行う高誘電体薄膜の改質方法において、前記改質処理は、前記被処理体を所定の温度に維持しつつ不活性ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電体薄膜の改質を行うようにした改質工程を有することを特徴とする高誘電体薄膜の改質方法である。
このように、高誘電体薄膜に対して低温で、不活性ガス雰囲気中にて紫外線を照射することにより改質処理を施して、高誘電体薄膜中から炭素成分を抜くと共に、全体を焼き締めて密度を向上させるようにしたので、これにより、欠損の発生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得ることができる。
この場合、例えば請求項２に規定するように、前記改質処理は、前記改質工程の直前に行われる工程であって、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することにより前記高誘電体薄膜中の酸素欠損を修復するための再酸化工程を有するようにしてもよい。
この場合には、高誘電体薄膜中の酸素欠損を修復することができるので、その分、膜質を向上させることができる。
また例えば請求項３に規定するように、前記改質処理は、前記改質工程の直後に行われる工程であって、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することにより前記高誘電体薄膜中の酸素欠損を修復するための再酸化工程を有する。
この場合には、高誘電体薄膜中の酸素欠損を修復することができるので、その分、膜質を向上させることができる。
請求項４に係る発明は、有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜を改質するための改質処理を行う高誘電体薄膜の改質方法において、前記改質処理は、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電体薄膜の改質を行うようにした改質工程を有することを特徴とする高誘電体薄膜の改質方法である。
このように、高誘電体薄膜に対して低温で、酸素ガス雰囲気中にて紫外線を照射することにより改質処理を施して、高誘電体薄膜中から炭素成分を抜くと共に、全体を焼き締めて密度を向上させるようにしたので、これにより、欠損の発生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得ることができる。
また例えば請求項５に規定するように、前記酸素ガスの雰囲気中で紫外線を照射する工程のプロセス圧力は２．６Ｐ（２０ｍＴｏｒｒ）〜６５Ｐａ（５００ｍＴｏｒｒ）の範囲内である。
また例えば請求項６に規定するように、前記紫外線は、波長が１７２ｍｍを主体とする紫外線である。
また例えば請求項７に規定するように、前記高誘電体薄膜の下層には、酸化処理により形成されたＳｉＯ２ 膜よりなる下地膜が形成されている。
また例えば請求項８に規定するように、前記下地膜は、前記高誘電体薄膜を形成する高誘電体薄膜形成工程の前段で行われる下地膜形成工程で形成される。
また例えば請求項９に規定するように、前記下地膜は、前記改質処理を行っている時に同時に形成される。
また例えば請求項１０に規定するように、前記改質工程における所定の温度は、前記高誘電体薄膜の酸素結合を切断することのない温度である。
また例えば請求項１１に規定するように、前記酸素結合を切断することのない温度は５００℃以下である。
また例えば請求項１２に規定するように、前記高誘電体薄膜は、高融点金属の酸化物、またはこの酸化物のシリケートよりなる。
また例えば請求項１３に規定するように、前記高融点金属は、Ｈｆ、Ｔａ、Ｔｉ、Ｗ、Ｚｒの内のいずれか１つである。
また例えば請求項１４に規定するように、前記改質処理の後に、前記高誘電体薄膜の表面を窒化するための窒化処理を行う。
また例えば請求項１５に規定するように、前記改質処理の前に、前記高誘電体薄膜の表面を窒化するための窒化処理を行う。
また例えば請求項１６に規定するように、前記高誘電体薄膜は、トランジスタのゲート絶縁膜である。
また例えば請求項１７に規定するように、前記不活性ガスは、Ｎ２ 、Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅの内のいずれか１以上である。
請求項１８に係る発明は、上記いずれかに記載の改質方法で改質された高誘電体薄膜をゲート絶縁膜として含むことを特徴とする半導体装置である。
本発明に係る高誘電体薄膜の改質方法及び半導体装置によれば、次のように優れた作用効果を発揮することができる。
本発明によれば、高誘電体薄膜に対して低温で、不活性ガス雰囲気中、或いは酸素ガス雰囲気中にて紫外線を照射することにより改質処理を施して、高誘電体薄膜中から炭素成分を抜くと共に、全体を焼き締めて密度を向上させるようにしたので、これにより、欠損の発生を防止すると共に、膜密度を向上させることで比誘電率を高め、高い電気特性を得ることができる。
特に請求項２及び３に係る発明によれば、高誘電体薄膜中の酸素欠損を修復することができるので、その分、膜質を向上させることができる。
以下に、本発明に係る高誘電体薄膜の改質方法及び半導体装置の一実施例を添付図面に基づいて詳述する。
図１は本発明方法を実施するための処理システムの一例を示す概略構成図、図２は上記処理システムにおいて用いられる紫外線処理装置の一般的な構成を示す図である。
まず、図１を参照して本発明方法を実施する紫外線処理装置（改質装置）を含む処理システムについて説明する。
図１に示すように、被処理体である例えばシリコン基板よりなる半導体ウエハを処理する処理システム１２は、クラスタ化されており、例えば八角形状になされた共通搬送室１４と、この共通搬送室１４の周辺部に設けられた６個の処理装置１６Ａ、１６Ｂ、１６Ｃ、１６Ｄ、１６Ｅ、１６Ｆと、２つのロードロック室１８Ａ、１８Ｂとにより主に構成されている。上記共通搬送室１４と各処理装置１６Ａ〜１６Ｆ及び各ロードロック室１８Ａ、１８Ｂとの間には、開閉可能になされたゲートバルブＧがそれぞれ設けられていると共に、各ロードロック室１８Ａ、１８Ｂの搬出入側にも同じゲートバルブＧが設けられている。
上記２つのロードロック室１８Ａ、１８Ｂは、真空引きと大気圧復帰が可能になされており、大気圧復帰時には不活性ガスとして例えばＮ２ ガスを満たすようになっている。このロードロック室１８Ａ、１８Ｂを介して大気圧側の外部と、真空雰囲気になされる上記共通搬送室１４との間でウエハＷが搬入及び搬出される。
上記共通搬送室１４内は、動作時には常時、真空雰囲気になされている。そして、共通搬送室１４内には、旋回及び屈伸動作可能になされた２ピック型の搬送機構２０が設けられており、この搬送機構２０を動作させることによって上記各処理装置１６Ａ〜１６Ｆ及び各ロードロック室１８Ａ、１８Ｂ間に亘ってウエハＷを自在に搬出入できるようになっている。
次に各処理装置について説明する。
まず、第１番目の処理装置１６Ａは前処理を行う前処理装置である。この前処理装置１６Ａでは、窒素ラジカルと水素ラジカルとＮＦ３ ガス等を用いてウエハ表面の自然酸化物（ＳｉＯ２ ）をＮ−Ｏ−Ｓｉ−Ｈ系の揮発性膜に変換して除去するようになっている。
第２番目の処理装置１６Ｂは非常に薄い下地膜２（図１５参照）を形成するための下地成膜処理装置である。この下地成膜処理装置１６Ｂでは低圧下で紫外線（以下、「ＵＶ」とも称す）と酸素ガスとを用いて発生した酸素ラジカルでもってウエハ表面を酸化することにより、ＳｉＯ２ 膜よりなる上記下地膜２を形成するものであり、これは紫外線処理装置の一種である。尚、後述するようにこの下地成膜処理装置１６Ｂは実施例の態様によっては用いない場合もある。
第３番目の処理装置１６Ｃは高誘電体薄膜４（図１５参照）を形成するためのＣＶＤ処理装置である。このＣＶＤ処理装置１６Ｃでは有機金属化合物材料を用いて熱ＣＶＤによりＨｆＳｉＯ２ 等の高誘電体薄膜４を成膜する。先に説明したように、成膜処理に有機金属化合物材料を用いることから、この高誘電体薄膜４中には炭素が含まれてしまうことになる。
第４番目の処理装置１６Ｄは再酸化工程を行うための再酸化処理装置である。この再酸化処理装置１６Ｄでは紫外線と酸素ガスとを用いて発生した酸素ラジカルでウエハ表面を晒すことによってウエハ表面に形成されている膜中の酸素欠損の修復等を行うものであり、この再酸化処理装置１６Ｄは紫外線処理装置の一種である。尚、後述するように、この再酸化処理は実施例の態様によっては行わない場合もあるし、また行う順序を変える場合もある。
第５番目の処理装置１６Ｅは上記高誘電体薄膜４の改質工程を行う改質処理装置である。この改質処理装置１６Ｅでは、例えば５００℃以下の低温下で紫外線と不活性ガス、或いは紫外線とＯ２ ガスとに上記高誘電体薄膜４を晒すことによって改質を行って、膜中から炭素成分を抜き且つ膜を焼き固めてこの密度を高くするものである。
上記高誘電体薄膜４に対する改質処理は、この改質処理装置１６Ｅで行われる改質工程単独の場合と、この改質工程と先の再酸化処理装置で行う再酸化工程との両工程を合併して行う場合の両者を指す。この改質処理装置１６Ｅは紫外線処理装置の一種である。
尚、後述するように、この改質工程では実施例の態様によって、紫外線と不活性ガスとを用いる場合と、紫外線と酸素ガスとを用いる場合が生ずる。
第６番目の処理装置１６Ｆは窒化膜６（図１５参照）を形成するための窒化処理を行う窒化処理装置である。この窒化処理装置１６Ｆでは、Ｎ２ ガスやＮＨ３ ガスの存在下でプラズマを用いて高誘電体薄膜４の表面を窒化処理することにより、ＳｉＮ等の窒化膜６を形成することになる。尚、後述するように、この窒化工程は実施例の態様によっては行わない場合もあるし、また行う順序を変える場合もある。
また上記各処理装置１６Ａ〜１６Ｆは、後述する実施例の態様によって使用しない場合には、その不使用の装置を設けないでよいのは勿論である。
次に、上記下地成膜処理装置１６Ｂ、再酸化処理装置１６Ｄ及び改質処理装置１６Ｅの各処理装置に共通する紫外線処理装置の構造について説明する。
この紫外線処理装置２２（１６Ｂ、１６Ｄ、１６Ｅの各装置に共通な構造）は、例えば真空排気が可能になされたアルミニウム製の筒体状の処理容器２４を有している。この処理容器２４内には、その上面に半導体ウエハＷを載置するための載置台２６が設けられており、この載置台２６内には、上記ウエハＷを加熱するための抵抗加熱ヒータ２８が埋め込まれている。この載置台２６の下面の中央部には、下方に延びて内部が中空密閉状になされた回転支柱３０が接続されており、この回転支柱３０は、容器底部２４Ａに設けた貫通孔３２に挿通されている。そして、この貫通孔３２には、磁性流体シール３４が介設されており、上記回転支柱３０の回転を許容しつつ上記処理容器２４内を気密にシール状態に維持し、この回転支柱３０を支持するようになっている。
この回転支柱３０の下部には、歯転機構３６が設けられており、この歯転機構３６をモータ３８で駆動することにより、上記回転支柱３０と載置台２６とを一体的に回転し得るようになっている。また、この中空状の回転支柱３０内には、上記抵抗加熱ヒータ２８に接続された給電線４０が配設されており、この給電線４０の下端は回転支柱３０の下端部に設けたスリップリング４２に接続されて、外部より給電を行うようになっている。
上記処理容器２４の底部２４Ａには排気口４４が設けられており、この排気口４４には、途中に圧力調整弁４６や真空ポンプ４８等が介設された排気路５０が接続さり、必要に応じて上記処理容器２４内を所定の圧力に維持しつつ真空引きできるようになっている。
また、この処理容器２４の天井部２４Ｂには、細長い照射孔５２が形成されると共に、この照射孔５２には、紫外線に対して透明な透過窓５４がＯリング等のシール部材５６を介して気密に取り付けられている。そして、この透過窓５４の外側には紫外線ランプ５８が設けられており、上記透過窓５４を介して回転状態のウエハＷの表面に紫外線を照射し得るようになっている。
また処理容器２４の側壁には、開閉可能になされたゲートバルブＧが設けられており、開放されたゲートバルブＧを介して共通搬送室１４との間でウエハＷを搬出入できるようになっている。
また上記ゲートバルブＧの取り付け位置とは反対側の容器側壁には、ガス導入手段として例えばガスノズル６０が設けられており、必要なガスを流量制御しつつ処理容器２４内へ供給できるようになっている。ここで供給するガスは、下地成膜装置１６Ｂ及び再酸化処理装置１６Ｄとして用いる場合は酸素ガスである。また、改質処理装置１６Ｅとして用いる場合には、紫外線−酸素（ＵＶ−Ｏ２ ）処理を行う時には酸素ガスを供給し、紫外線−不活性ガス（ＵＶ−不活性）処理を行う時には、不活性ガスを供給する。ここで不活性ガスとしては、Ｎ２ 、Ｈｅ、Ａｒ、Ｎｅ、Ｋｅ、Ｘｅの内のいずれか１つ、或いはそれ以上を混合して用いることができるが、図示例ではＡｒガスを用いた場合を示している。
このような紫外線処理装置２２で処理を行う場合には、載置台２６上にウエハＷを載置し、このウエハＷを抵抗加熱ヒータ２８で所定の温度に維持しつつ載置台２６の全体を回転する。そして、処理容器２４内に処理態様に応じたガス、例えばＯ２ ガス、或いはＡｒガス（不活性ガス）を供給し、処理容器２４内を所定の圧力に維持する。これと同時に、紫外線ランプ５８を動作させて、透過窓５４を介して回転しているウエハＷの表面に紫外線を照射し、所定の処理を行うことになる。ここで紫外線としては、どのような波長でもよいが，代表的な波長としては、１７２ｎｍ、１８３ｎｍ、２５８ｎｍ等の各波長を主体とする波長の紫外線を放射する紫外線ランプを用いることができ、好ましくは１７２ｎｍの波長を主体とする波長の紫外線を放射するエキシマランプを用いるのがよい。
尚、上記下地成膜装置１６Ｂ、再酸化処理装置１６Ｄ及び改質処理装置１６Ｅは、上述のように構造がそれぞれ同じなので、１つ或いは２つの紫外線処理装置２２を設けて、上記各処理を使用するガス種を同じにして、或いは変更してそれぞれ行うようにしてもよい。
次に、図１に示す処理システム１２及び図２に示す紫外線処理装置２２（１６Ｂ、１６Ｄ、１６Ｅ）を用いて行われる本発明方法について説明する。
＜第１実施例＞
まず、本発明方法の第１実施例について説明する。
図３は本発明方法の第１実施例の工程を示すフローチャートである。まず未処理の半導体ウエハＷを、２つのロードロック室１０Ａ、１０Ｂ（図１参照）の内のいずれか一方のロードロック室を介して共通搬送室１４内に取り込み、これを前処理装置１６Ａに搬入し、前処理工程を行う（Ｓ１）。この前処理工程では、前述したように、窒素ラジカルと水素ラジカルとＮＦ３ ガス等を用いてウエハ表面に付着している自然酸化膜を除去する。
このようにして前処理装置が終了したならば、このウエハＷを上記前処理装置１６Ａから下地成膜処理装置１６Ｂへ移載し、下地膜形成工程を行う（Ｓ２）。この下地成膜装置１６Ｂは、図２に示すような構造になっており、処理容器２４内をＯ２ ガス雰囲気にして載置台２６上に載置したウエハＷを回転させつつウエハ表面に紫外線ランプ５８より紫外線を照射し、ウエハ表面を酸化することにより非常に薄いＳｉＯ２ 膜よりなる下地膜２（図１５参照）を面内均一性が高い状態で形成する。この時のプロセス圧力は比較的低く、例えば２．６〜１３３Ｐａ程度である。またプロセス温度は例えば４５０〜７００℃程度である。下地膜４Ａの目標厚さは例えば４Å程度あり、紫外線の照射時間は非常に短時間である。
このようにして下地膜形成工程が終了したならば、このウエハＷを上記下地成膜装置１６ＢからＣＶＤ処理装置１６Ｃへ移載し、高誘電体薄膜形成工程を行う（Ｓ３）。この高誘電体薄膜形成工程では、有機金属化合物材料を用いて熱ＣＶＤによりウエハ表面に高誘電体薄膜４（図１５参照）を成膜させる。
この高誘電体薄膜４としては、前述したように高融点金属、例えばＨｆ（ハフニウム）の酸化物（ＨｆＯ）やこの酸化物のシリケート（ＨｆＳｉＯ）等を成膜する。この高誘電体薄膜４の膜厚は例えば１０〜５０Å程度である。この時のプロセス温度は例えば３５０〜６００℃の範囲内である。またプロセス圧力は例えば３５〜４００Ｐａの範囲内である。
また上記ハフニウムを含む高融点金属材料としては、テトラキスジメチルアミノハフニウムＨｆ［Ｎ（ＣＨ３ ）２ ］４ 、ジメチルビス（シクロペンタジエニル）ハフニウムＨｆ（ＣＨ３ ）２ （Ｃ５ Ｈ５ ）２ よりなる群より選択される１つの材料を用いることができる。
このようにして高誘電体薄膜形成工程が終了したならば、このウエハＷを上記ＣＶＤ成膜装置１６Ｃから改質処理装置１６Ｅへ移載し、本発明方法の特徴とする改質工程を行う（Ｓ４）。尚、ここでは再酸化処理装置１６Ｄは用いないで、この装置をパスする。
この改質処理装置１６Ｅは、図２に示すような構造になっており、処理容器２４内を不活性ガスとして例えばＡｒガス雰囲気にして載置台２６上に載置したウエハＷを回転させつつウエハ表面に紫外線ランプ５８より紫外線を照射し、ウエハ表面に形成されている高誘電体薄膜４（図１５参照）の改質処理を行う。
ここでのプロセス圧力は例えば２．６〜１３３Ｐａの範囲内である。またプロセス温度は、上記高誘電体薄膜４中の酸素結合が切断されることのないような低い温度、例えば５００℃以下の温度で行う。そして改質の効率を考慮すると、プロセス温度を好ましくは４５０℃程度に設定する。また処理時間は、高誘電体薄膜４の膜厚にもよるが、例えば３００〜１８００ｓｅｃ程度である。
この改質処理により高誘電体薄膜４中に残存する有機物成分、特に炭素成分が抜け出て膜は焼き締められて固まることになる。この結果、高誘電体薄膜４の膜密度が向上して緻密化されるので、欠損の発生を防止し、高誘電率状態を維持することができる。
このように高誘電体薄膜４の膜質を改善することができるので、この電気特性を良好にすることができる。尚、この第１実施例では、改質工程単独で改質処理が行われることになる。
このようにして改質工程が終了したならば、このウエハＷを上記改質処理装置１６Ｅから窒化処理装置１６Ｆへ移載し、窒化工程を行う（Ｓ５）。
この窒化工程ではＮ２ ガス、或いはＮＨ３ ガス雰囲気中でプラズマを立てて上記ガス種のラジカル及び窒素ラジカルを発生させ、このラジカルを上記高誘電体薄膜４の表面に作用させて窒化することによって窒化膜（図１５参照）を形成する。
以上のようにして窒化工程が終了したならば、このウエハＷを窒化処理装置１６Ｆから取り出し、更に、ロードロック室を介してウエハＷを外部へ搬出して、この処理システム１２における一連の処理を終了する。
その後、このウエハＷには、図１５に示すようにゲート電極８が形成されてトランジスタ、すなわち半導体装置が完成されることになる。
ここで改質工程における紫外線照射の有効性について実験を行って評価したので、その評価結果について説明する。
図４は高誘電体薄膜の膜厚及びＣ濃度に対する紫外線照射の影響を示すグラフである。図４（Ａ）は紫外線の照射時間と膜厚との関係を示し、図４（Ｂ）は膜厚の深さ方向におけるＣ濃度分布を示す。まず、図４（Ａ）のグラフにおいて横軸には紫外線照射時間をとり、縦軸に膜厚の変化量をとっている。図４（Ａ）中において特性Ａは紫外線照射（ＵＶ）なしの場合を示し、特性Ｂは紫外線照射あり（Ａｒ雰囲気中）の場合を示す。ここでは初期の高誘電体薄膜の厚さを４０Åに設定し、これを４５０℃に加熱してＡｒ雰囲気中に設置している。膜厚の変化は光学膜厚測定器（Ｅｌｌｉｐｓｏメータ）を用いて測定した。
このグラフから明らかなように、特性Ａ、Ｂ共に、実験開始から３００ｓｅｃ程度までは急激に膜厚が減少している。これは膜の表面に堆積している有機物成分、すなわち主として炭素成分が抜け出ているからである。そして、その後、ＵＶ照射のない特性Ａは膜厚が僅かずつ直線的に厚くなっている。この理由は、膜表面に残留するＯ２ 成分やＨ２ Ｏ成分によって膜表面が酸化され、この結果、膜厚が次第に厚くなるものと考えられる。
これに対して、ＵＶ照射（波長：１７２ｎｍ）のある特性Ｂは、その後、膜厚は一旦増加するが、その後は僅かずつ直線的に減少している。この理由は、高誘電体薄膜自体がＵＶ照射によって次第に焼き締められて緻密になり、その結果、膜厚が減少するからである。このように、ＵＶ照射により、高誘電体薄膜を焼き締めてその密度を緻密にできることを、確認することができた。ちなみに、高誘電体薄膜の密度、膜厚、ラフネス（表面粗さ）を測定したのでその結果を下記の表１に示す。尚、この測定にはＸＲＲ（Ｘ線反射率法）を用いた。
Figure 2007194582
上記表１から明らかなように、膜の密度に関しては、初期値の５．１７ｇ／ｃｍ３ からＵＶ照射なしの場合は５．１６ｇ／ｃｍ３ にある程度大きくなっているのに対して、ＵＶ照射ありの場合は５．３８ｇ／ｃｍ３ まで大幅に大きくなっており、ＵＶ照射ありの場合には膜密度を大幅に大きくできることが確認できた。
また膜厚に関しては、初期値の３．３４ｎｍからＵＶ照射なしの場合は３．３１ｎｍに僅かに薄くなっているのに対して、ＵＶ照射ありの場合には３．２２ｎｍまで大幅に薄くなっており、ＵＶ照射ありの場合には膜厚を大幅に薄くできることが確認できた。
またラフネスに関しては、初期値とほとんど変化がなく、何ら問題を生じていないことが確認できた。
また図４（Ｂ）においては、作成したサンプル試料の状態を図中に示しており、シリコン基板上に、それぞれ１０ｎｍの厚さでＨｆＳｉＯよりなる高誘電体薄膜を２層形成し、下層の高誘電体薄膜はＡｒ雰囲気下にて３０分間のＵＶ照射を行い、上層の高誘電体薄膜はＵＶ照射なしとした。また加熱温度は４５０℃に設定した。そして、この２層の高誘電体薄膜の厚さ方向を深さ方向としてＣ濃度をＳＩＭＳにより測定した。図中のＸ、Ｙがそれぞれの層の厚さに相当する。
この図４（Ｂ）に示すグラフより明らかなように、ＵＶ照射なしの場合にはＣ濃度は６．０×１０１９ａｔｏｍｓ／ｃｍ３ であるのに対して、ＵＶ照射ありの場合にはＣ濃度は１．３×１０１９ａｔｏｍｓ／ｃｍ３ になって大幅に減少しており、ＵＶ照射により大幅にＣ濃度を減少できることが確認できた。
＜第２実施例＞
次に本発明方法の第２実施例について説明する。
図５は本発明方法の第２実施例の工程を示すフローチャートである。この第２実施例が、図３に基づいて説明した第１実施例と異なる点は、図３中のステップＳ３とステップＳ４との間に、再酸化工程を行うステップＳ３−１を行った点である。この場合には、このステップＳ３−１の再酸化工程とステップＳ４の改質工程との両工程を合わせて改質処理が行われることになる。
具体的には、ステップＳ３で高誘電体薄膜形成工程が終了したならば、このウエハＷをＣＶＤ処理装置１６Ｃから再酸化処理装置１６Ｄ（図１参照）へ移載し、本発明方法の特徴とする再酸化処理を行う（Ｓ３−１）。
この再酸化処理装置１６Ｄは、図２に示すような構造になっており、処理容器２４内をＯ２ ガス雰囲気にして載置台２６上に載置したウエハＷを回転させつつウエハ表面に紫外線ランプ５８より紫外線を照射する。この紫外線は、好ましくは波長１７２ｎｍを主体とする紫外線がよい。この点は、これ以降の第３〜第７の各実施例に共通な事項である。この場合にも、ウエハ温度であるプロセス温度は、高誘電体薄膜４中の酸素結合を切断することのない温度、例えば５００℃以下、好ましくは４５０℃程度で加熱維持する。
またこの時のプロセス圧力は例えば２．６（２０ｍＴｏｒｒ）〜１３３Ｐａ（１Ｔｏｒｒ）の範囲内、好ましくは２．６Ｐａ〜６５Ｐａ（５００ｍＴｏｒｒ）の範囲内であり、酸素による紫外線の減衰を適度に調整している。この点は、これ以降の第３〜第７の各実施例に共通な事項である。またプロセス時間は、高誘電体薄膜４の膜厚にもよるが、例えば１５〜１８０ｓｅｃ程度である。
このようにＯ２ ガスの存在下にて紫外線を照射することにより酸素ラジカルが発生し、この発生した酸素ラジカルが高誘電体薄膜４中に侵入して再酸化し、膜中の酸素欠損の部分を修復することができる。すなわち、高誘電体薄膜４を成膜した状態では、この膜中に酸素欠損部分が存在するので好ましくなく、ここで上記再酸化処理を行うことにより酸素ラジカルにより上記酸素欠損部分を修復することができ、その分、膜質を向上させることができる。
また、このＯ２ ガス雰囲気中の紫外線照射により、高誘電体薄膜４中に残存する有機物成分、特に炭素成分が抜け出て膜は焼き締められて固まることになる。この結果、高誘電体薄膜４の膜密度が向上して緻密化されるので、欠損の発生を防止し、高誘電率状態を維持することができる。しかも、下地膜２であるＳｉＯ２ 膜の膜厚が増加することも抑制することができる。このようなＯ２ ガス雰囲気中の紫外線照射の作用は、これ以降の第３〜第７の各実施例にも共通する事項である。
また、この再酸化処理を行う場合には、酸素ラジカルが高誘電体薄膜４を突き抜けてシリコン基板側との界面に達すると、この界面部分にＳｉＯ２ 膜が形成されて下地膜２を更に厚くする傾向となるので、これを防止するために、この再酸化処理時のプロセス条件を、酸素ラジカルが高誘電体薄膜４を突き抜けないような条件に設定する。このようなプロセス条件は、例えば圧力が２．６７Ｐａ程度、時間が１５ｓｅｃ程度である。
このようにして、再酸化工程が終了したならば、次にステップＳ４へ移行し、前述した改質工程及びそれ以降の工程を行うことになる。
この第２実施例の場合にも先の第１実施例と同様な作用効果を発揮できるのみならず、上述したように、高誘電体薄膜４の酸素欠損を修復して膜質を更に改善することができると共に、炭素濃度を低減し、焼き締めを行って膜密度を向上させることができる。
＜第３実施例＞
次に本発明方法の第３実施例について説明する。
図６は本発明方法の第３実施例の工程を示すフローチャートである。
この第３実施例は、図５に示す第２実施例のステップＳ３−１の再酸化工程とステップＳ４の改質工程との順序を単に入れかえただけであり、再酸化工程を行うステップをＳ４−１として表記している。
この第３実施例の場合にも先の第１実施例と同様な作用効果を発揮できるのみならず、第２実施例と同様に、高誘電体薄膜４の酸素欠損を修復して膜質を更に改善することができると共に、炭素濃度を低減し、焼き締めを行って膜密度を向上させることができる。
また、ステップＳ４の改質工程においてＡｒ雰囲気中で紫外線を高誘電体薄膜４に照射すると、この膜表面がエネルギーの高い紫外線によってダメージを受けて酸素欠損を生ずることが考えられるので、この第３実施例のように、改質工程の後に再酸化工程を実施するような改質処理を行えば、この再酸化工程で上記酸素欠損を修復することができ、その分、膜質を更に向上させることができる。
＜第４実施例＞
次に、本発明の第４実施例について説明する。
図７は本発明方法の第４実施例の工程を示すフローチャートである。
図７に示すように、この第４実施例は、図５に示す第２実施例のステップＳ２の下地膜形成工程を行うことなく省略したフローであり、ステップＳ１の前処理工程からステップＳ３の高誘電体薄膜形成工程へ直接移行するようにしている。これ以降の各工程は、第２実施例の場合と同じである。ただし、ここでは再酸化工程におけるプロセス条件として、下地膜を形成するために、発生した酸素ラジカルが高誘電体薄膜４を突き抜けるような条件設定を行う。このようなプロセス条件は、例えば圧力が２．６７Ｐａ程度、時間が６０ｓｅｃ程度である。
この第４実施例では、上述したように下地膜形成工程を省略していることから、下地膜２（図１５参照）が形成されないように見える。しかしながら、実際には、ステップＳ３−１の再酸化工程を行う際に、Ｏ２ ガスの存在下にて紫外線を照射することにより発生した酸素ラジカルが高誘電体薄膜４中に侵入して再酸化し、膜中の酸素欠損の部分を修復すると共に、一部の酸素ラジカルがこの高誘電体薄膜４中を突き抜けてシリコン基板の表面との境界に至り、この結果、シリコンを酸化してここにＳｉＯ２ よりなる下地膜２が形成されることになる。すなわち、この第４実施例の場合には、高誘電体薄膜４を積層形成した後に、これとシリコン基板との境界面に下地膜２を形成するようになっている。このように、この第４実施例では、再酸化工程は、本来の酸素欠損の修復作用の他に、下地膜の形成作用も有すことになる。
この第４実施例の場合には、先の第２実施例と同様な作用効果を発揮することができるのみならず、炭素濃度を低減し、焼き締めを行って膜密度を向上させることができる。また、ステップＳ２の下地膜形成工程を省略しているので、その分、スループットを向上させることができる。
＜第５実施例＞
次に、本発明の第５実施例について説明する。
図８は本発明方法の第５実施例の工程を示すフローチャートである。
図８に示すように、この第５実施例は、図６に示す第３実施例のステップＳ２の下地膜形成工程を行うことなく省略したフローであり、ステップＳ１の前処理工程からステップＳ３の高誘電体薄膜形成工程へ直接移行するようにしている。この点は先の第４実施例と同じである。そして、これ以降の各工程は、第３実施例の場合と同じである。ただし、ここでは再酸化工程におけるプロセス条件として、下地膜を形成するために、発生した酸素ラジカルが高誘電体薄膜４を突き抜けるような条件設定を行う。このようなプロセス条件は、例えば圧力が２．６７Ｐａ程度、時間が６０ｓｅｃ程度である。
この第５実施例では、上述したように下地膜形成工程を省略していることから、先の第４実施例の場合と同様に、下地膜２（図１５参照）が形成されないように見える。しかしながら、実際には、ステップＳ４−１の再酸化工程を行う際に、Ｏ２ ガスの存在下にて紫外線を照射することにより発生した酸素ラジカルが高誘電体薄膜４中に侵入して再酸化し、膜中の酸素欠損の部分を修復すると共に、一部の酸素ラジカルがこの高誘電体薄膜４中を突き抜けてシリコン基板の表面との境界に至り、この結果、シリコンを酸化してここにＳｉＯ２ よりなる下地膜２が形成されることになる。すなわち、この第５実施例の場合には、高誘電体薄膜４を積層形成した後に、これとシリコン基板との境界面に下地膜２を形成するようになっている。このように、この第５実施例では、再酸化工程は、本来の酸素欠損の修復作用の他に、下地膜の形成作用も有すことになる。
この第５実施例の場合には、先の第３実施例と同様な作用効果を発揮することができるのみならず、炭素濃度を低減し、焼き締めを行って膜密度を向上させることができる。またステップＳ２の下地膜形成工程を省略しているので、その分、スループットを向上させることができる。
＜第６実施例＞
次に、本発明方法の第６実施例について説明する。
図９は本発明方法の第６実施例の工程を示すフローチャートである。
図９に示すように、この第６実施例は、図３に示す第１実施例のステップＳ４の改質工程において、紫外線を照射しつつ供給するガスをＡｒガス（不活性ガス）から酸素（Ｏ２ ）ガスに代えるようにしており、他の各工程は第１実施例の場合と同じである。
この第６実施例に示すように、ここでの改質工程では、処理容器２４内を不活性ガスではなく酸素ガス雰囲気にして載置台２６上に載置したウエハＷを回転させつつウエハ表面に紫外線ランプ５８より紫外線を照射し、ウエハ表面に形成されている高誘電体薄膜４（図１５参照）の改質処理を行う。
ここでのプロセス圧力は例えば２．６〜１３３Ｐａの範囲内、この好ましくは２．６〜６５Ｐａの範囲内である。またプロセス温度は、第１実施例の場合と同様に上記高誘電体薄膜４中の酸素結合が切断されることのないような低い温度、例えば５００℃以下の温度で行う。そして改質の効率を考慮すると、プロセス温度を好ましくは４５０℃程度に設定する。また処理時間は、高誘電体薄膜４の膜厚にもよるが、１５〜１８０ｓｅｃ程度である。この処理時間は、先の第１実施例の場合よりも遥かに短くて済む。
この改質処理により先の第１実施例の場合と同様に、高誘電体薄膜４中に残存する有機物成分、特に炭素成分が抜け出て膜は焼き締められて固まることになる。この結果、高誘電体薄膜４の膜密度が向上して緻密化されるので、欠損の発生を防止し、高誘電率状態を維持することができる。このように高誘電体薄膜４の膜質を改善することができるので、この電気特性を良好にすることができる。
またこの第６実施例では、紫外線照射により発生した酸素ラジカルが、高誘電体薄膜４中に侵入して再酸化し、膜中の酸素欠損の部分を修復することができ、例えば第２実施例等で説明した再酸化工程の機能を併せ持たせることができる。
ここで上述したようなＯ２ 雰囲気中での紫外線照射（ＵＶ−Ｏ２ ）の改質処理の有効性について実験を行って評価をしたので、その評価結果について説明する。
図１０は高誘電体薄膜のＣ濃度に対する紫外線照射と雰囲気ガスの影響を示すグラフである。ちなみに、高誘電体薄膜の密度、膜厚、ラフネス（表面粗さ）を測定したのでその結果を下記の表２に示す。尚、この測定にはＸＲＲ（Ｘ線反射率法）を用いた。
Figure 2007194582
上記表２から明らかなように、膜の密度に関しては、初期値の４．４８ｇ／ｃｍ３ からＵＶ−Ｏ２ 照射の場合は４．７１ｇ／ｃｍ３ まで大幅に大きくなっており、ＵＶ−Ｏ２ 照射は膜密度を大幅に大きくできることが確認できた。
また膜厚に関しては、初期値の３．３２ｎｍからＵＶ−Ｏ２ 照射の場合には３．２４ｎｍまで大幅に薄くなっており、ＵＶ−Ｏ２ 照射の場合には膜厚を大幅に薄くできることが確認できた。
またラフネスに関しては、初期値とほとんど変化がなく、何ら問題を生じていないことが確認できた。
図１０中においては、作成したサンプル試料の状態を図中に示しており、図４（Ｂ）において示した場合と同様に、シリコン基板上に、それぞれ１０ｎｍの厚さでＨｆＳｉＯよりなる高誘電体薄膜を２層形成し、下層の高誘電体薄膜はＡｒ雰囲気下にて３０分間のＵＶ照射を行い、上層の高誘電体薄膜はＵＶ照射なしとした。また加熱温度は４５０℃に設定した。そして、この２層の高誘電体薄膜の厚さ方向を深さ方向としてＣ濃度をＳＩＭＳにより測定した。図中のＸ、Ｙがそれぞれの層の厚さに相当する。
特性ＣはＡｒ雰囲気中のＵＶ照射の場合を示し、特性ＤはＯ２ 雰囲気中のＵＶ照射の場合を示す。ここでＡｒ雰囲気中のＵＶ照射の場合は、照射時間が３０分であるのに対し、Ｏ２ 雰囲気中のＵＶ照射の場合は照射時間が１分である。このグラフから明らかなように、領域Ｙの部分に注目すると、特性Ｄで示されるＯ２ 雰囲気中のＵＶ照射の場合は、照射時間が僅か１分と短いにもかかわらず、特性Ｃで示されるＡｒ雰囲気中のＵＶ照射の場合と同じか、或いはそれ以下にＣ濃度が減少している。従って、Ｏ２ 雰囲気中のＵＶ照射による改質処理を行えば、所望の効果を短時間で得られるので、スループットの向上に寄与できることが確認できた。
＜第７実施例＞
次に、本発明の第７実施例について説明する。
図１１は本発明方法の第７実施例の工程を示すフローチャートである。
図１１に示すように、この第７実施例は、図１０に示す第６実施例のステップＳ２の下地膜形成工程を行うことなく省略したフローであり、図７で示した第４実施例と同様にステップＳ１の前処理工程からステップＳ３の高誘電体薄膜形成工程へ直接移行するようにしている。これ以降の各工程は、第６実施例の場合と同じである。
この第７実施例では、上述したように下地膜形成工程を省略していることから、先の第４実施例と同様に下地膜２（図１５参照）が形成されないように見える。しかしながら、実際には、ステップＳ４にて改質工程を行う際に、Ｏ２ ガスの存在下にて紫外線を照射することにより発生した酸素ラジカルが高誘電体薄膜４中に侵入して再酸化し、膜中の酸素欠損の部分を修復すると共に、一部の酸素ラジカルがこの高誘電体薄膜４中を突き抜けてシリコン基板の表面との境界に至り、この結果、シリコンを酸化してここにＳｉＯ２ よりなる下地膜２が形成されることになる。すなわち、この第７実施例の場合には、高誘電体薄膜４を積層形成した後に、これとシリコン基板との境界面に下地膜２を形成するようになっている。このように、この第７実施例では、改質工程は、本来のＣ濃度低減作用と膜焼き締め作用の他に、酸素欠損の修復作用及び下地膜の形成作用も有すことになる。
この第７実施例の場合には、先の第６実施例と同様な作用効果を発揮することができるのみならず、ステップＳ２の下地膜形成工程を省略しているので、その分、スループットを向上させることができる。
尚、上記各実施例では、高誘電体薄膜の改質処理の後に、最後に必ず窒化工程を行うようにしたが、この窒化工程を上記改質処理の直前に行うようにしてもよいし、また、この窒化工程自体を行わないで省略するようにしてもよい。
＜ＵＶ−Ｏ２ 処理及びＵＶ−Ａｒ処理の評価＞
次に、以上の各実施例で行われたＯ２ 雰囲気中での紫外線照射工程（以下、「ＵＶ−Ｏ２ 処理」とも称す）や不活性ガス（Ａｒ）雰囲気中での紫外線照射工程（以下、「ＵＶ−Ａｒ処理」とも称す）を行うことによる作用について、より詳しく説明する。
図１２はＥＯＴ（ＳｉＯ２ 換算膜厚）とゲートリーク電流との関係を示すグラフである。ここでは上記第２〜第７実施例で行われたＵＶ−Ｏ２ 処理を行った場合と、行わなかった場合のそれぞれ評価を行っており、比較のために従来のプラズマにより酸素ラジカル処理を行った時の結果も示している。また、ＵＶ−Ｏ２ 処理は、処理時間を変えて３回行っている。尚、ＥＯＴとは、ｈｉｇｈ−ｋであるＨｆＳｉＯ膜と下地膜のＳｉＯ２ 膜とで積層して形成されたゲート絶縁膜の容量特性を単一のＳｉＯ２ 膜厚に換算した値である。また紫外線の照射には、エキシマランプを用いて波長１７２ｎｍを主体とする紫外線を用いており、またＵＶ−Ｏ２ 処理時のプロセス圧力は６５Ｐａ以下に設定し、紫外線の酸素による減衰ができるだけ生じないようにしている。これらの点は、図１３及び図１４に示す場合も同じである。
図１２から明らかなように、従来のプラズマ酸素ラジカル処理による改質では、ゲートリーク電流がかなり多く、しかもＥＯＴを大幅に増加させてしまう。これに対して、ＵＶ−Ｏ２ 処理を行った場合には、処理時間を長くする程、ゲートリーク電流を抑制できることが確認できた。この理由は、ＵＶ−Ｏ２ 処理により炭素濃度が減少して酸素欠損が修復されているからである。ただし、ＥＯＴについては、処理時間を長くするにしたがって、次第に増加してきて好ましくなかった。また、従来のプラズマ酸素ラジカル処理の場合には酸素ラジカル濃度をコントロールできずに、これが高くなり過ぎてしまって下地膜のＳｉＯ２ 膜を増膜させ、ゲート絶縁膜のＥＴＯを大幅に増加させてしまうが、本発明によるＵＶ−Ｏ２ 処理の場合には、紫外線の強度調整やＯ２ 分圧を調整することで、酸素ラジカル濃度を調整することができ、ＥＯＴの増加を抑制できる。
図１３は図１２の場合と一部関連しており、ＵＶ−Ｏ２ 処理（波長：１７２ｎｍ）とＥＯＴ（ＳｉＯ２ 換算膜厚）及びトラップ密度との関係を示すグラフである。ここでも比較のために、従来のプラズマ酸素ラジカルの場合の結果を併せて記載してある。図１３（Ａ）はＵＶ−Ｏ２ 処理時間とＥＯＴとの関係を示し、図１３（Ｂ）はＵＶ−Ｏ２ 処理時間とトラップ密度との関係を示している。ここではＵＶ−Ｏ２ 処理時間を０〜９０ｓｅｃの間で変化させている。また従来のプラズマ酸素ラジカル処理の処理時間は１０ｓｅｃである。尚、ＵＶ−Ｏ２ 処理時間が０ｓｅｃはＵＶ−Ｏ２ 処理を施していないことを意味するのは勿論である。
図１３（Ａ）に示すように、従来のプラズマ酸素ラジカルの場合には、増膜量Ｈ１（０ｓｅｃが基準）は非常に大きく、好ましくないことが判る。これに対して、ＵＶ−Ｏ２ 処理を行った場合には、処理時間を長くする程、ＥＯＴは少しずつ増加しているが、処理時間９０ｓｅｃでも、その増加量Ｈ２は元の膜厚が１．３２ｎｍ程度に対して０．１ｎｍ以下であり、従来のプラズマ酸素ラジカル処理と比較してＥＯＴの増加を大幅に抑制できることが判る。
また図１３（Ｂ）に示すように、トラップ密度に関しては、従来のプラズマ酸素ラジカル処理では、２．５×１０１１ｃｍ−２程度で非常に良好である。これに対して、ＵＶ−Ｏ２ 処理については、この処理時間を長くする程、トラップ密度も次第に低下して良好になって行き、９０ｓｅｃ程度行った時に、従来のプラズマ酸素ラジカル処理の場合と略同じ値になっているのを確認することができた。このように、トラップ密度が処理時間の増加と共に低下する理由は、処理時間の経過と共に炭素が抜けて緻密化する時にトラップも同時に抜けて酸素欠損が減少するからである、と考えられる。
上記図１３（Ａ）と図１３（Ｂ）とはトレードオフの関係にあるので、実際の処理では、目標とするＳｉＯ２ 換算膜厚や目標とするトラップ密度に応じて上記ＵＶ−Ｏ２ 処理時間を任意に決定することになる。図１４はＵＶ−Ｏ２ 処理やＵＶ−Ａｒ処理等がフラットバンド電圧（Ｖｆｂ）とトラップ密度との関係に与える影響を示すグラフである。尚、紫外線の波長は１７２ｎｍを主体とする波長を用いた。
上記フラットバンド電圧（Ｖｆｂ）はゲート絶縁膜が持つ固定電荷の量に対応し、この固定電荷がトランジスタのしきい値電圧に影響する。トラップ密度とフラットバンド電圧は独立な関係ではなく、従来のゲート絶縁膜の形成方法では両者は直線Ｍ１で示すような相関関係を持つ。
一般に的なトランジスタの製造工程においては、ゲート絶縁膜形成後にアニール処理工程があり、その処理時間に依存して、処理時間が長くなるとトラップ密度は順次低下し、これに相関してフラットバンド電圧もゼロ方向にシフトしていく。
ここでは上記アニール処理工程を経ないグループＡとアニール処理工程を経たグループＢとに大きく分けられている。上記グループＡでは、ＵＶ−Ｏ２ 処理（６０ｓｅｃ）のみ行ったケースＸ１とＵＶ−Ａｒ処理のみ行ったケースＸ２との２例が挙げられている。またグループＢでは、一切のＵＶ処理を行っていないケースＹ１と、ＵＶ−Ａｒ処理のみ行ったケースＹ２と、更に、処理時間をそれぞれ１５ｓｅｃ、６０ｓｅｃ、９０ｓｅｃと変えてＵＶ−Ｏｒ処理のみを行ったケースＺ１、Ｚ２、Ｚ３とがそれぞれ示されている。
従来のゲート絶縁膜の形成方法ではトラップ密度とフラットバンド電圧は上記アニール処理に依存して直線Ｍ１の相関関係に制限された調整しかできない。
これに対して、グループＡ内のケースＸ１、Ｘ２及びグループＢ内のケースＹ１、Ｙ２、Ｚ１〜Ｚ３のそれぞれの配列は、縦軸に沿って略平行な方向になっている。換言すれば、各グループＡ、Ｂ内においては、フラットバンド電圧Ｖｆｂをほとんど変化させることなく、トラップ密度のみを選択的に変化できることが判る。すなわち、上記アニール処理工程に関係なく、ＵＶ−Ｏ２ 処理やＵＶ−Ａｒ処理を行うことにより、フラットバンド電圧Ｖｆｂをほとんど変化させることなく、トラップ密度の因子のみを選択的に制御することができることが判る。
尚、上記実施例では、高融点金属として主にＨｆ（ハフニウム）を用いた場合を例にとって説明したが、これに限定されず、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｗ（タングステン）、Ｚｒ（ジルコニウム）等を用いて、この酸化物、またはこの酸化物の珪化物（シリケート）を高誘電体薄膜として適用してもよい。
この場合、上記タンタルを含む有機金属化合物材料は、ｔ−ブチルイミノトリス（ジエチルアミノ）タンタル（ＴＢＴＤＥＴ）：［（ＮＥｔ２ ）３ ＴａＮ−Ｂｕｔ ］、ペンタキス（エチルメチルアミノ）タンタル（ＰＥＭＡＴ）：［Ｔａ（ＮＭｅＥｔ）５ ］、ペンタキス（ジメチルアミノ）タンタル（ＰＤＭＡＴ）：［Ｔａ（ＮＭｅ２ ）５ ］、ペンタキス（ジエチルアミノ）タンタル（ＰＤＥＡＴ）：［Ｔａ（ＮＥｔ２ ）６ ］、ｔ−ブチルイミノトリス（エチルメチルアミノ）タンタル（ＴＢＴＭＥＴ）：［（ＮＥｔ２ Ｍｅ）３ ＴａＮ−Ｂｕｔ ］、ｔ−アミルイミドトリス（ジメチルアミノ）タンタル（ＴＢＴＤＭＴ）：［（ＮＭｅ２ ）３ ＴａＮ−Ｂｕｔ ］、ｔ−アミルイミドトリス（ジメチルアミノ）タンタル（Ｔａｉｍａｔａ；商品名）：［（ＮＭｅ２ ）３ ＴａＮＣ（ＣＨ３ ）２ Ｃ２ Ｈ５ ］（Ｔａ（Ｎｔ−Ａｍ）（ＮＭｅ２ ）３ ）よりなる群より選択される１の材料を用いることができる。
上記チタンを含む有機金属化合物材料は、テトラキスジエチルアミノチタンＴｉ［Ｎ（Ｃ２ Ｈ５ ）２ ］４ 、テトラキスジメチルアミノチタンＴｉ［Ｎ（ＣＨ３ ）２ ］４ 、テトラキスエチルメチルアミノチタンＴｉ［Ｎ（ＣＨ３ ）（Ｃ２ Ｈ５ ）］４ よりなる群より選択される１つの材料を用いることができる。
上記タングステンを含む有機金属化合物材料は、ヘキサカルボニルタングステンＷ（ＣＯ）６ 、ビススターシャリブチルイミドビスジメチルアミドタングステン（ｔ−Ｂｕｔ Ｎ）２ （Ｍｅ２ Ｎ）２ Ｗよりなる群より選択される１つの材料を用いることができる。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。
本発明方法を実施するための処理システムの一例を示す概略構成図である。 処理システムにおいて用いられる紫外線処理装置の一般的な構成を示す図である。 本発明方法の第１実施例の工程を示すフローチャートである。 高誘電体薄膜の膜厚及びＣ濃度に対する紫外線照射の影響を示すグラフである。 本発明方法の第２実施例の工程を示すフローチャートである。 本発明方法の第３実施例の工程を示すフローチャートである。 本発明方法の第４実施例の工程を示すフローチャートである。 本発明方法の第５実施例の工程を示すフローチャートである。 本発明方法の第６実施例の工程を示すフローチャートである。 高誘電体薄膜のＣ濃度に対する紫外線照射と雰囲気ガスの影響を示すグラフである。 本発明方法の第７実施例の工程を示すフローチャートである。 ＳｉＯ２ 換算膜厚（ＥＯＴ）とゲートリーク電流との関係を示すグラフである。 ＵＶ−Ｏ２ 処理（波長：１７２ｎｍ）とＳｉＯ２ 換算膜厚（ＥＯＴ）及びトラップ密度との関係を示すグラフである。 ＵＶ−Ｏ２ 処理やＵＶ−Ａｒ処理等がフラットバンド電圧（Ｖｆｂ）とトラップ密度との関係に与える影響を示すグラフである。 高誘電体薄膜をゲート絶縁膜として用いたトランジスタの一例を示す概略構成図である。
符号の説明
２ 下地膜
４ 高誘電体薄膜
６ 窒化膜
８ ゲート電極
１２ 処理システム
１４ 共通搬送室
１６Ａ 前処理装置
１６Ｂ 下地成膜装置
１６Ｃ ＣＶＤ成膜装置
１６Ｄ 再酸化処理装置
１６Ｅ 改質処理装置
１６Ｆ 窒化処理装置
２２ 紫外線処理装置
２４ 処理容器
２６ 載置台
２８ 抵抗加熱ヒータ
５４ 透過窓
５８ 紫外線ランプ
Ｗ 半導体ウエハ（被処理体）

Claims (18)

  1. 有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜を改質するための改質処理を行う高誘電体薄膜の改質方法において、
    前記改質処理は、前記被処理体を所定の温度に維持しつつ不活性ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電体薄膜の改質を行うようにした改質工程を有することを特徴とする高誘電体薄膜の改質方法。
  2. 前記改質処理は、前記改質工程の直前に行われる工程であって、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することにより前記高誘電体薄膜中の酸素欠損を修復するための再酸化工程を有することを特徴とする請求項１記載の高誘電体薄膜の改質方法。
  3. 前記改質処理は、前記改質工程の直後に行われる工程であって、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することにより前記高誘電体薄膜中の酸素欠損を修復するための再酸化工程を有することを特徴とする請求項１記載の高誘電体薄膜の改質方法。
  4. 有機金属化合物材料を用いて被処理体の表面に形成された高誘電体薄膜を改質するための改質処理を行う高誘電体薄膜の改質方法において、
    前記改質処理は、前記被処理体を所定の温度に維持しつつ酸素ガスの雰囲気中で前記高誘電体薄膜に紫外線を照射することによって前記高誘電体薄膜の改質を行うようにした改質工程を有することを特徴とする高誘電体薄膜の改質方法。
  5. 前記酸素ガスの雰囲気中で紫外線を照射する工程のプロセス圧力は２．６Ｐ（２０ｍＴｏｒｒ）〜６５Ｐａ（５００ｍＴｏｒｒ）の範囲内であることを特徴とする請求項２乃至４のいずれかに記載の高誘電体薄膜の改質方法。
  6. 前記紫外線は、波長が１７２ｍｍを主体とする紫外線であることを特徴とする請求項１乃至５のいずれかに記載の高誘電体薄膜の改質方法。
  7. 前記高誘電体薄膜の下層には、酸化処理により形成されたＳｉＯ２ 膜よりなる下地膜が形成されていることを特徴とする請求項１乃至６のいずれかに記載の高誘電体薄膜の改質方法。
  8. 前記下地膜は、前記高誘電体薄膜を形成する高誘電体薄膜形成工程の前段で行われる下地膜形成工程で形成されることを特徴とする請求項１乃至７のいずれかに記載の高誘電体薄膜の改質方法。
  9. 前記下地膜は、前記改質処理を行っている時に同時に形成されることを特徴とする請求項１乃至７のいずれかに記載の高誘電体薄膜の改質方法。
  10. 前記改質工程における所定の温度は、前記高誘電体薄膜の酸素結合を切断することのない温度であることを特徴とする請求項１乃至９のいずれかに記載の高誘電体薄膜の改質方法。
  11. 前記酸素結合を切断することのない温度は５００℃以下であることを特徴とする請求項１０記載の高誘電体薄膜の改質方法。
  12. 前記高誘電体薄膜は、高融点金属の酸化物、またはこの酸化物のシリケートよりなることを特徴とする請求項１乃至１１のいずれかに記載の高誘電体薄膜の改質方法。
  13. 前記高融点金属は、Ｈｆ、Ｔａ、Ｔｉ、Ｗ、Ｚｒの内のいずれか１つであることを特徴とする請求項１２記載の高誘電体薄膜の改質方法。
  14. 前記改質処理の後に、前記高誘電体薄膜の表面を窒化するための窒化処理を行うことを特徴とする請求項１乃至１３のいずれかに記載の高誘電体薄膜の改質方法。
  15. 前記改質処理の前に、前記高誘電体薄膜の表面を窒化するための窒化処理を行うことを特徴とする請求項１乃至１３のいずれかに記載の高誘電体薄膜の改質方法。
  16. 前記高誘電体薄膜は、トランジスタのゲート絶縁膜であることを特徴とする請求項１乃至１５のいずれかに記載の高誘電体薄膜の改質方法。
  17. 前記不活性ガスは、Ｎ２ 、Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、Ｘｅの内のいずれか１以上であることを特徴とする請求項１乃至１６のいずれかに記載の高誘電体薄膜の改質方法。
  18. 請求項１乃至１７のいずれかに記載の改質方法で改質された高誘電体薄膜をゲート絶縁膜として含むことを特徴とする半導体装置。
JP2006209945A 2005-12-20 2006-08-01 高誘電体薄膜の改質方法及び半導体装置 Pending JP2007194582A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006209945A JP2007194582A (ja) 2005-12-20 2006-08-01 高誘電体薄膜の改質方法及び半導体装置
PCT/JP2006/323323 WO2007072649A1 (ja) 2005-12-20 2006-11-22 高誘電体薄膜の改質方法及び半導体装置
US12/097,888 US7867920B2 (en) 2005-12-20 2006-11-22 Method for modifying high-k dielectric thin film and semiconductor device
KR1020087014896A KR101019799B1 (ko) 2005-12-20 2006-11-22 고유전체 박막의 개질 방법
CN2006800483123A CN101341584B (zh) 2005-12-20 2006-11-22 高电介质薄膜的改性方法和半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005367176 2005-12-20
JP2006209945A JP2007194582A (ja) 2005-12-20 2006-08-01 高誘電体薄膜の改質方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2007194582A true JP2007194582A (ja) 2007-08-02

Family

ID=38188432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006209945A Pending JP2007194582A (ja) 2005-12-20 2006-08-01 高誘電体薄膜の改質方法及び半導体装置

Country Status (5)

Country Link
US (1) US7867920B2 (ja)
JP (1) JP2007194582A (ja)
KR (1) KR101019799B1 (ja)
CN (1) CN101341584B (ja)
WO (1) WO2007072649A1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080093024A1 (en) * 2004-09-06 2008-04-24 Toshiji Abe Plasma Treating Apparatus
US8629068B1 (en) * 2005-04-26 2014-01-14 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8715788B1 (en) 2004-04-16 2014-05-06 Novellus Systems, Inc. Method to improve mechanical strength of low-K dielectric film using modulated UV exposure
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8951348B1 (en) 2005-04-26 2015-02-10 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US9073100B2 (en) 2005-12-05 2015-07-07 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
US9384959B2 (en) 2005-04-26 2016-07-05 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
JP2019068107A (ja) * 2019-01-21 2019-04-25 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法
US10347547B2 (en) 2016-08-09 2019-07-09 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
JP2020511796A (ja) * 2017-03-15 2020-04-16 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
JP2020511797A (ja) * 2017-03-15 2020-04-16 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
JP2022111081A (ja) * 2021-01-18 2022-07-29 ユ－ジーン テクノロジー カンパニー．リミテッド 薄膜における不純物の除去方法及び基板処理装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
US8987095B2 (en) * 2011-08-19 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a carbon-free dielectric layer over a carbon-doped dielectric layer
JP6428466B2 (ja) * 2014-06-23 2018-11-28 東京エレクトロン株式会社 基板処理方法、基板処理装置、基板処理システム及び記憶媒体
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials
KR102358817B1 (ko) * 2017-07-04 2022-02-09 한국전자통신연구원 광소자의 제조 방법
JP7321730B2 (ja) 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
CN114446513A (zh) * 2020-11-04 2022-05-06 进营全球株式会社 柔性扁平电缆与包含柔性扁平电缆的叠层母排
CN115584487B (zh) * 2022-10-18 2024-07-19 合肥安德科铭半导体科技有限公司 一种双(烷基亚胺基)双(烷基胺基)钨(vi)的制备方法及应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316820A (ja) * 2000-03-10 2001-11-16 Air Prod And Chem Inc 前駆体の無溶媒液体混合物を用いる多成分ＺｒＳｎＴｉおよびＨｆＳｎＴｉ酸化物薄膜の堆積およびアニーリング
JP2002057155A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd ５酸化タンタル膜の製造方法
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
JP2005285805A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3540234B2 (ja) 2000-02-14 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6596343B1 (en) * 2000-04-21 2003-07-22 Applied Materials, Inc. Method and apparatus for processing semiconductor substrates with hydroxyl radicals
JP2002299607A (ja) * 2001-03-28 2002-10-11 Toshiba Corp Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
KR100463633B1 (ko) * 2002-11-12 2004-12-29 주식회사 아이피에스 하프늄 화합물을 이용한 박막증착방법
WO2004093179A1 (ja) * 2003-04-17 2004-10-28 Fujitsu Limited 高誘電体膜の形成方法
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US7601649B2 (en) * 2004-08-02 2009-10-13 Micron Technology, Inc. Zirconium-doped tantalum oxide films
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001316820A (ja) * 2000-03-10 2001-11-16 Air Prod And Chem Inc 前駆体の無溶媒液体混合物を用いる多成分ＺｒＳｎＴｉおよびＨｆＳｎＴｉ酸化物薄膜の堆積およびアニーリング
JP2002057155A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd ５酸化タンタル膜の製造方法
JP2003282873A (ja) * 2002-03-22 2003-10-03 Sony Corp 半導体装置およびその製造方法
JP2005285805A (ja) * 2004-03-26 2005-10-13 Toshiba Corp 半導体装置の製造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8715788B1 (en) 2004-04-16 2014-05-06 Novellus Systems, Inc. Method to improve mechanical strength of low-K dielectric film using modulated UV exposure
US8267041B2 (en) * 2004-09-06 2012-09-18 Tokyo Electron Limited Plasma treating apparatus
US20080093024A1 (en) * 2004-09-06 2008-04-24 Toshiji Abe Plasma Treating Apparatus
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8951348B1 (en) 2005-04-26 2015-02-10 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US10121682B2 (en) 2005-04-26 2018-11-06 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US9384959B2 (en) 2005-04-26 2016-07-05 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US9873946B2 (en) 2005-04-26 2018-01-23 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8629068B1 (en) * 2005-04-26 2014-01-14 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US9073100B2 (en) 2005-12-05 2015-07-07 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
US11177131B2 (en) 2005-12-05 2021-11-16 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
US10020197B2 (en) 2005-12-05 2018-07-10 Novellus Systems, Inc. Method for reducing porogen accumulation from a UV-cure chamber
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US11270896B2 (en) 2015-11-16 2022-03-08 Lam Research Corporation Apparatus for UV flowable dielectric
US11075127B2 (en) 2016-08-09 2021-07-27 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
US10347547B2 (en) 2016-08-09 2019-07-09 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
JP2020511796A (ja) * 2017-03-15 2020-04-16 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
JP2020511797A (ja) * 2017-03-15 2020-04-16 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
JP2021180320A (ja) * 2017-03-15 2021-11-18 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
JP7230126B2 (ja) 2017-03-15 2023-02-28 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー 強誘電体材料としてのケイ素ドープ酸化ハフニウムの堆積のための新規配合物
JP2019068107A (ja) * 2019-01-21 2019-04-25 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法
JP2022111081A (ja) * 2021-01-18 2022-07-29 ユ－ジーン テクノロジー カンパニー．リミテッド 薄膜における不純物の除去方法及び基板処理装置
JP7291253B2 (ja) 2021-01-18 2023-06-14 ユ－ジーン テクノロジー カンパニー．リミテッド 薄膜における不純物の除去方法及び基板処理装置
US11972946B2 (en) 2021-01-18 2024-04-30 Eugene Technology Co., Ltd. Method for removing impurities in thin film and substrate processing apparatus

Also Published As

Publication number Publication date
KR101019799B1 (ko) 2011-03-04
CN101341584B (zh) 2010-05-19
WO2007072649A1 (ja) 2007-06-28
US7867920B2 (en) 2011-01-11
CN101341584A (zh) 2009-01-07
KR20080075191A (ko) 2008-08-14
US20090302433A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
KR101019799B1 (ko) 고유전체 박막의 개질 방법
JP5219900B2 (ja) 原子層堆積（ａｌｄ）法及び化学気相成長（ｃｖｄ）法を用いた高誘電率膜のその場ハイブリッド堆積
US7795160B2 (en) ALD of metal silicate films
US7972977B2 (en) ALD of metal silicate films
JP5462885B2 (ja) 半導体装置の製造方法および基板処理装置
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
JP2010034511A (ja) 半導体装置の製造方法および基板処理装置
JP3914362B2 (ja) タンタル酸化膜を備えたキャパシタ製造方法
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
TWI420601B (zh) 製造一氮化閘極介電層之方法
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
KR20010045962A (ko) 반도체 소자의 캐패시터 제조방법
JP2011066187A (ja) 成膜方法及び処理システム
JP2005277386A (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
JP4564310B2 (ja) 半導体装置の製造方法
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US10366894B2 (en) Method of manufacturing semiconductor device, substrate processing device, and recording medium
WO2020184342A1 (ja) 基板処理方法及び基板処理装置
JP2014143252A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2006093240A (ja) 成膜方法
US20210249263A1 (en) Deposition of hafnium oxide within a high aspect ratio hole
KR20230146453A (ko) 성막 방법 및 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814