JP2007201260A - 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】本発明はシリコン基板とガラス板を陽極接合する工程でガラス板の非接合領域（光透過領域）に不純物が析出することを防止することを課題とする。
【解決手段】シリコン基板２０とガラス板４０との間が陽極接合された封止構造体６０は、壁部２６の上面がガラス板４０に接合されることにより凹部２２の上部開口がガラス板４０によって気密状態に封止される。電圧印加パターン７０は、光変換素子２４が対向する光透過領域を囲むように形成されている。また、電圧印加パターン７０は、陰極板５０の下面に接触して電圧を印加される陰極パターンとして機能する。そのため、封止構造体６０では、電圧印加パターン７０に高電圧が印加された際にガラス板４０に含まれる不純物が電圧印加パターン７０に対向する接合領域においてガラス板４０の陰極側に析出されるが、凹部２２が対向する非接合領域における不純物の析出が防止される。
【選択図】図１

Description

本発明は、シリコン基板上の素子がガラス板により封止された構造を有する封止構造体、及び封止構造体の製造方法、及び半導体装置、及び半導体装置の製造方法に関する。

基板上に形成される、または基板上に搭載される素子には、様々な種類のものが存在するが、当該素子の種類によっては、基板上で封止された状態で用いられることが好ましい場合がある。

例えば、マイクロ・エレクトロ・メカニカル・システム（Micro Elector Mechanical System、「ＭＥＭＳ」と呼ばれる場合がある）を用いた素子（以下文中「ＭＥＭＳ素子」という）は、構造上基板上で封止されて用いられることが好ましい代表的な素子である。

このようなＭＥＭＳ素子としては、例えば圧力センサ、加速度センサ、デジタル・マイクロミラー・デバイスなどの光機能素子などがある。このようなＭＥＭＳ素子は、真空状態や減圧状態、または不活性ガスで置換された雰囲気で用いられることが好ましく、素子は気密封止されて用いられることが好ましい。このため、ＭＥＭＳ素子を封止する方法が提案されている（例えば特許文献１参照）。

この特許文献１に記載された半導体装置では、素子が実装されたシリコン基板上に凹部を有する支持板（ガラス）を搭載した状態で陽極接合により基板と支持板を接合して素子を凹部により覆うように構成された封止構造体が用いられている。
特開２００５−１６６９０９号公報

しかしながら、従来の半導体装置においては、陽極接合の際に、シリコン基板の下面（裏面）に陽極が当接され、支持板の上面に陰極が当接させた状態で高電圧を印加することにより、シリコン基板が加熱されて可動イオンを含むガラスが軟化し、同時に静電引力によりシリコン基板とガラスとを接合する過程でガラスに含まれる不純物（ナトリウム（Nａ+））がガラス面の陰極側に析出するという問題があった。

このように、ガラス表面にナトリウムによる不透明層が形成されてしまうと、例えば、封止された空間に光機能素子のような光を受光または発光する素子が収納された場合には、光の透過率が低下するおそれがあった。また、ナトリウムは、粘着性を有するため、ガラス表面から除去しにくいので、洗浄などを行なってもガラスの透過性を回復することが難しい。

そこで、本発明は上記事情に鑑み、ガラス表面における不純物の析出を防止することで上記課題を解決した封止構造体、及び封止構造体の製造方法、及び半導体装置、及び半導体装置の製造方法を提供することを目的とする。

上記課題を解決するため、本発明は以下のような手段を有する。

本発明は、シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する封止構造体であって、前記ガラス板と前記陰極板との間に、前記凹部が対向する非接合領域の周囲を囲む接合領域に沿う電圧印加パターンを形成し、前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合したことを特徴とする。

また、シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する封止構造体の製造方法であって、前記ガラス板と前記陰極板との間に、前記凹部が対向する非接合領域の周囲を囲む接合領域に沿う電圧印加パターンを形成する工程と、前記シリコン基板にガラス板を載置して前記凹部を閉塞する工程と、前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合する工程と、を有することを特徴とする。

前記電圧印加パターンは、前記ガラス板に導電性金属を所定高さに積層した金属薄膜により形成することが望ましい。

前記電圧印加パターンは、前記ガラス板に同一平面上に均一な厚さを有する導電性金属層を形成し、前記導電性金属層のうち前記凹部に対向する領域に貫通孔を形成することが望ましい。

前記電圧印加パターンは、前記陰極板の表面の前記非接合領域に対向する領域に非接触部を設けることにより形成することが望ましい。

また、本発明は、シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、該凹部内に素子を実装し、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する半導体装置であって、前記ガラス板と前記陰極板との間に、前記素子が対向する光透過領域の周囲を囲む領域に沿う電圧印加パターンを形成し、前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合したことを特徴とする。

また、本発明は、シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する封止構造体を有する半導体装置の製造方法であって、前記凹部内に素子を実装する工程と、前記ガラス板と前記陰極板との間に、前記素子が対向する光透過領域の周囲を囲む領域に沿う電圧印加パターンを形成する工程と、前記シリコン基板にガラス板を載置して前記凹部を閉塞する工程と、前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合する工程と、を有することを特徴とする。

本発明によれば、シリコン基板または該シリコン基板に接合されるガラス板の何れかに設けた凹部が対向する非接合領域の周囲を囲む領域に沿う電圧印加パターンを形成し、電圧印加パターンに高電圧を印加して凹部を囲む壁部をガラス板またはシリコン基板に接合するため、ガラス板の接合部分にのみ不純物が析出するが、凹部が対向する非接合領域に不純物が析出することを防止できる。そのため、例えば、凹部に実装された素子が受光または発光する場合にガラス板の光透過率の低下を防止することが可能になる。

また、本発明によれば、電圧印加パターンが導電性金属を積層した金属薄膜よりなり、金属薄膜を凹部に対向する非接合領域を除く領域に沿うパターンに形成したため、スパッタまたは蒸着法などの薄膜形成法を用いて精密なパターンに形成することが可能になる。

また、本発明によれば、電圧印加パターンが同一平面上に導電性金属層を形成し、前記導電性金属層のうち凹部に対向する非接合領域に貫通孔を形成したため、めっき及びエッチング等により容易に加工することが可能なる。

また、本発明によれば、電圧印加パターンをガラス板の裏面に接触する陰極の表面に凹部に対向する非接触部を設けることにより形成したため、電圧印加パターンを形成する工程を毎回行う必要がなく、陽極接合の工程数を削減して生産効率を高めることが可能になる。

以下、図面を参照して本発明を実施するための最良の形態について説明する。

図１は本発明の実施例１による封止構造体を接合する陽極接合装置を模式的に示した縦断面図である。図２は図１中II−II線に沿う横断面図である。図１に示されるように、陽極接合装置１０は、シリコン基板２０の下面に陽極板３０を接触させ、透明なガラス板４０の上面に陰極板５０を接触させた状態で高電圧を印加することにより、シリコン基板２０の上面とガラス板４０の下面との間を陽極接合するように構成されている。

この場合、陽極接合は、シリコン基板２０とガラス板４０との間に高電圧を印加し、シリコン基板２０とガラス板４０の温度を、例えば３００〜３５０℃程度に昇温して行う。尚、ガラス板４０は、耐熱性を有するホウ素が加えられたホウ珪酸ガラスが用いられており、陽極接合による熱溶融接合が良好に行なえる。

シリコン基板２０の上面には、複数の凹部２２が一定の間隔で配置されており、各凹部２２の内部空間には、例えば、光の受光または発光を行う光変換素子２４が実装されている。従って、光変換素子２４は、凹部２２の周囲を囲むように形成された壁部２６の内側に収納されている。そして、シリコン基板２０とガラス板４０との間が陽極接合された封止構造体６０は、壁部２６の上面がガラス板４０に接合されることにより凹部２２の上部開口がガラス板４０によって気密状態に封止される。

尚、本実施例の封止構造体６０は、光変換素子２４以外の素子、例えば、前述したMEMS素子などを実装する構成にも適用することが可能である。

そして、ガラス板４０の上面と陰極板５０との間には、電圧印加パターン７０が形成されている。この電圧印加パターン７０は、図２に示されるように、凹部２２が対向する非接合領域の周囲を囲む領域に沿う四角枠状（図２中、ハッチングで示す部分）に形成されている。尚、電圧印加パターン７０は、凹部２２が対向する非接合領域を除く領域に形成されていれば良いので、図２に示すようなパターンに限らず、各電圧印加パターン７０を夫々独立させるようなパターンとしても良いし、あるいは、各電圧印加パターン７０間を一部または全て接続するようなパターンとすることも可能である。

すなわち、この電圧印加パターン７０は、壁部２６の上面に対応した矩形枠状に形成されており、壁部２６の上面とガラス板４０との間で効率良く陽極接合を行うことが可能になる。さらに、電圧印加パターン７０は、光変換素子２４の上方に位置しないように形成されており、光変換素子２４が対向する光透過領域を囲むように形成されている。

また、電圧印加パターン７０は、陰極板５０の下面に接触して電圧を印加される陰極パターンとして機能する。そのため、封止構造体６０では、電圧印加パターン７０に高電圧が印加された際にガラス板４０に含まれる不純物（ナトリウム）が電圧印加パターン７０に対向する接合領域においてガラス板４０の陰極側（接合部分）に析出されるが、凹部２２が対向する非接合領域における不純物（ナトリウム）の析出が防止される。

これにより、ガラス板４０の光透過率が低下することが防止されるため、封止構造体６０は、光変換素子２４による受光または発光する際の光の透過がガラス板４０によって阻害されないように構成されている。また、本実施例の封止構造体６０では、シリコン基板２０に複数の凹部２２が形成されており、複数の凹部２２を同時に封止しており、上記陽極接合が終了した後にダイシング工程により図２中一点鎖線で示すスクライブ線８０に沿って切断される。

このように陽極接合された封止構造体６０より個々の光変換素子２４が実装された凹部２２毎に切り出された半導体装置１００は、図３に示すように構成されている。ここで、半導体装置１００の構成について説明する。

半導体装置１００は、凹部２２を有するシリコン基板２０と、凹部２２に実装された光変換素子２４と、ガラス板４０とを有し、凹部２２を囲む壁部２６の上面とガラス板４０とを陽極接合して凹部２２を封止した構成である。そして、壁部２６の上面とガラス板４０の下面との接触部分が接合層１０２となる。

また、光変換素子２４は、例えばＡｕよりなるバンプ（Ａｕスタッドバンプ）１０６上に設置され、光変換素子２４は、当該バンプ１０６を介してシリコン基板２０の底面を貫通するように形成されるビアプラグ（貫通配線）１０７と電気的に接続されている。

ビアプラグ１０７の、光変換素子２４が接続される側の反対側には、例えばＮｉ／Ａｕメッキ層よりなる接続層１０８Ａが形成され、さらに当該接続層１０８Ａに半田バンプ１０８が形成されている。尚、接続層１０８Ａは、半田バンプ１０８が接合される下面側にＡｕ層が形成されるようにＮｉ層とＡｕ層とが積層されている。

また、シリコン基板２０の表面は、酸化膜（シリコン酸化膜）１０４が形成され、例えば当該シリコン基板２０と、ビアプラグ１０７との間や、バンプ１０６との間は絶縁されている。

次に、上記の半導体装置１００を製造する製造方法の一例について、図４Ａ〜図４Ｌに基づき、手順を追って説明する。ただし以下の図中、先に説明した部分には同一の参照符号を付し、説明を省略する場合がある。

まず、図４Ａに示す工程において、シリコン基板２０をエッチングしてパターニングし、光変換素子を設置するための凹部２２と、ビアプラグ１０７を形成するための、シリコン基板２０を貫通するビアホール１０７Ａを形成する。

次に、図４Ｂに示す工程において、凹部２２の内壁面やビアホール１０７Ａの内壁面を含むシリコン基板２０の表面に、例えば熱ＣＶＤ(Chemical vaper deposition)法などにより、酸化膜（シリコン酸化膜、または熱酸化膜とよぶ場合もある）１０４を形成する。

次に、図４Ｃに示す工程において、例えばＣｕのメッキ法（例えばセミアディティブ法）により、ビアホール１０７Ａに、それぞれビアプラグ１０７を形成する。

次に、図４Ｄに示す工程において、例えばメッキ法により、例えばＮｉ／Ａｕよりなる接続層１０６Ａ，１０８Ａを形成する。この場合、接続層１０６Ａは、ビアプラグ１０７の凹部２２の側に、接続層１０８Ａは、ビアプラグ１０７の凹部２２の反対側に形成される。尚、接続層１０６Ａ，１０８Ａは、夫々バンプ１０６,１０８が接合される接合面がＡｕ層となるようにＮｉ層とＡｕ層とが積層されている。

次に、図４Ｅに示す工程において、接続層１０６Ａ上に、それぞれバンプ（Ａｕスタッドバンプ）１０６を形成する。なお、本図以降では、接続層１０６Ａの図示を省略している。

次に、図４Ｆに示す工程において、凹部２２の周囲の壁部２６の表面の酸化膜１０４を、例えばマスクエッチングにより剥離する。本工程によって酸化膜が剥離された部分には後の工程においてガラス板４０が接合される。

次に、図４Ｇに示す工程において、例えば光変換素子２４を凹部２２内に設置する。この場合、例えば熱圧着、または超音波接合などを用いて、光変換素子２４とバンプ１０６を電気的に接合し、バンプ１０６を介して光変換素子２４とビアプラグ１０７が電気的に接続されるように構成する。

次に、図４Ｈに示す工程において、ガラス板４０の上面（陰極側）に前述した電圧印加パターン７０を形成する。電圧印加パターン７０の形成法としては、例えば、Ｃｕなどの導電性金属をスパッタ法やＣＶＤ法などの薄膜形成技術を用いてガラス板４０の上面に積層して形成する。その際、電圧印加パターン７０は、図２に示すように、凹部２２を囲む壁部２６の上面に対向する四角形状となるようにマスクキングを行なって形成される。従って、電圧印加パターン７０は、図４Ｈにおいて、光変換素子２４の上面及び凹部２２に対向する非接合領域Ｘの周囲を囲む接合領域Ｙに沿う形状に形成される。

また、電圧印加パターン７０の厚さは、ガラス板４０の上面の平面精度（反りやうねりの大きさ）に応じて設定されており、陰極板５０を電圧印加パターン７０に接触させた状態でガラス板４０の上面と陰極板５０とが非接触となる厚さとなるように導電性金属層が積層される。

次に、図４Ｉに示す工程において、ガラス板４０をシリコン基板２０上に載置する。この工程では、ガラス板４０上に形成された電圧印加パターン７０がシリコン基板２０の壁部２６の上面と上下方向で一致（対向）するように相対位置を位置決めして行なわれる。また、この工程において、ガラス板４０をシリコン基板２０上に載置する際、例えば、粘着性を有する仮止めテープ等を用いてガラス板４０とシリコン基板２０との相対位置がずれないように接着しても良い。

次に、図４Ｊに示す工程において、シリコン基板２０を陽極接合装置１０の陽極板３０に載置し、陽極接合装置１０の陰極板５０をガラス板４０の上面に形成された電圧印加パターン７０に接触させた状態で陽極板３０と陰極板５０との間に高電圧を印加する。このとき、陰極板５０は、電圧印加パターン７０に接触することでガラス板４０の上面から微小隙間を介して離間した状態になる。

また、陽極板３０の上面には、シリコン基板２０の下面に突出する接続層１０８Ａと接触しないように凹部３２が形成されている。そのため、陽極板３０は、光変換素子２４の下面が対向する領域に凹部３２が形成され、凹部３２を囲む上面がシリコン基板２０の下面に接触している。

ガラス板４０に対する電圧印加は、電圧印加パターン７０を介して行なわれるため、ガラス板４０は電圧印加パターン７０に対向する接合領域Ｙが加熱された状態になり、シリコン基板２０の壁部２６上面に接合される。よって、凹部２２及び光変換素子２４が対向する非接合領域Ｘに不純物（ナトリウム）が析出することが防止される。これにより、ガラス板４０は、光変換素子２４が対向する非接合領域Ｘの光透過率の低下が発生せず、光変換素子２４の受光または発光を阻害しないように接合される。

上記の陽極接合が行われると、シリコン基板２０を構成するＳｉと、ガラス板４０中の酸素とが結合し、接合力が良好で安定した接合が行われる。また、陽極接合では、樹脂材料を用いた接合と異なり、光変換素子２４が封止される凹部２２の内部空間を汚染するようなガス、不純物などが殆ど発生することがない。

次に、図４Ｋに示す工程において、接続層１０８Ａにそれぞれ半田バンプ１０８を形成する。また、この図４Ｋに示す工程において、エッチングによりガラス板４０に形成された電圧印加パターン７０を除去しても良い。さらに、この工程において、上記半田バンプ１０８を設けずに接続層１０８Ａ自体を外部接続端子として用いても良い。

次に、図４Ｌに示す工程において、陽極接合により一体化された封止構造体６０をスクライブ線８０に沿ってダイシングにより切断し、個片化することで、先に説明した半導体装置１００を得ることができる。この切断工程により個片化された半導体装置１００は、ガラス板４０の上面に電圧印加パターン７０が残った状態であるが、光変換素子２４の発光及び受光を妨げない位置にあるので、そのまま残しておいても良い。あるいは、半導体装置１００をマザーボード等に実装する際に電圧印加パターン７０を陽極接合されていることを識別するための識別マークとして活用することも可能である。

また、電圧印加パターン７０の幅を狭く形成することで、スクライブ線８０に沿って電圧印加パターン７０を形成することが可能になる。この場合、ダイシング工程で切断する際に電圧印加パターン７０も同時に削除することが可能になり、電圧印加パターン７０を剥離させる必要がある場合には、剥離工程を不要にすることができる。

図５は本発明の実施例２による封止構造体を接合する陽極接合装置を模式的に示した縦断面図である。図６は図５中VI−VI線に沿う横断面図である。尚、図５及び図６において、上記実施例１と同一部分には同一符号を付してその説明を省略する。

図５に示されるように、ガラス板４０の上面と陰極板５０との間には、電圧印加パターン１７０が形成されている。この電圧印加パターン１７０は、図６に示されるように、凹部２２が対向する非接合領域の周囲を囲む領域に沿う格子状（図６中、ハッチングで示す部分）に形成されている。

この電圧印加パターン１７０の形成方法としては、まず、Ｃｕなどの導電性金属をメッキ法を用いてガラス板４０の上面（同一平面上）全体に積層させて均一な厚さを有する導電性金属層１８０を形成する。次に、導電性金属層１８０のうち凹部２２が対向する非接合領域をマスクエッチングにより除去して上下方向に貫通する貫通孔１８２を形成する。

これで、貫通孔１８２を有する導電性金属層１８０によって形成された電圧印加パターン１７０を得られる。

電圧印加パターン１７０は、光変換素子２４の上方に位置しないように形成されており、光変換素子２４が対向する光透過領域を囲むように形成されている。また、電圧印加パターン１７０は、陰極板５０の下面に接触して電圧を印加される陰極パターンとして機能する。そのため、電圧印加パターン１７０に高電圧が印加された際にガラス板４０に含まれる不純物（ナトリウム）が電圧印加パターン１７０に対向する接合領域においてガラス板４０の陰極側（接合部分）に析出されるが、凹部２２が対向する非接合領域（光透過領域）における不純物（ナトリウム）の析出が防止される。

図７は本発明の実施例３による封止構造体を接合する陽極接合装置を模式的に示した縦断面図である。図８は図７中VIII−VIII線に沿う横断面図である。尚、図７及び図８において、上記実施例１と同一部分には同一符号を付してその説明を省略する。

図７に示されるように、ガラス板４０の上面と陰極板５０との間には、電圧印加パターン２７０が形成されている。この電圧印加パターン２７０は、図８に示されるように、陰極板５０の下面に設けられており、凹部２２が対向する非接合領域（光透過領域）の周囲を囲む領域に沿う格子状（図８中、ハッチングで示す部分）に形成されている。

この電圧印加パターン２７０は、陰極板５０の表面の非接合領域に対向する領域に非接触部としての逃げ部５２を設けることにより形成することができる。従って、逃げ部５２が凹部２２に対向する位置に配置されることで、陰極板５０の下面には、非接合領域（光透過領域）の周囲を囲む接合領域に沿う電圧印加パターン２７０が形成される。

そして、陰極板５０の下面に形成された電圧印加パターン２７０をガラス板４０の上面に接触させた状態で、電圧印加パターン２７０に高電圧が印加されると、ガラス板４０に含まれる不純物（ナトリウム）が電圧印加パターン２７０に対向する接合領域においてガラス板４０の陰極側（接合部分）に析出されるが、凹部２２が対向する非接合領域（光透過領域）における不純物（ナトリウム）の析出が防止される。

本実施例では、陰極板５０の下面に電圧印加パターン２７０が一体形成されているので、前述した実施例のように電圧印加パターンをガラス板４０に形成する工程を省くことができると共に、完成した半導体装置にも電圧印加パターンが残らないので、電圧印加パターンを除去する工程も省くことができる。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

図９は実施例４による封止構造体を有する半導体装置を示す図である。尚、図９において、上記図３と同一部分には、同一符号を付してその説明を省略する。図９に示されるように、半導体装置２００は、平板状に形成されたシリコン基板２０と、下面側に凹部２２が形成されたガラス板４０と、シリコン基板２０上に実装された状態でガラス板４０の凹部２２内に収納される光変換素子２４と、を有し、ガラス板４０に設けられた凹部２２を囲む壁部２６の下面と、シリコン基板２０の上面とを陽極接合して凹部２２を気密状態に封止した構成である。そして、ガラス板４０に設けられた壁部２６の下面とシリコン基板２０の上面との接触部分が接合層１０２となる。

この実施例４の場合も上記実施例と同様に、陽極接合装置１０（図１、図５、図７を参照）は、シリコン基板２０の下面に陽極板３０を接触させ、透明なガラス板４０の上面に陰極板５０を接触させた状態で高電圧を印加することにより、シリコン基板２０の上面とガラス板４０の下面との間を陽極接合する。

従って、接合層１０２は、前述した電圧印加パターン７０，１７０，２７０を介して陽極接合装置１０により陽極接合される。本実施例では、ガラス板４０の下面に凹部２２が形成されているので、凹部２２を囲む壁部２６もガラスによって形成されている。そのため、陽極接合により封止された凹部２２内に実装された光変換素子２４は、側面を囲む壁部２６を透過する光を発光または受光することができる。

このように、前述した実施例１〜３では、シリコン基板２０に凹部２２を形成し、この凹部２２に光変換素子２４を実装した構成を例に挙げたが、本実施例では、シリコン基板２０を平板状に形成し、ガラス板４０の下面に凹部２２を形成し、シリコン基板２０上に実装された光変換素子２４をガラス板４０の凹部２２によって封止する構成とされた封止構造体よりなる半導体装置２００にも本発明の製造方法を適用することができる。

尚、上記実施例では、シリコン基板２０の凹部２２に光変換素子２４を実装してガラス板４０により封止する構成の封止構造体及び半導体装置を例に挙げて説明したが、これに限らず、陽極接合を用いて接合する封止構造であれば、上記実施例のような構成のものでなくても本発明を適用できるのは勿論である。

本発明の実施例１による封止構造体を接合する陽極接合装置を模式的に示した縦断面図である。 図１中II−II線に沿う横断面図である。 実施例１による封止構造体を有する半導体装置を示す図である。 実施例１の半導体装置の製造方法を示す図（その１）である。 実施例１の半導体装置の製造方法を示す図（その２）である。 実施例１の半導体装置の製造方法を示す図（その３）である。 実施例１の半導体装置の製造方法を示す図（その４）である。 実施例１の半導体装置の製造方法を示す図（その５）である。 実施例１の半導体装置の製造方法を示す図（その６）である。 実施例１の半導体装置の製造方法を示す図（その７）である。 実施例１の半導体装置の製造方法を示す図（その８）である。 実施例１の半導体装置の製造方法を示す図（その９）である。 実施例１の半導体装置の製造方法を示す図（その１０）である。 実施例１の半導体装置の製造方法を示す図（その１１）である。 実施例１の半導体装置の製造方法を示す図（その１２）である。 本発明の実施例２による封止構造体を接合する陽極接合装置を模式的に示した縦断面図である。 図５中VI−VI線に沿う横断面図である。 本発明の実施例３による封止構造体を接合する陽極接合装置を模式的に示した縦断面図である。 図７中VIII−VIII線に沿う横断面図である。 実施例４による封止構造体を有する半導体装置を示す図である。

符号の説明

１０ 陽極接合装置
２０ シリコン基板
２２ 凹部
２４ 光変換素子
２６ 壁部
３０ 陽極板
４０ ガラス板
５０ 陰極板
６０ 封止構造体
７０，１７０，２７０ 電圧印加パターン
１００,２００ 半導体装置
１０２ 接合層
１８０ 導電性金属層
１８２ 貫通孔

Claims (10)

1. シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する封止構造体であって、
   前記ガラス板と前記陰極板との間に、前記凹部が対向する非接合領域の周囲を囲む接合領域に沿う電圧印加パターンを形成し、前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合したことを特徴とする封止構造体。
2. シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する封止構造体の製造方法であって、
   前記ガラス板と前記陰極板との間に、前記凹部が対向する非接合領域の周囲を囲む接合領域に沿う電圧印加パターンを形成する工程と、
   前記シリコン基板にガラス板を載置して前記凹部を閉塞する工程と、
   前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合する工程と、
   を有することを特徴とする封止構造体の製造方法。
3. 前記電圧印加パターンは、前記ガラス板に導電性金属を所定高さに積層した金属薄膜により形成したことを特徴とする請求項２記載の封止構造体の製造方法。
4. 前記電圧印加パターンは、前記ガラス板に同一平面上に均一な厚さを有する導電性金属層を形成し、前記導電性金属層のうち前記凹部に対向する領域に貫通孔を形成したことを特徴とする請求項２記載の封止構造体の製造方法。
5. 前記電圧印加パターンは、前記陰極板の表面の前記非接合領域に対向する領域に非接触部を設けることにより形成したことを特徴とする請求項２記載の封止構造体の製造方法。
6. シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、該凹部内に素子を実装し、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する半導体装置であって、
   前記ガラス板と前記陰極板との間に、前記素子が対向する光透過領域の周囲を囲む領域に沿う電圧印加パターンを形成し、前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合したことを特徴とする半導体装置。
7. シリコン基板または該シリコン基板に接合されるガラス板の何れかに凹部を設け、前記シリコン基板に陽極板を接触させ、前記ガラス板に陰極板を接触させて前記シリコン基板と前記ガラス板とを陽極接合することにより前記凹部を封止する封止構造体を有する半導体装置の製造方法であって、
   前記凹部内に素子を実装する工程と、
   前記ガラス板と前記陰極板との間に、前記素子が対向する光透過領域の周囲を囲む領域に沿う電圧印加パターンを形成する工程と、
   前記シリコン基板にガラス板を載置して前記凹部を閉塞する工程と、
   前記電圧印加パターンに高電圧を印加して前記凹部を囲む壁部を前記ガラス板または前記シリコン基板に陽極接合する工程と、
   を有することを特徴とする半導体装置の製造方法。
8. 前記電圧印加パターンは、前記ガラス板に導電性金属を所定高さに積層した金属薄膜により形成したことを特徴とする請求項７記載の半導体装置の製造方法。
9. 前記電圧印加パターンは、前記ガラス板に同一平面上に均一な厚さを有する導電性金属層を形成し、前記導電性金属層のうち前記素子に対向する領域に貫通孔を形成したことを特徴とする請求項７記載の半導体装置の製造方法。
10. 前記電圧印加パターンは、前記陰極板の表面の前記非接合領域に対向する領域に非接触部を設けることにより形成したことを特徴とする請求項７記載の半導体装置の製造方法。

Images