JP2007234663A - 配線基板及びそれを用いた電子装置 - Google Patents

配線基板及びそれを用いた電子装置 Download PDF

Info

Publication number
JP2007234663A
JP2007234663A JP2006050980A JP2006050980A JP2007234663A JP 2007234663 A JP2007234663 A JP 2007234663A JP 2006050980 A JP2006050980 A JP 2006050980A JP 2006050980 A JP2006050980 A JP 2006050980A JP 2007234663 A JP2007234663 A JP 2007234663A
Authority
JP
Japan
Prior art keywords
conductor
main surface
wiring board
wiring
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006050980A
Other languages
English (en)
Inventor
Minoru Tomita
穣 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006050980A priority Critical patent/JP2007234663A/ja
Publication of JP2007234663A publication Critical patent/JP2007234663A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • H10W70/655Fan-out layouts

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】実装信頼性に優れた配線基板を提供する。
【解決手段】配線基板9は、複数のセラミック層を積層して成る絶縁基体1の主面に、格子状に配列して形成される複数の接続パッド2および複数のダミーパッド5を有し、接続パッド2は、ビア導体4を介して、絶縁基体1の内部に複数のセラミック層1aに沿って配設される内部配線導体3と電気的に接続され、ダミーパッド5は配線導体3とは電気的に独立して形成され、ダミーパッド5は、絶縁基体1を厚み方向に貫通して形成される貫通導体6と接続されている。
【選択図】図1

Description

本発明は、半導体素子や容量素子等の電子部品を搭載するのに使用される配線基板及びそれを用いた電子装置に関するものである。
従来、IC、LSI等の半導体集積回路素子、LD(半導体レーザ),LED(発光ダイオード)、PD(フォトダイオード)、CCD、ラインセンサ、イメージセンサ等の光半導体素子、圧電振動子、水晶振動子等の振動子、その他の種々の電子部品が搭載される配線基板としては、酸化アルミニウム質焼結体やガラスセラミック焼結体(ガラスセラミックス)等のセラミック材料からなるセラミック層を複数積層して形成され、上面等の主面に電子部品の搭載部を有する絶縁基体と、絶縁基体の内部に形成された内部配線導体と、絶縁基体の主面に配列形成され、内部配線導体と電気的に接続した複数の接続パッドとを具備した構造のものが知られている。
内部配線導体と接続パッドとの電気的な接続は、通常、接続パッドから内部配線導体にかけて、セラミック層を厚み方向に貫通するように形成されたビア導体を介して行われる。
搭載部に電子部品を搭載し、電子部品の電極を接続パッドに、はんだやボンディングワイヤ等の接続材を介して接続し、必要に応じて電子部品を蓋体や封止用樹脂等で封止することにより電子装置が作製される。
この電子装置について、内部配線導体の一部を絶縁基体の側面や下面に露出させ、この露出した部位を外部電気回路基板の電気回路にはんだ等を介して接続することにより、電子部品の電極が接続パッドとビア導体と内部配線導体とを介して外部の電気回路と電気的に接続される。
このような電子装置は、例えば、携帯電話機等の電子機器に実装する部品として用いられており、近年、小型化及び高密度実装の要求が益々高まっている。
そして、このような要求に応えるべく、電子部品をフリップチップ実装することが検討されている。
フリップチップ実装は、電子部品の主面に縦横に配列形成された複数の電極に、それぞれはんだバンプを形成し、その電極を絶縁基体の主面に形成された複数の接続パッドに位置合わせした後、はんだバンプを溶かして、電極と接続パッドとを接続する方法である。
そのため、配線基板の接続パッドは、電子部品の主面に格子状に配列形成されている電極と対向するように形成する必要があり、絶縁基体の、電子部品が搭載される主面の中央部に複数が格子状に配列形成される。
なお、この場合、電子部品の電極は、基本的には格子状に配列されているが、電子部品の電極の数は、その電子部品の機能や用途等に応じて定まるので、必ずしも、格子状に配列したときの格子点の数と一致するとは限らない。そのため、接続パッドが配置されない格子点が生じる場合がある。
このような場合、接続パッドの数(つまり電子部品と配線基板との接続面積)が小さくなり、電子部品の配線基板に対する機械的な接続の強度が低くなるおそれがあるので、接続パッドが形成されない格子点にはダミーパッド(ビア導体や内部配線導体と接続されない)が配置され、上記接続を補強することが考えられる。
特開2005−56961号公報 特開2004−103607号公報 特開2002−9444号公報
しかしながら、上述した従来の配線基板においては、接続パッドが内部配線導体やビア導体等と接続し、内部配線導体等を介して絶縁基体に強固に接合されているのに対し、ダミーパッドは表面に形成されたパターンのみであるために、電子部品の実装時の応力(例えば、電子部品と絶縁基体との熱膨張係数の差に起因する熱応力)により、絶縁基体の主面からダミーパッドが、剥がれてしまうという問題があった。ダミーパッドが剥がれると、接続パッドを介した電子部品と配線基板との間の電気的、機械的な接続を有効に補強することができず、接続信頼性の低下を招く欠点が誘発される。
特に、近年、絶縁基体の材料として低抵抗、低比誘電率のガラスセラミック焼結体が多用されるようになってきている。ガラスセラミック焼結体は、ダミーパッド等を形成する銅、銀等の低抵抗の金属材料の焼結が早いので、絶縁基体に対するダミーパッドの接合強度が低くなる傾向があり、上記のような欠点が誘発されやすい傾向がある。
本発明は、上記欠点に鑑み案出されたもので、その目的は、複数のダミーパッドを絶縁基体に強固に接合して、実装信頼性の優れた配線基板を提供することにある。
本発明の配線基板は、複数のセラミック層を積層して成る絶縁基体の主面に、格子状に配列して形成される複数の接続パッドおよび複数のダミーパッドを有し、前記接続パッドは、ビア導体を介して、前記絶縁基体の内部に前記複数のセラミック層に沿って配設される内部配線導体と電気的に接続され、前記ダミーパッドは前記内部配線導体とは電気的に独立して形成される配線基板であって、前記ダミーパッドは、前記絶縁基体を厚み方向に貫通して形成される貫通導体と接続されていることを特徴とするものである。
また、本発明の配線基板は好ましくは、前記絶縁基体の前記主面に対向する第2主面が、前記内部配線導体にビア導体を介して接続される表層配線導体を有することを特徴とするものである。
また、本発明の配線基板は好ましくは、前記絶縁基体の前記主面に対向する第2主面が、絶縁層層から成る少なくとも1つの露出接合層を有し、かつ前記貫通導体が、前記露出接合層の少なくとも1つと接合することを特徴とするものである。
また、本発明の配線基板は好ましくは、前記露出接合層が、前記第2主面に有する表層配線導体を除く全面にわたり形成されていることを特徴とするものである。
また、本発明の配線基板は好ましくは、前記貫通導体が、前記ビア導体よりも、前記絶縁基体の厚み方向に対する横断面の面積が小さいことを特徴とするものである。
また、本発明の電子装置は好ましくは、電子部品素子が、前記接続パッド及び前記ダミーパッドにロウ材を介して、フリップチップ実装されてなることを特徴とするものである。
本発明の配線基板によれば、複数のセラミック層を積層して成る絶縁基体の主面に、格子状に配列して形成される複数の接続パッドおよび複数のダミーパッドを有し、接続パッドは、ビア導体を介して、絶縁基体の内部に複数のセラミック層に沿って配設される内部配線導体と電気的に接続され、ダミーパッドは内部配線導体とは電気的に独立して形成される配線基板であって、ダミーパッドは、絶縁基体を厚み方向に貫通して形成される貫通導体と接続されていることから、ダミーパッドは、貫通導体による、絶縁基体の厚み方向の全域に及ぶ効果的なアンカー効果により絶縁基体に強固に接合されることができ、熱応力等の応力が作用したとしてもダミーパッドが、絶縁基体の主面から剥がれることを有効に防止することができる。
例えば、表面に形成されたパターンのみのダミーパッドであれば、実装時に生じる応力の影響を受け、剥がれてしまうこともあったが、本発明においてダミーパッドは、貫通導体と接合しているので、アンカー効果によって剥がれを有効に防止することができる。
また、本発明の配線基板において、絶縁基体の主面に対向する第2主面が、内部配線導体にビア導体を介して接続される表層配線導体を有する場合には、表層配線導体を介して外部の電気回路に電気的な接続を行うことができるため、外部電気回路基板に対する実装等が容易に行なわれる。
また、この表層配線導体は、ビア導体および内部配線導体のアンカー効果等により補強されて絶縁基体に強固に接合される。したがって、外部電気回路に対する電子部品の電気的な接続が容易で、より信頼性の高い配線基板とすることができる。さらに、絶縁基体の主面に形成される接続パッドを内部配線導体とビア導体を介して外部電気回路基板の電極形状に対向するように第2主面の表層配線導体の形状を形成する。
また、本発明の配線基板は好ましくは、絶縁基体の主面に対向する第2主面が、絶縁層から成る少なくとも1つの露出接合層を有し、かつ貫通導体が、露出接合層の少なくとも1つと接合することから、ダミーパッドが、貫通導体および露出接合層と接合することとなり、さらに強固なアンカー効果を得ることができる。その結果、ダミーパッドの剥がれがより有効に防止され、配線基板に対する電子部品の接続信頼性をより優れたものとすることができる。
また、この露出接合層は、絶縁基体の第2主面に形成されるので、絶縁基体の内部に配設される内部配線導体の配設場所が受ける影響を、低く抑えることができる。すなわち、内部配線導体の配設場所に対する影響が低いため、絶縁基体を大きな基板サイズとする必要がなく、また余分な配線層が不要であるため、絶縁基体の厚みを大きくする必要もない。したがって、この構成によれば、電子部品の接続信頼性に優れるとともに、大型化の必要がない、ひいては、小型化に有効な配線基板とすることができる。
また、本発明の配線基板は好ましくは、露出接合層が、第2主面に有する表層配線導体を除く全面にわたり形成されていることから、ダミーパッドが、任意の位置に配設されても、ダミーパッドと接続された貫通導体の全てを、露出接合層に接合させることができ、貫通導体の絶縁基体に対する接合をより有効に補強させるとともに、ダミーパッドの剥がれをより有効に防止できる。また、例えば、露出接合層を電気絶縁材料で形成すると、貫通導体の端部が、露出接合層と接合するため、外部電気回路基板と貫通導体との間で電気的短絡を生じることがない。また、貫通導体に接続する露出接合層の面積が平面視にて、表層配線導体に比べ大幅に大きいため、さらに強固なアンカー効果を得ることができる。
さらには、露出接合層が、第2主面に有する表層配線導体を除く全面にわたり形成されていることから、複数の露出接合層が第2主面の異なる場所に散在して、絶縁基体の厚さが部分的にバラつくことや、絶縁基体の主面に傾き(いわゆるコプラナリティの低下)等の不具合を生じることを抑制することもできる。
また、本発明の配線基板は好ましくは、貫通導体が、ビア導体よりも、絶縁基体の厚み方向に対する横断面の面積が小さいことから、貫通導体と接続パッドに接続されるビア導体との距離が大きくなり、貫通導体と接続パッドに接続されるビア導体との間に生じる浮遊容量を小さくできる。そのため、浮遊容量に起因して、接続パッドに接続されるビア導体における伝送特性の劣化等の不具合が抑制されるので、電気特性に優れた配線基板を提供できる。
また、本発明によれば、配線基板上に、電子部品素子が、接続パッド及びダミーパッドにロウ材を介して、フリップチップ実装して電子装置を構成することにより、小型化及び高密度実装が可能となる。
以下、本発明を添付図面に基づき詳細に説明する。図1(a)は、本発明の配線基板の実施の形態の一例を示す平面図であり、図1(b)は、図1(a)のA−A´部の断面図である。図1において、1は絶縁基体、2は接続パッド、3は内部配線導体、4はビア導体、5はダミーパッド、6は貫通導体、7は表層配線導体、8は露出接合層である。本実施形態において、絶縁基体1、接続パッド2、内部配線導体3、ビア導体4、ダミーパッド5、貫通導体6、表層配線導体7及び露出接合層8により、配線基板9が基本的に構成される。
絶縁基体1は、ガラスセラミック焼結体(ガラスセラミックス)や酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体等のセラミック材料からなるセラミック層1aを複数積層して形成されている。
絶縁基体1は、例えば各セラミック層1aがガラスセラミック焼結体から成る場合には、酸化珪素系ガラスや酸化リチウム系ガラス等のガラス粉末と酸化アルミニウム、等のセラミック粉末とを含む原料粉末に適当な有機バインダ、溶剤を添加混合して泥漿状のセラミックスラリーとなすとともに、このセラミックスラリーをドクターブレード法やカレンダーロール法等のシート成形技術を採用しシート状となすことによって複数のセラミックグリーンシート(セラミック生シート)を得て、しかる後、このセラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれらのセラミックグリーンシートを積層して積層体とし、最後にこの積層体を還元雰囲気中にて約900〜1000℃の温度で焼成することによって絶縁基体1が製作される。
この絶縁基体1は、例えば上面に、IC、LSI等の半導体集積回路素子、LD(半導体レーザ)、LED(発光ダイオード)、PD(フォトダイオード)、CCD、ラインセンサ、イメージセンサ等の光半導体素子、圧電振動子、水晶振動子等の振動子、その他の種々の電子部品を搭載するための搭載部(図示せず)を有している。
また、絶縁基体1の主面(図1の例では上面)には、接続パッド2が形成され、絶縁基体1の内部には、セラミック層1aに沿って内部配線導体3が形成されている。接続パッド2と内部配線導体3とは、図1の例では、セラミック層1aを厚み方向に貫通するようにして形成されたビア導体4を介して電気的に接続されている。
搭載部に搭載される電子部品(図示せず)の主面に縦横に配列形成されている複数の電極を、接続パッド2に対向させて、はんだ等の導電性接続材(図示せず)を介して電気的に接続することにより、電子部品が配線基板9の搭載部に実装される。搭載された電子部品は、接続パッド2およびビア導体4を介して内部配線導体3と電気的に接続される。
内部配線導体3は、電子部品を絶縁基体1の外面に導出したり、複数の電子部品が絶縁基体1に搭載される場合に電子部品同士を電気的に接続したりするための導電路として機能する。例えば、内部配線導体3の一部を絶縁基体1の側面や下面等に露出させて、この露出部分を外部の電気回路にはんだ等を介して電気的に接続することにより、電子部品の電極が、接続パッド2及び内部配線導体3を介して外部の電気回路と電気的に接続される。
また、絶縁基体1は、主面(上面)に、内部配線導体3と電気的に接続されていないダミーパッド5が形成されている。ダミーパッド5は、例えば接続パッド2と同様の形状、寸法である。ダミーパッド5は、接続パッド2とともに、格子点の各点に接続パッド2またはダミーパッド5のいずれかが配置されるように、格子状に配列形成される。
ダミーパッド5は、電子部品と配線基板との接続を補強するためのものである。ダミーパッド5は、例えば、電子部品の電極が配列されている主面に、電極とは電気的に独立したダミー電極(図示せず)が形成され、ダミー電極にはんだ等の接続材を介して接続されることにより、電子部品に機械的に接続される。
また、ダミーパッド5は、絶縁基体1を厚み方向に貫通する貫通導体6と接続されている。
この構成により、貫通導体6によるアンカー効果により、ダミーパッド5の絶縁基体1に対する接合を強固なものとすることができる。
ダミーパッド5は、絶縁基体1を厚み方向に貫通して形成される貫通導体6と接続されていることから、ダミーパッド5は、貫通導体6による、絶縁基体1の厚み方向の全域に及ぶ効果的なアンカー効果により絶縁基体1に強固に接合されることができ、熱応力等の応力が作用したとしてもダミーパッド5が、絶縁基体1の主面から剥がれることを有効に防止することができる。
その結果、ダミーパッド5の剥がれを効果的に抑えることができるので、接続パッド2及びダミーパッド5と電子部品の電極が、強固に接合することができ、実装信頼性の優れた配線基板9を得ることができる。
内部配線導体3、接続パッド2、ビア導体4、ダミーパッド5及び貫通導体6は、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金等の金属材料からなり、メタライズ導体や蒸着層、金属箔、めっき層等の形態で絶縁基体1のセラミック層1aに形成される。
内部配線導体3、接続パッド2、ビア導体4、ダミーパッド5及び貫通導体6は、例えば、銅のメタライズ導体からなる場合、銅粉末に有機溶剤、樹脂バインダ等を添加して作製した金属ペーストを、絶縁層1aとなるグリーンシートの表面や、予めグリーンシートに打抜き形成しておいた貫通孔の内部に、印刷塗布、充填することにより形成される。なお、貫通孔は、例えば、金属ピンを用いた機械的な打ち抜き加工や、レーザ光による孔加工等の成形手段により形成される。
また、絶縁基体1の主面に対向する第2主面(本実施形態では下面)が、内部配線導体3にビア導体4を介して接続される表層配線導体7を有する場合には、表層配線導体7を介して、配線基板9と外部の電気回路との電気的な接続を行なわせることができるので、外部電気回路基板に対する実装等が容易に行なわれる。
また、この表層配線導体7は、ビア導体および内部配線導体3のアンカー効果等により補強されて絶縁基体1に強固に接合される。したがって、この構成によれば、外部電気回路に対する電子部品の電気的な接続が容易で、より信頼性の高い配線基板9とすることができる。
また、本発明の配線基板9は、図1(b)に示すように、好ましくは絶縁基体1の主面に対向する第2主面が、絶縁層から成る少なくとも1つの露出接合層8を有し、かつ貫通導体6が、露出接合層8の少なくとも1つと接合することから、ダミーパッド5が、貫通導体6および露出接合層8と接合しているので、さらに強固なアンカー効果を得ることができる。その結果、ダミーパッド5の剥がれがより有効に防止され、配線基板9の接続信頼性をより優れたものとすることができる。
また、この露出接合層8は、絶縁基体1の第2主面に形成されるので、絶縁基体1の内部に配設される内部配線導体3の配設場所が受ける影響を、低く抑えることができる。すなわち、内部配線導体3の配設場所に対する影響が低いため、絶縁基体1を大きな基板サイズとする必要がなく、また余分な配線層が不要であるため、絶縁基体1の厚みを大きくする必要もない。したがって、この構成によれば、電子部品の接続信頼性に優れるとともに、大型化の必要がない、ひいては、小型化に有効な配線基板9とすることができる。
なお、露出接合層8は、表層配線導体7および外部回路基板と電気的に短絡することを防止する上で、ガラスセラミック焼結体(ガラスセラミックス)や酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体等のセラミック材料の、貫通導体6が同時焼成等の手段で強固に接続される材料により形成される。また、露出接合層8は、絶縁基体1に対する接合の強度や生産性等の面から、絶縁基体1と同じセラミック焼結体で形成することが好ましい。
なお、露出接合層8を、個々の貫通導体6に対応させて形成する場合には、その寸法は、貫通導体6の外形(直径)寸法より、大きくしておくことが好ましい。また、露出接合層8を、個々の貫通導体6に対応させて形成する場合には、その形状は、応力集中を防止するため、略円形にしておくことが好ましい。この場合、完全な円形でなくても、外縁の一部に凹凸を有する円形状のものでもよい。また、楕円形状等でもよい。
また、本発明の配線基板9は、好ましくは露出接合層8が、第2主面に有する表層配線導体を除く全面にわたり形成されていることから、ダミーパッド5が、任意の位置に配設されても、ダミーパッド5と接続された貫通導体6が、露出接合層8と接合させることができ、外部電気回路基板と電気的短絡を生じることがない。また、貫通導体6に接続する露出接合層8の面積が平面視にて、表層配線導体に比べ大幅に大きいため、さらに強固なアンカー効果を得ることができる。
なお、露出接合層8は、第2主面に有する表層配線導体7を除く全面にわたり形成される場合には、表層配線導体7間の電気的な短絡を防ぐために、セラミック材料等の絶縁材料で形成される。
また、露出接合層8は、その外周縁部分が絶縁基体1の側面に延在していてもよい。この場合、露出接合層8と絶縁基体1との接合面積が増えるので、露出接合層8は、より強固に絶縁基体1に接合され、それにともない、貫通導体6およびダミーパッド5の絶縁基体1に対する接合がより効果的に補強される。
さらには、露出接合層が、第2主面に有する表層配線導体を除く全面にわたり形成されていることから、複数の露出接合層8が異なる場所に散在して厚さが部分的にバラつき、絶縁基体1の第2主面に傾き(いわゆるコプラナリティの低下)等の不具合を生じることを抑制することもできる。
また、本発明の配線基板9は、図2に示すように、好ましくは貫通導体6が、ビア導体4よりも、絶縁基体1の厚み方向に対する横断面の面積が小さいことから、貫通導体6と接続パッド2に接続されるビア導体4との距離が大きくなり、貫通導体6と接続パッド2に接続されるビア導体4との間に生じる浮遊容量を小さくできる。そのため、浮遊容量に起因して、接続パッド2に接続されるビア導体4における伝送特性の劣化等の不具合が抑制されるので、電気特性に優れた配線基板9を提供できる。
そして、上述した配線基板9の絶縁基体1上に、電子部品(図示せず)を搭載するとともに、電子部品の電極を接続パッド2に電気的に接続し、必要に応じて電子部品を蓋体(図示せず)や封止用樹脂(図示せず)等で封止することにより電子装置が形成される。
電子部品の搭載は、例えば、ろう材やガラス、樹脂等の接着材を介して電子部品を搭載部に接着固定することにより行なわれる。
また、電子部品を蓋体で封止する場合には、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料や、酸化アルミニウム質焼結体等のセラミック材料、ガラス、樹脂等の材料を所定の形状に加工して蓋体を準備し、この蓋体を絶縁基体1に接合して搭載部を塞ぐことにより、蓋体と絶縁基体1とで形成される容器の内部に電子部品が中空状態で気密封止される。
また、電子部品を中空状態で封止する必要が無い場合には、電子部品を覆うようにエポキシ樹脂等から成る封止樹脂で電子部品を被覆することもできる。
このような電子装置は、小型で高精度の携帯電話等の電子機器の部品として使用される。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
(a)本発明の配線基板の実施の形態の一例を示す平面図であり、(b)は、(a)のA−A’部の断面図である。 は、本発明の配線基板の実施の形態の一例を示す平面図であり、平面透視図である。
符号の説明
1・・・絶縁基体
1a・・・セラミック層
2・・・接続パッド
3・・・内部配線導体
4・・・ビア導体
5・・・ダミーパッド
6・・・貫通導体
7・・・表層配線導体
8・・・露出接続層
9・・・配線基板

Claims (6)

  1. 複数のセラミック層を積層して成る絶縁基体の主面に、格子状に配列して形成される複数の接続パッドおよび複数のダミーパッドを有し、前記接続パッドは、ビア導体を介して、前記絶縁基体の内部に前記複数のセラミック層に沿って配設される内部配線導体と電気的に接続され、前記ダミーパッドは前記内部配線導体とは電気的に独立して形成される配線基板であって、前記ダミーパッドは、前記絶縁基体を厚み方向に貫通して形成される貫通導体と接続されていることを特徴とする配線基板。
  2. 前記絶縁基体の前記主面に対向する第2主面が、前記内部配線導体にビア導体を介して接続される表層配線導体を有することを特徴とする請求項1に記載の配線基板。
  3. 前記絶縁基体の前記主面に対向する第2主面が、絶縁層から成る少なくとも1つの露出接合層を有し、かつ前記貫通導体が、前記露出接合層の少なくとも1つと接合することを特徴とする請求項1に記載の配線基板。
  4. 前記露出接合層が、前記第2主面に有する表層配線導体を除く全面にわたり形成されていることを特徴とする請求項3に記載の配線基板。
  5. 前記貫通導体が、前記ビア導体よりも、前記絶縁基体の厚み方向に対する横断面の面積が小さいことを特徴とする請求項1記載の配線基板。
  6. 請求項1〜請求項5のいずれかに記載の配線基板上に、電子部品素子が、前記接続パッド及び前記ダミーパッドにロウ材を介して、フリップチップ実装されてなる電子装置。
JP2006050980A 2006-02-27 2006-02-27 配線基板及びそれを用いた電子装置 Withdrawn JP2007234663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006050980A JP2007234663A (ja) 2006-02-27 2006-02-27 配線基板及びそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006050980A JP2007234663A (ja) 2006-02-27 2006-02-27 配線基板及びそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2007234663A true JP2007234663A (ja) 2007-09-13

Family

ID=38554985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050980A Withdrawn JP2007234663A (ja) 2006-02-27 2006-02-27 配線基板及びそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2007234663A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101932207A (zh) * 2010-09-06 2010-12-29 创扬通信技术(深圳)有限公司 多层印刷电路板设计方法及多层印刷电路板
TWI383111B (zh) * 2010-05-26 2013-01-21 Au Optronics Corp 發光二極體光源模組
CN103700647A (zh) * 2013-12-31 2014-04-02 日月光半导体(上海)有限公司 封装基板及包含该封装基板的集成电路
JP2015179794A (ja) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
JP2015179800A (ja) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
CN112185930A (zh) * 2019-07-05 2021-01-05 三星电子株式会社 具有虚设焊盘的半导体封装

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383111B (zh) * 2010-05-26 2013-01-21 Au Optronics Corp 發光二極體光源模組
CN101932207A (zh) * 2010-09-06 2010-12-29 创扬通信技术(深圳)有限公司 多层印刷电路板设计方法及多层印刷电路板
JP2015179794A (ja) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
JP2015179800A (ja) * 2013-05-30 2015-10-08 京セラサーキットソリューションズ株式会社 配線基板
CN103700647A (zh) * 2013-12-31 2014-04-02 日月光半导体(上海)有限公司 封装基板及包含该封装基板的集成电路
CN112185930A (zh) * 2019-07-05 2021-01-05 三星电子株式会社 具有虚设焊盘的半导体封装
CN112185930B (zh) * 2019-07-05 2024-05-10 三星电子株式会社 具有虚设焊盘的半导体封装

Similar Documents

Publication Publication Date Title
KR20080003827A (ko) 전자 부품 탑재용 기판 및 그것을 이용한 전자 장치
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6030370B2 (ja) 配線基板および電子装置
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP4373841B2 (ja) 配線基板
JP4711823B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4476075B2 (ja) 多数個取り配線基板
JP4383253B2 (ja) 配線基板
JP2006066424A (ja) 配線基板
JP2020102584A (ja) 回路基板および電子部品
JP2010129661A (ja) 電子装置の実装構造
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP3847219B2 (ja) 配線基板
JP4377729B2 (ja) 配線基板
JP2005317597A (ja) 配線基板
JP2006185977A (ja) 配線基板
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP4423162B2 (ja) 多数個取り配線基板
JP2001185675A (ja) 半導体装置
JP3780503B2 (ja) 配線基板
JP2006066628A (ja) 配線基板
JP2004200416A (ja) 配線基板
JP2005191041A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080818

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100622