JP2007242525A - セラミック粉末及びこれを用いた導電ペースト、積層セラミック電子部品、その製造方法 - Google Patents

Abstract

【課題】 積層セラミック電子部品において、クラックの発生を抑え、製品歩留まりを向上する。
【解決手段】 誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品において、内部電極層を形成するための導電ペーストに添加するセラミック粉末として、ペロブスカイト型結晶構造を有し、テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／Ｗｃが２未満のセラミック粉末を用いる。テトラゴナル相とキュービック相の重量比率Ｗｔ／Ｗｃは、リートベルト法による多相解析により求める。セラミック粉末は例えばチタン酸バリウム粉末である。
【選択図】 図３

Description

本発明は、誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品において、内部電極層に共材として添加されるセラミック粉末に関するものであり、特に積層セラミック電子部品の絶縁性を改善する上で有用なセラミック粉末に関する。さらには、前記セラミック粉末を用いた導電ペースト、積層セラミック電子部品、その製造方法に関する。

例えば、積層セラミック電子部品の一つである積層セラミックコンデンサは、複数の誘電体セラミック層と内部電極層とが交互に積層された構造を有し、小型、大容量、高信頼性の電子部品として広く利用されている。１台の電子機器の中に多数個の積層セラミックコンデンサが使用されることも珍しくない。

近年、電子機器の小型化や高性能化が進められており、これに伴い積層セラミックコンデンサにおいても更なる小型化や大容量化、低価格化、高信頼性化等への要求がますます厳しくなっている。したがって、これに対応して例えば積層セラミックコンデンサを小型化、大容量化するためには、誘電体セラミック層を薄層化したり、積層数を増やす必要が生じている。積層セラミックコンデンサを構成する誘電体セラミック層を薄層化し、積層数を増加させれば、前記小型化や大容量化が可能になる。

ところで、前記誘電体セラミック層の薄層化や積層数の増加を考えた場合、内部電極層をＰｄ等の貴金属を主成分とする内部電極用の導電ペーストを使用して形成することは、例えば製造コストの観点等から不利である。内部電極層をＰｄ等の貴金属を主成分とする内部電極用の導電ペーストを使用して形成すると、積層数の増加に伴って電極形成コストが著しく上昇してしまう。そこで、Ｎｉ等の卑金属を主成分とする内部電極用の導電ペーストが開発され、これを用いて内部電極層が形成された積層セラミックコンデンサ等が実用化されている。

ただし、前記Ｎｉ等の卑金属を主成分とする内部電極用の導電ペーストによって内部電極層を形成すると、例えば誘電体セラミック層の厚さを１０μｍ以下にしたり、積層数を１００層以上にした場合、内部電極層の収縮、膨張と誘電体セラミック層の収縮挙動の相違による影響が顕著になり、剥離（デラミネーション）やクラック（構造欠陥）が発生して製造歩留まりが悪くなるという問題が生ずるおそれがある。

このような問題の解決を図るためには、焼成工程におけるＮｉ粉末の収縮を抑制することが有効であり、内部電極層を形成するために使用される内部電極用の導電ペースト中に誘電体ペーストに含まれるセラミック粉末と同種の粉末材料を共材として添加することが行われている（例えば特許文献１等を参照）。前記導電ペーストに共材を添加することで、導電ペーストの焼結開始温度をセラミック成形体の焼結開始温度に近づけるとともに、焼結時における収縮率をセラミック成形体に近づけ、前記クラックの発生を抑制するようにしている。

あるいは、誘電体セラミック層を構成するセラミックの組成を変更したり、焼成条件や再酸化処理条件等を変更すること等が行われている（例えば特許文献２等を参照）。特許文献２には、外層セラミック層の焼成に際しての収縮率の変化率が最大となる温度と内部電極積層部のセラミック層の内部電極が形成された状態での焼成に際しての収縮率の変化率が最大となる温度との差が６０℃以下となるようにする積層セラミック電子部品の製造方法が開示されており、内部電極積層部のセラミック層を構成するセラミックスのＡサイトイオンのモル濃度ＡとＢサイトイオンのモル濃度Ｂとの比Ａ／Ｂに比べて、外層セラミック層におけるモル比Ａ／Ｂを低くすることが開示されている。
特開２００５−３４７２８８号公報 特開２００４−２２１２６８号公報

しかしながら、積層セラミック電子部品の更なる小型化、大容量化に伴い、前述の従来技術だけでは問題を解消できなくなりつつある。すなわち、積層セラミック電子部品において更なる小型化、大容量化が進展すると、Ｎｉ部分（内部電極層）の素子全体に占める割合が高くなり、前述したようなデラミネーションやクラックの問題がより顕著に現れ、前記の対策を講じても、クラック発生率が高く、製品歩留まりが悪くなることが問題となる。

本発明は、前述の従来の実情に鑑みて提案されたものであり、積層セラミック電子部品を構成する誘電体セラミック層のさらなる薄層化や積層数の増加を図った場合にも、クラックの発生を低減し、製造歩留まりを向上することが可能なセラミック粉末及び導電ペーストを提供することを目的とする。また、本発明は、前記セラミック粉末及び導電ペーストの提供により、絶縁性や高温負荷時の耐久性に優れた信頼性の高い積層セラミック電子部品を実現することを目的とし、さらにはその製造方法を提供することを目的とする。

前述の目的を達成するために、本発明者らは、長期に亘り種々研究を重ねてきた。具体的には、積層セラミック電子部品の内部電極層の共材に用いられるセラミック粉末について、さらに詳細な解析を行ってきた。その結果、ペロブスカイト型結晶構造を有するセラミック粉末には、テトラゴナル（Tetragonal）相とキュービック（Cubic）相とが含まれること、そして積層セラミック電子部品におけるクラックの発生を低減するためには、これらテトラゴナル相とキュービック相の比率（重量比率）を最適化することが有効であるとの知見を得るに至った。

本発明は、このような知見に基づいて完成されたものである。すなわち、本発明のセラミック粉末は、誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品の前記内部電極層を形成するための導電ペーストに添加されるセラミック粉末であって、ペロブスカイト型結晶構造を有し、テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／ＷｃをＸとしたときに、Ｘ＜２であることを特徴とする。

また、本発明の導電ペーストは、誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品の前記内部電極層を形成するための導電ペーストであって、導電材料とセラミック粉末を含有し、前記セラミック粉末として前記セラミック粉末を含むことを特徴とするものである。さらに、本発明の積層セラミック電子部品は、誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品であって、前記内部電極層は、前記導電ペーストにより電極前駆体層を形成し、これを焼成することにより形成されることを特徴とし、本発明の積層セラミック電子部品の製造方法は、誘電体ペーストと導電ペーストにより誘電体グリーンシートと電極前駆体層とを交互に積層形成した後、これを焼成して積層セラミック電子部品とするに際し、前記導電ペーストとして前記導電ペーストを用いることを特徴とする。

これまで、導電ペーストの共材として使用されるセラミック粉末について、どうようなセラミック粉末を使用すればよいかについて、ほとんど検討されていない。基本的には、誘電体セラミック層を形成するためのセラミック粉末と同様のものが用いられている。本発明では、前記共材として使用されるセラミック粉末に関する解析を重ね、これを最適化したものである。

例えば、ペロブスカイト型結晶構造を有するチタン酸バリウムにおいては、比表面積の変化に伴いＸ線回折チャートも変化する。本発明者らは、前記Ｘ線回折チャートの変化をテトラゴナル相とキュービック相の混相によるものと推測し、Ｘ線回折チャートについてリートベルト（Rietveld）法による多相解析（例えばテトラゴナル相とキュービック相の２相と仮定した２相解析）を行ったところ、前記推測と良く一致し、前記推測が正しいことが裏付けられた。さらに、解析を進めた結果、チタン酸バリウムの製造条件等によって前記テトラゴナル相とキュービック相の比率が変わり、これが特性に影響を与えていることがわかった。すなわち、共材として内部電極層に添加されるセラミック粉末において、テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／ＷｃをＸとしたときに、Ｘ＜２とすれば、クラックの発生が抑えられる。

本発明においては、原料（セラミック粉末）の選定の指標としてテトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／Ｗｃ（＝Ｘ）を採用している。このような指標に基づいて選択したセラミック粉末を内部電極層形成の際の共材として用いることで、例えば小型化や大容量化に伴い積層セラミック電子部品を構成する誘電体セラミック層を薄層化したり積層数を増やした場合にも、クラックの発生を低減し、積層セラミック電子部品の製造歩留まりを向上することができる。

以下、本発明を適用したセラミック粉末及び導電ペースト、さらにはこれを用いた積層セラミック電子部品（ここでは積層セラミックコンデンサ）及びその製造方法について、詳細に説明する。

先ず、本発明のセラミック粉末が使用される積層セラミックコンデンサについて説明すると、図１に示すように、積層セラミックコンデンサ１においては、複数の誘電体セラミック層２と内部電極層３とが交互に積層されて素子本体が構成されている。内部電極層３は、素子本体の対向する２端面に各側端面が交互に露出するように積層されており、素子本体の両側端部には一対の外部電極４，５がこれら内部電極層３と導通するように形成されている。また、素子本体においては、前記誘電体セラミック層２及び内部電極層３の積層方向の両端部分に外装誘電体層６が配置されているが、この外装誘電体層６は主に素子本体を保護する役割を有し、不活性層として形成されている。

素子本体の形状は特に制限されるものではないが、通常は直方体形状である。その寸法も特に制限はなく、用途に応じて適当な寸法に設定すればよい。例えば、縦０．６ｍｍ〜５．６ｍｍ（好ましくは０．６ｍｍ〜３．２ｍｍ）×横０．３ｍｍ〜５．０ｍｍ（好ましくは０．３ｍｍ〜１．６ｍｍ）×厚み０．１ｍｍ〜１．９ｍｍ（好ましくは０．３ｍｍ〜１．６ｍｍ）程度である。

前記誘電体セラミック層２は、誘電体磁器組成物により構成され、誘電体磁器組成物の粉末（セラミック粉末）を焼結することにより形成される。前記誘電体磁器組成物は、組成式ＡＢＯ_３（式中、Ａサイトは、Ｓｒ、Ｃａ及びＢａから選ばれる少なくとも１種の元素で構成される。Ｂサイトは、Ｔｉ及びＺｒから選ばれる少なくとも１種の元素で構成される。）で表されるペロブスカイト型結晶構造を持つ誘電体酸化物を主成分として含有するものが好ましい。ここで、酸素（Ｏ）量は、前記組成式の化学量論組成から若干偏倚してもよい。前記誘電体酸化物の中でも、ＡサイトをＢａで主として構成し、ＢサイトをＴｉで主として構成し、チタン酸バリウムとすることが好ましい。より好ましくは、組成式Ｂａ_ｍＴｉＯ_２＋ｍ（式中、０．９９５≦ｍ≦１．０１０であり、０．９９５≦Ｂａ／Ｔｉ≦１．０１０である。）で表されるチタン酸バリウムである。

誘電体磁器組成物中には、主成分の他、各種副成分が含まれていてもよい。副成分としては、Ｓｒ、Ｚｒ、Ｙ、Ｇｄ、Ｔｂ、Ｄｙ、Ｖ、Ｍｏ、Ｚｎ、Ｃｄ、Ｔｉ、Ｓｎ、Ｗ、Ｂａ、Ｃａ、Ｍｎ、Ｍｇ、Ｃｒ、Ｓｉ及びＰの酸化物から選ばれる少なくとも１種が例示される。副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となる。また、誘電体セラミック層２を薄層化した場合の信頼性不良が低減し、長寿命化が可能となる。

前記誘電体セラミック層２の積層数や厚み等の諸条件は、用途等に応じ適宜決定すればよい。誘電体セラミック層２の厚みについては１μｍ〜５０μｍ程度であり、好ましくは５μｍ以下である。積層セラミックコンデンサの小型化、大容量化を図る観点では、誘電体セラミック層２の厚さは３μｍ以下とすることが好ましく、誘電体セラミック層２の積層数は１５０層以上とすることが好ましい。

内部電極層３に含まれる導電材料は特に制限されないが、例えばＮｉ、Ｃｕ、Ｎｉ合金又はＣｕ合金等の卑金属を用いることができる。内部電極層３の厚みは、用途等に応じて適宜決定すればよく、例えば０．５μｍ〜５μｍ程度であり、好ましくは１．５μｍ以下である。

外部電極４，５に含まれる導電材料も特に制限されないが、通常、Ｃｕ、Ｃｕ合金、Ｎｉ、Ｎｉ合金、Ａｇ、Ａｇ−Ｐｄ合金等が用いられる。Ｃｕ、Ｃｕ合金、Ｎｉ及びＮｉ合金は、安価な材料なため有利である。外部電極４，５の厚みは、用途等に応じて適宜決定すればよく、例えば１０μｍ〜５０μｍ程度である。

前述の構成を有する積層セラミックコンデンサ１においては、内部電極層３の形成に用いられる導電ペーストに含まれるセラミック粉末（共材）が特性に大きく影響を与える。本発明では、前記共材として使用するセラミック粉末を適正化することで、絶縁性等を改善する。具体的には、ペロブスカイト型結晶構造を有するセラミック粉末について粉末Ｘ線回折分析を行い、この粉末Ｘ線回折結果について例えばリートベルト（Rietveld）法による多相解析を行い、テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／ＷｃをＸとしたときに、Ｘ＜２であるセラミック粉末を用いる。

以下、前記リートベルト法による多相解析について説明する。例えば粉末Ｘ線回折では、ピーク位置から格子定数を、回折プロファイルの面積（積分強度）から結晶構造パラメータ（分極座標、占有率、原子変位パラメータ等）を、プロファイルの広がりから格子歪みや結晶子サイズを、混合物中の各相の尺度因子から質量分率を把握することができる。粉末中性子線回折では、さらに積分強度から各磁性原子サイトの磁気モーメントを把握することができる。

前記リートベルト法は、固体物理、化学、材料化学等において、基本的に重要な物理量を同時に求め得る汎用粉末回折データ解析技術であり、多結晶材料が発現する物理現象や化学特性を構造的側面から理解するためのツールである。リートベルト法の重要な目的は、結晶構造因子Ｆ_ｋに含まれる結晶構造パラメータを精密化することにあり、粉末Ｘ線回折パターンや粉末中性子回折パターン全体を対象として構造パラメータと格子定数を直接精密化する。すなわち、実測パターンとできるだけ良く一致するように、近似構造モデルに基づいて計算した回折パターンをフィッティングする。リートベルト法の大きな利点としては、全解析パターンをフィッティングの対象とし、特性Ｘ線の場合、Ｋα_２反射の存在も考慮することから、結晶構造パラメータばかりでなく、格子定数も高い確度と精度で求まること、格子歪みや結晶子サイズ、混合物中の各成分の含量を定量できること等を挙げることができる。

ペロブスカイト型結晶構造を有するセラミック粉末、例えばチタン酸バリウムの場合、テトラゴナル相とキュービック相の存在が知られている。そして、例えばその平均粒径（比表面積）の変化に伴い、Ｘ線回折パターンが変化する。図２は、チタン酸バリウムにおけるＸ線回折パターンの変化の様子を示すものである。チタン酸バリウムのＸ線回折においては、平均粒径が大きい（比表面積が小さい）場合、図２（ａ）に示すように、テトラゴナル相の２本のピークが観察される。これに対して、平均粒径が次第に小さくなると（比表面積が次第に大きくなると）、図２（ｂ）〜図２（ｄ）に示すように、２つのピークが次第に明瞭ではなくなり、最終的には図２（ｅ）に示すようにキュービック相単一のピークとなる。

ここで、本発明者らは、例えば図２（ｂ）から図２（ｄ）に示す状態は、図３（ａ）及び図３（ｂ）に示すように、テトラゴナル相のＸ線回折チャートとキュービック相の回折Ｘ線チャートが重なり合ったもの（すなわち、セラミック粉末がテトラゴナル相とキュービック相の混相）と仮定し、Ｘ線回折チャートについてリートベルト法による多相解析（ここでは２相解析）を試みた。なお、前記リートベルト法による多相解析については、前記２相解析に限らず、例えば３相以上の解析とすることも可能である。

その結果、先ず第１に、前記２相解析結果は精密化に優れ、正確な解析が行われたことが示唆された。このことは、前記仮定（テトラゴナル相とキュービック相との混相であるという仮定）が正しかったことを支持するものと言え、比較的平均粒径が小さい（比表面積が大きい）セラミック粉末がテトラゴナル相とキュービック相との混相であることを把握するに至った。これまでチタン酸バリウム粉末について、テトラゴナル相とキュービック相の混相であるとの認識はなされたことがない。

第２に、積層セラミックコンデンサ１の内部電極層３を形成する際に共材として用いる場合、前記テトラゴナル相とキュービック相の比率が特性に影響を与え、特にクラック抑制等を重視する場合には、テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／ＷｃをＸとしたときに、Ｘ＜２とすることが有利であることがわかった。Ｘ＜２とすることで、積層セラミックコンデンサ１を構成する誘電体セラミック層２を薄層化したり積層数を増やした場合にも、クラックやデラミネーションの発生を抑え、製造歩留まりを向上することが可能である。

前記重量比率Ｘは、例えばセラミック粉末の製造条件等によって変わり、同じようなＸ線回折チャートに見えても、実際に前記リートベルト法による多相解析を行うと、前記重量比率Ｘが異なる値となる場合がある。このような相違は、従来のＸ線回折解析では把握することができず、前記リートベルト法による多相解析によってその値を求め、前記条件を満たすものを選択することが必要となる。

前記テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／Ｗｃ（＝Ｘ）については、前記の通り、Ｘ＜２であることがペロブスカイト結晶構造を有するセラミック粉末の選択の基準となるが、この場合、テトラゴナル相とキュービック相の混相であることが前提であり、したがってキュービック相単独の場合（Ｘの値がゼロ）は含まない。また、前記Ｘの値については、例えば製造条件等を工夫しても自ずと限界があり、最小でも０．０５（したがってＸ≧０．０５）程度である。より好ましくは、０．２５≦Ｘ≦１．５０である。

本発明では、誘電体セラミック層２を薄層化しながら絶縁特性等を改善することが目的であり、したがって各誘電体セラミック層２の厚さは前記の通り３μｍ以下とすることが好ましく、内部電極層３の厚さは１．５μｍ以下とすることが好ましい。これに対応して、内部電極層３の形成において共材として使用するセラミック粉末は、比表面積ＳＳＡ１０ｍ^２／ｇ以上とすることが好ましい。比表面積ＳＳＡが１０ｍ^２／ｇである場合は、平均粒径は概ね０．１μｍである。共材として使用するセラミック粉末の比表面積ＳＳＡが小さいと（平均粒径が大きいと）、内部電極層３の薄層化が難しくなる。

以上のように、積層セラミックコンデンサ１においては、リートベルト法による多相解析に基づく原料選択方法により選択した原料（セラミック粉末）を内部電極層３を形成する際の共材として用いることで、積層セラミックコンデンサ１のさらなる小型化、大容量化を実現することが可能である。そこで次に、前記セラミック粉末を用いた積層セラミックコンデンサの製造方法について説明する。

前述の構成を有する積層セラミックコンデンサを製造するには、焼成後に誘電体セラミック層２となる誘電体グリーンシートと、焼成後に内部電極層３となる電極前駆体層、さらには外装誘電体層６を構成する外装グリーンシートを準備し、これらを積層して積層体を形成する。

誘電体グリーンシートは、セラミック粉末を含む誘電体ペーストを調製し、これをドクターブレード法等により支持体としてのキャリアシート上に塗布し、乾燥することにより形成することができる。誘電体ペーストは、母材となるセラミック粉末と有機ビヒクル又は水系ビヒクルとを混練することにより調製される。この誘電体ペーストを調製するにあたって、その平均粒径や比表面積は、誘電体セラミック層２の厚さに応じて選定すればよい。

なお、前記誘電体ペーストの調製に用いる有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に制限されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、有機ビヒクルに用いる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。水系ビヒクルとは、水溶性のバインダや分散剤を水中に溶解したものであり、水溶性バインダとしては特に制限されず、例えばポリビニルアルコール、セルロース、水溶性アクリル樹脂等を用いればよい。

また、前記誘電体グリーンシートの所定領域に導電材料を含む導電ペーストを印刷することにより、電極前駆体層を形成する。導電ペーストは、導電材料や共材（セラミック粉末）と有機ビヒクルとを混練することにより調製される。前記共材として、先に説明した要件を満たす（すなわち、テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／Ｗｃが２未満の）セラミック粉末を使用する。

積層体を形成した後、脱バインダ処理、焼成、並びに誘電体セラミック層２及び外装誘電体層６を再酸化させるための熱処理を行い、焼結体（素子本体）を得る。脱バインダ処理、焼成及び再酸化のための熱処理は、これらを連続して行ってもよく、それぞれを独立に行ってもよい。

脱バインダ処理は、通常の条件で行えばよいが、内部電極層３の導電材にＮｉ、Ｎｉ合金等の卑金属を用いる場合、次のような条件で行うことが好ましい。すなわち、昇温速度を５〜３００℃／時間、特に１０〜５０℃／時間とし、保持温度を２００〜４００℃、特に２５０〜３４０℃とし、保持時間を０．５〜２０時間、特に１〜１０時間とし、雰囲気を加湿したＮ_２とＨ_２との混合ガスとする。

焼成条件としては、昇温速度を５０〜５００℃／時間、特に２００〜３００℃／時間とし、保持温度を１１００〜１３００℃、特に１１５０〜１２５０℃とし、保持時間を０．５〜８時間、特に１〜３時間とし、雰囲気を加湿したＮ_２とＨ_２との混合ガスとすることが好ましい。

焼成に際して、雰囲気中の酸素分圧は１０^−２Ｐａ以下とすることが好ましい。酸素分圧が前記範囲を上回ると内部電極層３が酸化するおそれがある。ただし、酸素分圧が低すぎると、電極材料が異常焼結を起こし、内部電極層３が途切れる傾向にある。したがって、焼成雰囲気の酸素分圧は、１０^−２Ｐａ〜１０^−８Ｐａとすることが好ましい。

焼成後の熱処理は、保持温度又は最高温度を通常は１０００℃以上、好ましくは１０００℃〜１１００℃として行う。前記保持温度又は最高温度が１０００℃未満の場合、誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、１１００℃を越えると、内部電極層３中の導電材（Ｎｉ）が酸化し、積層セラミックコンデンサの容量や寿命に悪影響を及ぼすおそれがある。

前記熱処理の雰囲気は焼成よりも高い酸素分圧とし、好ましくは１０^−３Ｐａ〜１Ｐａ、より好ましくは１０^−２〜１Ｐａである。前記熱処理雰囲気の酸素分圧が前記範囲未満の場合には誘電体層の再酸化が困難となり、逆に前記範囲を越えると内部電極層３が酸化するおそれがある。前記熱処理の条件は、保持時間を０〜６時間、特に２〜５時間とし、冷却速度を５０〜５００℃／時間、特に１００〜３００℃／時間とし、雰囲気を加湿したＮ_２ガス等とする。

最後に、得られた焼結体である素子本体に外部電極４，５を形成し、図１に示す積層セラミックコンデンサ１を得る。外部電極４，５は、例えば、焼結体の端面をバレル研磨やサンドブラスト等により研磨した後、外部電極用塗料を焼き付けることにより形成すればよい。

以下、本発明を適用した具体的な実施例について、実験結果を基に説明する。

ＸＲＤ（粉末Ｘ線回折）測定
粉末Ｘ線回折（ＸＲＤ）測定は、粉末Ｘ線回折装置（リガク社製、商品名Rint2000）を用いて行い、リートベルト解析用のＸＲＤプロファイルデータを得た。このとき、ステップ幅は０．０１°、最大ピークカウントが約１００００カウントとなるように電流、電圧を設定して測定を行った。

リートベルト解析
得られたＸＲＤプロファイルについて、リートベルト解析用ソフトウエアＲＩＥＴＡＮ−２０００（Ｒｅｖ．２．４．１）（ウインドウズ用）を用いて解析を行った。各相の質量分率を求めるにあたっては、マイクロアブソープション（Microabsorption）を補正して質量分率を求めた。

リートベルト法による多相解析の信頼性に関する検討
ペロブスカイト型結晶構造を有するチタン酸バリウム粉末（比表面積ＳＳＡ６．１６ｍ^２／ｇ、走査型電子顕微鏡ＳＥＭによる平均粒径０．１６μｍ）について、リートベルト法による解析を試みた。リートベルト解析としては、テトラゴナル相（正方晶）単相としての解析、キュービック相（立方晶）単相としての解析、テトラゴナル相（正方晶）＋キュービック相（立方晶）の２相としての解析の３種類である。各解析における信頼度因子を表１に示す。

リートベルト解析の進み具合や観測強度と計算強度の一致の程度を評価するための指標のうち、最も重要なＲ因子はＲｗｐである。ただし、Ｒｗｐは回折強度やバックグラウンド強度の影響を受けるため、統計的に予想される最小のＲｗｐに等しいＲｅとＲｗｐとを比較するための指標Ｓ値（＝Ｒｗｐ／Ｒｅ）が解析のフィットの良さを示す実質的な尺度として役立つ。Ｓ＝１は精密化が完璧であることを意味し、Ｓが１．３より小さければ、満足すべき解析結果といって差し支えない。このような観点から表１を見ると、正方晶と立法晶の２相として解析した結果のｓ値が１．３以下となっており、単相で解析した場合よりもｓ値が小さく、解析したセラミック粉末が正方晶と立方晶の２相と考える方が妥当であることがわかる。

共材として使用するセラミック粉末におけるテトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／Ｗｃ（＝Ｘ）に関する検討
各種セラミック粉末（チタン酸バリウム粉末）を用い、前述した製造方法に準じて積層セラミックコンデンサを作製した（実施例１〜４、比較例１〜３）。作製した積層セラミックコンデンサの寸法は、１．０ｍｍ×０．５ｍｍ×０．５ｍｍであり、誘電体セラミック層の積層数は１６０、誘電体セラミック層１層あたりの厚みは１．６μｍ、内部電極層の厚みは１．０μｍとした。内部電極層の形成に使用した導電ペーストに含まれるセラミック粉末（共材）の比表面積ＳＳＡ、走査電子顕微鏡により計測した平均粒径（ＳＥＭ粒径）、テトラゴナル相の含有量Ｗｔ、キュービック相の含有量Ｗｃ、これらの重量比率Ｗｔ／Ｗｃ（＝Ｘ）、作製した積層セラミックコンデンサにおける構造欠陥発生個数を表２に示す。

表２から明らかなように、共材として使用するセラミック粉末において、テトラゴナル相とキュービック相の重量比率Ｗｔ／Ｗｃ（＝Ｘ）＜２とすることで、構造欠陥の発生が著しく低減されており、良好な結果となっていることがわかる。前記構造欠陥の低減は、製造歩留まりの大幅な上昇に繋がる。

積層セラミックコンデンサの一構成例を示す概略断面図である。 （ａ）〜（ｅ）は、チタン酸バリウム粉末のＸ線回折チャートの変化の様子を模式的に示す図である。 （ａ）はテトラゴナル相とキュービック相のＸ線回折チャートであり、（ｂ）は混相と仮定したときのＸ線回折チャートである。

符号の説明

１ 積層セラミックコンデンサ、２ 誘電体セラミック層、３ 内部電極層、４，５ 外部電極、６ 外装誘電体層

Claims (10)

1. 誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品の前記内部電極層を形成するための導電ペーストに添加されるセラミック粉末であって、
   ペロブスカイト型結晶構造を有し、テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃの重量比率Ｗｔ／ＷｃをＸとしたときに、Ｘ＜２であることを特徴とするセラミック粉末。
2. 前記テトラゴナル相の含有量Ｗｔとキュービック相の含有量Ｗｃは、リートベルト法による多相解析により求められた値であることを特徴とする請求項１記載のセラミック粉末。
3. 比表面積が１０ｍ^２／ｇ以上であることを特徴とする請求項１または２記載のセラミック粉末。
4. チタン酸バリウム粉末を主成分とすることを特徴とする請求項１から３のいずれか１項記載のセラミック粉末。
5. 誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品の前記内部電極層を形成するための導電ペーストであって、
   導電材料とセラミック粉末を含有し、前記セラミック粉末として請求項１から４のいずれか１項記載のセラミック粉末を含むことを特徴とする導電ペースト。
6. 前記導電材料は、卑金属を主成分とすることを特徴とする請求項５記載の導電ペースト。
7. 前記卑金属がＮｉであることを特徴とする請求項６記載の導電ペースト。
8. 誘電体セラミック層と内部電極層とが交互に積層された積層セラミック電子部品であって、
   前記内部電極層は、請求項５から７のいずれか１項記載の導電ペーストにより電極前駆体層を形成し、これを焼成することにより形成されることを特徴とする積層セラミック電子部品。
9. 積層セラミックコンデンサであることを特徴とする請求項８記載の積層セラミック電子部品。
10. 誘電体ペーストと導電ペーストにより誘電体グリーンシートと電極前駆体層とを交互に積層形成した後、これを焼成して積層セラミック電子部品とするに際し、
    前記導電ペーストとして請求項５から７のいずれか１項記載の導電ペーストを用いることを特徴とする積層セラミック電子部品の製造方法。
    

Images