JP2007281902A - 立体配線を有する中空構造ウェハレベルパッケージ - Google Patents

Abstract

【課題】本発明は、表面に空間を必要とする素子のウェハレベル小型化パッケジング技術
に関し、表面に空間を必要とする素子は、素子表面に配線を形成することが出来ないため
、多層配線とする場合でも配線を迂回させる必要があり、小型化および設計自由度確保の
妨げとなっている。
【解決手段】上記した課題を解決するため本発明では次のような手段を採った。（１）表
面に空間を必要とする素子部分と電極を以外の部分に樹脂層を形成する。（２）電極を除
く部分を樹脂フィルムで覆う。（３）電極を除く部分を樹脂フィルムで覆った表面に配線
を形成し、電極間を結線する。（４）必要に応じて、電極以外の部分を樹脂で覆う。（５
）電極部分に接合金属を形成する。
【選択図】図１５

Description

本発明はＳＡＷ(surface acoustic wave)フィルタ、ＢＡＷ（bulk acoustic wave）フ
ィルタ、ＭＥＭＳ（micro-electro-mechanical systems）などの表面に空間を必要とする
素子のウェハレベル小型化パッケジング技術に関する。

メモリーやロジックなど、一般的な半導体素子の表面は、それらが使用されようとして
いる段階ではパッケージ材料であるＳｉＮなどの無機膜やモールド樹脂が形成されている
。つまり、半導体素子表面にパッケージ材料が直接接している。

一方、ＳＡＷフィルタなど表面の振動を利用している素子のパッケージには、その素子
上に空間が必要である。また、素子の振動を利用するフィルタとして、ＢＡＷフィルタが
ある。ＢＡＷフィルタはバルク弾性波と呼ぶ圧電膜自体の共振振動を利用するフィルタで
あり、ＦＢＡＲ型（film bulk acoustic resonator）やＳＭＲ（solid mounted resonato
r）型がある。ＦＢＡＲ型は共振器の下部に空洞を設けることで、圧電膜を自由に振動さ
せ、ＳＭＲ型は、共振器の下部に音響多層膜（ミラー層）を設けることで弾性波を反射さ
せる。

ＭＥＭＳは、微細な可動部分を動かすことで、ある機能を持たせる技術であり、その特
徴は、従来の電子機器と異なり、基板（シリコンウェハ）上に可動部を持つことである。

これら、素子は、何れも振動や駆動部分があり、表面に空間を必要とする。これらのパ
ッケージとして、図１２左に示すように、セラミクス１８上に素子１６が形成されたチッ
プ１７を搭載し、金ワイヤ１４を用いて電極１９と接続していた。しかし、この方法は、
金属キャップ２０の大きさの制約とセラミクス１８の厚さから、小形化が困難であった。
また組立は、ウェハ状態から素子を個片化し、個々に組み立てていたため、工程数が多い
といった課題があった。これらの課題を解決するため、特許文献１から６に示す方法が開
示されている。

金属キャップに替わり、樹脂を用いて空隙を保持し、かつパッケージするものとして、
特許文献１、特許文献２、特許文献３、特許文献４に示された構造体のものが開示されて
いる。

特許文献１（特開２００２−５３２９３４号）に示された構造では、個片に切り出した
後に、第３層を形成するに当たり、小形部品を扱う必要があり煩雑な作業を要する。

特許文献２（特開２００４−５１４３１６号）に示された構造では、空隙部上面にアル
ミが形成されるなど、煩雑な作業を必要とする。また、このアルミ層がコンタクトバンプ
と称する、外部との接続用はんだボールと接触し、短絡の原因とも成る。

特許文献３（特開２００３−０３７４７３号）に示された構造では、上面を形成するた
め、エポキシ系接着剤を用いている。この系の接着剤は、硬化時に発ガスがあり、また、
硬化時には無くとも、はんだ接続時には発ガスがあり、このガスにより、素子部に悪影響
を及ぼす懸念がある。

特許文献４（特開２００３−３４７３５７号）に示された構造では、半導体・MEMS素子
の機能面をサブストレートに正対するように搭載し、サブストレートと半導体・MEMS素子
を電気的に接合させてなる半導体・MEMSパッケージにおいて、半導体素子機能面とサブス
トレートの間に空隙を設けるために、半導体・MEMS素子上に感光性絶縁樹脂を配置し、該
空隙部をフォトリソグラフィーの手法により形成する半導体パッケージの製造方法。接続
に関しては、金のスタッドバンプを用いている。しかし、この方法では、MEMS素子上に感
光性絶縁樹脂を塗布した後の工程から、サブストレートに正対するように搭載するまでの
間、MEMS素子上が保護されることなく、異物等による汚染の懸念がある。

また、樹脂を用いた中空構造を有するウェハレベルパッケージの形成方法として、特許
文献５、特許文献６の技術が開示されている。

特許文献５（特願２００５−１４５６６７号）では、圧電基板と、その圧電基板上に形
成された櫛歯電極と、その櫛歯電極上に空隙を形成する空隙形成層と、前記櫛歯電極を封
止する封止層とを備えた表面弾性波素子において、前記空隙形成層および前記封止層を覆
うように無機絶縁膜を形成し、前記櫛歯電極と外部回路との電気接続をとるため、前記空
隙形成層、封止層および無機絶縁膜を貫通して、前記櫛歯電極に接続する導電ビアを形成
する。

特許文献６（特願２００５−２７４８６２号）では、シリコンウェハと、シリコンウェ
ハ上に形成され、電力を印加することで可動するＭＥＭＳ素子部分と、ＭＥＭＳ素子部分
を、ＭＥＭＳ素子部分との間に空隙を形成して封止する上面保護フィルムと、ＭＥＭＳ素
子部分の電極に接続され、上面保護フィルム上に形成される、はんだボールとを有するＭ
ＥＭＳパッケージにおいて、上面保護フィルム１７には、有機物からなる材料が用いられ
、ＭＥＭＳ素子部分と上面保護フィルムとはんだボールとは、シリコンウェハ上に基板状
態で形成され、この形成後にシリコンウェハはダイシングにより個別パッケージに分離さ
れる。

特表２００２−５３２９３４号 特表２００４−５１４３１６号 特開２００３−０３７４７３号 特開２００３−３４７３５７号 特願２００５−１４５６６７号 特願２００５−２７４８６２号

表面に空間を必要とする素子のパッケージには、以下の問題点がある。

表面に空間を必要とする素子は、素子表面に配線を形成することが出来ないため、多層
配線とする場合でも配線を迂回させる必要があり、小型化および設計自由度確保の妨げと
なっている。

上記した課題を解決するため本発明では次のような手段を採った。
１．表面に空間を必要とする素子部分と電極を以外の部分に樹脂層を形成する。
２．電極を除く部分を樹脂フィルムで覆う
３．電極を除く部分を樹脂フィルムで覆った表面に配線を形成し、電極間を結線する。
４．必要に応じて、電極以外の部分を樹脂で覆う。
５．電極部分に接合金属を形成する。

前記課題に対し、本発明によれば次の効果が得られる。
１．空構造を有する素子のパッケージに於いて、素子を跨いで配線を形成出来るため配線
自由度を確保することが出来る。
２．線長を短縮することが出来、高速伝送信号を効率よく通すことが出来る。
３．素子上に配線を引き回すことが出来るため、最短配線を形成することが出来る。

このうち、３．について、ＳＡＷフィルタを例にとり、図１４、１５を用いて詳細に述
べる。図１４は、特願２００５−１４５６６７号に記載された方法で形成された中空構造
を有するパッケージである。リチウムタンタレート１上にＩＤＴ(inter digital transdu
cer)２１（図１６に写真を記す）という素子が形成されている。感光性耐熱樹脂５をラミ
ネートし、パターニングすることで基板の上に形成された素子、基板の上に形成された配
線、基板の上に形成された電極、電極部およびダイシングエリア部に相当する箇所をフォ
トリソグラフィー工法にてパターニング除去して形成された空隙形成層し、さらに空隙上
に形成された封止層を形成することで、ＩＤＴ(inter digital transducer)２１上に空隙
を有しながら感光性耐熱樹脂５で覆う構造になっている。そして、ビアホール１５上にパ
ッドを形成し（図示せず）、はんだめっきを用いてはんだボール２７を形成したものであ
る。ここでの信号ピンの役割は、グランドピン２５が４本あり、信号ピン２４が２本ある
。グランドピン２５を纏めれば、小型化することができる（図１４）。図１５は図１４に
示すグランドピン２５をTi/Cu配線２６で結線したものである。図１４の構造では、はん
だボール２７が接触しないだけのスペースが必要であるが、図１５の構造では、はんだボ
ール２７より小さい穴径であるビアホール１５で同一効果が得られ、小型化に寄与するこ
とができる。

以下に本発明の最良の実施形態について図面を用いて説明する。

本発明は、素子上に空隙部を必要とするパッケージ全般に適用することが可能である。
本説明では、ＳＡＷフィルタを例として記述するが、素子上に空隙部を必要とするいずれ
の素子に対しても、同様な工程を適用することが可能である。基板は、ＳＡＷフィルタを
形成するために用いられている圧電基板（リチウムタンタレート１）とした。ＳＭＲフィ
ルタやＭＥＭＳでは、シリコンウェハ、セラミクス、有機基板、絶縁を施した金属基板な
ど、それぞれの素子に最適な基板を用いる必要がある。

ＳＡＷフィルタのウェハレベルパッケジングプロセスを図１から図４を用いて説明する
。ここでは、リチウムタンタレート上に形成された１つのＩＤＴと３つの電極について拡
大記載するが、ＳＡＷフィルタ全体は、図１６に示すようなパターン複数個から成り、リ
チウムタンタレート上には同様の形状の素子群が複数個形成されている（図１３）。
図１（１）
基板を準備する。ここでは、リチウムタンタレート１とした。
図１（２）
リチウムタンタレート１にアルミニウム２をスパッタ成膜した。ここでは、０．２マイ
クロメータ成膜した。
図１（３）
レジスト３を用いて電極パターンを形成する。ここで用いるレジストは、図１（４）工
程で用いるエッチング工程（ドライエッチングまたは、ウェットエッチング）に耐性があ
れば、その種類について制約を設けるものではない。
図１（４）
図１（２）で成膜したアルミを図１（３）で形成したレジストをマスクとしてエッチン
グ除去した。ここでは、ドライエッチング、ウェットエッチングを用いることが可能であ
ったが、精度を必要とする理由により、ドライエッチングを用いた。続いて、図１（３）
で形成したレジストを剥離した。レジスト剥離は、有機溶剤による溶解、アルカリによる
溶解、ドライプロセス工程を用いることが可能である。ここでは、電極材料にアルミを用
いたため、アルカリを用いることは不可であるが、有機溶剤による溶解、ドライプロセス
を選択することが可能であった。ここでは、工程の簡便な理由により、有機溶剤により溶
解した。用いる有機溶剤は、レジストを溶解しかつアルミの腐食を防止できれば、制約を
設けるものではない。ここでは、アセトンを用いた。形成されたＩＤＴ(inter digital t
ransducer)２１の例を図１６に示す。ここでの櫛歯１本あたりの線幅は、１〜５ミクロン
程度である。
図１（５）
レジスト４を用いてＩＤＴを保護した。個々で用いたレジストは、ノボラック系のポジ
形レジストを用いた。ここで用いるレジストには以下の特性が必要である。
（Ａ）図２（６）で形成するパッケージ側壁パターニング用現像液に耐性があること。
（Ｂ）図２（６）で形成するパッケージ側壁を仮硬化させる温度で分解等の変質が起こら
ないこと。
（Ｃ）図２（６）で形成するパッケージ側壁を仮硬化させた後、図２（７）の保護膜除去
工程で取り除くことが可能であること。

ここで用いたノボラック系レジストの塗布後ベーク温度は９０℃／３０分であり、露光
・現像後のベーク温度は１２０℃／３０分とした。
図２（６）
感光性耐熱樹脂６を用いて、パッケージ側壁および電極を形成した。ここで用いた樹脂
は、新日鐵化学（株）製カルド樹脂または、日立化成工業（株）製レイテックを用いた。
該樹脂は、シート状の材料であり、ラミネータを用いて貼り付けた。その後、紫外線をパ
ターン照射し、照射されない部分を新日鐵化学（株）製カルド樹脂についてはテトラメチ
ルアンモニウムヒドロキシド２．３８％溶液を用いて除去し、日立化成工業（株）製レイ
テックについては、１％炭酸ナトリウム溶液を用いて溶解除去した。パターン形成後、１
２０℃／３０分で仮硬化した。
図２（７）
保護膜を除去した。パッケージ側壁および電極を形成した樹脂の仮硬化条件を１２０℃
／３０分としているため、レジストの剥離液（アセトン、酢酸ブチルなどの溶剤）を用い
ることも可能であるが、パッケージ側壁および電極を形成した樹脂へのダメージを少なく
するため酸素プラズマによるドライプロセスを用いた。その後、本ベークを１６０℃／６
０分で行った。
図２（８）
素子を保護するための感光性耐熱樹脂を貼り付けた。ここで用いる材料は、図２（６）
とし、１２０℃／３０分の仮硬化、１６０℃／６０分の本硬化とした。なお、材料につい
ては、パッケージ側壁および電極を形成した樹脂と必ずしも同じである必要はなく、また
、厚さについても適宜変更することが出来る。
図２（９）
電気めっきで、はんだバンプを形成するための給電膜（Ti/Cu/Ti）をスパッタで形成し
た。ここでの金属膜の構成は、チタン（５０ｎｍ）／銅（１μｍ）／チタン（５０ｎｍ）
とした。ここでの下層部のチタンの機能は、その下に位置する感光性樹脂材料との接着を
確保することにあり、その膜厚はそれらの接着を維持する最低限でかまわない。所要膜厚
は、スパッタエッチングおよびスパッタの条件、チタンの膜質などによっても変動する。
また、この金属膜を後の工程でエッチングすることで配線層となるため、銅の膜圧は、電
気特性を考慮して決定することが望ましい。また、上層部のチタンは、銅をパターニング
する際のエッチングマスクとしての機能も果たすため、ピンホール等の欠陥がないような
十分な厚さが必要である。なお、後の工程で、上層チタン膜の厚さが下層チタン膜の厚さ
より薄い場合、上層のチタン膜は下層のチタン膜をエッチングする工程でエッチングされ
るが、表面にチタンを残す必要がある場合には、上層チタン膜の厚さが下層チタン膜の厚
さより厚くする必要がある。
図２（１０）
フィルムレジスト７を用いて配線パターンを形成した。ここで用いるレジストは、図２
（１１）に記述するチタンエッチング液に耐性が有ればよいが、図２（１０）に示すとお
り、本発明のパターン形状には、深い凹部があるため、その部分にレジストが埋め込まれ
るとレジスト剥離工程で剥離残りといった問題が発生する可能性がある。本発明では、フ
ィルム状のレジストを用い、深い凹部に埋め込まれないようにした。
図２（１１）
ウェットエッチング手法を用いて、チタン膜をエッチングした。チタンのエッチングに
は、過酸化水素を主成分とするエッチング液、または、フッ化水素を含有するエッチング
液があるが、図２（１０）で形成したレジストの耐性が有れば、いずれを用いても良い。

エッチング後に、図２（１０）で形成したレジストを剥離する。レジストの剥離は液状
のレジスト、フィルム状のレジスト共、アルカリ、有機溶剤を用いることが出来る。ここ
では、フィルム状のレジストを用い、剥離液には水酸化ナトリウムの３％溶液を４０℃に
加熱して用いた。
図２（１２）
はんだバンプ形成用のレジストを形成した。ここで用いるレジストは、図４（１３）に
記述する、はんだめっき８に対する耐性が有ればよいが、図３（１２）に示すとおり、本
発明のパターン形状には、深い凹部があるため、その部分にレジストが埋め込まれるとレ
ジスト剥離工程で剥離残りといった問題が発生する可能性がある。本発明では、フィルム
状のレジストを用い、深い凹部に埋め込まれないようにした。
図４（１３）
はんだめっき８を用いてはんだバンプを形成した。ここで図示したメタライズ構成は、
スパッタチタン１０／スパッタ銅１１／はんだめっき８としたが、図９に示すように、ス
パッタチタン１０／スパッタ銅１１／電気銅めっき１２／電気ニッケルめっき１３／はん
だめっき８とすることや、図１０に示すように、スパッタチタン１０／スパッタ銅１１／
電気ニッケルめっき１３／はんだめっき８とすることも出来る。
図４（１４）
はんだめっき後に、図２（１３）で形成したレジストを剥離する。レジストの剥離は液
状のレジスト、フィルム状のレジスト共、アルカリ、有機溶剤を用いることが出来る。こ
こでは、フィルム状のレジストを用い、剥離液には水酸化ナトリウムの３％溶液を４０℃
に加熱して用いた。

そして、給電膜として用いた銅をウェットエッチングの手法を用いてパターニングした
。銅のエッチングには、塩化鉄、アルカリ系エッチング液等の種類があるが、本実施例で
は硫酸／過酸化水素水を主成分とするエッチング液を用いた。ここでのエッチングでは、
１０秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、
あまりに長い時間エッチングを行うと、例えば５分を越えてエッチングするような場合に
は、サイドエッチングが大きくなり、タクトが長くなるという問題も生じる。そのため、
エッチング液およびエッチング条件は、適宜実験により求めるのがよい。
図４（１５）
ウェットエッチング手法を用いて、チタン膜をエッチングした。チタンのエッチングに
は、過酸化水素を主成分とするエッチング液、または、フッ化水素を含有するエッチング
液があるが、いずれを用いても良い。

そして、電気錫めっき表面にフラックスを塗布し、リフローを行うことで、球形のはん
だバンプを形成する。なお、スパッタ銅１１上にチタン膜を残したい場合は、図２（９）
の給電膜（Ti/Cu/Ti）６を成膜する際、表面のスパッタチタン１０を下層のチタン膜より
厚くしておけばよい。

本発明を実施するための最良の形態について、別の方法を示す。
図５（１）から（４）
図１（１）から（４）に同じ。
図５（５）
ＩＤＴを保護するように、基板全面にポリイミド９を塗布した。ここでは、ポリイミド
を用いたが、以下の条件を満たせば何れの材料であっても問題ない。
（Ａ）図６（７）工程のドライプロセスで除去できる材料。
（Ｂ）ＩＤＴと反応しない。
（Ｃ）図６（６）の工程で用いるアルカリ現像液に耐性がある。
図６（６）
図２（６）に同じ。
図６（７）
ポリイミド９を除去した。ここでは、酸素プラズマによるドライプロセスを用いた。そ
の後、本硬化を１６０℃／６０分で行った。
図６（８）から図８（１５）
図２（８）から図４（１５）に同じ。

本発明はＳＡＷフィルタ、ＢＡＷフィルタ、ＭＥＭＳなどの表面に空間を必要とする素
子をウェハレベル小型化パッケジングし（図１２右）、外気雰囲気に直接曝した場合、湿
度、酸化等の影響を受ける機構を有するものの保護に適用可能である。

本発明によるパッケジングプロセス説明図（第１の方法 その１）。 本発明によるパッケジングプロセス説明図（第１の方法 その２）。 本発明によるパッケジングプロセス説明図（第１の方法 その３）。 本発明によるパッケジングプロセス説明図（第１の方法 その４）。 本発明によるパッケジングプロセス説明図（第２の方法 その１）。 本発明によるパッケジングプロセス説明図（第２の方法 その２）。 本発明によるパッケジングプロセス説明図（第２の方法 その３）。 本発明によるパッケジングプロセス説明図（第２の方法 その４）。 はんだボール下（パッドの層構成 その１）。 はんだボール下（パッドの層構成 その２）。 給電膜層構成図。 本発明による小型化効果を説明する図。 ＳＡＷフィルタ全体図。 樹脂封止による中空構造を有するパッケージを示す図。 本発明によるパッケージの小型化を説明する図。 ＩＤＴ(inter digital transducer)を示す図。

符号の説明

１…リチウムタンタレート、２…アルミニウム、３…レジスト、４…レジスト、５…感
光性耐熱樹脂、６…給電膜（Ti/Cu/Ti）、７…フィルムレジスト、８…はんだめっき、９
…ポリイミド、１０…スパッタチタン、１１…スパッタ銅、１２…電気銅めっき、１３…
電気ニッケルめっき、１４…金ワイヤ、１５…ビアホール、１６…素子、１７…チップ、
１８…セラミクス、１９…電極、２０…金属キャップ、２１…ＩＤＴ(inter digital tra
nsducer)、２２…アルミ電極、２３…アルミ配線、２４…信号ピン、２５…グランドピン
、２６…Ti/Cu配線、２７…はんだボール。

Claims (1)

1. 表面弾性波やバルク弾性波などの振動を利用する素子または、基板と前記基板上に形成
   され、電力を印加することで可動する部分を有する素子のパッケージにおいて、基板の上
   に形成された素子上に空隙形成層、空隙上に形成された封止層、封止層表面に形成された
   配線層、および外部回路との接続用端子から成る構成部材を含むことを特徴とするパッケ
   ージ。
   
   

Images