JP2007509583A - デルタシグマ・アナログデジタル変換器 - Google Patents

Abstract

デルタシグマ・アナログデジタル変換器アセンブリにフィードバックを提供するためのシステムおよび方法を提供する。ノイズシェーパは、アナログフィードバック信号および関連の伝達関数に従って、アナログ入力信号を前処理する。量子化器は、前処理されたアナログ入力信号をデジタル出力信号に変換する。デルタシグマ変調器は、ノイズを、デジタル出力信号のサンプル内にシェーピングする。デジタルアナログ変換器は、そのシェーピングされたデジタル信号をアナログ信号に変換して、アナログフィードバック信号を提供する。

Description

本発明は、広義には通信システムに関し、より詳細には、アナログデジタル器に関する。

無線周波数（ＲＦ）通信システム用の集積回路の設計における努力は、一般的に、性能を改善すること、コストを削減すること、あるいはその組み合わせに集中している。関心が増えている１つの領域は、アナログデジタルまたはデジタルアナログなどの信号の変換に関する。いずれのタイプの変換も、デルタシグマ変調の発展および利用から恩恵を得ている。

デルタシグマ変調は、小さな数の量子化レベルと非常に高いサンプリングレートとを用いて非常に信頼性の高い信号評価（たとえば低ノイズ）を生成するために用いられる技術である。信号を限られた数のレベルに限定することは、システムに著しい「量子化」ノイズを生じさせる。デルタシグマ変調におけるオーバーサンプリングおよび積分器フィードバックループの使用は、ノイズ、特に量子化ノイズを帯域外の周波数へシフトするのに効果的である。ノイズシフト特性によって、ノイズを除去してより正確な入力の表現を発生するために後続のフィルタリング段を効率的に利用することが可能となる。

ナイキスト周波数よりもはるかに高いサンプリングレートで量子化器を用いると、アナログ信号は、感知可能なほど変化する前に何度もサンプリングされ得る。デルタシグマにおける差分要素は、信号サンプルとフィードバック信号との間の差を決定する。決定された差は、次いで積分器へ渡される。フィードバック信号によって提供される負のフィードバックによって、積分器の出力は、所定の期間にわたる平均出力が信号値に対して過不足があるような程度に対し反応する。積分器の出力は次いで量子化され、その結果に基づいてフィードバック信号が提供されて積分器の値を補正する。多数の周期にわたる量子化の出力を平均化することによって、フィルタは信号値を回復することができる。サンプリングレートが上昇すると、この平均は受け取られた信号に近づく。

フィードバック信号は重み付けされて元の信号よりも幾分大きくなり得るという点が認識されよう。この結果、平均を急速に調節することになり得る。そのため、平均化プロセスの過程にわたって平均は信号値周辺で速く変動する。平均が集中すると、揺れの大きさは低減するが、周波数は高いままである。したがって、量子化ノイズは平均周辺の高周波数変動になる。この高周波数の量子化ノイズはフィルタリングされ得、それによって高ダイナミックレンジを有する信号の所望の表現が達成される。

デルタシグマＡＤＣは、わずか１ビット（たとえば２つの量子化レベル）の量子化器を用いて非常に低い量子化ノイズを提供する。量子化器が小さくなるほど、性能レベルを提供するサンプルレートは速くなる。小さく低価格の量子化器を用いて非常な高いダイナミックレンジを提供するためには、ＡＤＣは非常に高レートでクロックされなければならず、シリコンゲルマニウム（ＳｉＧｅ）またはリン化インジウム（ＩｎＰ）のような高価な技術が必要であり得る。量子化サイズを大きくすると低レートの性能が可能であり、より高価な回路の使用を避けることができるが、量子化ステップおよびフィードバック変換器における非線形性をもたらすか、非線形性を増すことになる。これらの非線形性はＡＤＣ性能において限定要因となり得る。

本発明の一局面に基づき、アナログデジタル変換器（ＡＤＣ）アセンブリは、ノイズシェーパと、量子化器と、デルタシグマ変調器と、デジタルアナログ変換器とを含む。ノイズシェーパは、関連する伝達関数およびアナログフィードバック信号に基づいてアナログ入力信号を前処理する。量子化器は、前処理されたアナログ入力信号をデジタル出力信号へ変換する。デルタシグマ変調器は、デジタル出力信号のサンプル内のノイズをシェーピングする。デジタルアナログ変換器（ＤＡＣ）は、シェーピングされたデジタル信号をアナログ信号へ変換してアナログフィードバック信号を提供する。

デルタシグマＡＤＣは、チューナブルにされ得、その結果、ＡＤＣに関連する、パスバンドまたは高ダイナミックレンジ動作の帯域の周波数特性が変更され得る。このことは、量子化器およびフィードバックコンポーネント（たとえばデルタシグマ変調器およびＤＡＣ）のうちの任意のものに関連するクロックレートを変化させることを含むことができる。パスバンドは、ノイズシェーパまたはデルタシグマ変調器、あるいはこれら両方に関連する、伝達関数の係数を変化させることによってさらに変更され得る。

本発明の別の局面に基づき、マルチビット・デルタシグマ・アナログデジタル変換器において、アナログフィードバック信号を提供する方法が提供される。アナログ入力信号から、第１のワードサイズを有する第１のデジタル信号が生成される。第１のデジタル信号は前処理され、信号に関連する量子化ノイズが１つ以上の目的周波数帯域の外へシフトされる。前処理された第１のデジタル信号は、第２のワードサイズを有する第２のデジタル信号へ量子化される。第１のワードサイズは第２のワードサイズよりも大きい。第２のデジタル信号はアナログ信号に変換され、アナログフィードバック信号が提供される。

本発明は、マルチビット・デルタシグマ・アナログデジタル変換器（ＡＤＣ）へ線形フィードバックを提供するためのシステムおよび方法に関する。本発明の一局面に基づき、デルタシグマＡＤＣは、比較的低い分解能を有する量子化器を用いて、狭い１つ以上の帯域にわたって高ダイナミックレンジを有する、マルチビットデジタル信号を発生する。このことは、ノイズシェーピング伝達関数およびアナログフィードバック信号に基づいてアナログ信号を前処理して、変換に関連するノイズをシフトすることによって遂行される。ＡＤＣ出力はフィードバックループへ提供され、そのフィードバックループはアナログフィードバック信号を生成する。フィードバックループはデルタシグマ変調器を含むことができる。デルタシグマ変調器はＡＤＣ出力を、より小さなワードサイズを有するデジタル信号へ量子化する。このワードサイズはシングルビットであり得る。量子化された信号はアナログ信号へ変換され、フィードバックを提供する。ＡＤＣは周波数アジャイルであり得、その結果、低ノイズの周波数帯域の位置および形状は、中央周波数制御装置からの入力に応答して変更され得る。

図１は、本発明の一局面に基づくデルタシグマ・アナログデジタル変換器１０を示す。アナログ入力信号はノイズシェーパ１２へ提供される。ノイズシェーパ１２は、関連する量子化器１４からの量子化ノイズを非使用の周波数帯域へシフトするように、信号を前処理する（たとえば、所望の信号と干渉しない）。ノイズシェーパ１４は、信号のフィルタリングおよび前処理に適したアナログ回路を備えることができる。たとえば、ノイズシェーパは、加算器、積分器、量子化器、および内部フィードバックループを含むことができる。

ノイズシェーパ１２は、複数のヌル、または低ノイズ領域を量子化ノイズにおいて作成する。このことによって、周波数スペクトルのその他の部分に量子化ノイズの集中を起こす可能性がある。ノイズシェーパ１２によって形成されるヌルの位置は、ノイズシェーパ１２に関連する回路（図示せず）内で値を変化させることによって決定され得る。このように、ノイズシェーパ１２に関連する回路を変更することによって、１つ以上の比較的低ノイズの周波数帯域をノイズシェーパ１２による出力に対して選択できる。

ノイズシェーピングされた信号は量子化器１４へ提供される。量子化器１４は、Ｎビットを有するノイズシフトされた信号の、オーバーサンプリングされたデジタル表現を形成する。ここで、Ｎは２以上の整数である。量子化器１４の出力は、１つ以上のデジタルフィルタ（図示せず）へ提供され得、それによってシフトされた量子化ノイズが除去される。デジタル信号は、Ｎビットのデジタルフィードバック信号としてフィードバックループへ提供される。Ｎビットのデジタルフィードバック信号は、第１のサンプルレートにおけるＮビットのデジタル入力としてデルタシグマ変調器１６へ入力される。デルタシグマ変調器１６は、Ｎビットのデジタル入力を、第２のサンプルレートにおけるＭビットのデジタル出力に変換する。ここで、ＭはＮよりも小さな正の整数である。

デルタシグマ変調器１６は、この信号変換からの量子化ノイズをより小さなワードサイズにシフトするように、デジタル信号をフィルタリングする。例示の実施形態において、Ｍは１に等しく、その結果、デルタシグマ変調器はシングルビットの出力を出力する。シングルビットの量子化器を使用することによって、量子化器の非線形性に起因する偽の信号あるいは所望でない信号の形成を最小限にする。デルタシグマ変調器の出力は、次いでＭビットのデジタルアナログ変換器（ＤＡＣ）１８へ提供される。ＤＡＣ１８は、デルタシグマ変調器の出力をアナログ信号へ変換する。このアナログ信号はフィードバック信号としてノイズシェーパ１２へ提供される。

図２は、多数の有効な量子化器ビットがデルタシグマ・アナログデジタル変換器（ＡＤＣ）内で変動するときに一定のダイナミックレンジを維持するために必要なオーバーサンプリング率のチャート５０を示す。第１のライン５２は、１次のデルタシグマ変調器における信号に対して所望のダイナミックレンジを維持するために必要なオーバーサンプリング率を示す。１次のデルタシグマ変調器は１つのノイズシェーピングの段を含む。第２のライン５４は、２次のデルタシグマ変調器における信号に対して所望のダイナミックレンジを維持するために必要なオーバーサンプリング率を示す。２次のデルタシグマ変調器は２つのノイズシェーピングの段を含む。ダイナミックレンジと、ノイズシェーパの次数（たとえば段数）と、オーバーサンプリング率と、有効な量子化器ビットとの間の関係は、以下のように表され得る。

ここで、
Ｌはノイズシェーパの次数であり、
Ｒはオーバーサンプリング率であり、
Ｎは量子化器の有効ビット数であり、
ＤＲはダイナミックレンジである。

チャートが示すように、デルタシグマ変調器に必要なオーバーサンプリング率は、量子化器の有効な分解能が上昇するにつれて急激に低下する。例示の２次デルタシグマ変調器に関して、必要なオーバーサンプリング率は、ＡＤＣのワードサイズが６ビットに増えると五分の一に低下する。１次デルタシグマに関して、ゲインはさらに著しく、必要なオーバーサンプリング率は、ＡＤＣ量子化器のワードサイズを６ビットに増加させることによって約十六分の一に低下する。

このように、マルチビット・デルタシグマＡＤＣを用いる場合、オーバーサンプリング率は低下し得、それによってＡＤＣにおいてより高価でない回路を使用することが可能になる。反対に、オーバーサンプリング率は維持され得、それによってより高いダイナミックレンジを有するＡＤＣを提供する。しかしながら、デルタシグマ・アナログデジタル変換器のフィードバックループ内における、非線形の性質は、マルチビット量子化器を用いることによって達成されるゲインをオフセットすることができる。本発明の一局面に基づき、ＡＤＣフィードバックループにデルタシグマ・アナログデジタル変換器を追加すると、フィードバックループにおいてデジタルアナログ変換が可能となり、それによって、目的の周波数帯域へ大量の量子化ノイズを生じさせることなく線形応答が維持される。

図３は、本発明の一局面に基づく、デルタシグマ・アナログデジタル変換アセンブリ１００の例示の実施を示す。ノイズシェーパ１０２においてアナログ信号が受け取られる。ノイズシェーパ１０２は、１つ以上の段を備えることができ、この段は実用上の検討によってのみ限定される。ノイズシェーパ１０２は、量子化器１０４によって発生された量子化ノイズを目的の帯域外の周波数へシェーピングするように、アナログ信号をフィルタリングする。

アナログ信号が差分要素１１０において受け取られ、差分要素１１０はアナログ信号からフィードバック信号を引く。結果としての信号は、次いでチューナブル／選択可能なフィルタ１１４へ渡される。チューナブル／選択可能なフィルタ１１４はアナログ信号をフィルタリングし、フィルタリングされた信号を伝達関数Ｈ（ｆ）と共にノイズシェーピングフィルタ１１６へ渡す。例示の実施において、チューナブル／選択可能なフィルタ１１４は、フィードバック信号によって生じた帯域外の量子化の伊豆を減衰する。チューナブル／選択可能なフィルタ１１４は、複数の目的パスバンドを表す１つ以上のフィルタを備えることができる。たとえば、チューナブル／選択可能なフィルタ１１４は、表面弾性波（ＳＡＷ）フィルタを備えることができる。表面弾性波フィルタは１つ以上のマイクロメカニカルコンポーネントを構成するように電気的に制御され得、マイクロメカニカルコンポーネントは１つ以上の関連するパスバンド周波数を定義する。本発明の１つ以上の局面に基づき、同様の周波数アジリティを有するその他のチューナブルフィルタまたは選択可能なフィルタが利用され得る。

ノイズシェーピングフィルタ１１６はアナログ信号に対して伝達関数を適用し、アナログ信号は量子化ノイズを目的周波数帯域外の周波数へシフトする。このことによって高ダイナミックレンジ（たとえば低ノイズ）周波数帯域が作成され、この周波数帯域において信号は著しい量子化ノイズを伴わずに変換され得る。高ダイナミックレンジ帯域に関連する周波数特性は、周波数制御装置１２８によって変更され得る。本発明の一局面に基づき、ノイズシェーピングフィルタ１１６に関連する値は、周波数制御装置１２８からの制御信号によって変更できるようにプログラム可能（たとえば、チューナブル／選択可能）であり得る。このように、特定の帯域の幅およびダイナミックレンジは、デルタシグマ変調器によって作成された１つ以上の低ノイズ領域の位置をシフトすることによって変化され得る。これらの低ノイズ領域は、ノイズシェーピングフィルタ１１６に関連する伝達関数におけるゼロ点に対応する。たとえば、ノイズシェーピングフィルタ１１６は、特定の周波数において複数のゼロ点をオーバーラップすることによって、特定の高ダイナミックレンジ領域のダイナミックレンジを増大するように制御され得る。ノイズシェーパ１０２の、ノイズシェーピングフィルタ１１６およびその他のコンポーネントは、離散時間型回路または連続時間型回路を有して構成され得、いずれもチューナブルにされ得るという点が認識される。必要に応じて、サンプルアンドホールド（Ｓ／Ｈ）回路および関連するクロック信号が使用される。

ノイズシェーパ１０２の出力はサンプルアンドホールド１３０へ提供される。サンプルアンドホールド１３０は、シェーピングされた信号のサンプルをホールドし、サンプリングされた信号を量子化器１０４へ提供する。サンプルアンドホールド１３０は、動作可能なようにクロック回路１３２へ接続されており、その結果、ノイズシェーパの出力は所望のレートでサンプリングされ得る。このレートは、ＡＤＣ１００の所望の出力周波数に対応する。例示の実施形態において、クロック回路１３２はデジタル周波数シンセサイザであり得る。クロック回路１３２は周波数制御装置１２８からの制御入力を受け取り、その結果、選択された低ノイズ周波数帯域が所望の出力周波数にマッチする。量子化器１０４はサンプルアンドホールド１３０からのサンプルを受け取り、それらをマルチビットデジタル出力へ変換する。

マルチビットデジタル入力は、次いで、フィードバックループ内のデルタシグマ変調器１３６へ提供される。デルタシグマ変調器１３６は、マルチビット入力をフィルタリングし量子化して、実質的に量子化ノイズのない１つ以上の狭い周波数帯域を有する、１ビット信号を発生する。デルタシグマ変調器１３６は、狭い周波数帯域の位置を定義する周波数制御装置１２８から制御入力を受け取る。周波数制御装置１２８は、チューナブル／選択可能なフィルタ１１４およびノイズシェーパ１０２に関連する周波数帯域にマッチするように、デルタシグマ変調器の周波数帯域の位置を定義する。チューナブル／選択可能なフィルタ１１４は、フィードバックループ内のデジタルアナログ変換において作成された全ての量子化ノイズを、関連する周波数の外へ減衰する。周波数アジャイル・ノイズシェーパ１０２はチューナブル／選択可能なフィルタ１１４なしでも実施され得るという点が認識されよう。フィードバックループコンポーネントの周波数特性とノイズシェーパ１０２の周波数特性とを慎重にマッチさせると、チューナブル／選択可能なフィルタによって提供される追加のフィルタリングの必要性を排除することができる。

デルタシグマ変調器１３６からの１ビット出力は、１ビット・デジタルアナログ変換器（ＤＡＣ）１３８へ提供される。１ビットＤＡＣは、動作上、本来的に線形であるため、フィードバックループにおける非線形性に関連する問題を排除する。１ビットＤＡＣ１３８の出力はアナログ信号であり、フィードバックとしてノイズシェーパ１０２へ提供される。

マルチビットデジタル出力信号はデシメーションフィルタ（ｄｅｃｉｍａｔｉｏｎ ｆｉｌｔｅｒ）１４０へも提供される。デシメーションフィルタ１４０は、サンプルレートの高いマルチビット出力信号を、より低いサンプルレートを有するがより大きいワードサイズを有する信号へ変換する。例示の実施において、デシメーションフィルタ１４０は、ローパスフィルタとダウンサンプラとを備えることができる。デシメーションフィルタ１４０の出力は、低ノイズかつ高分解能の、元のアナログ入力信号の表現である。

図４は、本発明の一局面に基づくデルタシグマ・アナログデジタル変換器１５２を組み込む、例示の受信器アセンブリ１５０を示す。無線周波数信号がアンテナ１５４において受け取られ、その無線周波数信号はアナログ電気信号へ変換される。アナログ信号はバンドパスフィルタ１５６へ渡される。バンドパスフィルタ１５６は、１つ以上の所望のパスバンドの外側へ信号を減衰し、信号から干渉ノイズを除去する。

例示の実施形態において、バンドパスフィルタ１５６は、チューナブルフィルタまたは選択可能なフィルタであり得る。換言すれば、フィルタ１５６は、１つ以上のパスバンドのそれぞれに対する中心周波数を、複数の離散周波数または連続した周波数値の範囲から選択するように、電気的に調節され得る。たとえば、フィルタ１５６は、電気的に起動可能なマイクロメカニカル構造を介して周波数調節を行うことのできる、表面弾性波（ＳＡＷ）フィルタであり得る。フィルタ１５６は、マルチキャリア信号中の所望されないキャリア周波数を減衰し、所望のキャリア信号をアンテナパスへ渡すように、周波数制御装置（図示せず）からの制御信号を介して電気的に調節され得る。

フィルタリングされたキャリア信号は、低ノイズ増幅器１５８へ提供される。低ノイズ増幅器１５８は、その信号を処理に適したレベルに増幅し、増幅された信号をデルタシグマ・アナログデジタル変換器（ＡＤＣ）１５２へ提供する。信号は、ノイズシェーパ１６２において、ＡＤＣ１５２内で受け取られる。ノイズシェーパ１６２は、関連する量子化器１６４からの量子化ノイズを非使用の周波数帯域へシフトするように、信号を前処理する。ノイズシェーパ１６２は信号の前処理においてアナログフィードバック信号を利用する。前処理された信号は、次いで、量子化器１６４へ提供される。量子化器１６４は、シェーピングされた信号のマルチビットデジタル表現を発生する。

デジタル信号は、フィードバックループの一部としてデルタシグマ変調器１６６へ提供される。デルタシグマ変調器１６６はデジタル出力信号を生成する。このデジタル出力信号は、より高いサンプルレートを有することができ、縮小されたワードサイズを有する。デジタル信号の関連するワードサイズを縮小するとともに、デルタシグマ変調器１６６は、結果としての量子化ノイズを、入力アナログ信号と組み合わせた際に１つ以上の目的帯域の外にあるような周波数へシフトする。デルタシグマ変調器の出力は、デジタルアナログ変換器（ＤＡＣ）１６８へ提供される。ＤＡＣ１６８は、デルタシグマ変調器の出力をアナログ信号へ変換する。このアナログ信号は、アナログフィードバック信号としてノイズシェーパ１６２へ提供される。

マルチビット出力信号はデシメーションフィルタ１７０へも提供される。デシメーションフィルタ１７０は、ある時間の期間にわたるデルタシグマＡＤＣ１５２の出力を平均化し、デルタシグマＡＤＣ１５２のサンプルレートよりも低い所望のサンプルレートにおいて、元のアナログ信号の高分解能のデジタルサンプルを発生する。デシメーションフィルタはローパスフィルタをも含むことができる。ローパスフィルタは、ＡＤＣ１５２によって発生された量子化ノイズをフィルタリングして除去する。高分解能のデジタル信号は、さらなる処理のためにデジタル処理アセンブリ１７２へ提供される。デジタル処理アセンブリは、受け取った信号から情報を抽出するための適切なデジタル処理コンポーネントを含むことができる。このようなものとしては、フィルタ、デコーダ、イコライザ、デスプレッダ、および復調器が挙げられる。

図５および図６のフロー図を参照して、以上に記載し図示した例から本発明に基づく方法をより理解できよう。説明を単純化するために、それらの方法が一連のものとして行われたかのように図示し記載したが、本発明に基づいて、一部の局面は本明細書中において示され記載されたものとは異なるおよび／または同じ順序にて起こり得、示された順序によって本発明が限定されないという点が理解される。さらに、図示または記載した全ての特徴が、本発明に従う方法を実施するために必要というわけではなくてもよい。追加的に、このような方法は、ハードウェア（例えば、１つ以上の集積回路）、（例えば、ＤＳＰまたはＡＳＩＣ上で動作する）ソフトウェア、または、ハードウェアとソフトウェアの組み合わせにおいて実施され得る。

図５は、本発明の一局面に基づくデルタシグマ・アナログデジタル変換器において、線形フィードバックを提供するための方法２００を示す。方法は２０２において開始する。ここで、アナログ入力信号がデルタシグマ・アナログデジタル変換器へ提供される。２０４において、アナログ信号は前処理され、アナログデジタル変換からの量子化ノイズが１つ以上の目的周波数帯域の外側へシフトされる。たとえば、この前処理は、アナログ信号とアナログフィードバック信号との差分を決定してその差分の累和を記録することを含んでもよい。

２０６において、前処理された信号は量子化されてＮビットデジタル信号が発生される。Ｎビットデジタル信号は元のアナログ信号を表すため、ある時間の期間にわたるＮビットデジタル信号を平均化することによって、元のアナログ信号の値が回復され得る。２０８において、Ｎビットデジタル信号はデルタシグマＡＤＣ内のフィードバックループへ提供される。フィードバックループはデルタシグマ変調器を含む。２１０において、デルタシグマ変調器は、Ｎビットのフィードバック信号をＭビットの信号へ変換する。この変換から生じる量子化ノイズは、デルタシグマ変調器の一部として、１つ以上の目的周波数帯域の外側へシフトされる。Ｍビットの信号は、２１２においてデジタルアナログ変換器コンポーネントへ提供され、そこで信号はアナログフィードバック信号へ変換される。このフィードバック信号は連続的な信号を前処理するのに使用され得る。

図６は、本発明の１つ以上の局面に基づき、デルタシグマ・アナログデジタル変換器に関連する１つ以上の特徴周波数を変化させるための方法２５０を示す。方法は２５２において開始する。２５２において、システムが周波数制御装置への入力を待機する。この入力は、たとえばユーザからの構成データ、または、アナログデジタル変換器（ＡＤＣ）のアップストリームにある信号処理コンポーネント（図示せず）によって生成された、自動構成メッセージを含む、任意の多数のソースに起因し得る。

入力を受け取ると、システムは、２５４において、デルタシグマＡＤＣに関連する１つ以上の狭い周波数帯域の中心周波数を変更することが必要であるか否かを決定する。必要である場合、２５６において、デルタシグマＡＤＣ内の量子化器に関連するクロックレートが変更される。クロックレートが変更される場合、任意のサンプルまたはホールドあるいはその両方のクロックレート、ならびにそのフィードバックループに関連するクロックレートもまた同様に変更される必要があり得る。

中心周波数に対する変化が必要でない場合、方法はステップ２６２へ直接進む。２６２において、システムは、ノイズシェーパに関連する伝達関数のゼロ点の位置および／または数を変化させることが必要であるか否かを決定する。ゼロ点の位置および数を変化させることによって、周波数帯域の幅や有効なダイナミックレンジを増減できる。変化が必要である場合、方法は２６４へ進み、デルタシグマＡＤＣ内のノイズシェーパに関連する１つの値が変更され、所望の形状の低周波数帯域が発生される。２６６において、フィードバックループ内のデルタシグマ変調器に関連する１つ以上の値が変化され、ノイズシェーパによって発生したものと一致する低ノイズ帯域が発生される。次いで方法は２６８へ進む。

低ノイズ周波数帯域の形状を変化させる必要がない場合、方法は直接２６８へ進む。２６８において、デルタシグマＡＤＣに関連する１つ以上のフィルタは、フィルタに関連する１つ以上のパスバンドがＡＤＣの低ノイズ周波数帯域と重なるように構成される。フィルタとしては、ＡＤＣ内部のアナログマッチングフィルタ、ＡＤＣ出力をフィルタリングして再構成する１つ以上のデジタルデシメーションフィルタ、信号パスにおいてＡＤＣに先行する１つ以上のアナログフィルタが挙げられる。その構成は、フィルタパスバンドの実効幅を変化させること、および同様にフィルタパスバンドの中心周波数を変化させることを含み得る。一旦フィルタパスバンドが構成されると、方法は２５２へ戻り、周波数制御装置におけるさらなる構成入力を待機する。

上記内容は、本発明の例示的な実施を含む。当然、考え得る全ての構成要素または方法の組み合わせを本発明の説明目的のために記載することは不可能であるが、本発明の多様なさらなる組み合わせおよび置換が可能であるということは、当業者であれば理解できよう。したがって、本発明は、添付の特許請求の範囲の精神および範囲内にあるあらゆる変更、修正、および改変を含むことが意図される。

図１は、本発明の一局面に基づく、デルタシグマ・アナログデジタル変換器を示す。 図２は、例示のデルタシグマ・アナログデジタル変換器に関する、オーバーサンプリング率対有効量子化器ビットのチャートを示す。 図３は、本発明の一局面に基づく、デルタシグマ・アナログデジタル変換器の例示の実施を示す。 図４は、本発明の一局面に基づくデルタシグマ・アナログデジタル変換器を組み込む、例示の受信器アセンブリを示す。 図５は、本発明の一局面に基づくデルタシグマ・アナログデジタル変換器において線形フィードバック信号を提供するための方法を示す。 図６は、本発明の一局面に基づくデルタシグマ・アナログデジタル変換器に関連する１つ以上の特徴周波数を変化させるための方法を示す。

Claims (20)

1. アナログデジタル変換器アセンブリであって、該アセンブリは、
   アナログフィードバック信号および関連する伝達関数に基づいてアナログ入力信号を前処理するノイズシェーパと、
   該前処理されたアナログ入力信号をデジタル出力信号に変換する量子化器と、
   該デジタル出力信号を量子化してデジタルフィードバック信号を発生するデルタシグマ変調器と、
   該デジタルフィードバック信号をアナログ信号へ変換して該アナログフィードバック信号を提供するデジタルアナログ変換器と
   を備える、アセンブリ。
2. 前記アナログデジタル変換器に関連する少なくとも１つの低ノイズ周波数帯域の、少なくとも１つの周波数特性を変更する周波数制御装置をさらに備える、請求項１に記載のアセンブリ。
3. 前記周波数制御装置が、前記ノイズシェーパおよび前記デルタシグマ変調器に動作可能なように接続されており、前記少なくとも１つの低ノイズ周波数帯域に関連する各帯域幅を変更するように動作する、請求項２に記載のアセンブリ。
4. 前記周波数制御装置が、前記量子化器および前記デジタルアナログ変換器に動作可能なように接続されており、前記少なくとも１つの低ノイズ周波数帯域に関連する各中心周波数を変更するように動作する、請求項２に記載のアセンブリ。
5. 前記ノイズシェーパが、前記アナログフィードバック信号によって生じたノイズを減衰するフィルタを備える、請求項１に記載のアセンブリ。
6. 前記フィルタがチューナブルフィルタを備える、請求項５に記載のアセンブリ。
7. 前記チューナブルフィルタが、前記フィルタに関連する少なくとも１つのパスバンドの前記中心周波数を変化させるように電気的に構成され得る、少なくとも１つのマイクロメカニカル構造を備える、請求項６に記載のアセンブリ。
8. 前記デルタシグマ変調器が、Ｎビットの入力をＭビットの出力に減少させる量子化器を備え、Ｎは２以上の整数であり、ＭはＮよりも小さな正の整数である、請求項１に記載のアセンブリ。
9. 前記デルタシグマ変調器が、Ｎビットの入力を１ビット出力に減少させる量子化器を備える、請求項８に記載のアセンブリ。
10. 前記デジタルアナログ変換器がシングルビットのデジタルアナログ変換器を備える、請求項１に記載のアセンブリ。
11. マルチビット・デルタシグマナログデジタル変換器において、アナログフィードバック信号を提供する方法であって、該方法は、
    アナログ入力信号から、第１のワードサイズを有する第１のデジタル信号を生成することと、
    該第１のデジタル信号を前処理して、該信号に関連する量子化ノイズを１つ以上の目的周波数帯域の外へシフトすることと、
    該前処理された第１のデジタル信号を、第２のワードサイズを有する第２のデジタル信号へ量子化することであって、該第１のワードサイズが該第２のワードサイズよりも大きい、ことと、
    該第２のデジタル信号をアナログ信号に変換して該アナログフィードバック信号を提供することと
    を包含する、方法。
12. 前記デジタル信号を生成することが、
    前記アナログフィードバック信号に従って、前記アナログ入力信号を前処理してアナログデジタル変換器に関連する量子化ノイズをシフトすることと、
    該前処理されたアナログ信号を量子化して前記第１のデジタル信号を作成することと
    を包含する、請求項１１に記載の方法。
13. 前記デジタル信号を生成することが、前記前処理されたアナログ信号をフィルタリングして前記アナログフィードバック信号に関連する量子化ノイズを減衰することをさらに包含する、請求項１２に記載の方法。
14. 前記第２のワードサイズが１ビットである、請求項１１に記載の方法。
15. 前記少なくとも１つの目的周波数帯域の少なくとも１つの周波数特性を変化させることをさらに包含する、請求項１１に記載の方法。
16. デルタシグマナログデジタル変換器においてフィードバックを提供するシステムであって、該システムは、
    Ｎビットのデジタルフィードバック信号を生成するための手段であって、Ｎが２以上の整数である、手段と、
    該Ｎビットのデジタルフィードバック信号を量子化してＭビットの信号を作成するための手段であって、ＭがＮよりも小さな正の整数である、手段と、
    目的周波数帯域内で、該量子化手段に関連する量子化ノイズを減衰するための手段と、
    該量子化された信号をアナログフィードバック信号へ変換するための手段と
    を備える、システム。
17. 前記生成手段の少なくとも１つの周波数特性を変更するための手段をさらに備える、請求項１６に記載のシステム。
18. 前記量子化手段が、前記Ｎビットのデジタルフィードバック信号から１ビットデジタル信号を発生するための手段を含む、請求項１６に記載のシステム。
19. 前記デジタル信号を生成するための手段が、アナログ入力信号を量子化するための手段と、目的周波数帯域において、アナログ信号を量子化するための該手段に関連する量子化ノイズを減衰するための手段とを備える、請求項１６に記載のシステム。
20. 前記生成手段が、前記アナログフィードバック信号に関連するノイズを減衰するための手段を備える、請求項１９に記載のシステム。

Images