JP2007531270A - ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法 - Google Patents
ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法 Download PDFInfo
- Publication number
- JP2007531270A JP2007531270A JP2007504955A JP2007504955A JP2007531270A JP 2007531270 A JP2007531270 A JP 2007531270A JP 2007504955 A JP2007504955 A JP 2007504955A JP 2007504955 A JP2007504955 A JP 2007504955A JP 2007531270 A JP2007531270 A JP 2007531270A
- Authority
- JP
- Japan
- Prior art keywords
- die
- integrated circuit
- foil sheet
- solder
- dies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/019—Manufacture or treatment using temporary auxiliary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
箔シートを供給するステップと、
箔シートの第1の面上に半田の層を形成するステップと、
集積回路ダイの第1の面を箔シート上の半田に取り付けるステップであって、ダイの第1の面がその上に金属層を含み、ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
ボンディング・パッドを複数のワイヤにより箔シート上の半田に電気的に接続するステップと、
モールド・コンパウンドによりダイ、電気接続および箔シートの第1の面を封止するステップと、
箔シートをダイおよび複数のワイヤから分離し、それによりパッケージ集積回路を形成するステップとを含む。
図1を参照すると、この図は、本発明のある実施形態により形成したパッケージ半導体デバイス10の拡大断面図である。パッケージ・デバイス10は、複数のボンディング・パッド14を有する上面を有するシリコン・ウェハから切り取ったような集積回路ダイ12を備える。ボンディング・パッド14は、それに取り付けられているワイヤ16を有する。より詳細に説明すると、ワイヤ16の第1の端部は、各ボンディング・パッド14に接続していて、第2の端部はボール18が形成されている共通の面(パッケージの底面)に延びる。以下にさらに詳細に説明するように、ボール18はワイヤ・ボンディング工程の一部として形成される。ダイ12、電気接続、ワイヤ16、およびボール18の少なくとも頂部は、モールド・コンパウンド20によりカバーされているか、封止されている。ダイ12およびボール18の底面は、ダイ12およびボール18をプリント回路基板(図示せず)に接続することができる半田22の薄い層でコーティングされる。ワイヤ16が接続するボール18は、当業者であれば周知のように、ダイ12および基板またはプリント回路基板へ/からデータ、電力およびアース信号を供給するために使用される。ダイ12が取り付けられる半田22は、ダイ12から熱を伝導することができ(すなわち熱管理をすることができ)、基板レベルの半田接合の強度を増大する。
Claims (20)
- 集積回路ダイを実装するための方法であって、
箔シートを供給するステップと、
前記箔シートの第1の面上に半田の層を形成するステップと、
集積回路ダイの第1の面を前記箔シート上の半田に取り付けるステップであって、前記ダイの第1の面がその上に金属層を含み、前記ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
前記ボンディング・パッドを複数のワイヤにより前記箔シート上の半田に電気的に接続するステップと、
モールド・コンパウンドにより前記ダイ、前記電気接続および前記箔シートの第1の面を封止するステップと、
前記箔シートを前記ダイおよび前記複数のワイヤから分離し、それによりパッケージ集積回路を形成するステップとを含む集積回路ダイを実装するための方法。 - 前記箔シートが裸金属シートを含む請求項1に記載の集積回路を実装するための方法。
- 前記金属シートが、銅およびアルミニウムの一方を含む請求項2に記載の集積回路を実装するための方法。
- 前記半田が、スクリーン印刷工程により前記箔シート上に形成される請求項1に記載の集積回路を実装するための方法。
- 前記半田層が、約0.1mmの厚さを有する請求項4に記載の集積回路を実装するための方法。
- 前記ダイ取り付けステップの後で、第1のリフロー工程を行うステップをさらに含む請求項1に記載の集積回路を実装するための方法。
- 前記第1のリフロー工程が前記半田を溶かし、それにより前記ダイを前記箔シートに固定する請求項6に記載の集積回路を実装するための方法。
- 前記複数のワイヤが、ワイヤ・ボンディング工程により、前記ボンディング・パッドおよび前記半田に取り付けられる請求項1に記載の集積回路を実装するための方法。
- 前記ワイヤ・ボンディング工程がボール・ボンディング工程を含む請求項1に記載の集積回路を実装するための方法。
- 押しつぶされたボール・ボンドが前記箔シート上に形成され、前記ボール・ボンドが約0.25mmの直径を有する請求項9に記載の集積回路を実装するための方法。
- 前記ワイヤが、約50μm〜約100μmの直径を有する請求項1に記載の集積回路を実装するための方法。
- 前記箔シートが、第2のリフロー工程により前記ダイおよび前記ワイヤから分離される請求項1に記載の集積回路を実装するための方法。
- 前記半田の一部が、前記箔シートをそこから分離した後で、前記ワイヤおよび前記ダイに付着したままである請求項1に記載の集積回路を実装するための方法。
- 前記2つ以上のダイが前記箔シートに取り付けられ、前記ダイおよび前記ワイヤから前記箔シートを分離した後で、前記各ダイに接続している前記ダイおよび前記ワイヤが相互に分離して、そのため複数のパッケージ・デバイスが実質的に同時に形成される、請求項1に記載の集積回路を実装するための方法。
- 複数の集積回路パッケージを形成するための方法であって、
金属箔シートを供給するステップと、
スクリーン印刷工程により前記箔シートの第1の面上に高温半田の層を形成するステップと、
複数の集積回路ダイの第1の面を前記箔シート上の半田に取り付けるステップであって、前記各ダイの第1の面がその上に金属層を含み、前記各ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
前記複数の集積回路ダイを前記金属箔に固定するために第1のリフロー工程を行うステップと、
ワイヤ・ボンディング工程により複数のワイヤで前記ボンディング・パッドを前記箔シートに電気的に接続するステップであって、前記ワイヤの第1の端部が前記ボンディング・パッドに取り付けられ、前記ワイヤの第2の端部が前記箔シートに取り付けられるステップと、
モールド・コンパウンドで前記集積回路ダイ、前記電気接続、および前記箔シートの第1の面を封止するステップと、
第2のリフロー工程により前記集積回路ダイ、前記複数のワイヤの第2の端部、および前記モールド・コンパウンドから前記箔シートおよび前記半田層を分離するステップであって、前記半田層の一部だけが前記ダイおよび前記複数のワイヤの第2の端部から除去されるステップと、
前記封止集積回路ダイの他のものから前記封止集積回路ダイおよびそこに接続している前記ワイヤを分離し、それにより複数のパッケージ集積回路を形成するステップとを含む複数の集積回路パッケージを形成するための方法。 - 押しつぶされたボール・ボンドが前記箔シート上に形成され、前記ボール・ボンドが約0.25mmの直径を有する請求項15に記載の集積回路を実装するための方法。
- 前記分離ステップが、隣接する封止ダイから前記封止ダイを鋸で個別に切断するステップを含む請求項15に記載の複数の集積回路パッケージを形成するための方法。
- マルチ・チップ・モジュールを形成するための方法であって、
金属箔のシートを供給するステップと、
スクリーン印刷工程により前記箔シートの第1の面上に高温半田の層を形成するステップと、
前記箔シート上の半田に少なくとも2つの集積回路ダイの第1の面を取り付けるステップであって、前記各ダイの第1の面がその上に金属層を含み、前記各ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
前記少なくとも2つの集積回路ダイを前記金属箔に固定するために第1のリフロー工程を行うステップと、
第1のワイヤ・ボンディング工程により複数の第1のワイヤで、前記少なくとも2つの各ダイのボンディング・パッドの第1の部分を前記箔シートに電気的に接続するステップであって、前記第1のワイヤの第1の端部が前記ボンディング・パッドに取り付けられ、前記第1のワイヤの第2の端部が前記箔シートに取り付けられるステップと、
第2のワイヤ・ボンディング工程により複数の第2のワイヤで、前記ダイの第1のダイのボンディング・パッドの第2の部分を、前記ダイの第2のダイのボンディング・パッドの第2の部分に接続することにより相互に前記少なくとも2つのダイを電気的に接続するステップと、
モールド・コンパウンドにより前記少なくとも2つの集積回路ダイ、前記電気接続および前記箔シートの第1の面を封止するステップと、
第2のリフロー工程により前記少なくとも2つの集積回路ダイ、前記複数の第1のワイヤの第2の端部、および前記モールド・コンパウンドから前記箔シートおよび前記半田層を分離するステップであって、前記半田層の一部だけが前記少なくとも2つのダイおよび前記複数のワイヤの第2の端部から除去されるステップとを含むマルチ・チップ・モジュールを形成するための方法。 - 隣接する封止ダイから前記封止ダイを個別に鋸で切断するステップをさらに含む請求項18に記載のマルチ・チップ・モジュールを形成するための方法。
- 受動デバイスを前記箔シート上の半田に取り付けるステップと、
前記受動デバイスを前記少なくとも2つのダイの少なくとも一方に電気的に接続するステップであって、前記受動デバイスが前記モールド・コンパウンドにより封止されるステップとをさらに含む請求項18に記載のマルチ・チップ・モジュールを形成するための方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/807,527 US7205178B2 (en) | 2004-03-24 | 2004-03-24 | Land grid array packaged device and method of forming same |
| US10/807,527 | 2004-03-24 | ||
| PCT/US2005/004006 WO2005104211A2 (en) | 2004-03-24 | 2005-02-10 | Land grid array packaged device and method of forming same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007531270A true JP2007531270A (ja) | 2007-11-01 |
| JP5079493B2 JP5079493B2 (ja) | 2012-11-21 |
Family
ID=34990515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007504955A Expired - Fee Related JP5079493B2 (ja) | 2004-03-24 | 2005-02-10 | マルチ・チップ・モジュールの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7205178B2 (ja) |
| JP (1) | JP5079493B2 (ja) |
| KR (1) | KR20070007151A (ja) |
| CN (1) | CN100499052C (ja) |
| TW (1) | TWI349985B (ja) |
| WO (1) | WO2005104211A2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI231578B (en) * | 2003-12-01 | 2005-04-21 | Advanced Semiconductor Eng | Anti-warpage package and method for making the same |
| US20060134828A1 (en) * | 2004-12-17 | 2006-06-22 | Texas Instruments Incorporated | Package that integrates passive and active devices with or without a lead frame |
| US20060170081A1 (en) * | 2005-02-03 | 2006-08-03 | Gerber Mark A | Method and apparatus for packaging an electronic chip |
| JP5001542B2 (ja) * | 2005-03-17 | 2012-08-15 | 日立電線株式会社 | 電子装置用基板およびその製造方法、ならびに電子装置の製造方法 |
| US20070216033A1 (en) * | 2006-03-20 | 2007-09-20 | Corisis David J | Carrierless chip package for integrated circuit devices, and methods of making same |
| US8310060B1 (en) * | 2006-04-28 | 2012-11-13 | Utac Thai Limited | Lead frame land grid array |
| US8492906B2 (en) | 2006-04-28 | 2013-07-23 | Utac Thai Limited | Lead frame ball grid array with traces under die |
| US8461694B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| US8460970B1 (en) | 2006-04-28 | 2013-06-11 | Utac Thai Limited | Lead frame ball grid array with traces under die having interlocking features |
| US8487451B2 (en) | 2006-04-28 | 2013-07-16 | Utac Thai Limited | Lead frame land grid array with routing connector trace under unit |
| US8013437B1 (en) | 2006-09-26 | 2011-09-06 | Utac Thai Limited | Package with heat transfer |
| US8125077B2 (en) * | 2006-09-26 | 2012-02-28 | Utac Thai Limited | Package with heat transfer |
| US9711343B1 (en) | 2006-12-14 | 2017-07-18 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| US9761435B1 (en) | 2006-12-14 | 2017-09-12 | Utac Thai Limited | Flip chip cavity package |
| US8188596B2 (en) | 2007-02-09 | 2012-05-29 | Infineon Technologies Ag | Multi-chip module |
| JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
| US7790512B1 (en) | 2007-11-06 | 2010-09-07 | Utac Thai Limited | Molded leadframe substrate semiconductor package |
| US8063470B1 (en) | 2008-05-22 | 2011-11-22 | Utac Thai Limited | Method and apparatus for no lead semiconductor package |
| US9947605B2 (en) * | 2008-09-04 | 2018-04-17 | UTAC Headquarters Pte. Ltd. | Flip chip cavity package |
| JP5588150B2 (ja) | 2009-02-06 | 2014-09-10 | セイコーインスツル株式会社 | 樹脂封止型半導体装置 |
| US8097956B2 (en) * | 2009-03-12 | 2012-01-17 | Apple Inc. | Flexible packaging for chip-on-chip and package-on-package technologies |
| US8569877B2 (en) * | 2009-03-12 | 2013-10-29 | Utac Thai Limited | Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide |
| US9449900B2 (en) | 2009-07-23 | 2016-09-20 | UTAC Headquarters Pte. Ltd. | Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow |
| US9355940B1 (en) | 2009-12-04 | 2016-05-31 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| US8368189B2 (en) * | 2009-12-04 | 2013-02-05 | Utac Thai Limited | Auxiliary leadframe member for stabilizing the bond wire process |
| TWI392066B (zh) * | 2009-12-28 | 2013-04-01 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| US8575732B2 (en) | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
| US8871571B2 (en) | 2010-04-02 | 2014-10-28 | Utac Thai Limited | Apparatus for and methods of attaching heat slugs to package tops |
| JP5642473B2 (ja) * | 2010-09-22 | 2014-12-17 | セイコーインスツル株式会社 | Bga半導体パッケージおよびその製造方法 |
| US9029198B2 (en) | 2012-05-10 | 2015-05-12 | Utac Thai Limited | Methods of manufacturing semiconductor devices including terminals with internal routing interconnections |
| US9449905B2 (en) | 2012-05-10 | 2016-09-20 | Utac Thai Limited | Plated terminals with routing interconnections semiconductor device |
| US9006034B1 (en) | 2012-06-11 | 2015-04-14 | Utac Thai Limited | Post-mold for semiconductor package having exposed traces |
| CN102832141A (zh) * | 2012-08-18 | 2012-12-19 | 孙青秀 | 一种基于框架的无载体式封装件的制作工艺 |
| WO2014037815A2 (en) * | 2012-09-07 | 2014-03-13 | Eoplex Limited | Lead carrier with print-formed terminal pads |
| TWI476879B (zh) * | 2012-11-21 | 2015-03-11 | 力成科技股份有限公司 | 平面柵格陣列封裝構造及其基板 |
| US9437458B2 (en) | 2013-11-12 | 2016-09-06 | Infineon Technologies Ag | Method of electrically isolating leads of a lead frame strip |
| US9324642B2 (en) * | 2013-11-12 | 2016-04-26 | Infineon Technologies Ag | Method of electrically isolating shared leads of a lead frame strip |
| US9287238B2 (en) | 2013-12-02 | 2016-03-15 | Infineon Technologies Ag | Leadless semiconductor package with optical inspection feature |
| US10242953B1 (en) | 2015-05-27 | 2019-03-26 | Utac Headquarters PTE. Ltd | Semiconductor package with plated metal shielding and a method thereof |
| US10242934B1 (en) | 2014-05-07 | 2019-03-26 | Utac Headquarters Pte Ltd. | Semiconductor package with full plating on contact side surfaces and methods thereof |
| US9252063B2 (en) | 2014-07-07 | 2016-02-02 | Infineon Technologies Ag | Extended contact area for leadframe strip testing |
| HK1247441A1 (zh) * | 2015-05-04 | 2018-09-21 | 由普莱克斯有限公司 | 不具有裸片附接垫的引线载体结构和由此形成的封装 |
| US10685943B2 (en) | 2015-05-14 | 2020-06-16 | Mediatek Inc. | Semiconductor chip package with resilient conductive paste post and fabrication method thereof |
| US9842831B2 (en) * | 2015-05-14 | 2017-12-12 | Mediatek Inc. | Semiconductor package and fabrication method thereof |
| US10032645B1 (en) | 2015-11-10 | 2018-07-24 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple molding routing layers and a method of manufacturing the same |
| US10276477B1 (en) | 2016-05-20 | 2019-04-30 | UTAC Headquarters Pte. Ltd. | Semiconductor package with multiple stacked leadframes and a method of manufacturing the same |
| IT201700073501A1 (it) * | 2017-06-30 | 2018-12-30 | St Microelectronics Srl | Prodotto a semiconduttore e corrispondente procedimento |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH0888245A (ja) * | 1994-09-14 | 1996-04-02 | Nec Corp | 半導体装置 |
| JPH09199637A (ja) * | 1996-01-15 | 1997-07-31 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH10125855A (ja) * | 1996-10-17 | 1998-05-15 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2000332150A (ja) * | 1999-05-20 | 2000-11-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2003174120A (ja) * | 2001-09-28 | 2003-06-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200362A (en) | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| EP0569949A3 (en) * | 1992-05-12 | 1994-06-15 | Akira Kitahara | Surface mount components and semifinished products thereof |
| US6376921B1 (en) | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6498099B1 (en) | 1998-06-10 | 2002-12-24 | Asat Ltd. | Leadless plastic chip carrier with etch back pad singulation |
| JP3883784B2 (ja) * | 2000-05-24 | 2007-02-21 | 三洋電機株式会社 | 板状体および半導体装置の製造方法 |
| US6528892B2 (en) | 2001-06-05 | 2003-03-04 | International Business Machines Corporation | Land grid array stiffener use with flexible chip carriers |
| US6711026B2 (en) | 2001-11-13 | 2004-03-23 | International Business Machines Corporation | Sash for land grid arrays |
| US7323767B2 (en) | 2002-04-25 | 2008-01-29 | Micron Technology, Inc. | Standoffs for centralizing internals in packaging process |
| US6965160B2 (en) * | 2002-08-15 | 2005-11-15 | Micron Technology, Inc. | Semiconductor dice packages employing at least one redistribution layer |
| JP2004119726A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| US6917090B2 (en) | 2003-04-07 | 2005-07-12 | Micron Technology, Inc. | Chip scale image sensor package |
| JP2005203497A (ja) * | 2004-01-14 | 2005-07-28 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-03-24 US US10/807,527 patent/US7205178B2/en not_active Expired - Fee Related
-
2005
- 2005-01-28 TW TW094102718A patent/TWI349985B/zh not_active IP Right Cessation
- 2005-02-10 JP JP2007504955A patent/JP5079493B2/ja not_active Expired - Fee Related
- 2005-02-10 KR KR1020067021940A patent/KR20070007151A/ko not_active Withdrawn
- 2005-02-10 WO PCT/US2005/004006 patent/WO2005104211A2/en not_active Ceased
- 2005-02-10 CN CNB2005800092962A patent/CN100499052C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH0888245A (ja) * | 1994-09-14 | 1996-04-02 | Nec Corp | 半導体装置 |
| JPH09199637A (ja) * | 1996-01-15 | 1997-07-31 | Toshiba Corp | 樹脂封止型半導体装置及びその製造方法 |
| JPH10125855A (ja) * | 1996-10-17 | 1998-05-15 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2000332150A (ja) * | 1999-05-20 | 2000-11-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2003174120A (ja) * | 2001-09-28 | 2003-06-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005104211A2 (en) | 2005-11-03 |
| CN100499052C (zh) | 2009-06-10 |
| US20050214980A1 (en) | 2005-09-29 |
| TW200537672A (en) | 2005-11-16 |
| KR20070007151A (ko) | 2007-01-12 |
| US7205178B2 (en) | 2007-04-17 |
| CN101006570A (zh) | 2007-07-25 |
| TWI349985B (en) | 2011-10-01 |
| JP5079493B2 (ja) | 2012-11-21 |
| WO2005104211A3 (en) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5079493B2 (ja) | マルチ・チップ・モジュールの製造方法 | |
| US7915077B2 (en) | Methods of making metal core foldover package structures | |
| JP4602350B2 (ja) | ランド・グリッド・アレイ実装デバイスおよびその形成方法 | |
| US20080157327A1 (en) | Package on package structure for semiconductor devices and method of the same | |
| KR19980047801A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 | |
| KR20020043188A (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| JP2004537841A (ja) | ウェハレベルで形成される集積回路パッケージ | |
| CN101383301B (zh) | 形成倒装芯片突起载体式封装的方法 | |
| JP2001250836A (ja) | 半導体装置およびその製造方法 | |
| KR20100056247A (ko) | 접착층을 구비하는 반도체 패키지 | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| TW200901396A (en) | Semiconductor device package having chips | |
| US6818999B2 (en) | Semiconductor device having multiple semiconductor chips in a single package | |
| CN101499464A (zh) | 使用穿通电极制备堆叠封装的方法 | |
| JP2005123542A (ja) | 半導体装置のパッケージ構造およびパッケージ化方法 | |
| CN100508111C (zh) | 封装装置及其形成方法 | |
| KR20030012994A (ko) | 볼 랜드패드와 접착제가 격리된 tbga 패키지와 그제조 방법 및 멀티 칩 패키지 | |
| US20090014874A1 (en) | Semiconductor apparatus and manufacturing method of semiconductor apparatus | |
| KR100856341B1 (ko) | 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법 | |
| JPH1167985A (ja) | 半導体装置 | |
| KR100195512B1 (ko) | 칩 스케일 패키지 및 그 제조 방법 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| KR100737217B1 (ko) | 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법 | |
| TWI498980B (zh) | 半導體晶圓以及形成用於在晶圓分類測試期間的晶圓探測的犧牲凸塊墊之方法 | |
| JP2009129975A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110824 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120829 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |