JP2007531270A - ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法 - Google Patents

ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法 Download PDF

Info

Publication number
JP2007531270A
JP2007531270A JP2007504955A JP2007504955A JP2007531270A JP 2007531270 A JP2007531270 A JP 2007531270A JP 2007504955 A JP2007504955 A JP 2007504955A JP 2007504955 A JP2007504955 A JP 2007504955A JP 2007531270 A JP2007531270 A JP 2007531270A
Authority
JP
Japan
Prior art keywords
die
integrated circuit
foil sheet
solder
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007504955A
Other languages
English (en)
Other versions
JP5079493B2 (ja
Inventor
ミン シウ、ヘイ
ファイ リー、カム
ワン ウォン、ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007531270A publication Critical patent/JP2007531270A/ja
Application granted granted Critical
Publication of JP5079493B2 publication Critical patent/JP5079493B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/011Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

箔シート(30)を供給するステップと、箔シートの第1の面上に半田(32)の層を形成するステップとを含む集積回路ダイ(12)を実装するための方法。集積回路ダイの第1の面は箔シート上の半田に取り付けられる。ダイの第1の面は、その上に金属層(34)を有し、ダイの対向する第2の面はボンディング・パッド(14)を含む。ボンディング・パッドは、ワイヤ(16)により箔シート上の半田に電気的に接続している。ダイ、電気接続、および箔シートの第1の面は、モールド・コンパウンド(20)により封止される。箔シートは、ダイおよびワイヤから分離され、それによりパッケージ集積回路(10)が形成される。

Description

本発明は、集積回路の実装に関し、特にランド・グリッド・アレイ(LGA)パッケージ・デバイスの改良された製造方法に関する。
集積回路(IC)ダイは、シリコン・ウェハのような半導体ウェハ上に形成される小型のデバイスである。リードフレームは、通常、ウェハから切断されたICダイを支持するパドルを含む金属フレームである。リードフレームも、外部からの電気接続を提供するリード・フィンガーを有する。すなわち、ダイはダイ・パドルに取り付けられ、次に、ダイのボンディング・パッドが外部からの電気接続を提供するために、ワイヤ・ボンディングまたはフリップ・チップ・バンピングを介してリード・フィンガに接続される。ダイおよびワイヤ・ボンドまたはフリップ・チップ突起を保護材料で封止すると、パッケージができる。パッケージ・タイプにより、外部からの電気接続は、薄型小型パッケージ(TSOP)でのようにそのまま使用することができるし、またはボール・グリッド・アレイ(BGA)用の球状半田ボールを取り付ける場合のようにさらに処理される場合もある。これらの端末点により、ダイをプリント回路基板のような他の回路に電気的に接続することができる。しかし、化学エッチングおよびエッチ・バックのようなステップを必要とする場合には、リードフレームを形成し、デバイスを実装するのはコストが高く、時間がかかる恐れがある。
事実上、すべての電子デバイスは、パッケージICを使用していて、常により小型でより強力なデバイスが要求されているので、パッケージのサイズを小さくすることは非常に望ましいことである。LGAパッケージの場合は、ボール・グリッド・アレイ(BGA)パッケージの一部である半田ボールを除去することにより高さを低くすることができる。半田ボールでプリント回路基板(PCB)にパッケージ・デバイスを取り付ける代わりに、LGAパッケージは、ソケットによりPCBに取り付けられる。最近、LGAパッケージは、基板に適用された半田によりリフロー装着される。信頼性を低減しないでパッケージの高さを低くすることができるので、LGAパッケージが、携帯電話、デジタル・カメラ、携帯情報端末(PDA)等のような多くの電子デバイス用に盛んに使用されている。さらに、LGAパッケージは、より小さなパッケージでピン数を増やすことができる。同時に、ICからパッケージ・パッドへの電路が短くなる。
それ故、LGAパッケージ・デバイスのコストの安価な製造方法の開発が待望されている。
添付の図面を参照すれば、本発明の好ましい実施形態の下記の詳細な説明をよりよく理解することができるだろう。図面に示す本発明は例示としてのものであって、本発明はこれに限定されない。図面中、類似の参照番号は類似の要素を示す。
添付の図面に関連して以下に記載する詳細な説明は、本発明の現在の好ましい実施形態を説明するためのものであって、本発明を実行することができる唯一の形を示すものではない。本発明の精神および範囲内に含まれる異なる実施形態により同じまたは等価の機能を達成することができることを理解されたい。
本発明は、集積回路ダイを実装するための方法を提供する。該方法は、
箔シートを供給するステップと、
箔シートの第1の面上に半田の層を形成するステップと、
集積回路ダイの第1の面を箔シート上の半田に取り付けるステップであって、ダイの第1の面がその上に金属層を含み、ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
ボンディング・パッドを複数のワイヤにより箔シート上の半田に電気的に接続するステップと、
モールド・コンパウンドによりダイ、電気接続および箔シートの第1の面を封止するステップと、
箔シートをダイおよび複数のワイヤから分離し、それによりパッケージ集積回路を形成するステップとを含む。
本発明の他の実施形態の場合には、複数のダイを箔シート上の半田に取り付け、複数のダイを半田に電気的に接続し、すべてのダイを封止し、次に、封止ダイを相互におよび箔シートから分離することにより、複数のパッケージ集積回路が上記方法により実質的に同時に形成される。
本発明の他の実施形態の場合には、マルチ・チップ・モジュールは上記方法により形成される。
図1を参照すると、この図は、本発明のある実施形態により形成したパッケージ半導体デバイス10の拡大断面図である。パッケージ・デバイス10は、複数のボンディング・パッド14を有する上面を有するシリコン・ウェハから切り取ったような集積回路ダイ12を備える。ボンディング・パッド14は、それに取り付けられているワイヤ16を有する。より詳細に説明すると、ワイヤ16の第1の端部は、各ボンディング・パッド14に接続していて、第2の端部はボール18が形成されている共通の面(パッケージの底面)に延びる。以下にさらに詳細に説明するように、ボール18はワイヤ・ボンディング工程の一部として形成される。ダイ12、電気接続、ワイヤ16、およびボール18の少なくとも頂部は、モールド・コンパウンド20によりカバーされているか、封止されている。ダイ12およびボール18の底面は、ダイ12およびボール18をプリント回路基板(図示せず)に接続することができる半田22の薄い層でコーティングされる。ワイヤ16が接続するボール18は、当業者であれば周知のように、ダイ12および基板またはプリント回路基板へ/からデータ、電力およびアース信号を供給するために使用される。ダイ12が取り付けられる半田22は、ダイ12から熱を伝導することができ(すなわち熱管理をすることができ)、基板レベルの半田接合の強度を増大する。
集積回路ダイ12は、デジタル信号プロセッサ、特種用途向け回路等のような任意のタイプの回路であってもよい。このような回路は当業者にとって周知のものである。ワイヤ16は、パッケージ集積回路に共通であり、当業者にとって周知のタイプのものである。ワイヤ16は導電性材料からできていて、そのため電気信号が通過することができる。導電性材料は、銅または金またはその合金のような金属であってもよく、約50〜100μmの直径を有することができる。他の材料からできていて、異なる直径を有するワイヤもこの目的に適している。
図2A〜図2Eおよび図3を参照しながら、パッケージ・デバイス10の形成方法について以下に説明する。図2Aは、箔シート30の第1の面上に配置される半田32の層を有する箔シート30を示す拡大断面図である。箔シート30は、銅またはアルミニウムのような金属の比較的平坦な裸のシートを含む。このような箔シートは、市販されていて、当業者にとって周知のものである。半田32の層は、箔シート30上に高温半田ペースト層をスクリーン印刷することにより箔シート30上に形成される。半田32の層の厚さは約0.1mmである。好適には、半田32は、リフロー温度が約310℃である97%/2%/1%のPb/Ag/Sn半田のような約250℃〜約300℃の範囲内のリフロー温度を有する高温半田ペーストであることが好ましい。ステンレス鋼ステンシルのようなステンシルを使用することにより、半田32の層が箔シート30の所定の領域上に形成される。パッケージ集積回路デバイスを形成する工程の流れ図である図3の場合には、ステップ50は箔シート30の供給を示し、ステップ52は箔シート上の半田32の層の形成を示す。
1つまたは複数の集積回路ダイ12が半田32により箔シート30に取り付けられる。より詳細に説明すると、集積回路ダイ12の第1の面が半田32の層上に置かれる。半田が固体化する前にダイ12を半田32上に置いた場合には、ダイ12を箔シート30に取り付けるために標準ピック・アンド・プレイス装置を使用することができる。箔シート30上の半田32へのダイ12の取り付けを簡単にするために、ダイ12の底面は金属層34を含む。圧力下で湿式研磨によりウェハの背面が研磨されるバックラップにより、ダイ12に金属層34を取り付けることができる。次に、金のような金属が、スパッタリングによりウェハの背面に堆積される。このような背面の金属化は、ダイの取り付けを簡単にするものとして当業者とって周知のものである。ダイ12の上面は複数のボンディング・パッド14を含む。
図3の場合には、ステップ54がダイの取り付けを示す。次にステップ56において、第1のリフロー工程が行われる。この場合、箔シート30はリフロー・オーブンを通過する。オーブン内の熱が半田ペースト32を溶かし、半田がダイ12の面上にクリープし、フィレット36を形成し、ダイ12を箔シート30に固定する。
ここで図3および図2Bを参照すると、第1のリフロー工程56の後で、ワイヤ・ボンディング・ステップ58が行われ、その場合、ボンディング・パッド14を箔シート30に接続するワイヤ16が取り付けられる。ワイヤ16は、ボンディング・パッド14を箔シート30上の半田32に電気的に接続する。当業者であれば理解することができると思うが、半田32は、ダイ12を収容するためのこれらの場所、およびこの例の場合にはランド・グリッド・アレイのためのものであるパッケージ・デバイス10の入力および出力のために形成されている場所のような箔シート30の所定の場所にすでに形成されている(図4参照)。好適なワイヤ・ボンディング工程は、ボール・ボンディング工程である。周知のボール・ボンディング工程中、ワイヤは毛細管内に保持され、ワイヤの先端に小さなボールを形成するために電気スパーク(EFO)を使用する。本発明の場合、ワイヤ16の加熱された先端は、箔シート30上の半田32内に押し込まれる。ワイヤ16の先端は高温であるために、軟らかであり、そのため箔シート32上に押しつぶされたボール38が形成される。ダイ12の電気的要件により種々のゲージ・ワイヤを使用することができる。典型的なワイヤ・サイズは約50μm〜約100μmである。75μmゲージ・ワイヤの場合には、押しつぶされたボール・ボンドは約0.25mmの直径を有する。さらに、平箔シートを使用しているので、ボール38は実質的に平坦な底面を有する。回路I/Oの数は、ワイヤ16およびボール38の数を決定するために使用される。
ワイヤ・ボンディング工程58を行った後で、ダイ12、電気接続、ワイヤ16およびボール38の一部が、集積回路の実装業界では周知のように、好適にはプラスチック材料で封止される。図2Cおよび図3の場合には、ステップ60は、モールド・コンパウンド20が、ダイ12、ワイヤ16および半田32の層および箔シート30の上面上に形成される封止ステップを示す。好適なモールド・コンパウンド20は、半導体の実装の際に使用する通常の市販のエポキシ・モールディング・コンパウンドである。図2Cは、その上に封止剤20を有する箔シート30である。この段階で、封止剤20は箔シート30の一方の面全体をカバーする。
封止ステップ60の後で、ダイ12およびワイヤ16から箔シート30を分離するために第2のリフロー工程62が行われる。図2Dは、箔シート30および封止ダイ12およびワイヤ16から分離中の半田32の層の一部を示す。第2のリフロー工程62により、金属箔30上の半田32が平滑になり、エポキシ・モールド・コンパウンド20と金属箔30の間の界面が弱くなり、それによりモールド・コンパウンド20から箔シート30を取り外すのが容易になる。箔シート30を分離した後でも、半田32の一部がワイヤ16およびダイ12に付着したままであることに留意されたい。
典型的な実装工程の場合、複数のデバイスを実質的に同時に実装するので、箔シート32を取り外した後で、封止ダイ12および各ダイに接続しているワイヤ16は、個別分離ステップ64中に複数のパッケージ・デバイス10が実質的に同時に形成されるように相互に分離する。図2Eは、個別分離後の3つの個々のデバイス10を示す。周知の鋸による個別分離工程を使用することが好ましい。図4は、本発明の方法により形成したパッケージ・デバイス10の拡大底面斜視図である。
鋸による個別切断工程64の前に、そうしたい場合には、電気機能試験を行うことができる。封止デバイスのすべてのI/O端子は、実装工程中ずっと分離したままなので、ストリップの形で電気試験を行うことができる。そのため試験器の使用が改善され、工程またはコストを追加しなくても並行して試験を行うことができる。
パッケージ・デバイス10の高周波電気性能は改善される。何故なら、IC12から基板への信号経路が短くなるからである。さらに、システム基板のたわみによる応力破壊への半田接合の強度を増大することによりシステムの信頼性が改善する。RF性能が改善し、機械応力破壊への強度が改善するのは、携帯電話ハンドセット・メーカーにとって重要な問題である。
本発明は、また、マルチ・チップ・モジュール(MCM)、システム・イン・パッケージ(SIP)および積層ダイ・デバイスを形成するために使用することができる。図5は、上記方法により形成した2つの集積回路42および受動デバイス44を含むマルチ・チップ・デバイス40を示す。回路42および受動デバイス44は、ワイヤ46により接続している。回路42および44およびワイヤ46は、モールド・コンパウンド48により封止されている。すでに説明したように、少量の半田が、ワイヤ46の端部のところに形成された押しつぶされたボールの上および回路42および44の下に残る。
図の実施形態の場合には、パッケージ・デバイスは、露出したダイ・タイプのデバイスであるが、ヒート・シンクを含み、そのヒート・シンクが露出しているパッケージ・デバイスに本発明を適用することができる。このような場合、ダイ12は、銅のような金属でできているダイ・パドルの一方の面に取り付けられ、ダイ・パドルの他方の面は箔シートに取り付けられる。
本発明は、集積回路を実装するための容易で安価な方法を提供する。デバイス・コストは安価である。何故なら基板も端子(外部ピンまたはボール)も必要としないからである。金属のリードフレームがないので、個別分離ステップで使用する鋸刃は金属を切断する必要がなく、そのため鋸刃の寿命が長くなる。また、リードフレームを必要としないので、基板トレース・ルーティングを行う必要もない。実装工程は、高価な場合がある化学エッチ・バックを全然必要としない。実装工程は、現在入手できる装置により行うことができる。パッケージは、また、最低0.4mmの非常に低いプロファイルを有する。ランド・グリッド・アレイを使用すれば、例えば200+I/Oのような高い相互接続密度にすることができる。
本発明の好ましい実施形態を図示し、説明してきたが、本発明がこれらの実施形態だけに限定にされないことは明らかであろう。当業者であれば、特許請求の範囲内に記載する本発明の精神および範囲から逸脱することなしに、数多くの修正、変更、変形、置換および同等物を思い付くことができるだろう。
本発明のある実施形態によるパッケージ集積回路の拡大断面図。 本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。 本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。 本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。 本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。 本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。 本発明のある実施形態によるパッケージ集積回路を形成する工程の流れ図。 本発明のある実施形態によるパッケージ集積回路の底面を示す拡大斜視図。 本発明のある実施形態によるマルチ・チップ・モジュールの拡大断面図。

Claims (20)

  1. 集積回路ダイを実装するための方法であって、
    箔シートを供給するステップと、
    前記箔シートの第1の面上に半田の層を形成するステップと、
    集積回路ダイの第1の面を前記箔シート上の半田に取り付けるステップであって、前記ダイの第1の面がその上に金属層を含み、前記ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
    前記ボンディング・パッドを複数のワイヤにより前記箔シート上の半田に電気的に接続するステップと、
    モールド・コンパウンドにより前記ダイ、前記電気接続および前記箔シートの第1の面を封止するステップと、
    前記箔シートを前記ダイおよび前記複数のワイヤから分離し、それによりパッケージ集積回路を形成するステップとを含む集積回路ダイを実装するための方法。
  2. 前記箔シートが裸金属シートを含む請求項1に記載の集積回路を実装するための方法。
  3. 前記金属シートが、銅およびアルミニウムの一方を含む請求項2に記載の集積回路を実装するための方法。
  4. 前記半田が、スクリーン印刷工程により前記箔シート上に形成される請求項1に記載の集積回路を実装するための方法。
  5. 前記半田層が、約0.1mmの厚さを有する請求項4に記載の集積回路を実装するための方法。
  6. 前記ダイ取り付けステップの後で、第1のリフロー工程を行うステップをさらに含む請求項1に記載の集積回路を実装するための方法。
  7. 前記第1のリフロー工程が前記半田を溶かし、それにより前記ダイを前記箔シートに固定する請求項6に記載の集積回路を実装するための方法。
  8. 前記複数のワイヤが、ワイヤ・ボンディング工程により、前記ボンディング・パッドおよび前記半田に取り付けられる請求項1に記載の集積回路を実装するための方法。
  9. 前記ワイヤ・ボンディング工程がボール・ボンディング工程を含む請求項1に記載の集積回路を実装するための方法。
  10. 押しつぶされたボール・ボンドが前記箔シート上に形成され、前記ボール・ボンドが約0.25mmの直径を有する請求項9に記載の集積回路を実装するための方法。
  11. 前記ワイヤが、約50μm〜約100μmの直径を有する請求項1に記載の集積回路を実装するための方法。
  12. 前記箔シートが、第2のリフロー工程により前記ダイおよび前記ワイヤから分離される請求項1に記載の集積回路を実装するための方法。
  13. 前記半田の一部が、前記箔シートをそこから分離した後で、前記ワイヤおよび前記ダイに付着したままである請求項1に記載の集積回路を実装するための方法。
  14. 前記2つ以上のダイが前記箔シートに取り付けられ、前記ダイおよび前記ワイヤから前記箔シートを分離した後で、前記各ダイに接続している前記ダイおよび前記ワイヤが相互に分離して、そのため複数のパッケージ・デバイスが実質的に同時に形成される、請求項1に記載の集積回路を実装するための方法。
  15. 複数の集積回路パッケージを形成するための方法であって、
    金属箔シートを供給するステップと、
    スクリーン印刷工程により前記箔シートの第1の面上に高温半田の層を形成するステップと、
    複数の集積回路ダイの第1の面を前記箔シート上の半田に取り付けるステップであって、前記各ダイの第1の面がその上に金属層を含み、前記各ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
    前記複数の集積回路ダイを前記金属箔に固定するために第1のリフロー工程を行うステップと、
    ワイヤ・ボンディング工程により複数のワイヤで前記ボンディング・パッドを前記箔シートに電気的に接続するステップであって、前記ワイヤの第1の端部が前記ボンディング・パッドに取り付けられ、前記ワイヤの第2の端部が前記箔シートに取り付けられるステップと、
    モールド・コンパウンドで前記集積回路ダイ、前記電気接続、および前記箔シートの第1の面を封止するステップと、
    第2のリフロー工程により前記集積回路ダイ、前記複数のワイヤの第2の端部、および前記モールド・コンパウンドから前記箔シートおよび前記半田層を分離するステップであって、前記半田層の一部だけが前記ダイおよび前記複数のワイヤの第2の端部から除去されるステップと、
    前記封止集積回路ダイの他のものから前記封止集積回路ダイおよびそこに接続している前記ワイヤを分離し、それにより複数のパッケージ集積回路を形成するステップとを含む複数の集積回路パッケージを形成するための方法。
  16. 押しつぶされたボール・ボンドが前記箔シート上に形成され、前記ボール・ボンドが約0.25mmの直径を有する請求項15に記載の集積回路を実装するための方法。
  17. 前記分離ステップが、隣接する封止ダイから前記封止ダイを鋸で個別に切断するステップを含む請求項15に記載の複数の集積回路パッケージを形成するための方法。
  18. マルチ・チップ・モジュールを形成するための方法であって、
    金属箔のシートを供給するステップと、
    スクリーン印刷工程により前記箔シートの第1の面上に高温半田の層を形成するステップと、
    前記箔シート上の半田に少なくとも2つの集積回路ダイの第1の面を取り付けるステップであって、前記各ダイの第1の面がその上に金属層を含み、前記各ダイの対向する第2の面が複数のボンディング・パッドを含むステップと、
    前記少なくとも2つの集積回路ダイを前記金属箔に固定するために第1のリフロー工程を行うステップと、
    第1のワイヤ・ボンディング工程により複数の第1のワイヤで、前記少なくとも2つの各ダイのボンディング・パッドの第1の部分を前記箔シートに電気的に接続するステップであって、前記第1のワイヤの第1の端部が前記ボンディング・パッドに取り付けられ、前記第1のワイヤの第2の端部が前記箔シートに取り付けられるステップと、
    第2のワイヤ・ボンディング工程により複数の第2のワイヤで、前記ダイの第1のダイのボンディング・パッドの第2の部分を、前記ダイの第2のダイのボンディング・パッドの第2の部分に接続することにより相互に前記少なくとも2つのダイを電気的に接続するステップと、
    モールド・コンパウンドにより前記少なくとも2つの集積回路ダイ、前記電気接続および前記箔シートの第1の面を封止するステップと、
    第2のリフロー工程により前記少なくとも2つの集積回路ダイ、前記複数の第1のワイヤの第2の端部、および前記モールド・コンパウンドから前記箔シートおよび前記半田層を分離するステップであって、前記半田層の一部だけが前記少なくとも2つのダイおよび前記複数のワイヤの第2の端部から除去されるステップとを含むマルチ・チップ・モジュールを形成するための方法。
  19. 隣接する封止ダイから前記封止ダイを個別に鋸で切断するステップをさらに含む請求項18に記載のマルチ・チップ・モジュールを形成するための方法。
  20. 受動デバイスを前記箔シート上の半田に取り付けるステップと、
    前記受動デバイスを前記少なくとも2つのダイの少なくとも一方に電気的に接続するステップであって、前記受動デバイスが前記モールド・コンパウンドにより封止されるステップとをさらに含む請求項18に記載のマルチ・チップ・モジュールを形成するための方法。
JP2007504955A 2004-03-24 2005-02-10 マルチ・チップ・モジュールの製造方法 Expired - Fee Related JP5079493B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/807,527 US7205178B2 (en) 2004-03-24 2004-03-24 Land grid array packaged device and method of forming same
US10/807,527 2004-03-24
PCT/US2005/004006 WO2005104211A2 (en) 2004-03-24 2005-02-10 Land grid array packaged device and method of forming same

Publications (2)

Publication Number Publication Date
JP2007531270A true JP2007531270A (ja) 2007-11-01
JP5079493B2 JP5079493B2 (ja) 2012-11-21

Family

ID=34990515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007504955A Expired - Fee Related JP5079493B2 (ja) 2004-03-24 2005-02-10 マルチ・チップ・モジュールの製造方法

Country Status (6)

Country Link
US (1) US7205178B2 (ja)
JP (1) JP5079493B2 (ja)
KR (1) KR20070007151A (ja)
CN (1) CN100499052C (ja)
TW (1) TWI349985B (ja)
WO (1) WO2005104211A2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI231578B (en) * 2003-12-01 2005-04-21 Advanced Semiconductor Eng Anti-warpage package and method for making the same
US20060134828A1 (en) * 2004-12-17 2006-06-22 Texas Instruments Incorporated Package that integrates passive and active devices with or without a lead frame
US20060170081A1 (en) * 2005-02-03 2006-08-03 Gerber Mark A Method and apparatus for packaging an electronic chip
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
US8310060B1 (en) * 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US8188596B2 (en) 2007-02-09 2012-05-29 Infineon Technologies Ag Multi-chip module
JP2008282853A (ja) * 2007-05-08 2008-11-20 Spansion Llc 半導体装置及びその製造方法
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
JP5588150B2 (ja) 2009-02-06 2014-09-10 セイコーインスツル株式会社 樹脂封止型半導体装置
US8097956B2 (en) * 2009-03-12 2012-01-17 Apple Inc. Flexible packaging for chip-on-chip and package-on-package technologies
US8569877B2 (en) * 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
TWI392066B (zh) * 2009-12-28 2013-04-01 矽品精密工業股份有限公司 封裝結構及其製法
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
JP5642473B2 (ja) * 2010-09-22 2014-12-17 セイコーインスツル株式会社 Bga半導体パッケージおよびその製造方法
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
CN102832141A (zh) * 2012-08-18 2012-12-19 孙青秀 一种基于框架的无载体式封装件的制作工艺
WO2014037815A2 (en) * 2012-09-07 2014-03-13 Eoplex Limited Lead carrier with print-formed terminal pads
TWI476879B (zh) * 2012-11-21 2015-03-11 力成科技股份有限公司 平面柵格陣列封裝構造及其基板
US9437458B2 (en) 2013-11-12 2016-09-06 Infineon Technologies Ag Method of electrically isolating leads of a lead frame strip
US9324642B2 (en) * 2013-11-12 2016-04-26 Infineon Technologies Ag Method of electrically isolating shared leads of a lead frame strip
US9287238B2 (en) 2013-12-02 2016-03-15 Infineon Technologies Ag Leadless semiconductor package with optical inspection feature
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US9252063B2 (en) 2014-07-07 2016-02-02 Infineon Technologies Ag Extended contact area for leadframe strip testing
HK1247441A1 (zh) * 2015-05-04 2018-09-21 由普莱克斯有限公司 不具有裸片附接垫的引线载体结构和由此形成的封装
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
US9842831B2 (en) * 2015-05-14 2017-12-12 Mediatek Inc. Semiconductor package and fabrication method thereof
US10032645B1 (en) 2015-11-10 2018-07-24 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH0888245A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置
JPH09199637A (ja) * 1996-01-15 1997-07-31 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH10125855A (ja) * 1996-10-17 1998-05-15 Sanyo Electric Co Ltd 半導体装置
JP2000332150A (ja) * 1999-05-20 2000-11-30 Fujitsu Ltd 半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
EP0569949A3 (en) * 1992-05-12 1994-06-15 Akira Kitahara Surface mount components and semifinished products thereof
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6498099B1 (en) 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
US6528892B2 (en) 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
US6711026B2 (en) 2001-11-13 2004-03-23 International Business Machines Corporation Sash for land grid arrays
US7323767B2 (en) 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
JP2004119726A (ja) * 2002-09-26 2004-04-15 Sanyo Electric Co Ltd 回路装置の製造方法
US6917090B2 (en) 2003-04-07 2005-07-12 Micron Technology, Inc. Chip scale image sensor package
JP2005203497A (ja) * 2004-01-14 2005-07-28 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JPH0888245A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体装置
JPH09199637A (ja) * 1996-01-15 1997-07-31 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH10125855A (ja) * 1996-10-17 1998-05-15 Sanyo Electric Co Ltd 半導体装置
JP2000332150A (ja) * 1999-05-20 2000-11-30 Fujitsu Ltd 半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2005104211A2 (en) 2005-11-03
CN100499052C (zh) 2009-06-10
US20050214980A1 (en) 2005-09-29
TW200537672A (en) 2005-11-16
KR20070007151A (ko) 2007-01-12
US7205178B2 (en) 2007-04-17
CN101006570A (zh) 2007-07-25
TWI349985B (en) 2011-10-01
JP5079493B2 (ja) 2012-11-21
WO2005104211A3 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP5079493B2 (ja) マルチ・チップ・モジュールの製造方法
US7915077B2 (en) Methods of making metal core foldover package structures
JP4602350B2 (ja) ランド・グリッド・アレイ実装デバイスおよびその形成方法
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
KR19980047801A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
KR20020043188A (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
JP2004537841A (ja) ウェハレベルで形成される集積回路パッケージ
CN101383301B (zh) 形成倒装芯片突起载体式封装的方法
JP2001250836A (ja) 半導体装置およびその製造方法
KR20100056247A (ko) 접착층을 구비하는 반도체 패키지
KR101096330B1 (ko) 반도체 장치용 패키지
TW200901396A (en) Semiconductor device package having chips
US6818999B2 (en) Semiconductor device having multiple semiconductor chips in a single package
CN101499464A (zh) 使用穿通电极制备堆叠封装的方法
JP2005123542A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
CN100508111C (zh) 封装装置及其形成方法
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 tbga 패키지와 그제조 방법 및 멀티 칩 패키지
US20090014874A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
KR100856341B1 (ko) 일체화된 보호막들을 구비하는 반도체 칩 패키지 및 이를형성하는 방법
JPH1167985A (ja) 半導体装置
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP4175339B2 (ja) 半導体装置の製造方法
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
TWI498980B (zh) 半導體晶圓以及形成用於在晶圓分類測試期間的晶圓探測的犧牲凸塊墊之方法
JP2009129975A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees