JP2008299536A - 設計プログラムおよび設計装置 - Google Patents

設計プログラムおよび設計装置 Download PDF

Info

Publication number
JP2008299536A
JP2008299536A JP2007144082A JP2007144082A JP2008299536A JP 2008299536 A JP2008299536 A JP 2008299536A JP 2007144082 A JP2007144082 A JP 2007144082A JP 2007144082 A JP2007144082 A JP 2007144082A JP 2008299536 A JP2008299536 A JP 2008299536A
Authority
JP
Japan
Prior art keywords
design
characteristic
variation
physical
specifications
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007144082A
Other languages
English (en)
Other versions
JP4893476B2 (ja
Inventor
Ryoichi Hibino
良一 日比野
Masataka Osawa
正敬 大澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2007144082A priority Critical patent/JP4893476B2/ja
Publication of JP2008299536A publication Critical patent/JP2008299536A/ja
Application granted granted Critical
Publication of JP4893476B2 publication Critical patent/JP4893476B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】相関のある設計諸元を利用して適切な設計諸元を求める。
【解決手段】設計対象となるCAEモデルにおける複数の物理諸元について、出力の変動が最も大きくなる最悪条件を求める。その最悪条件において、出力変動を最も小さくできる設計諸元を求める。
【選択図】図1

Description

本発明は、設計対象の特性ばらつきに低感度な設計諸元を求める設計に関する。
従来より、各種装置の設計において、その設計諸元を決定するために、モデルを利用したシミュレーションが利用されている。
例えば、品質工学の分野では、非特許文献1に記載されるタグチメソッドと呼ばれる手法が広く採用されている。また、回路パラメータの決定については、特許文献1などの手法が提案されている。さらに、制御系設計においては、物理諸元のばらつきに対する安定性(ロバスト性)が重要であり、このロバスト性については、非特許文献2等に記載がある。
特開2000−293556号公報 「入門 タグチメソッド」 立林和夫 日科技連出版社 2004年発行 「ロバスト制御性能とμ−シンセシス」 藤田政之 雑誌「システム/制御/情報」 Vol.37,No.2,pp.93〜101,1993
ここで、タグチメソッドは、交互作用の大きい設計諸元は排除し、主効果のあるパラメータにのみ着目する手法である。このため、交互作用の中にロバストな(最適な)解があっても利用できない。また、タグチメソッドでは、1回の実験(設計)で1つの設計諸元に割り振ることが可能な水準は3つである。よって、3つの水準値をどのように設定するかが重要となり、適切な解が得られるかについて、設計者のスキルに委ねられる部分が大きい。また、1回の実験で最適な諸元を求めることは難しく、通常何回かの試行錯誤が必要となる。
さらに、タグチメソッドでは、SN(信号/ノイズ)比と呼ばれる評価指標を用いて、工場で規格外の不良品が出たときの手直しコスト(品質の尺度、お金に換算される損失関数値)を最小化することを目的としている。しかし、SN比は、特性変動の分散値を用いた2乗の評価であるため、程度の差こそあれ、規格外の製品が製造されることを前提としており、“手直し”のためのコストが発生する。
また、制御系のロバスト設計法として、H∞制御やμシンセシスが知られているが、これら制御法が適用可能な対象は、線形系もしくは小さな非線形性を持った系である。品質工学の分野では、制御系設計と違い、対象のハード諸元を設計対象とするため、設計は一般に強い非線形の問題となる。また設計諸元は、ある設定可能な範囲が決まっており、これも非線形な問題となる要因である。従って、制御系のロバスト設計手法を適用することは難しい。
本発明は、設計対象の特性ばらつきに低感度な設計諸元を求める設計プログラムであって、コンピュータに、設計対象についての物理的モデルを設定する手順と、設定された物理的モデルにおける複数の物理諸元について、その特性変動幅を設定する設定手順と、設定された特性変動幅で各物理諸元の値をばらつかせ、出力のばらつきへの影響を評価する評価手順と、この評価によって得られた、出力のばらつきへの影響が最も大きな各物理諸元の特性変動を決定する特性変動決定手順と、決定された特性変動を条件として、物理的モデルについて数理計画法による最適化設計演算を行い、各設計諸元を求める最適化演算手順と、を実行させることを特徴とする。
また、前記最適化設計演算は、設計諸元の特性変動に対する出力の変動が所定値以内になること、および設計諸元の特性変動を0としたときの出力が目標値に一致することを設計要求とする演算であることが好適である。
また、前記最適化演算手順によって得られた設計諸元を利用して、前記評価手順、特性変動決定手順、最適化演算手順を再度実行することが好適である。
また、前記特性変動決定手順は、物理モデルを利用して、変動する複数の物理諸元のうちの1つを固定して他の物理諸元を変動させて構造化特異値を算出することを各物理諸元について繰り返すことによって特性変動を決定することが好適である。
また、前記最適化演算手順では、逐次2次計画法を用いて最適化演算を行うことが好適である。
また、本発明は、対象の特性ばらつきに低感度な設計諸元を求める設計装置であって、設計対象についての物理的モデルを設定する手段と、設定された物理的モデルにおける複数の物理諸元について、その特性変動幅を設定する設定手段と、設定された特性変動幅で各物理諸元の値をばらつかせ、出力のばらつきへの影響を評価する評価手段と、この評価によって得られた、出力のばらつきへの影響が最も大きな各物理諸元の特性変動を決定する特性変動決定手段と、決定された特性変動を条件として、物理的モデルについて数理計画法による最適化設計演算を行い、各設計諸元を求める最適化演算手段と、を有することを特徴とする。
このように、本発明においては、設定された特性変動幅で各物理諸元の値をばらつかせ、出力のばらつきへの影響が最も大きな各物理諸元の特性変動を決定し、その決定された特性変動を条件として、物理的モデルについて数理計画法による最適化設計演算を行い、各設計諸元を求める。従って、タグチメソッドでは排除していた設計諸元間の正の交互作用を活用できるので、ばらつきに対してロバスト性を高めることができる。
以下、本発明の実施形態について、図面に基づいて説明する。
本実施形態に係る設計プログラムは、基本的に汎用コンピュータにより実行されるものであり、この設計プログラムを実行する汎用コンピュータが設計装置となる。設計プログラムは、汎用コンピュータにインストールされ、これが実行されて各種表示などが行われ、対応する入力を受け付けて、演算処理を行い、処理結果が出力される。
図1に、本実施形態の設計プログラムによる処理の全体構成を示す。まず、設計対象については、その物理的特性を考慮して、そのCAEモデルを設定する。そして、外乱dが入力され、特定の物理諸元(本実施形態では設計諸元でもある)についてのばらつきが生じたときにおける出力のばらつきΔyが所定値以内となるように設計を行う(要求(i))。さらに、物理諸元についてばらつきがないときには、出力y=y*(y*は出力の設計目標値)となることを条件とする(要求(ii))。
このような処理のフローチャートを図2に示す。まず、対象について、CAE(コンピュータ・エイデッド・エンジニアリング)モデル化する(ステップ1)。このCAEモデルは、実際の対象の各部についてその物理的特性から数式化し、入力を与えると出力が得られるモデルである。
例えば、対象として図3に示す安定化電源について考える。この回路では、入力電圧Vinの入力端は、NPNトランジスタQ1のコレクタに接続され、このトランジスタQ1のエミッタが出力電圧Voutの出力端に接続されている。入力端には、抵抗R1の一端が接続され、この抵抗R1の他端がトランジスタQ1のベースに接続されている。トランジスタQ1のベースには、NPNトランジスタQ2のコレクタが接続されている。トランジスタQ2のエミッタは、ツェナーダイオードZr1のカソードに接続され、ツェナーダイオードZr1のアノードがグランドに接続されている。また、出力端とグランドの間には、2つの抵抗R2,R3の直列接続が配置され、この抵抗R2,R3の接続点がトランジスタQ2のベースに接続されている。
従って、出力端の電圧Voutを抵抗R2,R3で分圧した電圧がトランジスタQ2のベースに入力され、ツェナーダイオードZr1のカソードには、分圧した電圧より、VBE2だけ低い電圧が印加される。従って、出力電圧が高くなると、ツェナーダイオードZr1に電流が流れ、抵抗R1に流れる電流が増加してトランジスタQ1のベース電圧が下がり、出力電圧Voutが下がる。一方、出力電圧が下がると、抵抗R1に流れる電流が減少してトランジスタQ1のベース電圧が上がり、出力電圧Voutが上がる。これによって、出力電圧Voutが安定化される。
このような安定化電源回路において、トランジスタQ1のゲインをhfe1、ベースエミッタ間電圧をVBE1、コレクタ電流IC1、ベース電流IB1、エミッタ電流IE1、トランジスタQ2のゲインをhfe2、ベースエミッタ間電圧をVBE2、コレクタ電流IC2、ベース電流IB2、エミッタ電流IE2とし、抵抗R1,R2,R3の電流をそれぞれIR1,IR2,IR3、ツェナーダイオードZr1の電圧降下Vr、抵抗Rrとすると、式(1)のような物理的な関係式が得られる。
そして、この式(1)を用いて、式(2)のような設計諸元と出力電圧の関係を規定するCAEモデルを得る。
次に、ロバスト性についての定式化を行う(ステップ2)。すなわち、|Δy/d|<γという式によって外乱の影響が所定値以下であることを定式化する。ここで、Δyは出力変動、dは外乱入力、γはばらつきの上限であり、ばらつきγを最小化し、かつこのばらつきγが設計要求のばらつきγ*より小さい(γ<γ*)ことをロバスト性の条件とする(要求(i))。
次に、設計目標追従の要求について定式化する(ステップ3)。この例では、y*=f(P,Δ=0)を条件とする。ここで、y*は設計目標値、fは設計対象モデル式、Pは設計諸元(p1,p2,p3,・・・)、Δは設計ばらつきであり、設計諸元についてのばらつきΔ=0の場合に、出力が設計目標値y*に一致することを設計目標追従の要求として定式化している(要求(ii))。
次に、数理計画法を適用し、ステップ2,3の要求(i)(ii)を満たす設計諸元を計算する(ステップ4)。
ここで、安定化電源を流れる電流Iと出力電圧Voutの関係は、式(1)から明らかなように線形の関係であり、電流や電圧を設計する問題(=制御問題)は、線形の問題としてH∞制御他により求めることが可能である。
しかし、設計諸元(抵抗Rやトランジスタ増幅率hfe)と出力電圧Voutの関係は、式(1)を変形した式(2)からわかるように強い非線形である。この対象に、H∞制御やμシンセシスを適用して設計すること(例えば、ノミナル時の出力電圧を10[V]にする諸元を求めること)は難しい。
例えば、図3に示す安定化電源において、設計諸元の探索範囲をR1:0.08〜2.2kΩ、R2:1.2〜56kΩ、R3:0.16〜25kΩ、トランジスタQ1のhfe1:15〜300、トランジスタQ2のhfe2:50〜150とし、特性変動としてΔR2:−10〜+10%、Δhfe1:−30〜30%、Δhfe1:−30〜30%の3つを設定する。また、出力電圧の設計目標値は10Vにする。
この場合、ステップ2において、特性ばらつき(ΔR2、Δhfe1、Δhfe2)が出力電圧Voutに与える最悪の条件(最悪の特性ばらつきの組み合わせ)で、出力のばらつきを最小化する。この場合、|(Vout−10V)/Id|<γとし、γを最小化するとともに、γ<γ*を条件にする(ロバスト性の要求)。なお、Idは外乱電流である。
[要求(i)]
|(Vout−10V)/Id|<γ → γを最小化、かつγ<γ* (3a)
また、ステップ3の条件は、Vout(r1,r2,r3,hfe1,hfe2)=10V(ΔR2=0、Δhfe1=0、Δhfe2=0)となる(設計目標追従の要求)。
[要求(ii)]
Vout(r1,r2,r3,hfe1,hfe2)=10V (3b)
(ΔR2=0、Δhfe1=0、Δhfe2=0)
この2つの要求を定式化したものをブロック線図で表すと、図8のように表すことができる。このように、特性ばらつき(ΔR2,Δhfe1,Δhfe2)が出力電圧Voutに与える最悪の条件(最悪の特性ばらつきの組み合わせ)で、出力のばらつきγを最小化するとともに、ばらつきを目標値以下(γ<γ*)にし、かつ特性ばらつきが0のときには、Vout=10Vを条件にする。
このように2つの要求(要求(i):式3a,要求(ii):式3b)を同時に満たす必要があるため、ロバスト性の要求と、目標追従の要求を連立して解くことで、2つの要求を両立させることができる。しかし、例えば数理計画法の分野では、両要求を連立して解く有効な手法は、現在提供されていない。
そこで、本実施形態では、図9のステップを適用する。すなわち、ロバスト性の要求の最悪の条件を求めるステップと、式(3a)の最小化および式(3b)の拘束条件を解くステップを交互に解くことにより、最適解を漸近的に求めていく。
[プロセス1 − 繰り返し1回目]
プロセス1では、最悪の特性変動を求めるために、“構造化特異値”と呼ばれるロバスト性の評価指標を利用する。この指標によれば、対象の物理構造を考慮して、外乱電流Idから出力Voutまでの伝達ゲイン(ただし本対象ではダイナミクスはない)の中で、最悪の大きさを求めることができるからである。しかし、この構造化特異値から直接、最悪の特性変動が生じる条件を知ることはできない(最悪のゲインがわかるだけである)。
そこで、本実施形態では、1つの特性変動要素、例えば抵抗R2をある変動条件における値(固定値)に設定し、他の2つの特性変動(Δhfe1、Δhfe2)は任意の値をとる条件で、構造化特異値を計算する。この計算を、抵抗R2の変動の上・下限の範囲で行えば、抵抗R2がどの特性変動値をとるときに、出力への影響が最悪となるか(構造化特異値が最大となるか)を知ることができる。他の2つの特性変動(Δhfe1、Δhfe2)も同様である。
具体例を図10に示す。この例では、hfe1、hfe2をノミナルの値を10とし、これに−30〜+30%のばらつきを与え、また抵抗R2をノミナルの値を1190Ωとし、これに−10〜+10%のばらつきを与え、それぞれ1つを固定して他の2つを変動させてロバスト性能値を計算している。同図から、hfe1、hfe2は−30%、R2は−10%の場合が最悪条件となることが把握できる。
なお、構造化特異値は、制御系設計の分野において、ダイナミクスを含む対象に適用され、周波数領域における入出力の最大ゲインを表すが、品質工学の分野では、ダイナミクスを陽に考慮しない。よって、本実施形態における構造化特異値は、ダイナミクスを除いたDCゲインにおける最悪値である。具体的には、例えば制御系設計ソフト Matlab の Robust Control Toolbox (商品名)を使って計算することが可能である。
[プロセス2 − 繰り返し1回目]
プロセス2では、プロセス1で求めた最悪条件で、設計諸元の最適化を行う。このためSQP法(逐次2次計画法)を適用する。
評価関数と制約条件を式(4a)(4b)に、またこの最適化問題をブロック線図で表現したものを図11に示す。
このように、上述の要求(ii)を制約条件として、Δhfe1=−30%,Δhfe2=−30%,ΔR2=−10%におけるばらつき|ΔVout/ΔId|が最小となる各設計諸元を求める。
このようにして、設計諸元が求められれば、再びプロセス1に戻り、図10と同様に最悪条件を計算する。
[プロセス1 − 繰り返し2回目]
上記プロセス2(繰り返し1回目)で求めた設計諸元で、再度最悪条件を求める。結果を図12に示す。出力のばらつきを表すγ値が図10の場合(繰り返し1回目)と比較して、0.46倍に改善されていることがわかる。
以降、プロセス1とプロセス2を、γ値が収束するまで交互に実施する。すなわち、図2におけるステップ5のγ<γ*の判定により、Yesとなることで、収束を判定し、処理を終了する。
今回の例では、繰り返し3回目以降は図12からほとんど変化がないので、図12における設計諸元を最適値とする。
設計諸元の初期値と最適値を表1に示す。
最適な設計諸元を用いる場合の効果を、従来法(タグチメソッド)と比較した結果(頻度分布)を、図7に示す。
[図2のステップ6]
上述のように、図2におけるステップ4において、ばらつきγを最小化して、解を得た場合に、ステップ5においてばらつきγが目標値γ*を下回っていない場合がある。
このように、出力ばらつきの上限値γが設計要求(γ<γ*)を満足しない場合には、特性変動幅を見直す(図2のステップ6)。例えば、コストアップになるが、ばらつきの小さい部品を使用することが考えられる。このとき、どの部品について、どの程度ばらつきの小さいものを選べば良いかは、図12から判断できる。すなわち、図12によれば、トランジスタの増幅率hfe1やhfe2値がばらついても、出力値のばらつきへの影響はほとんどないことがわかる。一方、抵抗R2をばらつきのより少ないものに変更すれば、効果が大きい。例えば、出力のばらつきを1/2にするには、抵抗R2のばらつきも1/2にすれば良いことが、図13に示すように判断できる。このように、本実施形態によれば、対象についての改善の指針も得ることができる。
図13により、設計要求を満足すれば、設計は終了であるが、特性変動の大きさを見直したときには、図2のフローチャートに示したようにステップ2に戻って、再度設計ステップを実行しても良い。これより、よりロバストな設計結果が得られる可能性もある。
[相互作用の影響]
本実施形態の設計における、設計諸元同士の交互作用の影響を、従来法と本実施形態のそれぞれについて説明する。ここで、説明をわかりやすくするために、設計諸元(制御因子)は、表2のように、R2とR3の2つのみとする。ここで、「e3」は、×1000を表す。なお、仮定した特性変動は図3について上述したものと同じである。また、この設計では、ロバスト化のみを考え、ノミナル時の出力電圧:Vout=10[V]の制約条件は考えないことにする。
まず、従来法として、同表の条件で適当なメッシュ間隔でSN比を求めた結果を図14に示す。
図14では、制御因子R2とR3の間に強い交互作用、すなわちR3値(水準)によって、SN比が最適(最大)となるR2値(水準)は異なることがわかる。このため、タグチメソッドでは、図14に示すように、例えSN比が最適(最大)となるR2とR3の組み合わせが存在しても、R2とR3を用いて設計することはできない。
一方、本実施形態として、図13の条件で、ばらつき時の最大変動量(ロバスト性能値)を求めた結果を図15に示す。図14と同様に強い交互作用があることがわかる。本実施形態による設計結果を、表3および図15の矢印(矢印の起点が設計の初期値、矢印の終点が設計後の最適値)で示す。交互作用が正に作用する(相乗効果のある)最適な(ロバストな)設計諸元値の組み合わせが、求められていることがわかる。
なお、図15に示すように2つの設計諸元間に交互作用があっても、最適値(最大変動量が最小となる諸元の組み合わせ)が単峰性の場合には、表3に示した初期値をどこに設定しても最適値に収束可能である。一方、多峰性の場合には、必ずしも大域的な最適値には収束しない。従って、多峰性の場合には、モンテカルロ法、実験計画法などの手法を用いて、初期値が最適値近傍となるように設定する必要がある。
このように、本実施形態によれば、設計諸元(制御因子)間に交互作用がある場合にも、これを活用して、従来法よりもロバストな設計が可能であることがわかる。
[その他]
ここで、図10で示した構造化特異値が計算可能なのは、式(1)で示したような設計諸元(パラメータ)が線形の係数として表される場合である。そこで、線形式で表現できない諸元(パラメータ)に対しては、式(5)に示すように設計条件(諸元変動Δ=0)でテーラー展開をし、その一次近似式を対象とすれば良い。
ここで、f(P,Δ):設計対象、P:設計諸元(パラメータ)、Δ:諸元のばらつきである。
「従来例との比較」
(タグチメソッドの問題点)
上述した図3に示される安定化電源について、タグチメソッドを適用した場合について、説明する。なお、定義名や、特性変動の種類は適宜変更している。
図4に、L18直交表を使いタグチメソッドを適用した結果を示す。縦の点線が選択した水準である。SN比が最も大きい水準を各設計諸元で選択したが、特性変動がない場合(Δ=0)の出力電圧をVout=10[V]とするために、平均値を移動させる効果の大きいR3を使って合わせこみをした。
図5(a)は、図4のタグチメソッドによる設計諸元で頻度分布(全Δの組み合せ(3変動、各40水準)で出力電圧を計算)を求めた結果である。また、図5(b)は、比較のために設計諸元を適当に合わせこみした(特性変動がないときの出力電圧値Vout=10)場合の結果である。
一方、図6の縦の点線は、本実施形態により求めた設計諸元の水準である。同図の実線は、図4と同じである。図7は、本実施形態の設計諸元で、タグチメソッドと同一の条件で頻度分布を求めた結果である。
図5から、タグチメソッドで求めた設計諸元は、適当に求めた諸元よりロバストであるが、図7の本実施形態との比較から、出力電圧のばらつき幅や標準偏差の点で、最適なロバスト設計になっていないことがわかる。実際、図6に示すように、本実施形態で求めた設計諸元は、タグチメソッドが示す最適な水準とは大きく異なる。
このように異なる理由は、安定化電源では、設計諸元間の干渉“交互作用”が存在するためである。タグチメソッドは、交互作用の大きい設計諸元は排除し、主効果のあるパラメータにのみ着目する手法であるため、せっかく交互作用の中にロバストな(最適な)解があっても利用できない。交互作用が存在することは、図4でSN比の形が山形もしくは谷形になっていることから判断できる。また図4の要因効果図から求めた最適なSN比の推定値と実際の値を表4に示すが、改善効果が推定と実際で3dB以上ずれることからもわかる。
図4から明らかなように、タグチメソッドでは一回の実験(設計)で1つの設計諸元に割り振ることが可能な水準は3つである。よって3つ水準値をどのように設定するかが重要となるが、これは設計者のスキルに委ねられる部分が大きい。
また、一回の実験で最適な諸元を求めることは難しく、何回かの試行錯誤が必要となる。
さらに、直交表に割付けが可能な設計諸元の数は、例えばL18直交表を利用する場合には、3つの水準を設定可能なもので、最大7つ(2水準のが1つ)に制限される。
タグチメソッドでは、SN比と呼ばれる評価指標を用いて、工場で規格外の不良品が出たときの手直しコスト(品質の尺度、お金に換算される損失関数値)を最小化することを目的としている。しかし、SN比は、特性変動の分散値を用いた2乗の評価であるため、程度の差こそあれ、規格外の製品が製造されることを前提としており、“手直し”のためのコストが発生する(不良品が出ないことが最も良い)。
(ロバスト制御系設計の問題点)
制御系のロバスト設計法として、H∞制御やμシンセシスが知られているが、これら制御法が適用可能な対象は、線形系もしくは小さな非線形性を持った系(例えばLPV:Linear Parameter Varingで表現される系)である。品質工学の分野では、制御系設計と違い、対象のハード諸元を設計対象とするため、設計は一般に強い非線形の問題となる。また設計諸元は、ある設定可能な範囲が決まっており、これも非線形な問題となる要因である。よって制御系のロバスト設計手法を適用することは難しい。
[本実施形態の特徴]
本実施形態は、対象の特性ばらつきに低感度な(ロバストな)諸元を設計する品質工学の分野において、CAEモデルの使用を前提とし、物理構造を反映した問題の定式化と、定式化した問題を数理計画法を適用して、最適な諸元を求めることを特徴とする(図1、図2)。
特に、設計で物理構造を反映することにより、従来法では排除していた設計諸元(制御因子)間の正の交互作用(相乗効果)を活用する。
そして、要求(i):ロバスト性:出力(評価指標)への影響が最悪となる条件(最悪の特性ばらつきの組み合わせ)で、出力のばらつきを最小化する、要求(ii):設計目標追従:ばらつきがないときの出力を設計目標値に一致させる、という2つの要求を満足する解を得る。
これによって、従来技術では排除していた設計諸元(制御因子)間の正の交互作用を活用できるので、従来法(タグチメソッド)より、ばらつきに対してロバスト性を高めることが可能である。
また、従来法(タグチメソッド)では、設計諸元の水準の設定が設計者に委ねられ、かつ3つの水準しか設定できないのに対し(点の設計)、本実施形態では、設計諸元や特性ばらつきのとりうる全範囲を考慮して設計が可能である(面の設計)。
ロバスト性の評価に、最悪条件(特性ばらつきの出力への影響が最大となる条件)、すなわち許容誤差(絶対値の誤差)を用いるので、理解しやすく定量的な評価・設計が可能である。
実施形態における処理の構成を示す図である。 実施形態における処理のフローチャートを示す図である。 設計対象である安定化電源回路の構成を示す図である。 タグチメソッドによる各水準の評価を示す図である。 タグチメソッドなどによる出力電圧の頻度分布を示す図である。 本実施形態における採用した水準を示す図である。 本実施形態による出力電圧の頻度分布を示す図である。 本実施形態における要求(i)(ii)をブロック線図化した図である。 本実施形態による最適化の処理を説明する図である。 最悪条件の求め方を説明する図である。 最適化計算の処理を説明する図である。 本実施形態により得た設計諸元による対象についての最悪条件を示す図である。 見直すべき設計諸元について説明する図である。 タグチメソッドによる諸元の相関を示す図である。 本発明による最適化を説明する図である。
符号の説明
Q1,Q2 トランジスタ、R1,R2,R3 抵抗、Zr1 ツェナーダイオード。

Claims (6)

  1. 設計対象の特性ばらつきに低感度な設計諸元を求める設計プログラムであって、
    コンピュータに、
    設計対象についての物理的モデルを設定する手順と、
    設定された物理的モデルにおける複数の物理諸元について、その特性変動幅を設定する設定手順と、
    設定された特性変動幅で各物理諸元の値をばらつかせ、出力のばらつきへの影響を評価する評価手順と、
    この評価によって得られた、出力のばらつきへの影響が最も大きな各物理諸元の特性変動を決定する特性変動決定手順と、
    決定された特性変動を条件として、物理的モデルについて数理計画法による最適化設計演算を行い、各設計諸元を求める最適化演算手順と、
    を実行させることを特徴とする設計プログラム。
  2. 請求項1に記載の設計プログラムであって、
    前記最適化設計演算は、設計諸元の特性変動に対する出力の変動が所定値以内になること、および設計諸元の特性変動を0としたときの出力が目標値に一致することを設計要求とする演算であることを特徴とする設計プログラム。
  3. 請求項2に記載の設計プログラムであって、
    前記最適化演算手順によって得られた設計諸元を利用して、前記評価手順、特性変動決定手順、最適化演算手順を再度実行することを特徴とする設計プログラム。
  4. 請求項1〜3のいずれか1つに記載の設計プログラムであって、
    前記特性変動決定手順は、物理モデルを利用して、変動する複数の物理諸元のうちの1つを固定して他の物理諸元を変動させて構造化特異値を算出することを各物理諸元について繰り返すことによって特性変動を決定することを特徴とする設計プログラム。
  5. 請求項1〜4のいずれか1つに記載の設計プログラムであって、
    前記最適化演算手順では、逐次2次計画法を用いて最適化演算を行うことを特徴とする設計プログラム。
  6. 対象の特性ばらつきに低感度な設計諸元を求める設計装置であって、
    設計対象についての物理的モデルを設定する手段と、
    設定された物理的モデルにおける複数の物理諸元について、その特性変動幅を設定する設定手段と、
    設定された特性変動幅で各物理諸元の値をばらつかせ、出力のばらつきへの影響を評価する評価手段と、
    この評価によって得られた、出力のばらつきへの影響が最も大きな各物理諸元の特性変動を決定する特性変動決定手段と、
    決定された特性変動を条件として、物理的モデルについて数理計画法による最適化設計演算を行い、各設計諸元を求める最適化演算手段と、
    を有することを特徴とする設計装置。
JP2007144082A 2007-05-30 2007-05-30 設計プログラムおよび設計装置 Expired - Fee Related JP4893476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007144082A JP4893476B2 (ja) 2007-05-30 2007-05-30 設計プログラムおよび設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007144082A JP4893476B2 (ja) 2007-05-30 2007-05-30 設計プログラムおよび設計装置

Publications (2)

Publication Number Publication Date
JP2008299536A true JP2008299536A (ja) 2008-12-11
JP4893476B2 JP4893476B2 (ja) 2012-03-07

Family

ID=40173017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007144082A Expired - Fee Related JP4893476B2 (ja) 2007-05-30 2007-05-30 設計プログラムおよび設計装置

Country Status (1)

Country Link
JP (1) JP4893476B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018084910A (ja) * 2016-11-22 2018-05-31 アイシン精機株式会社 因子処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139303A (ja) * 1992-10-27 1994-05-20 Sony Corp 集積回路シミュレーション方法
JPH0766294A (ja) * 1993-08-26 1995-03-10 Sony Corp 集積回路の自動設計装置
JPH10240796A (ja) * 1996-08-09 1998-09-11 Ricoh Co Ltd 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置
JP2004145410A (ja) * 2002-10-22 2004-05-20 Renesas Technology Corp 回路の設計方法および回路設計支援システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06139303A (ja) * 1992-10-27 1994-05-20 Sony Corp 集積回路シミュレーション方法
JPH0766294A (ja) * 1993-08-26 1995-03-10 Sony Corp 集積回路の自動設計装置
JPH10240796A (ja) * 1996-08-09 1998-09-11 Ricoh Co Ltd 回路シミュレーション方法、回路シミュレーションプログラムを記録した記録媒体、および回路シミュレーション装置
JP2004145410A (ja) * 2002-10-22 2004-05-20 Renesas Technology Corp 回路の設計方法および回路設計支援システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018084910A (ja) * 2016-11-22 2018-05-31 アイシン精機株式会社 因子処理装置

Also Published As

Publication number Publication date
JP4893476B2 (ja) 2012-03-07

Similar Documents

Publication Publication Date Title
JP6404909B2 (ja) 技術的な系の出力量のモデルを算出する方法
Royset et al. Optimal budget allocation for sample average approximation
US20170061313A1 (en) System and Method for Estimating a Performance Metric
KR102574244B1 (ko) 어텐션 메커니즘 기반의 미래 수요 예측 데이터 생성방법 및 장치
Farajpour et al. Error and uncertainty analysis of inexact and imprecise computer models
KR101852527B1 (ko) 기계학습 기반의 동적 시뮬레이션 파라미터 교정 방법
Corrêa et al. Using steady-state prior knowledge to constrain parameter estimates in nonlinear system identification
JP6973377B2 (ja) 解析装置、解析方法、およびプログラム
JP7181464B2 (ja) 電力推定プログラム、電力推定装置及び電力推定方法
CN101221586A (zh) 基于解耦技术和遗传算法的功率电子电路优化方法
Most et al. Robust Design Optimization in industrial virtual product development
JP4893476B2 (ja) 設計プログラムおよび設計装置
JP2022041070A (ja) 情報処理装置、情報処理方法、およびプログラム
US8190536B2 (en) Method of performing parallel search optimization
Witowski et al. An effective curve matching metric for parameter identification using partial mapping
US9785904B2 (en) Methods and systems for demonstrating and applying productivity gains
Meher et al. Relay‐based identification of Wiener model
US20170220726A1 (en) Method and system for performing a design space exploration of a circuit
Chowdhury et al. Robust controller synthesis with consideration of performance criteria
Fabri et al. Dual adaptive extremum control of Hammerstein systems
Fang A new time-stepping method for circuit simulation
Fries Foresight Bias and Suboptimality Correction in Monte—Carlo Pricing of Options with Early Exercise
Spiegler et al. On the analysis of lead-time disturbances in production and inventory control models
Fernandez-Antolin et al. Exploratory analysis of endogeneity in discrete choice models
Bűrmen et al. Computing worst-case performance and yield of analog integrated circuits by means of mesh adaptive direct search

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees