JP2008505355A - 一体型整列機構を有する光導波路アセンブリを製造するための方法 - Google Patents

一体型整列機構を有する光導波路アセンブリを製造するための方法 Download PDF

Info

Publication number
JP2008505355A
JP2008505355A JP2007519200A JP2007519200A JP2008505355A JP 2008505355 A JP2008505355 A JP 2008505355A JP 2007519200 A JP2007519200 A JP 2007519200A JP 2007519200 A JP2007519200 A JP 2007519200A JP 2008505355 A JP2008505355 A JP 2008505355A
Authority
JP
Japan
Prior art keywords
waveguide
substrate
cladding layer
alignment mechanism
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007519200A
Other languages
English (en)
Other versions
JP2008505355A5 (ja
Inventor
エル. スミス,テリー
チャン,ジン−イン
ディー. パリーク,ルテシュ
ケー. ラーセン,ジェレミー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of JP2008505355A publication Critical patent/JP2008505355A/ja
Publication of JP2008505355A5 publication Critical patent/JP2008505355A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/30Optical coupling means for use between fibre and thin-film device
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166Manufacturing methods
    • G02B2006/12176Etching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

光導波路アセンブリ(20)が、一体型整列機構(22)を有する。導波路アセンブリは、整列機構を形成する前、導波路を基板(26)上に作製し、導波路の一部を除去して、基板を露わにし、整列機構を基板に形成することによって、形成する。一体型整列機構(22)を有する平面導波路アセンブリ(20)は、基板(26)をエッチストップ層(28)でコーティングすることによって製造する。整列機構パターン(30)を、エッチストップ層(28)に形成する。整列機構パターン(30)は、フォトリソグラフィおよびエッチプロセスを用いて作製する。整列機構パターン(30)をエッチストップ層(28)に作製した後、導波路(32)を、基板(26)、および整列機構パターン(30)を有するエッチストップ層(28)の上に成長させる。次に、導波路(32)を、整列機構パターン(30)が先に作製された領域でエッチングして、パターン(30)を露出させる。先に作製された整列機構パターン(30)を使用して、別のエッチを行って、精密な整列機構(22)を作る。整列機構(22)は、V溝、U字形溝、台形溝、または矩形溝である。

Description

本発明は、一般に、光導波路アセンブリを製造するための方法に関する。
光導波路チップが、電気通信網などの非常にさまざまな光通信システムに使用される。光導波路チップは、シリコンもしくは二酸化ケイ素チップ、またはシリコンもしくは二酸化ケイ素ウェーハ上に作製された1つ以上の光導波路からなる実質的に平面の光回路である。1つの一般的な構造において、導波路コアは、保護下部クラッディング層と保護上部クラッディング層との間に挟まれる。
使用のため、導波路チップの導波路は、導波路の端部を光ファイバに結合することによって、外部回路または他のデバイスに接続される。光ファイバおよび導波路整列の正確さおよび精度は、光ファイバおよび導波路の界面において経験される光結合損失に大きく影響を及ぼす。
一体型光ファイバ整列機構を有する光導波路が知られている。一体型整列機構を有する既知の導波路において、整列機構は、製造プロセスの始めに(米国特許第4,474,425号明細書、エス・ジェイ・パーク(S.J.Park)らによって例示されるような)、または導波路コアパターンが形成されるのと同時に(米国特許第5,600,745号明細書によって例示されるような)、形成される。両方の場合、整列機構の最初の形成後、導波路構造の1つ以上の層を、整列機構上に、その後堆積させる。その後堆積された層は、使用のために整列機構を開くために、後のプロセス工程で除去しなければならない。その後堆積された層の除去は、しばしば、最初に形成された整列機構の精度の損失をもたらす。最初に形成された整列機構の精度の損失に加えて、他の困難がある。たとえば、整列機構が製造プロセスの始めに形成される場合、整列機構は非平面表面を作り、これは、その後のプロセス工程、および導波路コアパターンプロセスの均一性に悪影響を及ぼす。整列機構が、導波路コアパターンが形成されるのと同時に形成される場合、整列機構の形成は、コアの表面を汚染するかコアの表面に他の態様で悪影響を及ぼすことがある。複雑さまたは付加的な工程を製造プロセスに加えることなく、受動的整列機構の正確さを維持する一体型整列機構を有する光導波路を製造するための方法の必要がある。
ここで説明される本発明は、一体型整列機構を有する光導波路アセンブリ、および導波路アセンブリを形成するための方法を提供する。本発明による一実施形態において、導波路を形成するための方法は、整列機構を形成する前、導波路を基板上に作製する工程と、導波路の一部を除去して、基板を露わにする工程と、整列機構を基板に形成する工程とを含む。
本発明による別の実施形態において、方法は、エッチストップ層(etch stop layer)を基板上に堆積させる工程と、エッチストップ層を整列機構パターンでパターン形成する工程と、導波路を、パターン形成されたエッチストップ層の上に設ける工程と、導波路の一部を除去して、パターン形成されたエッチストップ層を露わにする工程と、最後に、基板をエッチングして、整列機構を基板に形成する工程とを含む。
本発明によるさらに別の実施形態において、方法は、導波路を基板上に設ける工程と、導波路を整列機構パターンでパターン形成する工程と、基板から導波路の一部を除去して、整列機構マスクを設ける工程と、最後に、整列機構マスクを使用して基板をエッチングして、整列機構を基板に形成する工程とを含む。
一実施形態において、一体型整列機構を有する導波路は、上に導波路を有する基板と、基板と導波路との間に位置決めされたパターン形成されたエッチストップ層とを含む。
次の詳細な説明において、本明細書の一部を形成し、本発明を実施してもよい特定の実施形態が例示として示されている添付の図面を参照する。この点に関して、「頂部」、「底部」、「前(front)」、「後(back)」、「前(leading)」、「後(trailing)」などの方向用語は、説明される図の向きに関して使用される。本発明の実施形態の構成要素をいくつかの異なった向きで位置決めすることができるので、方向用語は、例示のために使用され、限定的でない。他の実施形態を用いてもよく、また、本発明の範囲から逸脱することなく、構造的または論理的変更を行ってもよいことが理解されるべきである。したがって、次の詳細な説明は、限定的な意味でとられるべきではなく、本発明の範囲は、特許請求の範囲によって規定される。
理解を明確および容易にするため、図のいくつかの要素の寸法は大きく誇張される。また、本出願の図は、本発明による光導波路アセンブリを有する1つのチップを示す。しかし、ここで説明されるプロセスは、典型的には、ウェーハレベルで行われ、処理されたウェーハは、複数の同様の光導波路アセンブリを包含し、これらは、その後、図に示され以下で説明されるように、個別のチップにダイシングされる。
一体型整列機構を有する光導波路アセンブリを形成するための、ここで説明される方法は、導波路が完全に形成される後まで整列機構を作製せず、それにより、整列機構の精度を増加させ、導波路チップ作製プロセスを簡単にする。整列機構は、少し例を挙げれば、光ファイバ、ボールレンズ、グリンレンズ(grin lenses)、または微小球共振器などのさまざまな光学デバイスを整列させるために使用することができる。例示的な実施形態を、方法および結果として生じる物品を示すために提供する。
第1の例示的な実施形態
本発明による光ファイバ24を位置決めするための一体型整列機構22を有する平面導波路アセンブリ20の一実施形態が、図1〜4に示されている。図1〜4の例示的な実施形態において、一体型整列機構22を有する平面導波路アセンブリ20は、基板26をエッチストップ層28でコーティングすることによって製造する。整列機構パターン30を、基板26上の導波路アセンブリ20ごとのエッチストップ層28に形成する。整列機構パターン30は、フォトリソグラフィおよびエッチプロセスを用いて作製する。整列機構パターン30をエッチストップ層28に作製した後、導波路32を、基板26、および整列機構パターン30を有するエッチストップ層28の上に成長させる。次に、導波路32を、整列機構パターン30が先に作製された領域でエッチングして、パターン30を露出させる。先に作製された整列機構パターン30を使用して、別のエッチを行って、精密な整列機構22を作る。整列機構22は、V溝として示されているが、U字形溝、台形溝、または矩形溝を含む他の断面プロファイルも有することができる。第1の例示的な実施形態を形成するために用いられる方法の詳細を以下でより詳細に説明する。
整列機構パターニング
基板26、たとえば、シリコンウェーハ(ドープされたまたはドープされていない)を、従来のクリーニングプロセスを用いてクリーニングし、既知の堆積技術を用いて、一方または両方の側で、エッチストップ層28でコーティングする。エッチストップ層28は、必要なプロセス温度に耐え、かつ以下で説明されるような整列機構を形成するために用いられる最終エッチングプロセスに耐える能力に基いて選択される材料から形成する。たとえば、最終エッチングプロセスがKOHエッチである場合、エッチストップ層28のための適切な材料としては、窒化ケイ素、金、クロム−金、ニクロム、ハフニウム、酸化ハフニウム、ホルミウム、酸化ホルミウム、フッ化マグネシウム、酸化マグネシウム、酸化タンタル、バナジウム、タングステン、ジルコニウム、酸化ジルコニウムが挙げられる。エッチストップ層28は、既知のプロセスによって基板26上に堆積させる。たとえば、適切な技術としては、熱蒸着、低圧化学蒸着(LPCVD)、およびプラズマ化学蒸着(PECVD)が挙げられるが、これらに限定されない。
例示的な実施形態において、エッチストップ層28を形成するために使用される材料は、窒化ケイ素(Si34)であり、300〜6000Åの範囲内の厚さで、低圧化学蒸着(LPCVD)プロセスを用いて、次の条件に従って付与する。
NH3:100〜500sccm、
ジクロロシラン(DCS):50〜500sccm、
圧力:200〜400mTorr、
2:500〜300sccm、
温度:700〜1130℃。
ヘキサメチルジシラザンなどのコーティング接着促進剤を、エッチストップ層28の上に堆積させ、次に、ポジティブフォトレジスト(たとえば、シップリー(Shipley)PR1813)を接着促進剤の上にコーティングする。接着促進剤およびフォトレジストは、たとえば、スピンコーティングまたは他の適切な既知の技術によって、付与することができる。次に、構造を約96℃で約30分間焼成する。次に、フォトレジストを、ウェーハに整列された整列機構パターンマスクを使用して、露出させ、次に、従来の技術を用いて現像する。エッチストップ層28をエッチングして、整列機構パターン30を形成する。任意の適切な既知のエッチング技術を用いることができる。例示的な実施形態において、ドライエッチ技術を使用する。たとえば、反応性イオンエッチ(RIE)プロセス、特に、誘導結合プラズマ(ICP)プロセスを、次の条件に従って行うことができる。
48:10〜50sccm、
2:0.5〜5sccm、
RF電力:50〜100W、
ICP電力:1000〜1800W、
圧力:4〜10mTorr。
エッチング後、フォトレジストを剥離し、図2に示されているように、基板26上に整列機構パターン30を有するエッチストップ層28を残す。上で示されたように、わかりやすくするために、図2は、整列機構パターン30を有する1つのチップのみを示す。実際には、複数の導波路チップを1つのウェーハから形成し、整列機構パターン形成プロセスの間、複数の整列機構パターン30をウェーハ上に形成する。次に、ウェーハを光導波路32の作製のために準備する。
導波路作製
導波路の作製前、ウェーハおよび整列機構パターンを、好ましくは、プリプラズマクリーン(pre−plasma clean)などでクリーニングする。次に、導波路を、従来の技術を用いて作製する。図1〜4に示された第1の例示的な実施形態において、導波路32は、低屈折率下部クラッディング層(cladding layer)42と低屈折率上部クラッディング層44との間に挟まれた高屈折率コア40を含む。ここで使用される導波路32の構造は、例示にすぎず、ここで説明され請求される本発明は、いかなる導波路構造でも等しく有用である。代替実施形態において、導波路32は、他の既知の構造を有し、他の既知のプロセスを用いて作製される。例として、導波路32は、イオン交換プロセスを用いて作製することができるか、ストリップ線路ペデスタル反共振反射型(stripline pedestal anti−resonant reflecting)光導波路構造であることができる。
第1の例示的な実施形態において、図3aに示されているように、10〜50μmの範囲内の厚さを有する低屈折率下部クラッディング層42(例示的な実施形態においてドープされていないSiO2)を、パターン形成されたエッチストップ層28の上に、プラズマ化学蒸着(plasma−enhanced chemical vapor deposition)(PECVD)技術を用いて、次の条件に従って堆積させる。
SiH4:10〜30sccm、
2O:500〜2000sccm、
2:100〜1000sccm、
RF電力:50〜200sccm、
圧力:1000〜2000mTorr、
温度:300〜400℃。
堆積後、下部クラッディング層42を700℃〜1400℃で2〜8時間アニールする。
代替実施形態において、整列溝を形成するために用いられるその後のプロセスと適合する限り、フッ化マグネシウムなどの他の低屈折率材料を使用することができる。たとえば、以下で説明されるように、1つの例示的な実施形態において、整列機構22を、異方性KOHエッチなどの異方性エッチを用いて、シリコンウェーハにエッチングすることができる。ダイヤモンド状ガラス(DLG)および多くのポリマーなどのいくつかの低屈折率材料が、KOHエッチでの使用に適合しない。しかし、例示的なKOHエッチの代替方法が用いられる場合、そのような材料は使用に適することができる。
次に、0.1μmから63μmの範囲内の厚さを有する高屈折率導波路コア層40’(例示的な実施形態においてGeでドープされたSiO2)を、下部クラッディング層42の上に堆積させる。導波路コア層40’の厚さは、特定の用途によって変わる。たとえば、マルチモード導波路が約63μmまでのコア層40’を有し、シングルモード導波路が約8μmまでのコア層40’を有する。例示的な実施形態において、導波路コア層40’は、PECVD技術を用いて、次の条件に従って作製することができる。
SiH4:10〜50sccm、
GeH4:0.5〜10sccm、
2O:500〜2000sccm、
2:100〜1000sccm、
RF電力:50〜200sccm、
圧力:1000〜2000mTorr、
温度:300〜400℃。
堆積後、導波路コア層40’を700〜1400℃で2〜8時間アニールする。
代替実施形態において、リン(phosphorous)、チタン、ジルコニウム、タンタル、またはハフニウムなどの他のドーパントを、シリカ中に使用して、高屈折率コアを作ることができる。あるいは、コア層40’は、シリコン、チタニア、ジルコニア、オキシ窒化ケイ素(silicon oxynitride)(SiON)、または窒化ケイ素(Si34)などの高屈折率材料から作製することができる。
他の実施形態において、下部クラッディング層42および導波路コア層40’を、上で説明された好ましいPECVDプロセス以外のプロセスによって堆積させることができる。たとえば、他の適切な技術としては、火炎加水分解堆積(flame hydrolysis deposition)(FHD)、雰囲気圧力化学蒸着(APCVD)および低圧化学蒸着(LPCVD)を含む化学蒸着(CVD)プロセス、イオン交換プロセス、スパッタリング、蒸着、電子ビーム蒸着、分子線エピタキシ、およびパルスレーザ堆積などの物理蒸着(PVD)プロセス、またはゾル−ゲルプロセスが挙げられる。
アニール後、導波路コア層40’を、スパッタリング、蒸着、および電子ビーム蒸着を含む従来の技術によって、アルミニウムで、0.2〜1μmの範囲内の厚さでコーティングする。ポジティブフォトレジストをアルミニウム層上にコーティングし、アルミニウム層を、コアパターンマスクおよび標準フォトリソグラフィ技術を用いてパターン形成する。コアパターンマスクを、標準マスク整列技術を用いて、整列機構パターンに整列させる。次に、エッチプロセスを行って、導波路コア層40’をエッチングし、導波路コア40(図3b)を形成する。例示的な実施形態において、ドライエッチが好ましい。たとえば、RIEエッチを、次の条件に従って行うことができる。
48:10〜50sccm
2:0.5〜5sccm
RF電力:50〜100W
ICP電力:1000〜2000W
圧力:3〜10mTorr
導波路コア40を形成した後、上部クラッディング層44を導波路リッジの上に設ける。上部クラッディング層44は、既知の適切な低屈折率材料、ならびに下部クラッディング層42および導波路コア層40’の形成に関して述べられたような堆積プロセスを用いて設ける。例示的な実施形態において、ボロホスホシリケート(borophosphosilicate)ガラス(BPSG)上部クラッディング層44を、5から20μmの範囲内の厚さに、導波路コア40の上に、PECVDを用いて、次の条件に従って成長させる。
SiH4:10〜50sccm
26:0.1〜10sccm
PH3:0.1〜10sccm
2O:500〜2000sccm
2:100〜1000sccm
RF電力:50〜200sccm
圧力:1000〜2000mTorr
温度:300〜400℃
BPSG層を形成した後、アセンブリを加熱し、800〜1200℃で2〜10時間リフローさせる。
整列機構パターンを露わにする
導波路32を基板26および先に作製された整列機構パターン30の上に形成した後、上部クラッディング層44を、スパッタリング、蒸着、および電子ビーム蒸着を含む従来の技術を用いて、1〜3μmのアルミニウムでコーティングする。先に作製された整列機構パターン30を露わにするために、ポジティブフォトレジストを、アルミニウム層上にコーティングし、マスクで、標準フォトリソグラフィ技術を用いてパターン形成する。マスクは、先に作製された整列機構パターン30が、図4に示されているように、導波路構造32をエッチングすることによって露わにされることを可能にするように構成される。例示的な実施形態において、ドライエッチを用いて、整列機構パターン30の上の導波路32の部分を除去する。たとえば、RIEエッチを、次の条件に従って行うことができる。
48:10〜50sccm
2:0.5〜5sccm
RF電力:50〜100W
ICP電力:1000〜2000W
圧力:3〜10mTorr
好ましい実施形態において、RIEエッチングは、導波路32層のほとんどを除去し、いかなる残っている導波路層材料も、フッ化水素酸(HF)などのウェット化学エッチャントによって除去される。
残っているアルミニウムを、エッチングによって剥離する。例示的な実施形態において、H4PO3/HNO3/氷酢酸を使用するウェットエッチを行って、アルミニウムを除去する。ここで、アセンブリは、基板26のエッチングによる整列機構22の形成のための準備ができている。
整列機構の作製
再び図1を参照すると、次に、整列機構22の位置およびサイズを規定するために先に作製された整列機構パターン30を使用して、エッチングによって、基板26に整列機構22を形成する。整列機構22を、従来の技術を用いてエッチングし、特定のエッチ技術は、基板26として使用される材料、およびエッチストップ層28を形成するために使用される材料による。基板26がシリコンウェーハであり、窒化ケイ素が、エッチストップ層28を形成するために使用される例示的な実施形態において、整列機構22を、異方性KOHエッチなどの異方性エッチを用いて、シリコンウェーハにエッチングすることができる。
適切な異方性エッチャントは、25〜100℃、好ましくは85℃の温度におけるKOHおよび水の混合物(水中の10〜50wt%KOH、好ましくは35%)である。エッチャントは、好ましくは、基板26の比較的大きい領域にわたるエッチングレートの均一性を向上させるために、撹拌する。エッチ時間は、整列機構パターン30によって規定された整列機構22の幅による。
シリコンウェーハは、ウェーハの格子構造によって、異なった方向において異なった化学的特徴を有する。すなわち、(100)、(110)、および(111)方向において、ウェーハは増加する原子密度を有する。配向依存エッチャント(たとえば、水中の10〜50wt%KOH)の場合、(111)方向におけるエッチレートは、(100)および(110)方向におけるエッチレートよりはるかに小さく、シリコンウェーハを(100)方向において配向依存エッチャントでエッチングすることは、V字形整列機構22をもたらす。エッチングが完全に行われない場合、整列機構22は台形形状を有する。異方性エッチングによって形成された整列機構22の幾何学的構造は、エッチストップ層28の整列機構パターン30によって提供されるエッチング窓に直接関連する。
残っているエッチストップ層28の露出された部分を、任意に、適切なエッチングプロセスによって除去することができる。整列機構22に沿って「張出し」が存在しないことを確実にするために、エッチストップ層28の露出された領域を除去することが望ましいであろう。除去されない場合、エッチストップ層28の張出し部分が、折れ、整列機構22内に落下することがあり、砕片は、整列機構内に配置された光学デバイスの整列不良を引起すことがある。エッチストップ層28の露出されていない部分は、導波路32の下に残る。
組立て
整列機構22のエッチング後、基板は、図1に示されているような、一体型整列機構を有する個別の導波路チップを形成するための付加的な処理のための準備ができている。基板(例示的な実施形態においてウェーハ)をダイシングする前、ソーカット50を、導波路コア40および整列機構22の接合部において作って、接合部におけるいかなる残留半径(residual radius)も除去し、光ファイバまたは他の光学デバイスに合せるのに適した導波路コア40の端部において平坦な表面を設ける。この平坦な表面は、ウェーハ表面に垂直であることができるか、光反射の低減のために角度をつけることができる。次に、導波路チップのストリップ(図示せず)を基板26からダイシングし、導波路コア40の端部に付加的な光学研磨処理を与えることができる。次に、導波路チップのストリップをさらにダイシングして、個別の平面導波路アセンブリ20を分離する。次に、シンギュレートされた(singulated)アセンブリは、クリーニングおよび光ファイバ24との組立てのための準備ができている。
したがって、図1に示されているようなシンギュレートされた導波路アセンブリは、中に整列機構22が形成された基板26を含む。エッチストップ層28が基板26を被覆する。エッチストップ層28は、整列機構22のパターンに対応するパターン形成された部分30を含む。導波路構造32がエッチストップ層28上に位置決めされ、エッチストップ層28のパターン形成された部分30のみが、導波路構造32によって被覆されていないか露わにされる。エッチストップ層28の被覆されていないまたは露わになったパターン形成された部分30は、任意に、整列機構22の形成後、除去することができる。パターン形成された部分30が除去されても、エッチストップ層28の一部が、基板26と導波路構造32との間に位置決めされたままである。
好ましい実施形態において、導波路アセンブリは、中に複数のV字形整列機構22が形成されたシリコン基板26を含む。窒化ケイ素エッチストップ層28が、基板26と導波路構造32との間で基板26を被覆する。導波路構造32は、下部クラッディング層42と上部クラッディング層44との間に挟まれた複数の導波路コア40(各々、整列機構22に対応する)を含む。
第2の例示的な実施形態
本発明による一体型整列機構を有する平面導波路アセンブリ20aの別の実施形態が、図5〜7に示されている。第2の例示的な実施形態において、一体型整列機構22を、導波路材料構造32自体を整列機構22のためのパターンとして使用して製造する。図1〜4の第1の例示的な実施形態と比較して、第2の例示的な実施形態は、上で説明された整列機構パターン30の作製をなくし、それにより、プロセス工程を低減する。導波路32を、基板26(例示的な実施形態においてシリコンウェーハ)上に直接堆積させ、次に、エッチングして、後のエッチ工程で形成される整列機構22のためのパターン30aを形成する。整列機構22は、V溝として示されているが、U字形または矩形溝を含む他の断面プロファイルも有することができる。第2の例示的な実施形態を形成するために用いられる方法の詳細を以下でより詳細に説明する。
導波路作製
導波路の作製前、基板26を、好ましくは、プリプラズマクリーンなどの従来の技術を用いてクリーニングする。次に、導波路32を、従来の技術を用いて作製する。図6に示されているような第2の例示的な実施形態において、導波路32は、低屈折率下部クラッディング層42と低屈折率上部クラッディング層44との間に挟まれた高屈折率コア40を含む。導波路32は、第1の例示的な実施形態に関して上で説明されたのと同じプロセスおよび条件を用いて作製することができる。
整列機構パターニング
導波路32を基板26上に形成した後、上部クラッディング層44を、スパッタリング、蒸着、および電子ビーム蒸着を含む従来の技術を用いて、1から3μmのアルミニウムでコーティングする。次に、アルミニウムを、整列機構パターンマスクで、標準フォトリソグラフィ技術を用いてパターン形成する。図7に示されているように、次に、導波路層40、42、44を、残っている導波路材料が整列機構22のためのパターン30aを形成するように、基板26まで下方にエッチングする。例示的な実施形態において、導波路層のRIEエッチを、次の条件に従って行うことができる。
48:10〜50sccm
2:0.5〜5sccm
RF電力:50〜100W
ICP電力:1000〜2000W
圧力:3〜10mTorr
残っているアルミニウムを、エッチングによって剥離する。例示的な実施形態において、H4PO3/HNO3/氷酢酸を使用するウェットエッチを行って、アルミニウムを除去する。ここで、アセンブリは、基板26のエッチングによる整列機構22の形成のための準備ができている。
整列機構の作製
先にエッチングされた導波路層40、42、44を、整列機構22の位置およびサイズを規定するための整列機構パターン30aとして使用して、エッチングによって、基板26に整列機構22を形成する。整列機構22を、従来の技術を用いてエッチングする。例示的な実施形態において、整列機構22を、異方性KOHエッチなどの異方性エッチを用いて、シリコンウェーハ基板26にエッチングする。適切な異方性エッチャントを、第1の例示的な実施形態に関して上で説明した。
組立て
整列機構22のエッチング後、基板26は、第1の例示的な実施形態に関して上で説明されたように、導波路32の平坦な端面を作り、一体型整列機構を有する個別の導波路チップを形成するための付加的な処理のための準備ができている。
好ましい実施形態の説明の目的のため、特定の実施形態をここで示し説明したが、本発明の範囲から逸脱することなく、示され説明された特定の実施形態の代わりに、同じ目的を達成するように意図された非常にさまざまな代替のおよび/または等価な実現例を用いてもよいことが、当業者によって理解されるであろう。機械技術、電気技術、化学技術、および光学技術において熟練を有するものは、本発明を非常にさまざまな実施形態において実現してもよいことを容易に理解するであろう。本出願は、ここで説明された好ましい実施形態のいかなる適応または変更も網羅することが意図される。したがって、本発明はクレームおよびその均等物によってのみ限定されることが明らかに意図される。
本発明による一体型整列機構を有する光導波路アセンブリの実施形態を示す。 整列機構パターンを有するエッチストップ層を有する基板を示す。 図2の基板およびエッチストップ層上の別々の導波路の形成の断面図である。 一体型整列機構の形成前の、図1の光導波路アセンブリを示す。 本発明による一体型整列機構を有する光導波路アセンブリの別の実施形態を示す。 図5の光導波路アセンブリの別々の導波路の断面図である。 一体型整列機構の形成前の、図5の光導波路アセンブリを示す。

Claims (19)

  1. 光学デバイスのための一体型整列機構を有する導波路を形成するための方法であって、
    導波路を基板上に作製する工程と、
    前記導波路の一部を除去して、前記基板を露わにする工程と、
    前記光学デバイス整列機構を、前記露わになった基板に形成する工程とを含む方法。
  2. 導波路を前記基板上に作製する前、整列機構パターンを前記基板上に設ける工程をさらに含み、
    導波路を前記基板上に作製する工程が、導波路を前記整列機構パターンの上に作製する工程を含み、前記導波路の一部を除去して、前記基板を露わにする工程が、前記整列機構パターンを露わにする工程を含む、請求項1に記載の方法。
  3. 整列機構パターンを前記基板上に設ける工程が、
    前記基板をエッチストップ層でコーティングする工程と、
    前記エッチストップ層をパターンマスクでパターン形成する工程と、
    前記エッチストップ層をエッチングして、前記整列機構パターンを形成する工程とを含む、請求項2に記載の方法。
  4. 前記基板をエッチストップ層でコーティングする工程が、前記基板を、300から6000Åの範囲内の厚さを有する窒化ケイ素でコーティングする工程を含む、請求項3に記載の方法。
  5. 前記エッチストップ層をエッチングする工程が、反応性イオンエッチングを含む、請求項3に記載の方法。
  6. 導波路を作製する工程が、
    下部クラッディング層を前記基板の上に堆積させる工程と、
    導波路コア層を前記下部クラッディング層の上に堆積させる工程とを含む、請求項1に記載の方法。
  7. 導波路を作製する工程が、
    上部クラッディング層を前記導波路コア層の上に堆積させる工程をさらに含む、請求項6に記載の方法。
  8. 前記下部クラッディング層が10〜50μmの範囲内の厚さを有し、前記導波路コア層が0.1〜63μmの範囲内の厚さを有する、請求項6に記載の方法。
  9. 前記上部クラッディング層を堆積させる前、別々の導波路を前記導波路コア層に形成する工程をさらに含む、請求項7に記載の方法。
  10. 前記導波路の一部を除去して、前記基板を露わにする工程が、前記導波路コア層および前記下部クラッディング層をエッチングする工程を含む、請求項6に記載の方法。
  11. 前記導波路の一部を除去して、前記基板を露わにする工程が、前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層をエッチングする工程を含む、請求項7に記載の方法。
  12. 整列機構を前記基板に形成する工程が、前記整列機構をウェットエッチングする工程を含む、請求項1に記載の方法。
  13. 前記導波路の一部を除去して、前記基板を露わにする工程が、整列機構パターンを前記導波路に形成する工程を含む、請求項1に記載の方法。
  14. 光ファイバおよび光導波路を受動的に整列させるための方法であって、
    下部クラッディング層を基板上に堆積させる工程と、
    導波路コア層を前記下部クラッディング層上に堆積させる工程と、
    前記光導波路を前記導波路コア層から作製する工程と、
    前記導波路コア層および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程と、
    前記露わになった基板をエッチングして、整列溝を前記基板に形成する工程であって、前記整列溝が、光ファイバを前記光導波路と整列させるように構成される工程と、
    前記光ファイバを前記整列溝に配置する工程とを含む方法。
  15. 前記方法が、
    前記光導波路を前記導波路コア層から作製した後、上部クラッディング層を前記光導波路上に堆積させる工程と、
    前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程とをさらに含む、請求項14に記載の方法。
  16. 前記導波路コア層および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程が、
    整列溝パターンを前記導波路コア層および前記下部クラッディング層に形成する工程を含む、請求項14に記載の方法。
  17. 前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程が、
    整列溝パターンを、前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層に形成する工程を含む、請求項15に記載の方法。
  18. 前記下部クラッディング層を堆積させる前、整列溝パターンを前記基板上に形成する工程をさらに含む、請求項14に記載の方法。
  19. 前記整列溝がV字形溝として形成される、請求項14に記載の方法。
JP2007519200A 2004-06-29 2005-04-28 一体型整列機構を有する光導波路アセンブリを製造するための方法 Pending JP2008505355A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/879,716 US20050284181A1 (en) 2004-06-29 2004-06-29 Method for making an optical waveguide assembly with integral alignment features
PCT/US2005/014609 WO2006007022A1 (en) 2004-06-29 2005-04-28 Method for making an optical waveguide assembly with integral alignment features

Publications (2)

Publication Number Publication Date
JP2008505355A true JP2008505355A (ja) 2008-02-21
JP2008505355A5 JP2008505355A5 (ja) 2008-06-19

Family

ID=34971934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007519200A Pending JP2008505355A (ja) 2004-06-29 2005-04-28 一体型整列機構を有する光導波路アセンブリを製造するための方法

Country Status (6)

Country Link
US (1) US20050284181A1 (ja)
EP (1) EP1761812A1 (ja)
JP (1) JP2008505355A (ja)
KR (1) KR20070045204A (ja)
CN (1) CN1977198A (ja)
WO (1) WO2006007022A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4931799B2 (ja) * 2004-03-22 2012-05-16 ケーエルエー−テンカー コーポレイション 基板の特徴を測定する、または分析のために基板を準備する方法およびシステム
KR101049322B1 (ko) * 2004-06-16 2011-07-13 히다치 가세고교 가부시끼가이샤 광도파로구조체, 광도파로형 광모듈 및 광파이버 어레이
JP2008547057A (ja) * 2005-06-24 2008-12-25 スリーエム イノベイティブ プロパティズ カンパニー 片持ちファイバアレイを有する光学デバイスおよび方法
US7491287B2 (en) * 2006-06-09 2009-02-17 3M Innovative Properties Company Bonding method with flowable adhesive composition
JP5156502B2 (ja) * 2007-06-26 2013-03-06 パナソニック株式会社 光モジュール
US7822300B2 (en) * 2007-11-20 2010-10-26 Aptina Imaging Corporation Anti-resonant reflecting optical waveguide for imager light pipe
WO2009073403A1 (en) * 2007-11-30 2009-06-11 3M Innovative Properties Company Method for making optical waveguides
CH700471B1 (de) * 2009-02-17 2013-07-31 Vario Optics Ag Verfahren zur Herstellung einer elektro-optischen Leiterplatte mit Lichtwellenleiterstrukturen.
US12057332B2 (en) 2016-07-12 2024-08-06 Ayar Labs, Inc. Wafer-level etching methods for planar photonics circuits and devices
CN107655923B (zh) * 2017-10-13 2019-05-03 电子科技大学 一种实现输出方向大角度可调的太赫兹波传输聚束系统
US11101617B2 (en) 2018-07-16 2021-08-24 Ayar Labs, Inc. Wafer-level handle replacement
CN114026479B (zh) * 2019-06-17 2024-04-12 艾尤纳公司 光纤阵列到波导的无源对准配置
US11774689B2 (en) 2021-10-25 2023-10-03 Globalfoundries U.S. Inc. Photonics chips and semiconductor products having angled optical fibers
CN117561464A (zh) * 2021-11-22 2024-02-13 华为技术有限公司 一种芯片、光纤阵列单元及通信系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313710A (ja) * 1990-03-14 1992-11-05 Fujitsu Ltd 光導波路部品の製造方法
US5217568A (en) * 1992-02-03 1993-06-08 Motorola, Inc. Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling
JPH06347665A (ja) * 1993-06-08 1994-12-22 Nec Corp 光デバイスの製造方法
JPH0829638A (ja) * 1994-05-12 1996-02-02 Fujitsu Ltd 光導波路・光ファイバ接続構造及び光導波路・光ファイバ接続方法並びに光導波路・光ファイバ接続に使用される光導波路基板及び同基板の製造方法並びに光導波路・光ファイバ接続に使用されるファイバ基板付き光ファイバ
US5579424A (en) * 1993-06-18 1996-11-26 Siemens Aktiengesellschaft Arrangement for an optical coupling of a fiber to a planar optical waveguide and a method of forming the arrangement
JPH09197178A (ja) * 1996-01-12 1997-07-31 Nec Corp 光デバイスの製造方法及び実装構造
US20020005050A1 (en) * 2000-05-09 2002-01-17 Steinberg Dan A. Method for making integrated optical waveguides and micromachined features

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765969A (en) * 1970-07-13 1973-10-16 Bell Telephone Labor Inc Precision etching of semiconductors
US3774987A (en) * 1972-06-27 1973-11-27 Bell Electric Research Ltd Coupling of lasers to optical fibres
US3994559A (en) * 1975-12-22 1976-11-30 International Business Machines Corporation Bidirectional guided mode optical film-fiber coupler
US4210923A (en) * 1979-01-02 1980-07-01 Bell Telephone Laboratories, Incorporated Edge illuminated photodetector with optical fiber alignment
JPS5784408A (en) * 1980-11-13 1982-05-26 Nec Corp Optical distributing circuit
US5046763A (en) * 1990-02-01 1991-09-10 Teleflex Incorporated Quick connect hose coupling assembly
FR2661516B1 (fr) * 1990-04-27 1992-06-12 Alcatel Fibres Optiques Composant d'optique integree et procede de fabrication.
US5175781A (en) * 1991-10-11 1992-12-29 United Technologies Corporation Attaching optical fibers to integrated optic chips
DE59306756D1 (de) * 1992-03-07 1997-07-24 Minnesota Mining & Mfg Verfahren zum Herstellen von Bauelementen für Lichtwellenleiternetze und nach diesem Verfahren hergestellte Bauelemente
JP3484543B2 (ja) * 1993-03-24 2004-01-06 富士通株式会社 光結合部材の製造方法及び光装置
US5357593A (en) * 1993-10-12 1994-10-18 Alliedsignal Inc. Method of attaching optical fibers to opto-electronic integrated circuits on silicon substrates
US5432338A (en) * 1993-10-28 1995-07-11 Alliedsignal Inc. Silicon opto-electronic integrated circuit for fiber optic gyros or communication
US5611014A (en) * 1994-12-07 1997-03-11 Lucent Technologies Inc. Optoelectronic device connecting techniques
US5600745A (en) * 1996-02-08 1997-02-04 Industrial Technology Research Institute Method of automatically coupling between a fiber and an optical waveguide
KR100265789B1 (ko) * 1997-07-03 2000-09-15 윤종용 광섬유수동정렬방법
US20030035643A1 (en) * 2001-08-17 2003-02-20 Photon-X, Inc. Structure for attaching an optical fiber to a planar waveguide and method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313710A (ja) * 1990-03-14 1992-11-05 Fujitsu Ltd 光導波路部品の製造方法
US5217568A (en) * 1992-02-03 1993-06-08 Motorola, Inc. Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling
JPH06347665A (ja) * 1993-06-08 1994-12-22 Nec Corp 光デバイスの製造方法
US5579424A (en) * 1993-06-18 1996-11-26 Siemens Aktiengesellschaft Arrangement for an optical coupling of a fiber to a planar optical waveguide and a method of forming the arrangement
JPH0829638A (ja) * 1994-05-12 1996-02-02 Fujitsu Ltd 光導波路・光ファイバ接続構造及び光導波路・光ファイバ接続方法並びに光導波路・光ファイバ接続に使用される光導波路基板及び同基板の製造方法並びに光導波路・光ファイバ接続に使用されるファイバ基板付き光ファイバ
JPH09197178A (ja) * 1996-01-12 1997-07-31 Nec Corp 光デバイスの製造方法及び実装構造
US20020005050A1 (en) * 2000-05-09 2002-01-17 Steinberg Dan A. Method for making integrated optical waveguides and micromachined features

Also Published As

Publication number Publication date
EP1761812A1 (en) 2007-03-14
WO2006007022A1 (en) 2006-01-19
KR20070045204A (ko) 2007-05-02
CN1977198A (zh) 2007-06-06
US20050284181A1 (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US6946238B2 (en) Process for fabrication of optical waveguides
US7184630B2 (en) Optical coupling module with self-aligned etched grooves and method for fabricating the same
US6509139B1 (en) Method of fabricating an integrated optical component
US7049672B2 (en) Method and apparatus for preparing a plurality of dice in wafers
JP2008505355A (ja) 一体型整列機構を有する光導波路アセンブリを製造するための方法
JP2005208638A (ja) 低損失のシリコン導波路及びその製造方法
EP1850157B1 (en) Manufacturing method of an optical waveguide device
US6124080A (en) Method of manufacturing an optical device with a groove accurately formed
US20030052082A1 (en) Method of forming optical waveguides in a semiconductor substrate
JP2002283297A (ja) 裏面に金属被覆を備える、マイクロメカニカルおよびマイクロオプトメカニカルな構造物を製造するための方法
JP2002301697A (ja) 単結晶シリコンの露光の工程を備える、マイクロメカニカルおよびマイクロオプトメカニカルな構造物を製造するための方法
CN110320600A (zh) 一种光波导及其制造方法
US20020134749A1 (en) Method of making a vertical, mirror quality surface in silicon and mirror made by the method
WO2006136194A1 (en) Method for fabricating a turning mirror for optical devices
CN116953864B (zh) 一种适合激光与波导直接耦合的硅光芯片及其制造方法
JP2001511537A (ja) 光回路部品作成方法及びこれにより作成された光回路部品
US20050211664A1 (en) Method of forming optical waveguides in a semiconductor substrate
JPH05182948A (ja) 薄膜テーパー構造の形成方法
JP2002283296A (ja) 事前のパターニングを有する、マイクロメカニカルおよびマイクロオプトメカニカルな構造物を製造するための方法
CN103632953A (zh) 一种基于氧化硅衬底的v型槽结构的制作方法
JP2663841B2 (ja) 光結合構造の製造方法
CN100432721C (zh) 提供光学质量硅表面的方法
JP2000509835A (ja) 集積光導波路と光ファイバとの間の結合
KR100591766B1 (ko) 모드크기정합기가 집적된 실리카 평판형 광도파로 제조 방법
CN121522806A (zh) 一种厚硅端面耦合器的制备方法及端面耦合器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405