JP2009004741A - Ｓｏｉ基板の作製方法、及び半導体装置の作製方法 - Google Patents

Ｓｏｉ基板の作製方法、及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2009004741A
JP2009004741A JP2008107747A JP2008107747A JP2009004741A JP 2009004741 A JP2009004741 A JP 2009004741A JP 2008107747 A JP2008107747 A JP 2008107747A JP 2008107747 A JP2008107747 A JP 2008107747A JP 2009004741 A JP2009004741 A JP 2009004741A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
crystal semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008107747A
Other languages
English (en)
Other versions
JP2009004741A5 (ja
JP5460972B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hideto Onuma
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008107747A priority Critical patent/JP5460972B2/ja
Publication of JP2009004741A publication Critical patent/JP2009004741A/ja
Publication of JP2009004741A5 publication Critical patent/JP2009004741A5/ja
Application granted granted Critical
Publication of JP5460972B2 publication Critical patent/JP5460972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0214—Manufacture or treatment of multiple TFTs using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon

Landscapes

  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】接合の際に高温の熱処理を行うことなく、密着性のよいＳＯＩ基板を作製する方法を提案する。また、ＳＯＩ基板を用いた半導体装置及びその作製方法を提案する。
【解決手段】イオン注入層が形成された５０μｍ以下の単結晶シリコン基板を作製し、表面に絶縁層を有する基板を作製し、単結晶シリコン基板又は絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して単結晶シリコン基板又は絶縁層の表面を活性化し、単結晶シリコン基板と基板とを、絶縁層を介して貼り合わせることにより作製されるＳＯＩ基板及び半導体装置。なお、絶縁層として、シラン系ガスを用いて化学気相成長法により成層された酸化珪素層を用いることができる。また、絶縁層として、シラン系ガスを用いて化学気相成長法により成層された酸化珪素層と窒素含有絶縁層との積層膜を用いてもよい。
【選択図】図１

Description

本発明は、ＳＯＩ基板の作製方法、ＳＯＩ基板を用いた半導体装置およびその作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を示す。
絶縁表面上に単結晶シリコン膜を形成するＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて作製された集積回路は、バルクシリコン基板を用いて作製された集積回路では得られない優位点を有するため、ＳＯＩ技術に関して様々な研究がなされている。
ＳＯＩ技術として例えば、単結晶シリコン基板中に酸素をイオン注入して埋め込み酸化層を形成するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）技術や、２枚のシリコン基板を、シリコン酸化膜を介して貼り合わせるＳＯＩ技術、多孔質シリコン層の選択性エッチングを利用したＥＬＴＲＡＮ（登録商標）技術等が報告されている。
中でも、貼り合わせＳＯＩ技術は、良好な結晶性のＳＯＩ層をシリコン基板以外の基板（例えば石英基板、セラミックス基板等）上にも簡便に形成できるため注目されている。しかしながら、貼り合わせＳＯＩ基板を作製する上で、ＳＯＩ層の汚染による品質劣化や基板の反りなどが生じ、デバイス特性へ悪影響を及ぼすという問題があった。
そこで、そのような問題を解決するために、２枚のウェハーを直接接合することによりＳＯＩ基板を作製する技術が提案されている（例えば、特許文献１）。特許文献１には、活性層となる単結晶シリコン層上にシリコン酸化層、窒化珪素層、多結晶シリコン層を順次積層した構造を有するウェハーと、別途用意した支持基板用のウェハーとを用意し、それぞれ溶液により洗浄して表面を活性化し、前記ウェハー表面同士を直接接合し、熱処理して貼り合わせた後、活性層となる単結晶シリコン層を研削研磨することによりＳＯＩ基板を作製する方法が開示されている。
特開２００４−３２００５０号公報
しかしながら従来の方法では、２枚の基板を接合する際に８００℃〜１１００℃の高温の熱処理を行う必要があり、支持基板としてシリコン基板等の高耐熱性基板を用いなければならず、作製コストが向上するという問題がある。また、従来の方法では、貼り合わせた後に単結晶シリコン層を研削研磨して薄膜の単結晶シリコン層を作製するため、膜厚の制御や膜厚の均一性の制御が困難であるという問題がある。
本願発明はこのような課題を解決するための技術であり、接合の際に高温の熱処理を行うことなく、密着性のよい半導体層を作製する方法を提案する。また、ＳＯＩ基板を用いた半導体装置及びその作製方法を提案することを目的とする。
単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、前記単結晶半導体層上に第１の絶縁層を形成し、前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、表面に第２の絶縁層を有する支持基板を作製し、単結晶半導体基板と支持基板とを、第１の絶縁層及び第２の絶縁層を介して貼り合わせ、前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成することによりＳＯＩ基板を作製することができる。なお、第１の絶縁層又は第２の絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して第１の絶縁層又は第２の絶縁層の表面を活性化しておいてもよい。また、第１の絶縁層又は第２の絶縁層は必ずしも設ける必要はない。
単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、前記単結晶半導体層上に第１の絶縁層を形成し、前記単結晶半導体基板を５０μｍ以下に薄膜化し、表面に第２の絶縁層を有する支持基板を作製し、単結晶半導体基板と支持基板とを、第１の絶縁層及び第２の絶縁層を介して貼り合わせ、前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記第１の絶縁層及び前記第２の絶縁層を介して薄膜の単結晶半導体層を形成し、薄膜の単結晶半導体層上に第３の絶縁層を形成し、第３の絶縁層上にゲート電極を形成し、ゲート電極をマスクとして薄膜の単結晶半導体層に不純物を導入し、ゲート電極上に第４の絶縁層を形成し、第４の絶縁層に薄膜の単結晶半導体層に達するコンタクトホールを形成し、コンタクトホールを介して第４の絶縁層上に薄膜の単結晶半導体層と電気的に接続する導電層を形成することにより半導体装置を作製することができる。なお、第１の絶縁層又は第２の絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して第１の絶縁層又は第２の絶縁層の表面を活性化し、また、第１の絶縁層又は第２の絶縁層は必ずしも設ける必要はない。
なお、プラズマ雰囲気に晒すときに用いるガスは、酸素、窒素、水素、ハロゲンガス、希ガスの単元素系ガス、シラン系を除く化合物ガス、又はこれらの混合ガスを用いることができる。なお、イオン雰囲気に晒す際に２０ｅＶ以上のエネルギーを持つイオンを用いることができる。
本発明では、基板表面に接合するための結合力を付与して基板を重ね合わせるため、高温の熱処理を行うことなく強固な接合を行うことが可能である。従って、高価な高耐熱性基板を用いる必要がなく、ガラス基板など安価な基板を用いることができ、作製コストの低減を図ることができる。また、支持基板と単結晶シリコン層との間の絶縁膜として酸素又は窒素を含む珪素膜を用いているため、単結晶シリコン層に基板からの汚染物の混入を防ぐことができる。
また、本発明では厚さが５０μｍ以下の、可撓性を有する単結晶シリコン基板を用いることを特徴とする。そのため重ね合わせる支持基板の表面に生じているうねりに単結晶シリコン基板表面の形状を合わせることができ、貼り合わせ界面においてより強固な結合を形成することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
本実施の形態ではＳＯＩ基板の構成及び作製方法について図面を用いて説明する。
本実施の形態のＳＯＩ基板は、図１に示すように、支持基板１００上に形成された接合層１０４と、接合層１０４上に形成されたＳＯＩ層１０２とを有する。
ここで、ＳＯＩ層１０２の表面に平滑であり活性化された表面を形成する接合層１０４を形成し、支持基板１００と接合層１０４とを接合することにより、支持基板１００上に形成された接合層１０４と、接合層１０４上に形成されたＳＯＩ層１０２とを有するＳＯＩ基板を作製することができる。なお、支持基板１００の表面に平滑であり活性化された表面を形成する接合層１０４を形成し、接合層１０４及びＳＯＩ層１０２を接合して図１に示すＳＯＩ基板を作製してもよい。
また、図１において支持基板１００としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板のような絶縁基板を用いることができる。なお、絶縁基板上に酸素を含む窒化珪素（ＳｉＮＯ）膜及び窒素を含む酸化珪素（ＳｉＯＮ）膜等の絶縁層が形成されていてもよい。
また、ＳＯＩ層１０２は単結晶半導体であり、代表的には単結晶シリコンが適用される。その他に、水素又は希ガスをイオンドープ法またはイオン注入法を用いて照射することで単結晶半導体基板若しくは多結晶半導体基板から分離可能である、シリコンや、単結晶半導体基板若しくは多結晶半導体基板から分離可能であるゲルマニウムも適用することができる。その他にも、シリコンゲルマニウム、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。
また、接合層１０４としては、化学気相成長法（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）を用いて形成された酸化珪素層を用いることができる。なお、ＣＶＤ法としてプラズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法があり、原料ガスによって適宜選択すればよい。例えば、接合層１０４として、ＳｉＨ４とＮＯ２との混合ガスを用いて熱ＣＶＤ法によって形成された酸化珪素膜、ＴＥＯＳガスと酸素ガスとの混合ガスを用いてプラズマＣＶＤ法によって成膜された酸化珪素膜を用いることができる。前記いずれかの酸化珪素膜を、単結晶シリコン基板と支持基板との貼り合わせ界面に設けることにより、基板間の密着性をより向上させることができる。また、ＳｉＨ４とＮＯ２との混合ガスを用いて熱ＣＶＤ法によって、あるいはＴＥＯＳガスと酸素ガスとを用いたＣＶＤ法又はプラズマＣＶＤ法によって成膜することにより、３５０℃以下の低温で基板との密着性の高い平坦な酸化珪素膜を形成することができる。
なお、シラン系ガスとしては、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケート（ＴＥＯＳ）等のシリコン含有化合物を用いることができる。
また、接合層１０４として単結晶半導体基板を高温で加熱処理して形成した熱酸化層や、ケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で単結晶半導体基板表面を処理することで形成することができる。ケミカルオキサイドは単結晶半導体基板の表面の平坦性を反映して形成されるので好ましい。なお、これらの積層膜を用いてもよい。また、接合層１０４の表面をＨやＦで終端処理してもよい。
上記平滑であり活性化された表面を有する接合層１０４は、１ｎｍ乃至６００ｎｍ、好ましくは５ｎｍ乃至５００ｎｍ、更に好ましくは５ｎｍ乃至２００ｎｍの厚さで設けられる。この厚さであれば、被形成表面の表面荒れを平滑化すると共に、当該層の表面の平滑性を確保することが可能である。また、接合する支持基板との歪みを緩和することができる。可撓性を有し絶縁表面を有する基板を用いた支持基板１００にＳＯＩ層１０２を接合するに際し、支持基板１００またはＳＯＩ層１０２の接合面の一方若しくは双方に、酸化珪素層、好ましくは熱酸化層、単結晶半導体基板の表面をオゾン水で処理して形成した酸化珪素層、またはシランを原材料として形成した酸化珪素層でなる接合層１０４設けることで、支持基板１００及びＳＯＩ層１０２を強固に接合することができる。
なお、ＳＯＩ層１０２と接合層１０４との間に、酸化窒化珪素膜や窒化酸化珪素膜等を形成してもよい。ここで、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。なお、窒化アルミニウム、窒素酸化アルミニウムなどを用いてもよい。
なお、ＳＯＩ基板の構成は図１に示すものに限られるものではなく、図２及び図３に示すように、支持基板１００及びＳＯＩ層１０２の間に少なくともバリア層１０５及び接合層１０４を設けた構成としてもよい。ＳＯＩ層１０２を支持基板１００に接合した場合に、支持基板１００として用いられる可撓性を有する絶縁基板、可撓性を有する金属基板、絶縁表面を有し可撓性を有する基板からアルカリ金属若しくはアルカリ土類金属のような可動イオン不純物が拡散してＳＯＩ層１０２が汚染されることを防ぐことができる。バリア層１０５としては、窒素含有絶縁層が好ましく、代表的には窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層、窒化アルミニウム層、窒化酸化アルミニウム層、酸化窒化アルミニウム層から選ばれた一又は複数の層を積層して形成する。なお、バリア層１０５を設ける場合、最上層（支持基板側ではない表面）は、ＴＥＯＳガスと酸素ガスとの混合ガスを用いてプラズマＣＶＤ法によって成膜された酸化珪素膜、又はシラン系ガスと酸素ガスとの混合ガスを用いて熱ＣＶＤ法によって形成された酸化珪素膜であることが好ましい。バリア層１０５として、例えば、ＳＯＩ層１０２側から順にＴＥＯＳガスと酸素ガスとの混合ガスを用いてＣＶＤ法又はプラズマＣＶＤ法によって成膜された酸化珪素層、酸化窒化珪素層、窒化酸化珪素層を積層した膜を用いることができる。
図２（Ａ）は、支持基板１００と接合層１０４の間にバリア層１０５を設けた構成を示す。ここでは、支持基板１００にバリア層１０５を設け、ＳＯＩ層１０２表面に接合層１０４を設け、バリア層１０５及び接合層１０４を接合した構成を示す。なお、この代わりに、支持基板１００に接合層１０４を設け、ＳＯＩ層１０２表面にバリア層１０５を設け、バリア層１０５及び接合層１０４を接合した構成とすることができる。さらには、支持基板１００またはＳＯＩ層１０２の一方の表面にバリア層１０５及び接合層１０４を順に積層し、支持基板１００またはＳＯＩ層１０２の他方の表面と接合層１０４を接合した構成とすることができる。
図２（Ｂ）は、支持基板１００とＳＯＩ層１０２との間に、接合層１０４及び複数のバリア層１０５、１２０を設けた構成を示す。ここでは、支持基板１００にバリア層１０５を設け、ＳＯＩ層１０２表面にバリア層１２０及び接合層１０４を順に積層し、バリア層１０５及び接合層１０４を接合した構成を示す。なお、この代わりに、支持基板１００にバリア層１０５及び接合層１０４を順に積層し、ＳＯＩ層１０２表面にバリア層１２０を設け、バリア層１２０及び接合層１０４を接合した構成とすることができる。
図３は、少なくとも支持基板１００及びＳＯＩ層１０２の間に、バリア層１０５及び接合層１０４と共に、絶縁層１２１を設けた構成を示す。絶縁層１２１は、ＳＯＩ層１０２及び接合層１０４の間や、接合層１０４及びバリア層１０５の間や、支持基板１００及びバリア層１０５の間に設けることができる。
図３（Ａ）は、支持基板１００及びＳＯＩ層１０２の間に、接合層１０４、バリア層１０５、及び絶縁層１２１を設けた構成を示す。ここでは、支持基板１００にバリア層１０５を設け、ＳＯＩ層１０２表面に絶縁層１２１及び接合層１０４を順に積層し、バリア層１０５及び接合層１０４を接合した構成を示す。なお、この代わりに、支持基板１００にバリア層１０５及び接合層１０４を順に積層し、ＳＯＩ層１０２表面に絶縁層１２１を設け、接合層１０４及び絶縁層１２１を接合した構成とすることができる。
図３（Ｂ）は、図３（Ａ）において、支持基板１００表面上のバリア層１０５のほかに、ＳＯＩ層１０２の表面にもバリア層１２０を設けた構成を示す。ここでは、支持基板１００にバリア層１０５を形成し、ＳＯＩ層１０２表面に絶縁層１２１、バリア層１２０、及び接合層１０４を順に積層し、バリア層１０５及び接合層１０４を接合した構成を示す。なお、この代わりに、支持基板１００にバリア層１０５及び接合層１０４を順に積層し、ＳＯＩ層１０２表面に絶縁層１２１及びバリア層１２０を順に積層し、接合層１０４及びバリア層１２０を接合した構成とすることができる。
絶縁層１２１は単結晶半導体基板を高温で加熱処理して形成した熱酸化層が好ましい。また、接合層１０４と同様にＴＥＯＳを用いて化学気相成長法により形成したものを適用しても良い。また、絶縁層１２１としてケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で単結晶半導体基板表面を処理することで形成することができる。ケミカルオキサイドは単結晶半導体基板の表面の平坦性を反映して形成されるので好ましい。
次に、本実施の形態のＳＯＩ基板の作製方法の一例について説明する。ここでは、図１に示すＳＯＩ基板の作製方法を説明する。
まず、水素又は希ガスをイオンドープ法またはイオン注入法で照射する事によって形成された脆化層４０２が形成された５０μｍ以下の単結晶シリコン基板１０１を用意する（図４（Ａ））。ここでは、単結晶シリコン基板１０１に脆化層４０２を形成した後で、ＣＭＰ（ケミカルメカニカルポリッシング）等の研磨工程によって単結晶シリコン基板を５０μｍ以下に薄膜化している。また、ここで意味するイオン注入はイオンの質量分離を行うことを意味し、イオンドープはイオンの質量分離を行わないことを意味する。この水素又は希ガスをイオンドープ法またはイオン注入法を用いて照射する処理は支持基板に転置される単結晶半導体層の厚さを考慮して行われる。当該単結晶半導体層の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。水素又は希ガスをイオンドープ法またはイオン注入法を用いて照射する際の加速電圧はこのような厚さを考慮して、単結晶シリコン基板１０１の深部にイオンドープまたはイオン注入されるようにする。この処理によって単結晶シリコン基板１０１の表面から一定の深さの領域に脆化層４０２が形成される。上記脆化層の形成にあたり、イオンドープ法において、Ｈ＋イオンでも良いが、Ｈ３ ＋イオン若しくはＨ２ ＋イオンの何れかを主イオンとしてもよい。また、イオン注入法において、Ｈ＋イオンでも良いが、水素のクラスターイオンであるＨ３ ＋やＨ２ ＋をイオン注入してもよい。脆化層４０２は、水素イオンのみでなく希ガスイオンを用いてもよく、或いは両者を混合させて用いてもよい。また、脆化層を形成する前に、単結晶シリコン基板表面に、自然酸化膜、ケミカルオキサイド、又は酸素を含む雰囲気でＵＶ光を照射することにより形成された酸化膜を形成しておくことが好ましい。ここで、ケミカルオキサイドは、オゾン水、過酸化酸素水、硫酸等の酸化剤で単結晶シリコン基板表面を処理することにより形成することができる。また、熱酸化膜、シラン系のガスを用いてＣＶＤ法で成膜した酸化膜、酸化窒化珪素膜、窒化酸化珪素膜などを脆化層を形成する前に形成してもよい。単結晶シリコン基板表面に酸化膜を形成しておくことで、脆化層を形成する際の単結晶シリコン基板表面のエッチングによる表面荒れを防ぐことができる。
なお、単結晶シリコン基板に限らず、単結晶シリコンゲルマニウム基板等を用いてもよい。ここで、単結晶シリコン基板を５０μｍ以下に薄膜化することにより、単結晶シリコン基板表面にうねりが生じる。このような５０μｍ以下の単結晶シリコン基板とガラス基板等の支持基板とを貼り合わせることにより、支持基板表面に生じているうねりに単結晶シリコン基板表面の形状を合わせることができ、貼り合わせ界面においてより強固に接合させることができる。
次に、単結晶シリコン基板１０１上に接合層１０４として酸化珪素層を形成する（図４（Ａ））。膜厚は実施者が適宜決定すれば良いが、１０〜５００ｎｍ（好ましくは２０〜５０ｎｍ）とすれば良い。接合層１０４は後にＳＯＩ基板の絶縁層の一部として機能する。
なおここで、真空中で単結晶シリコン基板１０１に形成された接合層１０４にアルゴンイオンビームを照射して、表面の原子を化学結合を形成しやすい活性な状態としてもよい。ここで、アルゴンガス雰囲気下でのプラズマ放電により生成されたアルゴンイオンを接合層１０４表面に衝突させることで接合層１０４表面を活性な状態とすることができる。なお、アルゴンイオンビームに限らず、表面をプラズマ雰囲気、Ｘ線、電子線にさらすことにより表面を活性な状態とすることができる。プラズマ雰囲気にさらすときに用いるガスは、酸素、窒素、水素、アルゴンやヘリウム等の不活性ガス、又はアンモニア等の分子ガスなどを用いることができる。なお、その際に基板に照射するエネルギーはＤＣバイアスで数ボルト〜４００ボルト程度の範囲で制御するのが好ましい。また、２０ｅＶ以上のエネルギーを持つイオン雰囲気中に晒すことにより表面を活性な状態としてもよい。表面を活性な状態とすることで、単結晶シリコン基板と支持基板との貼り合わせをより容易に行うことができる。
なお、ここでは、脆化層４０２が形成された単結晶シリコン基板を５０μｍ以下に薄膜化してから、単結晶シリコン基板上に接合層１０４を形成しているが、これに限られるものではない。例えば、脆化層が形成された単結晶シリコン基板上に接合層を形成した後で、単結晶シリコン基板を５０μｍ以下に薄膜化してもよい。あるいは、単結晶シリコン基板上に接合層を形成した後で脆化層を形成し、５０μｍ以下に薄膜化してもよい。
次に、単結晶シリコン基板１０１と別途用意された支持基板１００とを貼り合わせる。本実施の形態では支持基板１００としてガラス基板を用い、ガラス基板表面を洗浄しておくことが好ましい。
本実施の形態において、接合は単結晶シリコン基板１０１側の接合層１０４と支持基板とが密接することにより形成される。接合の形成は室温で行うことが可能である。この接合は原子レベルで行われ、ファン・デル・ワールス力と水素結合を利用して室温で強固な接合が形成される。更に、４００℃から７００℃の熱処理を行うことにより、共有結合を形成してより強固な結合となる。
次に、単結晶シリコン基板１０１と支持基板１００との接合を形成した後、熱処理を行い、単結晶シリコン基板１０１から部分的に単結晶シリコン層（ＳＯＩ層ともいう）１０２を分離する（図４（Ｃ））。加熱することにより脆化層４０２に形成された微小な空洞の体積変化が起こり、脆化層４０２に沿って破断面が発生し、破断面に沿って単結晶シリコン層１０２を分離（分断）することができる。その後、接合をさらに強固なものとするために、４００℃乃至７００℃の熱処理を行うことが好ましい。このようにして、支持基板１００上に薄膜の単結晶シリコン層１０２が形成されたＳＯＩ基板を作製することができる（図４（Ｃ））。
本実施の形態において、上記５０μｍ以下に薄膜化された単結晶シリコン基板１０１へのイオンドープ、絶縁膜形成、表面研磨、洗浄を含めた処理を好適に行うため、補強基板を用いても良い。すなわちこのとき、電子工業用に使われる各種ガラス基板のような絶縁基板やプラスチック基板を例とする補強基板にテープ、ワックス、接着剤を例とする仮留め手段を用いて単結晶シリコン基板１０１を仮留めし、支持基板１００へ貼り合わせた後に、熱処理やＵＶ光照射を行い仮留め手段を脆弱化し、単結晶シリコン基板１０１を前記補強基板から分離する。若しくは前記単結晶シリコン基板１０１から部分的に単結晶シリコン層１０２を分離する熱処理中に補強基板から分離する。
ここで好ましくは支持基板１００又は接合層１０４の表面を平坦化する処理を行っておくとよい。例えば、ＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨処理により支持基板１００又は接合層１０４表面を平坦化することができる。支持基板１００又は接合層１０４を平坦化しておくことにより、貼り合わせる際の密着性を高めることができる。
次に、単結晶シリコン層１０２の薄膜化又は表面を平坦化する処理を行う。薄膜化又は平坦化処理は、例えばＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨工程によって行うことができる。本実施の形態において、最終的な単結晶シリコン層１０２の膜厚は１０〜２００ｎｍ（好ましくは１０〜５０ｎｍ、更に好ましくは１０ｎｍ〜３０ｎｍ）とすれば良い。なお、研磨処理は必ずしも行う必要はなく適宜行えばよい。
以上の工程により、図１に示すＳＯＩ基板を作製することができる（図４（Ｃ））。本実施の形態では、基板表面に接合するための結合力を付与して基板を重ね合わせるため、高温の熱処理を行うことなく強固な接合を行うことが可能である。従って、高価な高耐熱性基板を用いる必要がなく、安価なガラス基板やプラスティック基板などを用いることができ、作製コストの低減を図ることができる。また、高温処理に耐えられない可撓性の基板を用いることもでき、ＳＯＩ基板の利用範囲を拡大することができる。
次に、図４とは異なるＳＯＩ基板の作製方法について図５を用いて示す。図５では、単結晶シリコン基板に脆化層を形成し、単結晶シリコン基板と支持基板とを貼り合わせた後に単結晶シリコン基板を分断し、薄膜のＳＯＩ基板を作製する工程を説明する。
まず、図５（Ａ）に示すように、酸化珪素膜、酸化窒化珪素膜、又は窒化酸化珪素膜が形成された５０μｍ以下の単結晶シリコン基板１０１の表面から電界で加速されたイオンを所定の深さにイオンドープまたはイオン注入し、脆化層１０３を形成する。イオンドープまたはイオン注入は支持基板に転置するＳＯＩ層の厚さを考慮して行われる。当該ＳＯＩ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍ、更に好ましくは１０ｎｍ乃至１００ｎｍ、更に固好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。イオンをイオンドープまたはイオン注入する際の加速電圧はこのような厚さを考慮して、単結晶シリコン基板１０１にイオンドープまたはイオン注入されるようにする。なお、分離後にＳＯＩ層の表面を研磨または溶融して平坦化するため、分離直後のＳＯＩ層の厚さは５０ｎｍ乃至５００ｎｍとしておくことが好ましい。
脆化層１０３は、水素、ヘリウム若しくはフッ素に代表されるハロゲンのイオンをイオンドープまたはイオン注入することで形成される。この場合、一の原子から成る複数の質量の異なるイオン又は複数の原子から成る質量数の異なるイオンをイオンドープまたはイオン注入することが好ましい。水素をイオンドープ法またはイオン注入法を用いて照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。Ｈ３ ＋イオンの割合を高めておくと注入効率を高めることができ、注入時間を短縮することができる。このような構成とすることで、後に行われる脆化層１０３での分離を容易に行うことができる。
次に、図５（Ｂ）に示すように、単結晶シリコン基板１０１に少なくともキャップ層１２３及び接合層１０４を形成する。ここでは、単結晶シリコン基板１０１の表面にキャップ層１２３を形成し、キャップ層１２３上に接合層１０４を形成する。なお、ここで必ずしもキャップ層１２３を設ける必要はない。
ここでは、接合層１０４またはキャップ層１２３の少なくとも一方の厚さが厚い方が好ましい。後の工程で加熱処理を行うことで、脆化層１０３に形成された微小な空洞の体積変化が起こるが、単結晶シリコン基板表面にはキャップ層１２３が設けられているため、単結晶シリコン基板の表面は平坦性を保つことができる。この結果、脆化層１０３の微笑な空洞の体積変化により、脆化層１０３に歪みが生じ、脆化層に沿って脆弱化することが可能となる。特に、キャップ層１２３の厚さを厚くすることで、加熱処理の際、単結晶シリコン基板１０１の表面に対して垂直方向に力が加わるため単結晶シリコン基板の表面の平坦性を保ちつつ、脆化層をより脆弱にする効果がある。
キャップ層１２３としては、窒素含有絶縁層や酸化珪素層の単層や積層とすることができる。なお、キャップ層１２３の一部または全部を窒素含有絶縁層で形成することで、キャップ層１２３はバリア層としても機能するため好ましい。
次に、加熱し脆化層１０３を脆弱にする。この結果、後の工程で脆化層を劈開面として単結晶シリコン基板１０１を支持基板１００から分離することを容易とする。加熱処理の温度は、脆化層１０３が分離する温度未満であり、且つ脆化層１０３が脆弱となる温度であることが好ましい。例えば、４００℃未満、好ましくは３５０℃未満、更に好ましくは３００℃未満の熱処理が好ましい。このような手段を用いることにより引き剥がし工程を低温で行うことが可能なため、支持基板１００として、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなるプラスチック基板、または繊維質な材料からなる紙などの可撓性を有する絶縁基板を用いてもよい。
また、可撓性を有する絶縁基板としては、プリプレグを用いることで後に作製されるＳＯＩ基板や半導体装置の点圧、線圧による破壊を防ぐことが可能である。プリプレグの代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維等の繊維体に、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等のマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。
また、酸化珪素層、窒化珪素層、酸化窒化珪素層、窒化アルミニウム層、酸化アルミニウム層等の絶縁層が形成された金属フィルムまたは金属シート等の表面に絶縁層が形成された可撓性を有する金属基板を用いてもよい。なお、絶縁層は上記羅列した絶縁層に限定されず、適宜適用することができる。
なお、ここでは、脆化層が形成された単結晶シリコン基板を５０μｍ以下に薄膜化してから、単結晶シリコン基板上に接合層１０４又はキャップ層１２３を形成しているが、これに限られるものではない。例えば、脆化層が形成された単結晶シリコン基板上に接合層又はキャップ層を形成した後で、単結晶シリコン基板を５０μｍ以下に薄膜化してもよい。あるいは、単結晶シリコン基板上に接合層又はキャップ層を形成した後で脆化層を形成し、５０μｍ以下に薄膜化してもよい。
図５（Ｃ）は、キャップ層１２３及び接合層１０４が形成された単結晶シリコン基板１０１の接合層１０４と支持基板１００を密着させて接合する工程を示している。単結晶シリコン基板１０１上の接合層１０４と支持基板１００を密着させることにより接合する。
なお、接合を行うために、表面を活性化しておいても良い。例えば、接合を行う面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。また、可撓性を有し且つ絶縁表面を有する基板、または単結晶半導体層の少なくとも一方の接合面を、酸素プラズマによる処理や、オゾン水洗浄により、親水化してもよい。このような表面処理により４００℃未満の温度であっても異種材料間の接合を行うことが容易となる。基板表面にアルゴンイオンビームなどを照射することにより、基板表面に存在する吸着ガスや自然酸化膜などをエッチングし、基板表面に接合するための結合力を付与し、重ね合わせることにより２枚の基板を貼り合わせることが可能である。このように貼り合わされた基板界面では原子間結合が形成され、加熱処理を行うことなく強固な結合を形成することができる。
その後、図５（Ｄ）で示すように単結晶シリコン基板１０１を分離することで、ＳＯＩ基板を得ることができる。なお、分離により得られるＳＯＩ層１０２は、その表面を平坦化することが好ましい。また、得られたＳＯＩ層の薄層化を目的として、ＣＭＰ等を行ってもよい。また、脆化層１０３を劈開面として単結晶シリコン基板１０１を支持基板１００から分離する前に、分離を容易に行うためにきっかけをつくってもよい。さらには、単結晶シリコン基板１０１を支持基板１００から分離する際、支持基板１００または単結晶シリコン基板１０１の少なくとも一方の表面に光または熱により分離可能な粘着シートを設け、支持基板１００または単結晶シリコン基板１０１の一方を固定し、他方を引き剥がすことで、さらに分離が容易となる。このとき、支持基板１００または単結晶シリコン基板１０１の他方に支持部材を設けることで引き剥がし工程が容易となる。このような手段を用いることにより引き剥がし工程を低温で行うことが可能なため、支持基板１００として、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなるプラスチック基板、または繊維質な材料からなる紙などの可撓性を有する絶縁基板を用いてもよい。
また、可撓性を有する絶縁基板としては、プリプレグを用いることで後に作製されるＳＯＩ基板や半導体装置の点圧、線圧による破壊を防ぐことが可能である。プリプレグの代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維等の繊維体に、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等のマトリックス樹脂を有機溶剤で希釈したワニスを含浸させた後、乾燥して有機溶剤を揮発させてマトリックス樹脂を半硬化させたものである。
また、酸化珪素層、窒化珪素層、酸化窒化珪素層、窒化アルミニウム層、酸化アルミニウム層等の絶縁層が形成された金属フィルムまたは金属シート等の表面に絶縁層が形成された可撓性を有する金属基板を用いてもよい。なお、絶縁層は上記羅列した絶縁層に限定されず、適宜適用することができる。
なお、支持基板１００及び単結晶シリコン基板１０１の接合の前に行った加熱処理の代わりに、支持基板１００及び単結晶シリコン基板１０１を接合した後、支持基板１００からレーザビームを単結晶シリコン基板に照射し、脆化層１０３を加熱してもよい。この結果、脆化層を劈開面として単結晶シリコン基板１０１を支持基板１００から分離することができる。
次に、図１４を用いて、接着層を介して支持基板と単結晶シリコン基板とを接合するＳＯＩ基板の作製工程について説明する。
まず、単結晶シリコン基板１０１に水素又は希ガスをイオンドープ法またはイオン注入法を用いて照射して脆化層４０２を形成し、単結晶シリコン基板を５０μｍ以下に薄膜化し、単結晶シリコン基板１０１上に接合層１０４を形成する（図１４（Ａ））。
次に、接合層１０４上に接着層４０４を形成する（図１４（Ａ））。ここで、接着層４０４としては、液体状又はゲル状の接合材料を用いることができる。例えば、塗布シリコン酸化膜（ＳＯＧ：Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、テトラエチルオルソシリケート（ＴＥＯＳ）、又はヘキサメチルジシラザン（ＨＭＤＳ）等を用いるとよい。
なお、ここでは、脆化層４０２が形成された単結晶シリコン基板を５０μｍ以下に薄膜化してから、単結晶シリコン基板上に接合層１０４又は接着層４０４を形成しているが、これに限られるものではない。例えば、脆化層が形成された単結晶シリコン基板上に接合層又は接着層を形成した後で、単結晶シリコン基板を５０μｍ以下に薄膜化してもよい。あるいは、単結晶シリコン基板上に接合層又は接着層を形成した後で脆化層を形成し、５０μｍ以下に薄膜化してもよい。
次に、単結晶シリコン基板１０１と別途用意された支持基板１００とを接合層１０４及び接着層４０４を介して接合する（図１４（Ｂ））。なお、接合前及び接合時に１００Ｐａ以下、望ましくは３０Ｐａ以下の真空中に基板を設置するとよい。また、接合時に真空中で加熱することにより、接着層の有機成分を除去してもよい。
次に、熱処理を行い、単結晶シリコン基板１０１から部分的に単結晶シリコン層１０２を分離する（図１４（Ｃ））。その後、接合をさらに強固なものとするために、４００℃乃至６００℃の熱処理を行うことが好ましい。このようにして、支持基板１００上に接合層１０４及び接着層４０４を介してＳＯＩ層１０２が形成されたＳＯＩ基板を作製することができる（図１４（Ｃ））。
なお、接合層１０４は必ずしも形成する必要はなく、接着層４０４を介して単結晶シリコン基板と支持基板とを接合してもよい。
以上の手段により、単結晶シリコン基板と支持基板とは液体状又はゲル状の接着層を介して貼り合わされているため、単結晶シリコン基板と支持基板との貼り合わせ界面に隙間が形成される場合においても、液体状又はゲル状の接着層によって隙間を埋めることができ、より密着性を向上させることができる。
（実施の形態２）
本実施の形態では、ＳＯＩ基板を用いた半導体装置について図面を用いて説明する。
なお、ここでは、図２に示すように、接合層１０４及びバリア層１０５を介して単結晶シリコン基板と支持基板を接合したＳＯＩ基板を用いて半導体装置を作製した形態を示すが、これに限られるものではない。
図６（Ａ）において、支持基板１００に接合層１０４及びバリア層１０５を介してＳＯＩ層１０２が設けられている。ＳＯＩ層１０２上には、素子形成領域に合わせて窒化珪素層１２４、酸化珪素層１２５を形成する。酸化珪素層１２５は、素子分離のためにＳＯＩ層１０２をエッチングするときのハードマスクとして用いる。窒化珪素層１２４はエッチングストッパーである。
ＳＯＩ層１０２の層厚は５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとすることが好ましい。ＳＯＩ層１０２にはしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加する。例えば、ｐ型不純物として硼素を５×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加されていても良い。
図６（Ｂ）は、酸化珪素層１２５をマスクとしてＳＯＩ層１０２、バリア層１０５，接合層１０４をエッチングする工程である。ＳＯＩ層１０２及び接合層１０４の露出した端面に対してプラズマ処理により窒化する。この窒化処理により、少なくともＳＯＩ層１０２の周辺端部には窒化珪素層１０７が形成される。窒化珪素層１０７は絶縁性であり、ＳＯＩ層１０２の端面でのリーク電流が流れるのを防止する効果がある。また、耐酸化作用があるので、ＳＯＩ層１０２と接合層１０４との間に、端面から酸化層が成長してバーズビークが形成されるのを防ぐことができる。
図６（Ｃ）は、素子分離絶縁層１０８を堆積する工程である。素子分離絶縁層１０８はＴＥＯＳを用いて酸化珪素層を化学気相成長法で堆積する。素子分離絶縁層１０８はＳＯＩ層１０２が埋め込まれるように厚く堆積する。
図６（Ｄ）は窒化珪素層１２４が露出するまで素子分離絶縁層１０８を除去する工程を示している。この除去工程は、ドライエッチングによって行うこともできるし、化学的機械研磨によって行っても良い。窒化珪素層１２４はエッチングストッパーとなる。素子分離絶縁層１０８はＳＯＩ層１０２の間に埋め込まれるように残存する。窒化珪素層１２４はその後除去する。
図６（Ｅ）において、ＳＯＩ層１０２が露出した後ゲート絶縁層１０９、ゲート電極１１０、サイドウオール絶縁層１１１を形成し、第１不純物領域１１２、第２不純物領域１１３を形成する。絶縁層１１４は窒化珪素層で形成し、ゲート電極１１０をエッチングするときのハードマスクとして用いる。
図７（Ａ）において、層間絶縁層１１５を形成する。層間絶縁層１１５はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）層を成層した後、リフローにより平坦化させて形成する。また、ＴＥＯＳを用いて酸化珪素層を成層し化学的機械研磨処理によって平坦化し形成しても良い。平坦化処理においてゲート電極１１０上の絶縁層１１４はエッチングストッパーとして機能する。層間絶縁層１１５にはコンタクトホール１１６を形成する。コンタクトホール１１６は、サイドウオール絶縁層１１１を利用してセルフアラインコンタクトの構成となっている。
その後、図７（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ１１７を形成する。さらに絶縁層１１８を形成し、コンタクトプラグ１１７に合わせて開口を形成して配線１１９を設ける。配線１１９はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属層で形成する。
ここでは、ＳＯＩ層１０２から絶縁層１１８及び配線１１９までの積層体を素子層１３５と示す。
この後、素子層１３５に複数の半導体装置が含まれる場合、素子層１３５及び支持基板１００を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装置を作製することができる。
このように、支持基板１００に接合されたＳＯＩ層１０２を用いて電界効果トランジスタを作製することができる。本形態に係るＳＯＩ層１０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。さらには、支持基板１００及びＳＯＩ層１０２の間にバリア層１０５が設けられているため、支持基板からの不純物がＳＯＩ層に侵入することを防ぐことが可能であるため、素子層に形成されるトランジスタの特性ばらつきを抑えることができる。
（実施の形態３）
本実施の形態では、図６及び図７とは異なる方法により作製したＳＯＩ基板を用いた半導体装置について図８及び図９を参照して説明する。
図５（Ａ）と同様に、図８（Ａ）に示すように、単結晶シリコン基板１０１にその表面から電界で加速されたイオンを所定の深さにイオンドープまたはイオン注入し、脆化層１０３を形成する。次に、単結晶シリコン基板１０１の表面にキャップ層１２３及び接合層１０４を順に積層する。
図８（Ｂ）は、支持基板１３０上に形成された絶縁層１３２と単結晶シリコン基板１０１上の接合層１０４の表面とを密接させ、この両者を接合させる態様を示す。
支持基板１３０上に剥離層１３１を形成し、剥離層１３１上に絶縁層１３２を形成する。次に、支持基板１３０上に形成される絶縁層１３２と単結晶シリコン基板１０１表面に形成される接合層１０４を密着させ、絶縁層１３２及び接合層１０４を接合する。この接合はファン・デル・ワールス力が作用しており、支持基板１３０と単結晶シリコン基板１０１とを圧接することで水素結合により強固な接合を行うことが可能である。
良好な接合を行うために、表面を活性化しておいても良い。例えば、接合を行う面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料の表面同士の接合を行うことが容易となる。
図８（Ｃ）において、支持基板１３０と単結晶シリコン基板１０１を貼り合わせた後、単結晶シリコン基板１０１を４００℃乃至７００℃で加熱処理し、脆化層１０３に亀裂を生じさせ、脆化層１０３を劈開面として単結晶シリコン基板１０１を支持基板１３０から剥離する。接合層１０４は支持基板１３０と接合しているので、支持基板１３０上には単結晶シリコン基板１０１と同じ結晶性のＳＯＩ層１０２が残存することとなる。
なお、上記加熱処理の代わりに、支持基板１３０及び単結晶シリコン基板１０１を接合した後、支持基板１３０からレーザビームを単結晶シリコン基板に照射し、脆化層１０３を加熱してもよい。この結果、脆化層を劈開面として単結晶シリコン基板１０１を支持基板１３０から剥離することができる。
この後、ＳＯＩ層１０２の表面を平坦化することが好ましい。平坦化方法としては、ＣＭＰを用いることができる。または、ＳＯＩ層１０２の表面にレーザビームを照射し、表面を溶融して平坦化することができる。
次に、図６及び図７と同様の工程を経て、ＳＯＩ層１０２を用いてトランジスタを含む素子層１３５を形成する。次に、素子層１３５上に可撓性基板１３６を設ける。可撓性基板１３６及び素子層１３５を熱圧着することにより、素子層１３５に可撓性基板１３６を固着させることができる。また。素子層１３５に接着材（図示しない）を用いて可撓性基板１３６を固着することができる。可撓性基板１３６としては、上記支持基板１００の代表例に列挙したものを適宜用いることができる。（図８（Ｄ））。
この後、後の剥離工程を容易に行うために、可撓性基板１３６から、素子層１３５及び剥離層１３１にレーザビームを照射して、溝を形成してもよい。溝を形成するために照射するレーザビームとしては、剥離層１３１、または素子層１３５を構成する層のいずれかが吸収する波長を有するレーザビームが好ましく、代表的には、紫外領域、可視領域、又は赤外領域のレーザビームを適宜選択して照射する。
次に、図９（Ａ）に示すように、支持基板１３０から素子層１３５を物理的手段により剥離する。または、剥離層１３１及び絶縁層１３２の界面に液体を浸透させて支持基板１３０から素子層１３５を剥離する。
ここでは、剥離層１３１及び絶縁層１３２の界面、剥離層１３１、または支持基板１３０及び剥離層１３１の界面のいずれかで剥離が生じ、支持基板１３０から素子層１３５を剥離することができる。
なお、剥離層１３１において支持基板１３０から素子層１３５及び可撓性基板１３６を剥離する前に、剥離を容易に行うためにきっかけをつくってもよい。さらには、素子層１３５及び可撓性基板１３６を支持基板１３０から剥離する際、支持基板１３０または可撓性基板１３６の少なくとも一方の表面に光または熱により剥離可能な粘着シートを設け、支持基板１３０または可撓性基板１３６の一方を固定し、他方を引き剥がすことで、さらに剥離が容易となる。このとき、支持基板１３０または可撓性基板１３６の他方に支持部材を設けることで引き剥がし工程が容易となる。
次に、図９（Ｂ）に示すように、絶縁層１３２に可撓性基板１３７を固着させる。可撓性基板１３７の材料及び固着方法は可撓性基板１３６と同様のものを適用することができる。
この後、素子層１３５に複数の半導体装置が含まれる場合、素子層１３５及び可撓性基板１３６、１３７を分断して、複数の半導体装置を切り出してもよい。このような工程により、複数の半導体装置を作製することができる。
このように、支持基板１３０に接合されたＳＯＩ層１０２を用いた電界効果トランジスタを含む素子層を作製した後、当該素子層を用いて、可撓性を有し且つ薄型である半導体装置を作製することができる。本形態に係るＳＯＩ層１０２は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。さらには、支持基板１００及びＳＯＩ層１０２の間にバリア層１０５が設けられているため、支持基板からの不純物がＳＯＩ層に侵入することを防ぐことが可能であるため、素子層に形成されるトランジスタの特性ばらつきを抑えることができる。
また、支持基板上に接合したＳＯＩ層を用いて電界効果トランジスタを形成した後、支持基板から電界効果トランジスタを有する素子層を剥離して、可撓性を有し薄型の半導体装置を作製する。このため、作製工程におけるハンドリングがしやすく、歩留まりを高めることができる。
（実施の形態４）
本実施の形態では、上記実施の形態に示すＳＯＩ基板を用いて作製された半導体装置の一例を説明する。図１０に半導体装置の一例として、マイクロプロセッサ２００の一例を示す。このマイクロプロセッサ２００は、上記したように上記実施の形態に係るＳＯＩ基板により製造されるものである。このマイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、及びメモリインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１０に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、可撓性を有し且つ絶縁表面を有する基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１１を参照して説明する。図１１は無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）の一例を示す。ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９と、変調回路２２０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
このような構成のＲＦＣＰＵ２１１の動作の一例は以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けられていれば良い。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路２１９は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路２２０は、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵインターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使って中央処理ユニット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、可撓性を有し且つ絶縁表面を有する基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。
図１乃至図３で例示するＳＯＩ層１０２は、表示パネルを製造する大型の可撓性基板に接合することもできる。図１２は支持基板１００として、可撓性を有し且つ絶縁表面を有する大面積基板にＳＯＩ層１０２を接合する場合を示す。可撓性を有し且つ絶縁表面を有する大面積基板からは複数の表示パネルを切り出すが、ＳＯＩ層１０２は、表示パネル２３１の形成領域に合わせて接合することが好ましい。単結晶半導体基板に比べて、可撓性を有し且つ絶縁表面を有する大面積基板は面積が大きいので、ＳＯＩ層１０２は図１２のように分割して配置することが好ましい。表示パネル２３１には、走査線駆動回路領域２３２、信号線駆動回路領域２３３、画素形成領域２３４があり、これらの領域が含まれるようにＳＯＩ層１０２を支持基板１００（可撓性を有し且つ絶縁表面を有する大面積基板）に接合する。
図１３はＳＯＩ層１０２により画素トランジスタが形成される表示パネルの画素の一例を示す。図１３（Ａ）は画素の平面図を示し、ＳＯＩ層１０２にゲート配線２３５が交差し、ソース配線２３６、画素電極２３７が接続する画素を示す。図１３（Ａ）に示すＪ−Ｋ切断線に対応する断面図が図１３（Ｂ）に示されている。
図１３（Ｂ）において、支持基板１００にはバリア層１０５として窒化珪素層と酸化珪素層が積層されている。ＳＯＩ層１０２は接合層１０４によって可撓性を有し且つ支持基板１００と接合している。絶縁層１１８上に画素電極２３７が設けられている。ＳＯＩ層１０２とソース配線２３６を接続するコンタクトホールには絶縁層１１８をエッチングして凹段差が生じるのでそこを埋めるように柱状スペーサ２４０が設けられている。対向基板２３８には対向電極２３９が形成され、柱状スペーサ２４０によって形成される空隙に液晶層２４１が形成されている。
このように、表示パネルを製造する可撓性を有し且つ絶縁表面を有する大面積基板にもＳＯＩ層を形成しトランジスタを形成することが可能である。ＳＯＩ層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図１０で説明したようなマイクロプロセッサも形成することができるので、表示パネル内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。
以下において、本発明の特徴の一であるイオンの照射方法について考察する。
本発明では、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図１５に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図１５に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋の生成過程）
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋の運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
（イオン源による差異）
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図１６は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図１６では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図１６から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図１７は、図１６とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図１６と同様、横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図１７から、プラズマ中のイオンの割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であることが分かる。なお、図１７はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図１７のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋及びＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図１６のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電場に起因するものと考えられる。
（Ｈ３ ＋の照射メカニズム）
図１６のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合。
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をＳｉ基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋を質量２倍のＨ＋に置き換えて計算した。また、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換えて計算した。さらに、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能である。水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
図１８に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１６の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーが数ｋｅＶであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思われる。
以上より、モデル２乃至モデル４については、以下では考慮しない。図１９乃至図２１に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図１６の水素イオン種を照射したＳｉ基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図１９は加速電圧を８０ｋｅＶとした場合を示し、図２０は加速電圧を６０ｋｅＶとした場合を示し、図２１は加速電圧を４０ｋｅＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はＳｉ基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）を考えればＨ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図２２に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質Ｓｉと仮定して計算していることなどを考えれば、実際の照射に係るイオン種の比率（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋を用いる効果）
図１６に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、本明細書では、Ｈ３ ＋を効率的に照射するために、図１６に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
ＳＯＩ基板の構成を示す断面図である。 ＳＯＩ基板の構成を示す断面図である。 ＳＯＩ基板の構成を示す断面図である。 ＳＯＩ基板の製造方法を説明する断面図である。 ＳＯＩ基板の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板を用いた半導体装置の製造方法を説明する断面図である。 ＳＯＩ基板により得られるマイクロプロセッサの構成を示すブロック図である。 ＳＯＩ基板により得られるＲＦＣＰＵの構成を示すブロック図である。 表示パネル製造用のマザーガラスにＳＯＩ層を接合する場合を例示する平面図である。 ＳＯＩ層により画素トランジスタが構成されている表示パネルの一例を示す図である。 ＳＯＩ基板の製造方法を説明する断面図である。 水素イオン種のエネルギーダイアグラムについて示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋｅＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋｅＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋｅＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋｅＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。

Claims (45)

  1. 厚さ５０μｍ以下の単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    表面に絶縁層を有する支持基板を作製し、
    前記単結晶半導体基板と前記支持基板とを、前記絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
  2. 厚さ５０μｍ以下の単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    表面に絶縁層を有する支持基板を作製し、
    前記単結晶半導体基板又は絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して前記単結晶半導体基板又は前記絶縁層の表面を活性化し、
    前記単結晶半導体基板と前記支持基板とを、前記絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
  3. 請求項１又は請求項２において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層であるＳＯＩ基板の作製方法。
  4. 請求項１又は請求項２において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と、窒素含有絶縁層との積層膜であるＳＯＩ基板の作製方法。
  5. 請求項４において、前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものであるＳＯＩ基板の作製方法。
  6. 請求項３乃至請求項５のいずれか一項において、前記シラン系ガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一であるＳＯＩ基板の作製方法。
  7. 単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    前記単結晶半導体層上に、絶縁層を形成し、前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
    前記単結晶半導体基板と支持基板とを、前記絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
  8. 単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    前記単結晶半導体層上に、絶縁層を形成し、前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
    前記絶縁層又は支持基板の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して絶縁層又は前記支持基板の表面を活性化し、
    前記単結晶半導体基板と前記支持基板とを、前記絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
  9. 請求項７又は請求項８において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層であるＳＯＩ基板の作製方法。
  10. 請求項７又は請求項８において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と窒素含有絶縁層との積層膜であるＳＯＩ基板の作製方法。
  11. 請求項１０において、前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものであるＳＯＩ基板の作製方法。
  12. 請求項９乃至請求項１１のいずれか一項において、前記シラン系ガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一であるＳＯＩ基板の作製方法。
  13. 単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    前記単結晶半導体層上に第１の絶縁層を形成し、前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
    表面に第２の絶縁層を有する支持基板を作製し、
    前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記第１の絶縁層及び前記第２の絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
  14. 単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    前記単結晶半導体層上に第１の絶縁層を形成し、前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
    表面に第２の絶縁層を有する支持基板を作製し、
    前記第１の絶縁層又は前記第２の絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して第１の絶縁層又は第２の絶縁層の表面を活性化し、
    前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記第１の絶縁層及び前記第２の絶縁層を介して薄膜の単結晶半導体層を形成するＳＯＩ基板の作製方法。
  15. 請求項１３又は請求項１４において、
    前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層であるＳＯＩ基板の作製方法。
  16. 請求項１３又は１４において、
    前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と窒素含有絶縁層との積層膜であるＳＯＩ基板の作製方法。
  17. 請求項１６において、前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものであるＳＯＩ基板の作製方法。
  18. 請求項１４乃至請求項１７のいずれか一項において、前記シラン系ガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一であるＳＯＩ基板の作製方法。
  19. 請求項１乃至請求項１８のいずれか一項において、前記プラズマ雰囲気に晒すときに用いるガスは、酸素、窒素、水素、ハロゲンガス、希ガスの単元素系ガス、シラン系を除く化合物ガス、又はこれらの混合ガスであるＳＯＩ基板の作製方法。
  20. 請求項２乃至請求項６、請求項８乃至請求項１２、請求項１４乃至請求項１９のいずれか一項において、
    前記イオン雰囲気において、イオンエネルギーが２０ｅＶ以上であるＳＯＩ基板の作製方法。
  21. ５０μｍ以下の単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    表面に第１の絶縁層を有する支持基板を作製し、
    前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層においてを分断して、前記支持基板上に前記第１の絶縁層を介して薄膜の単結晶半導体層を形成し、
    前記薄膜の単結晶半導体層上に第２の絶縁層を形成し、
    前記第２の絶縁層上にゲート電極を形成し、
    前記ゲート電極をマスクとして前記薄膜の単結晶半導体層に不純物を導入し、
    前記ゲート電極上に第３の絶縁層を形成し、
    前記第３の絶縁層に前記薄膜の単結晶半導体層に達するコンタクトホールを形成し、前記コンタクトホールを介して前記第３の絶縁層上に前記薄膜の単結晶半導体層と電気的に接続する導電層を形成する半導体装置の作製方法。
  22. 請求項２１において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層である半導体装置の作製方法。
  23. 請求項２１において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と、窒素含有絶縁層との積層膜である半導体装置の作製方法。
  24. 請求項２３において、前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものである半導体装置の作製方法。
  25. 請求項２２乃至請求項２４のいずれか一項において、前記シラン系ガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一である半導体装置の作製方法。
  26. 請求項１乃至請求項２５のいずれか一項において、
    前記脆化層は、水素又は希ガスをイオンドープ法またはイオン注入法を用いて照射することにより形成されるＳＯＩ基板又は半導体装置の作製方法。
  27. 単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    前記単結晶半導体層上に第１の絶縁層を形成し、前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
    前記単結晶半導体基板と支持基板とを、前記第１の絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層においてを分断して、前記支持基板上に前記第１の絶縁層を介して薄膜の単結晶半導体層を形成し、
    前記薄膜の単結晶半導体層上に第２の絶縁層を形成し、
    前記第２の絶縁層上にゲート電極を形成し、
    前記ゲート電極をマスクとして前記薄膜の単結晶半導体層に不純物を導入し、
    前記ゲート電極上に第３の絶縁層を形成し、
    前記第３の絶縁層に前記薄膜の単結晶半導体層に達するコンタクトホールを形成し、前記コンタクトホールを介して前記第３の絶縁層上に前記薄膜の単結晶半導体層と電気的に接続する導電層を形成する半導体装置の作製方法。
  28. 請求項２７において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層である半導体装置の作製方法。
  29. 請求項２７において、
    前記絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と窒素含有絶縁層との積層膜である半導体装置の作製方法。
  30. 請求項２９において、前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものである半導体装置の作製方法。
  31. 請求項２８乃至請求項３０のいずれか一項において、前記系シランガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一である半導体装置の作製方法。
  32. 単結晶半導体基板に、脆化層と、前記脆化層上の単結晶半導体層とを形成し、
    前記単結晶半導体層上に第１の絶縁層を形成し、前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化し、
    表面に第２の絶縁層を有する支持基板を作製し、
    前記単結晶半導体基板と前記支持基板とを、前記第１の絶縁層及び前記第２の絶縁層を介して貼り合わせ、
    前記単結晶半導体層と単結晶半導体基板とを、前記脆化層において分断して、前記支持基板上に前記第１の絶縁層及び前記第２の絶縁層を介して薄膜の単結晶半導体層を形成し、
    前記薄膜の単結晶半導体層上に第３の絶縁層を形成し、
    前記第３の絶縁層上にゲート電極を形成し、
    前記ゲート電極をマスクとして前記薄膜の単結晶半導体層に不純物を導入し、
    前記ゲート電極上に第４の絶縁層を形成し、
    前記第４の絶縁層に前記薄膜の単結晶半導体層に達するコンタクトホールを形成し、前記コンタクトホールを介して前記第４の絶縁層上に前記薄膜の単結晶半導体層と電気的に接続する導電層を形成する半導体装置の作製方法。
  33. 請求項３２において、
    前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層である半導体装置の作製方法。
  34. 請求項３２において、
    前記第１の絶縁層又は前記第２の絶縁層は、シラン系ガスを用いてＣＶＤ法により形成された酸化珪素層と窒素含有絶縁層との積層膜である半導体装置の作製方法。
  35. 請求項３４において、前記窒素含有絶縁層は、窒化珪素層、窒化酸化珪素層若しくは酸化窒化珪素層から選ばれた一の層又は複数の層を積層したものである半導体装置の作製方法。
  36. 請求項３３乃至請求項３５のいずれか一項において、前記シラン系ガスは、モノシラン、ジシラン、トリシラン、珪酸エチル、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシラン、テトラエチルオルソシリケートから選ばれた一である半導体装置の作製方法。
  37. 請求項２７乃至請求項３６のいずれか一項において、
    前記脆化層は水素又は希ガスをイオンドープ法またはイオン注入法を用いて照射することにより形成される半導体装置の作製方法。
  38. 請求項１乃至請求項６のいずれか一項において、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記単結晶半導体基板と前記支持基板とを前記絶縁層を介して貼り合わせた後に、前記補強基板と前記支持基板とを分離する工程を有する、
    ＳＯＩ基板の作製方法。
  39. 請求項１乃至請求項６のいずれか一項において、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記薄膜の単結晶半導体層を形成した後に、前記補強基板と前記支持基板とを分離する工程を有する、
    ＳＯＩ基板の作製方法。
  40. 請求項７乃至請求項２０のいずれか一項において、
    前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記単結晶半導体基板と前記支持基板とを前記絶縁層を介して貼り合わせた後に、前記補強基板と前記支持基板とを分離する工程を有する、
    ＳＯＩ基板の作製方法。
  41. 請求項７乃至請求項２０のいずれか一項において、
    前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記薄膜の単結晶半導体層を形成した後に、前記補強基板と前記支持基板とを分離する工程を有する、
    ＳＯＩ基板の作製方法。
  42. 請求項２１乃至請求項２６のいずれか一項において、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記単結晶半導体基板と前記支持基板とを前記絶縁層を介して貼り合わせた後に、前記補強基板と前記支持基板とを分離する工程を有する、
    半導体装置の作製方法。
  43. 請求項２１乃至請求項２６のいずれか一項において、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記薄膜の単結晶半導体層を形成した後に、前記補強基板と前記支持基板とを分離する工程を有する、
    半導体装置の作製方法。
  44. 請求項２７乃至請求項３７のいずれか一項において、
    前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記単結晶半導体基板と前記支持基板とを前記絶縁層を介して貼り合わせた後に、前記補強基板と前記支持基板とを分離する工程を有する、
    半導体装置の作製方法。
  45. 請求項２７乃至請求項３７のいずれか一項において、
    前記単結晶半導体基板を厚さ５０μｍ以下に薄膜化した後、
    前記単結晶半導体基板に、補強基板を貼りあわせる工程を有し、
    前記薄膜の単結晶半導体層を形成した後に、前記補強基板と前記支持基板とを分離する工程を有する、
    半導体装置の作製方法。
JP2008107747A 2007-05-18 2008-04-17 Ｓｏｉ基板の作製方法、及び半導体装置の作製方法 Expired - Fee Related JP5460972B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008107747A JP5460972B2 (ja) 2007-05-18 2008-04-17 Ｓｏｉ基板の作製方法、及び半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007133546 2007-05-18
JP2007133546 2007-05-18
JP2008107747A JP5460972B2 (ja) 2007-05-18 2008-04-17 Ｓｏｉ基板の作製方法、及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009004741A true JP2009004741A (ja) 2009-01-08
JP2009004741A5 JP2009004741A5 (ja) 2011-06-23
JP5460972B2 JP5460972B2 (ja) 2014-04-02

Family

ID=40027927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008107747A Expired - Fee Related JP5460972B2 (ja) 2007-05-18 2008-04-17 Ｓｏｉ基板の作製方法、及び半導体装置の作製方法

Country Status (2)

Country Link
US (1) US9059247B2 (ja)
JP (1) JP5460972B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
US9263497B2 (en) 2012-11-21 2016-02-16 Renesas Electronics Corporation Manufacturing method of back illumination CMOS image sensor device using wafer bonding
JP2016143820A (ja) * 2015-02-04 2016-08-08 信越半導体株式会社 貼り合わせ半導体ウェーハ及びその製造方法
JP2020167358A (ja) * 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び固体撮像装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5275608B2 (ja) 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7947581B2 (en) * 2009-08-10 2011-05-24 Linde Aktiengesellschaft Formation of graphene wafers on silicon substrates
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR102106885B1 (ko) 2013-03-15 2020-05-06 삼성전자 주식회사 실리콘 산화막 증착용 전구체 조성물 및 상기 전구체 조성물을 이용한 반도체 소자 제조 방법
US9691597B2 (en) * 2015-03-02 2017-06-27 Virgin Instruments Corporation Electrically conductive and filtrating substrates for mass spectrometry
CN111952188B (zh) * 2020-08-21 2024-06-18 中国科学院上海微系统与信息技术研究所 具有隔离层的场效应晶体管及其制备方法
FR3116652A1 (fr) * 2020-11-26 2022-05-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un composant comprenant une couche en matériau monocristallin compatible avec des budgets thermiques élevés

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
JP2005101630A (ja) * 1996-12-18 2005-04-14 Canon Inc 半導体部材の製造方法
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
WO2006111533A1 (en) * 2005-04-22 2006-10-26 S.O.I.Tec Silicon On Insulator Technologies A method of bonding two wafers made out of materials selected from semiconductor materials

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
EP0849788B1 (en) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6789910B2 (en) * 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
US6908797B2 (en) 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
EP1434264A3 (en) 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US20050009525A1 (en) * 2003-07-07 2005-01-13 Tom Evslin Wireless phone with interface to different networks
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2004320050A (ja) 2004-06-29 2004-11-11 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板及びその製造方法
US7456104B2 (en) 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070032044A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
WO2007046290A1 (en) 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7625783B2 (en) 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001503568A (ja) * 1996-11-05 2001-03-13 コミッサリア タ レネルジー アトミーク 基盤上に形成された薄層およびその製造方法
JP2005101630A (ja) * 1996-12-18 2005-04-14 Canon Inc 半導体部材の製造方法
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
WO2006111533A1 (en) * 2005-04-22 2006-10-26 S.O.I.Tec Silicon On Insulator Technologies A method of bonding two wafers made out of materials selected from semiconductor materials
JP2008535230A (ja) * 2005-04-22 2008-08-28 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
US8878326B2 (en) 2010-07-22 2014-11-04 International Business Machines Corporation Imager microlens structure having interfacial region for adhesion of protective layer
US9263497B2 (en) 2012-11-21 2016-02-16 Renesas Electronics Corporation Manufacturing method of back illumination CMOS image sensor device using wafer bonding
US9608034B2 (en) 2012-11-21 2017-03-28 Renesas Electronics Corporation Manufacturing method of back illumination CMOS image sensor device using wafer bonding
JP2016143820A (ja) * 2015-02-04 2016-08-08 信越半導体株式会社 貼り合わせ半導体ウェーハ及びその製造方法
JP2020167358A (ja) * 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び固体撮像装置の製造方法
JP7537840B2 (ja) 2019-03-29 2024-08-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び固体撮像装置の製造方法

Also Published As

Publication number Publication date
US9059247B2 (en) 2015-06-16
JP5460972B2 (ja) 2014-04-02
US20080286910A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
JP5460972B2 (ja) Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP5490371B2 (ja) 半導体装置の作製方法
JP5305712B2 (ja) 半導体基板の作製方法
CN101409222B (zh) Soi衬底的制造方法
CN101303967B (zh) 半导体装置的制造方法
US8030174B2 (en) Method for manufacturing SOI substrate
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
JP5252867B2 (ja) 半導体基板の製造方法
JP5346490B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110505

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140115

R150 Certificate of patent or registration of utility model

Ref document number: 5460972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees