JP2009016531A - Iii族窒化物半導体発光素子及びその製造方法、並びにランプ - Google Patents
Iii族窒化物半導体発光素子及びその製造方法、並びにランプ Download PDFInfo
- Publication number
- JP2009016531A JP2009016531A JP2007176099A JP2007176099A JP2009016531A JP 2009016531 A JP2009016531 A JP 2009016531A JP 2007176099 A JP2007176099 A JP 2007176099A JP 2007176099 A JP2007176099 A JP 2007176099A JP 2009016531 A JP2009016531 A JP 2009016531A
- Authority
- JP
- Japan
- Prior art keywords
- iii nitride
- group iii
- intermediate layer
- layer
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2921—Materials being crystalline insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
- H10P14/3216—Nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
- H10P14/3416—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2301/00—Functional characteristics
- H01S2301/17—Semiconductor lasers comprising special layers
- H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
- H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
- H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biophysics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Led Devices (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Chemical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【解決手段】基板11上に、少なくともIII族窒化物化合物からなる中間層12が積層され、該中間層12上に、下地層14aを備えるn型半導体層14、発光層15及びp型半導体層16が順次積層されてなるIII族窒化物半導体発光素子であり、中間層12の結晶組織中には、中間層12のX線ロッキングカーブをピーク分離手法によって、半価幅が720arcsec以上となるブロード成分と、ナロー成分とに分離した場合の、ブロード成分に対応する無配向成分が含まれ、中間層12の結晶組織における無配向成分の割合が、中間層12の面積比で30%以下とされている。
【選択図】図1
Description
しかしながら、上述のような逆スパッタ処理によって基板上の不純物等を除去する場合、基板にパワーを印加し過ぎると、基板の表面がダメージを受けてしまい、不純物の除去による効果が得られない虞がある。このような場合、基板上に成長させる中間層が配向せず、基板と半導体層との間が格子整合しないことから、基板上に良好な結晶性を有する半導体層を形成することが出来ないという問題が発生する。
この結果、スパッタ法による中間層の成膜前に、適正条件の逆スパッタで基板の前処理を行ない、基板表面から不純物等を除去することにより、中間層の配向特性を適正に制御することができ、また、その上に成長されるIII族窒化物半導体結晶を安定した良好な結晶として得られることを見出した。また、基板上に成長させる中間層の結晶組織において、無配向の成分であるブロード成分の割合を一定以下となるように規定し、このブロード成分の割合を指標とすることにより、逆スパッタ条件を製造装置毎に適正に制御できることを見出した。
即ち、本発明は以下に関する。
[2] 前記中間層上に積層される、前記下地層の(0002)面のX線ロッキングカーブ半価幅が50arcsec以下とされていることを特徴とする[1]に記載のIII族窒化物半導体発光素子。
[4] 前記中間層が、前記サファイア基板のc面上に形成されていることを特徴とする[3]に記載のIII族窒化物半導体発光素子。
[5] 前記中間層の膜厚が、20〜40nmの範囲とされていることを特徴とする[1]〜[4]の何れかに記載のIII族窒化物半導体発光素子。
[6] 前記中間層が、Alを含有する組成からなることを特徴とする[1]〜[5]の何れかに記載のIII族窒化物半導体発光素子。
[7] 前記中間層が、AlNからなることを特徴とする[6]に記載のIII族窒化物半導体発光素子。
[8] 前記下地層が、GaN系化合物半導体からなることを特徴とする[1]〜[7]の何れかに記載のIII族窒化物半導体発光素子。
[9] 前記下地層が、AlxGa1‐xN(0≦x≦1)からなることを特徴とする[8]に記載のIII族窒化物半導体発光素子。
[11] 前記前処理工程は、窒素含有ガスをチャンバ内に流通させて行なうことを特徴とする[10]に記載のIII族窒化物半導体発光素子の製造方法。
[12] 前記前処理工程は、チャンバ内に流通させる前記窒素含有ガス中の窒素ガスの比が50%以上であることを特徴とする[11]に記載のIII族窒化物半導体発光素子の製造方法。
[13] 前記前処理工程は、チャンバ内の圧力を1Pa以上として行なうことを特徴とする[10]〜[12]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[14] 前記前処理工程は、処理時間を30秒以下として行なうことを特徴とする[10]〜[13]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[15] 前記前処理工程は、前記基板の温度を25〜1000℃の範囲として行なうことを特徴とする[10]〜[14]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[17] 前記前処理工程におけるプラズマ処理が逆スパッタであることを特徴とする[10]〜[16]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[18] 前記前処理工程は、高周波を用いた電源によってプラズマを発生させることにより、逆スパッタを行なうことを特徴とする[17]に記載のIII族窒化物半導体発光素子の製造方法。
[19] 前記前処理工程は、高周波を用いた電源によって窒素プラズマを発生させることにより、逆スパッタを行なうことを含むことを特徴とする[18]に記載のIII族窒化物半導体発光素子の製造方法。
[20] 前記前処理工程は、前記基板に対し、0.1kW以下の高周波パワーを印加して逆スパッタを行なうことを特徴とする[18]又は[19]に記載のIII族窒化物半導体発光素子の製造方法。
[22] 前記スパッタ工程は、V族元素を含有する原料を用いることを特徴とする[10]〜[21]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[23] 前記スパッタ工程は、前記中間層を、V族元素を含有する原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする[10]〜[22]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[24] 前記V族元素が窒素であることを特徴とする[22]又は[23]に記載のIII族窒化物半導体発光素子の製造方法。
[25] 前記V族元素を含む原料としてアンモニアを用いることを特徴とする[22]又は[23]に記載のIII族窒化物半導体発光素子の製造方法。
[26] 前記スパッタ工程は、前記中間層を、RFスパッタ法によって成膜することを特徴とする[10]〜[25]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[27] 前記スパッタ工程は、前記中間層を、RFスパッタ法を用いて、カソードのマグネットを移動させつつ成膜することを特徴とする[26]に記載のIII族窒化物半導体発光素子の製造方法
[28] 前記スパッタ工程は、前記中間層を、前記基板の温度を400〜800℃の範囲として形成することを特徴とする[10]〜[27]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[30] 前記下地層を、リアクティブスパッタ法によって前記中間層上に成膜することを特徴とする[10]〜[28]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[31] 前記基板の温度を300〜1200℃として、前記下地層を形成することを特徴とする[10]〜[30]の何れかに記載のIII族窒化物半導体発光素子の製造方法。
[33] 上記[1]〜[9]又は[32]の何れかに記載のIII族窒化物半導体発光素子が用いられてなるランプ。
また、前処理工程における各条件を規定し、さらに、中間層の結晶組織におけるブロード成分の割合を指標として、前記中間層の配向特性並びに下地層の結晶性を制御する方法なので、使用するスパッタ装置の性能に依存することなく、各製造条件を正確に設定することが可能となる。
従って、発光特性に優れたIII族窒化物半導体発光素子を、高い生産効率で製造することが可能となる。
本実施形態のIII族窒化物半導体発光素子(以下、発光素子と略称することがある)1は、基板11上に、少なくともIII族窒化物化合物からなる中間層12が積層され、該中間層12上に、下地層14aを備えるn型半導体層14、発光層15及びp型半導体層16が順次積層されてなり、また、中間層12の結晶組織中には、中間層12のX線ロッキングカーブをピーク分離手法によって、半価幅が720arcsec以上となるブロード成分と、ナロー成分とに分離した場合の、ブロード成分に対応する無配向成分が含まれ、中間層12の結晶組織におけるブロード成分(無配向成分:図6の符号12c参照)の割合が、中間層12の面積比で30%以下とされ、概略構成されている(図1及び図2参照)。
図1は、本発明に係るIII族窒化物半導体発光素子の一例を詳しく説明するための模式図であり、基板上にIII族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。図1に示す積層半導体10は、基板11上にIII族窒化物化合物からなる中間層12が積層され、該中間層12上に、n型半導体層14、発光層15及びp型半導体層16が順次積層されてなる半導体層20が形成されている。
また、図2及び図3は、図1に示す積層半導体10を用いて発光素子1を構成した例を示す概略図で、図2は平面図、図3は断面図である。本実施形態の発光素子1は、積層半導体10のp型半導体層16上に透光性正極17が積層され、その上に正極ボンディングパッド18が形成されるとともに、n型半導体層14のn型コンタクト層14bに形成された露出領域14dに負極19が積層される。
また、本実施形態の中間層12は、上述したように、結晶組織におけるブロード成分の割合が、表面12aにおける面積比で30%以下とされている。
以下、本実施形態のIII族窒化物半導体発光素子の積層構造について詳述する。
本実施形態において、基板11に用いることができる材料としては、III族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば、特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。この中でも、サファイア、SiC等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なIII族窒化物半導体を積層できる点で好ましい。
また、基板の大きさとしては、通常は直径2インチ程度のものが用いられるが、本発明のIII族窒化物半導体では、直径4〜6インチの基板を使用することも可能である。
基板11の表面11aから不純物等を予め除去しておくことにより、その上に成長させる中間層12が、均一性の高い結晶組織を有し、また、良好な配向性を有する層となる。
本実施形態の積層半導体10は、基板11上に、金属原料とV族元素を含んだガスとがプラズマで活性化されて反応することにより、III族窒化物化合物からなる中間層12が成膜されている。本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
中間層12は、単結晶構造であることが、バッファ機能の面から好ましい。III族窒化物半導体の結晶は、六方晶系の結晶を有し、六角柱を基本とした組織を形成する。III族窒化物半導体の結晶は、成膜時のプラズマ化の条件を制御することにより、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有する中間層12を基板11上に成膜した場合、中間層12のバッファ機能が有効に作用するため、その上に成膜されるIII族窒化物半導体は、良好な配向性及び結晶性を持つ結晶膜となる。
本実施形態の中間層12は、その結晶組織において、ブロード成分の割合が、表面12aにおける面積比で30%以下とされている。ここで、本発明で説明するブロード成分とは、詳細を後述するが、結晶組織における無配向成分に対応する成分のことを言う。
上述したように、中間層12上に成膜される下地層14a、ひいては半導体層20の配向特性は、中間層12の配向特性に依存する。このため、中間層12が良好に配向している程、つまり、中間層12におけるブロード成分12cの割合が配向成分12bに比べて低い程、下地層14aが良好に配向する。これにより、さらに、下地層14a上に成膜されるn型コンタクト層14b、n型クラッド層14c、発光層15及びp型半導体層16の各層の結晶性が向上するので、発光特性に優れた発光素子1とすることができる。
以下に、中間層12の結晶組織におけるブロード成分12cの測定及び解析を行う方法の一例について説明する。
まず、中間層12の結晶組織のX線ロッキングカーブ(XRC)を、CuKα線X線発生源として、放物線ミラーと2結晶を用いて発散角が0.01°とされた入射光を使用して測定する。次いで、得られたX線ロッキングカーブのデータを、一般的なデータ解析ソフトを用いてピーク分離解析を行なう。本実施形態では、データ解析ソフトとして「Peak Fit(登録商標):Seasolve社製」を使用した例を、図8(a)〜(d)を用いるとともに、「Peak Fit(登録商標)ユーザーズマニュアル:Seasolve社刊」も適宜参照しながら説明する(特に、前記ユーザーズマニュアルのFig.1−1〜1−3,1−14〜1−16,2−1〜2−7,6−7〜6−9,7−11参照)。
ここで、図8(a)〜(d)は、ピーク分離を行なう前の中間層12のX線ロッキングカーブを示す波形であり、図8(a)はブロード成分が少ないピークで、図8(b)は殆どがブロード成分となっているピーク、図8(c)は、ブロード成分が一見少ないものの、ピーク成分が細く少ないためにブロード成分の割合が多くなっているピークであり、図8(d)はブロード成分が多いピークを示す。
次いで、上記中間層のX線ロッキングカーブのデータを基に、上記「AutoFit Peaks I」を用いて解析波形を生成する。
次いで、上記「AutoFit Peaks I」によって得られた解析波形からピーク分離処理を行い、ブロード成分(無配向成分)のピーク波形と、シャープなナロー成分(配向成分)のピーク波形とに分離する。
次いで、これらブロード成分及び配向成分の強度及び幅を適宜調整した後、ピーク波形のピークフィット(フィッティング)処理を行なう。この際、フィッティング関数として、下記一般式(1)に示すような「Gaussian−Lorentzian Sum(Amplitude)」を用いる(上記ユーザーズマニュアル:Fig.7−11参照)。
a0=Amplitude(ピーク強度に関するパラメータ)、
a1=center(ピークの中心位置に関するパラメータ)、
a2=width(>0)(ピーク幅に関するパラメータ)、
a3=shape(≧0、≦1)(ピーク形状に関するパラメータ)
であり、また、Fit Time Index=2.9である。
本実施形態の中間層12は、(0002)面のX線ロッキングカーブ(XRC)半価幅が、0.1〜0.2(360〜720arcsec)程度とされていることが好ましい。XRC半価幅が上記範囲であれば、中間層12が、ブロード成分12cが低い割合に抑制された結晶組織で形成されているものと判断することができる。
中間層12の膜厚は、20〜40nmの範囲とされていることが好ましい。中間層12の膜厚をこの範囲とすることにより、良好な結晶性を有し、また、中間層12上にIII族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能する中間層12が得られる。中間層12の膜厚が20nm未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、40nmを超える膜厚で中間層12を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。
また、中間層12は、基板11の表面11aの少なくとも90%を覆うように形成されていることが、コート層としての機能上、好ましい。
中間層12を構成する材料としては、一般式AlGaInNで表されるIII族窒化物半導体であれば、どのような材料でも用いることができる。さらに、V族として、AsやPが含有される構成としても良い。
また、中間層12は、Alを含んだ組成とすることが好ましく、中でも、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。また、中間層12は、AlNからなる構成とすることにより、効率的に六角柱集合体とすることができるので、より好ましい。
図1に示すように、本実施形態の積層半導体10は、基板11上に、上述のような中間層12を介して、III族窒化物系半導体からなり、n型半導体層14、発光層15及びp型半導体層16から構成される半導体層20が積層されてなる。また、図示例の積層半導体10は、n型半導体層14に備えられた下地層14aが中間層12上に積層されている。
n型半導体層14は、通常、前記中間層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成される。なお、n型コンタクト層は、下地層、及び/又は、n型クラッド層を兼ねることが可能であるが、下地層が、n型コンタクト層、及び、n型クラッド層を兼ねることも可能である。
本実施形態の下地層14aはIII族窒化物半導体からなり、本実施形態では、従来公知のMOCVD法によって中間層12上に積層して成膜される。
下地層14aの材料としては、必ずしも基板11上に成膜された中間層12と同じである必要はなく、異なる材料を用いても構わないが、AlxGa1―xN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
本実施形態の下地層14aは、(0002)面のロッキングカーブ半価幅が50arcsec以下とされていることが好ましい。
上述したように、中間層12の結晶組織において、無配向なブロード成分12cの割合(%)と、中間層12上に形成される下地層14aの(0002)面ロッキングカーブ半価幅との関係は、図7のグラフに示すように、相関することが明らかとなっている。このため、まず、基板11の表面11aから不純物等が確実に除去されることで、ブロード成分12cの割合が低く、良好に配向した中間層12を成膜することが可能となる。
本発明者等が鋭意実験したところ、下地層14aに用いる材料としては、Gaを含むIII族窒化物化合物、即ちGaN系化合物半導体が好ましいことが明らかとなった。
中間層12をAlNからなる構成とした場合、下地層14aは、中間層12の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。転位のループ化を生じ易い材料としては、Gaを含むGaN系化合物半導体が挙げられ、特に、AlGaN、又はGaNを好適に用いることができる。
下地層14aの膜厚は、0.1〜8μmの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、0.1〜2μmの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
下地層14aは、必要に応じて、n型不純物が1×1017〜1×1019個/cm3の範囲内でドープされた構成としても良いが、アンドープ(<1×1017個/cm3)の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
基板11が導電性である場合には、下地層14aにドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板11に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層14aはドープしない結晶とした方が、結晶性が良好となるので好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
本実施形態のn型コンタクト層14bはIII族窒化物半導体からなり、MOCVD法によって下地層14a上に積層して成膜される。
n型コンタクト層14bとしては、下地層14aと同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019個/cm3、好ましくは1×1018〜1×1019個/cm3の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層と同様である。また、上述したように、n型コンタクト層14bは、下地層を兼ねた構成とすることもできる。
上述のn型コンタクト層14bと詳細を後述する発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を改善することができる。n型クラッド層14cは、スパッタ法等を用いて、AlGaN、GaN、GaInN等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020個/cm3の範囲とされていることが好ましく、より好ましくは1×1018〜1×1019個/cm3の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
p型半導体層16は、通常、p型クラッド層16a及びp型コンタクト層16bから構成され、反応性スパッタ法を用いて成膜されてなる。また、p型コンタクト層がp型クラッド層を兼ねる構成とすることもできる。
また、p型半導体層16全体の膜厚としては、特に限定されないが、好ましくは0.05〜1μmの範囲である。
p型クラッド層16aとしては、詳細を後述する発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。
p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。
p型コンタクト層16bとしては、少なくともAleGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびp型オーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
発光層15は、n型半導体層14上に積層されるとともにp型半導体層16がその上に積層される層であり、従来公知のMOCVD法等を用いて成膜することができる。また、発光層15は、図1に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層されてなり、図示例では、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層して形成されている。
また、井戸層15bには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInsN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
透光性正極17は、p型半導体層16(p型コンタクト層16b)上に形成される透光性の電極である。
透光性正極17の材質としては、特に限定されず、ITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−Ga2O3)等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17は、Mgがドープされたp型半導体層16上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
正極ボンディングパッド18は、上述の透光性正極17上に形成される電極である。
正極ボンディングパッド18の材料としては、Au、Al、Ni及びCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
このため、負極19を設ける際は、p型半導体層16、発光層15及びn型半導体層14の一部を除去することにより、n型コンタクト層14bの露出領域14dを形成し、この上に負極19を形成する。
負極19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
本実施形態のIII族窒化物半導体発光素子1の製造方法は、基板11上に、少なくともIII族窒化物化合物からなる中間層12を積層し、該中間層12上に、下地層14aを備えるn型半導体層14、発光層15及びp型半導体層16を順次積層する方法であり、基板11に対してプラズマ処理を行う前処理工程と、該前処理工程に次いで、基板11上に中間層12をスパッタ法によって成膜するスパッタ工程とが備えられており、該スパッタ工程は、中間層12のX線ロッキングカーブを、ピーク分離手法を用いて、半価幅が720arcsec以上であり中間層12の結晶組織に含まれる無配向成分に対応するブロード成分(図6の符号12c参照)と、ナロー成分(図6の符号12b参照)とに分離した場合の、中間層12の結晶組織におけるブロード成分の割合を、中間層12の面積比で30%以下として、中間層12を形成する方法である。
まず、基板11の表面11aに対して前処理を施す。
本実施形態の前処理工程で行われるプラズマ処理は、窒素、酸素等、活性なプラズマ種を発生するガスを含むプラズマ中で行なうことが好ましい。中でも、窒素ガスが特に好適である。このような窒素ガス等のプラズマを基板11表面に作用させることで、基板11の表面11aに付着した有機物や酸化物等の不純物を除去することができる。
本実施形態のような前処理を基板11に施すことにより、基板11の表面11a全面に、中間層12を配向した状態で成膜することができ、その上に成膜されるIII族窒化物半導体を良好に配向させることが可能となる。
また、本実施形態の前処理工程におけるプラズマ処理は、逆スパッタとすることが好適である。本実施形態では、基板11とチャンバ41(図5のスパッタ装置40参照)との間に電圧を印加して逆スパッタを行なうことにより、プラズマ粒子が効率的に基板11に作用する。
本実施形態の前処理工程では、逆スパッタに用いるプラズマを、高周波電源を用いたRF放電によって発生させることが好ましく、また、窒素プラズマを発生させて行なうことがより好ましい。プラズマをRF放電によって発生させることにより、絶縁体からなる基板に対しても、プラズマ処理によって前処理を施すことが可能となる。
基板11にプラズマ処理を行うためのガスは、1種類のみの成分からなるガスで構成しても良いし、また、数種類の成分のガスを混合した構成のものを用いても良い。中でも、窒素含有ガスをチャンバ41内に流通させることが好ましい。また、窒素含有ガス中の窒素ガスの比が50%以上であることが好ましく、窒素ガスの比が100%であることがより好ましい。
プラズマ処理用ガスとして窒素含有ガスを用い、また、窒素含有ガス中の窒素ガスの割合を50%以上とすることにより、基板11の表面11aに対して効果的にプラズマ処理を施すことができる。
なお、逆スパッタによってプラズマ処理を施す場合、基板上には成膜処理を行わないので、ガス中にAr等は含有されていなくても構わない。Ar等の不活性ガスは、基板上において不純物等と反応しないため、前処理の作用が生じないことのみならず、Arの含有量が多すぎると、逆に基板を傷めてしまう虞がある。
本実施形態の前処理工程は、チャンバ41内の圧力を1Pa以上として行なうことが好ましい。
逆スパッタによるプラズマ処理では、チャンバ41内のガス圧力が高いほど、効果的に前処理を施すことができる。チャンバ41内の圧力が1Pa未満だと、逆スパッタによる前処理効果が得られにくくなるだけでなく、基板がダメージを受けてしまう。
プラズマ処理による前処理を行う時間は、30秒以下であることが好ましい。処理時間が30秒を超えると、基板11の表面11aが変色する等のダメージを受ける虞がある。このような基板の変色が生じる原因としては、長時間のパワー印加による基板表面の劣化等の他、チャンバ内に備えられるステンレス鋼部材等がスパッタされ、基板表面に付着してしまうこと等が挙げられる。また、このような基板表面へのダメージの度合いは、処理時間が30秒を超えると、例えば、処理時間が1分(60秒)程度であっても、又は5分(300秒)程度であっても同様となる。
また、処理時間が短すぎても、プラズマ処理による効果が得られない虞があるため、プラズマ処理を行う前処理時間は1秒以上であることが好ましい。
プラズマ処理を行う際の温度、つまり基板11温度としては、25〜1000℃の範囲であることが好ましい。前処理温度が低すぎると、プラズマ処理を行ったとしても効果が充分に発揮されず、また、前処理温度が高すぎると、基板表面にダメージを与える虞がある。前処理温度のさらに好ましい範囲は、300℃〜800℃である。
本実施形態の前処理工程では、基板11に対し、0.1kW(100W)以下の高周波パワーを印加して逆スパッタを行なうことが好ましい。
逆スパッタによるプラズマ処理の場合、基板11に印加するパワーが弱めである方が、基板11に対する前処理が効果的に作用する。基板11に印加する高周波パワーが0.1kWを超えると、逆スパッタによる前処理効果が低下し、基板11上に形成される中間層のブロード成分の割合が増大する。
なお、基板11に対して印加できる高周波パワーの下限としては特に規定しないが、高周波パワーが弱すぎても制御が困難になることと、使用するスパッタ装置の特性等から、0.01kW(10W)程度が限界と考えられる。
本実施形態の前処理工程において用いるチャンバとしては、後述のスパッタ工程において中間層を成膜する際に用いられ、詳細を後述するスパッタ装置40(図5参照)を用い、チャンバ41内の雰囲気ガスを入れ替えて使用しても良いし、あるいは、別のチャンバを用いても良い。前処理工程及びスパッタ工程で用いる装置を共通のスパッタ装置とすれば、製造設備をコストダウンすることができる点で好適であり、工程時間のロスを低減することができ、稼働率が向上する。
また、基板11に施す前処理は、湿式の方法を併せて採用することもできる。例えば、シリコンからなる基板に対しては、従来公知のRCA洗浄方法などを行い、基板表面を水素終端させておくことにより、詳細を後述するスパッタ工程において、基板上に中間層を成膜する際のプロセスが安定するという効果が得られる。
本実施形態のスパッタ工程は、スパッタ法を用いて基板11上に中間層12を成膜する工程であり、例えば、金属原料とV族元素を含んだガスとをプラズマで活性化して反応させることにより、中間層12を成膜する。また、本実施形態のスパッタ工程では、中間層12のX線ロッキングカーブを、ピーク分離手法を用いて、半価幅が720arcsec以上であり中間層12の結晶組織に含まれる無配向成分に対応するブロード成分12cと、ナロー成分12bとに分離した場合の、中間層12の結晶組織におけるブロード成分12cの割合を、中間層12の面積比で30%以下として中間層12を形成する。
本実施形態では、上記前処理工程において基板11の表面11aに前処理を施した後、図5に示すような、詳細を後述するスパッタ装置40のチャンバ41内にアルゴン及び窒素ガスを導入し、基板11の温度を後述の所定温度まで低下させる。そして、基板11側に高周波バイアスを印加するとともに、金属AlからなるAlターゲット側にパワーを印加し、炉内の圧力を一定に保ちながら、基板11上にAlNからなる中間層12を成膜する。
スパッタ法を用いて中間層12を成膜する場合、基板11の温度以外の重要なパラメータとしては、チャンバ内の圧力や窒素分圧が挙げられる。
スパッタ法を用いて中間層12を成膜する際のチャンバ41内の圧力は、0.3Pa以上であることが好ましい。この炉内の圧力が0.3Pa未満だと、窒素の存在量が小さく、窒素プラズマ粒子の持つエネルギーが大きくなり、基板11にダメージを与えてしまう。また、窒素プラズマに洗浄効果を発揮させるためには、粒子の持つエネルギーをある程度弱くし、プラズマ粒子の数を多くすることが効果的と考えられる。このため、炉内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
窒素(N2)とArとを合わせた流量における窒素の比は、20%以上80%以下であることが好ましい。窒素の流量比が20%未満だと、スパッタ金属が窒化物とならず、金属のまま基板11に付着する虞がある。窒素の流量比が80%を超えると、Arの量が相対的に少なくなり、スパッタレートが低下してしまう。窒素(N2)とArとを合わせた流量における窒素の比は、特に好ましくは、50%以上80%以下の範囲である。
中間層12を成膜する際の基板11の温度は、300〜800℃の範囲とすることが好ましく、400〜800℃の範囲とすることがより好ましい。基板11の温度が上記下限未満だと、中間層12が基板11全面を覆うことができず、基板11表面が露出する虞がある。基板11の温度が上記上限を超えると、基板11に付着したスパッタ粒子の持つエネルギーが大きくなるため、中間層を配向した状態で成膜することができず、バッファ層としての機能の点から不適と考えられる。
中間層12を成膜する際の成膜速度は、0.01nm/s〜10nm/sの範囲とすることが好ましい。成膜速度が0.01nm/s未満だと、膜が層とならずに島状に成長してしまい、基板11の表面を覆うことができなくなる虞がある。成膜速度が10nm/sを超えると、膜が結晶体とならずに非晶質となってしまう。
一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。中間層12をスパッタ法によって成膜する場合、原料となるターゲット材料としてIII族窒化物半導体を用い、Arガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるIII族金属単体並びにその混合物は、III族窒化物半導体と比較して高純度化が可能である。これにより、リアクティブスパッタ法では、成膜される中間層12の結晶性をより向上させることが可能となる。
アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
また、窒素(N2)を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
図5に、本実施形態のスパッタ工程、並びに前処理工程で用いられるスパッタ装置の一例を示す。図5に示す例のスパッタ装置40は、ターゲット47の下方(図5の下方)にマグネット42が配され、該マグネット42が図示略の駆動装置によってターゲット47の下方で揺動するRFスパッタ装置として構成されている。スパッタ装置40に備えられるチャンバ41には窒素ガス及びアルゴンガスが供給され、ヒータ44に取り付けられた基板11上に中間層12が成膜される。この際、上述のようにマグネット42がターゲット47の下方で揺動しているため、チャンバ41内に閉じ込められたプラズマが移動するので、基板11の表面11aの他、基板11の側面に対してもムラ無く中間層を成膜することが可能となる。
図5に例示するスパッタ装置40では、ターゲット47の下方にマグネット42が備えられ、このマグネット42がターゲット47の下方で回転運動できる構成とされている。
中間層12上には、n型半導体層14、発光層15及びp型半導体層16をこの順で積層することにより、半導体層20を形成する。本実施形態の製造方法では、上述したように、n型半導体層14の下地層14a、n型コンタクト層14b、n型クラッド層14c、発光層15、及びp型半導体層16の各層をMOCVD法で形成する。
本実施形態の半導体層20を形成する際、まず、n型半導体層14の下地層14aを、従来公知のMOCVD法により、中間層12上に積層して成膜する。次いで、下地層14a上に、n型コンタクト層14b及びn型クラッド層14cをMOCVD法によって成膜する。この際、下地層14a、n型コンタクト層14b及びn型クラッド層14cの各層は、同じMOCVD炉を用いて成膜することができる。
スパッタ法を用いてIII族窒化物半導体からなる半導体層を形成する場合、積層工程における重要なパラメータとしては、窒素原子含有ガスの分圧、成膜速度、基板温度、バイアス及びパワー等が挙げられる。
スパッタ装置のチャンバ内のガス雰囲気としては、窒素含有ガス(窒素:N2ガス、NH3ガス等)及び不活性ガスからなる雰囲気とし、必要に応じて水素含有ガス(H2)を流通させた雰囲気とするが、窒素含有ガスとしてアンモニア(NH3)ガスを用いることが好ましい。このような窒素含有ガスは、スパッタにより、プラズマ化されて窒素原子に分解し、結晶成長の原料となる。
また、チャンバ内のガス雰囲気に水素含有ガスを用いた場合には、半導体積層過程でのIII族窒化物半導体の表面における反応種のマイグレーションが生じやすくなり、結晶性の優れたAlGaNからなる膜を成膜することが可能となる。
スパッタ法によって半導体層20を成膜する際の基板11の温度は、300℃〜1200℃の範囲とすることが好ましい。本発明者等が鋭意実験したところ、一般に、結晶性の良好なIII族窒化物半導体からなる半導体層をスパッタ法で形成するためには、基板温度を300〜1200℃の範囲とすること好ましいことが明らかとなった。基板温度が300℃より低いと、基板面での反応種のマイグレーションが抑えられ、結晶性の良好なIII族窒化物半導体を形成するのが困難とある。また、基板温度が1200℃を超えると、形成されたIII族窒化物半導体が再分解を起こす虞がある。
スパッタ法によって半導体層20を成膜する際の成膜速度は、0.01〜10nm/秒とすることが好ましい。成膜速度が10nm/秒を超えると、積層されたIII族窒化物半導体が結晶とならずに非晶質となる虞があり、また、0.01nm/秒未満だとプロセスが無駄に長時間となり、工業生産に利用することが困難となる。
スパッタ法によって半導体層20を成膜する際、結晶成長中の基板11表面における反応種のマイグレーションを活発にするためには、基板側に印加されるバイアス、及びターゲット側に印加されるパワーは大きいほうが好ましい。例えば、成膜時に基板に印加するバイアスは1.5W/cm2以上が好ましく、また、成膜時にターゲットに印加するパワーを1.5W/cm2〜15W/cm2の範囲とすることが好ましい。
本実施形態の製造方法で成膜されるIII族窒化物半導体からなる半導体層の組成は、ターゲットに用いるIII族金属の組成を所望の値に調整することによりコントロールすることができる。例えば、GaNからなる層を形成する場合には、ターゲットにGa金属を用い、AlGaN層を形成する場合には、ターゲットにAlGa合金を用いれば良い。また、InGaNを形成する場合には、InGa合金を用いれば良い。III族窒化物半導体の組成は、ターゲットのIII族金属の組成に応じて変化するので、ターゲット47の組成を実験的に求めることで、所望の組成のIII族窒化物半導体からなる半導体層を形成することが可能となる。
n型クラッド層14c上には、発光層15を、従来公知のMOCVD法によって形成する。
本実施形態で形成する、図1に例示するような発光層15は、GaN障壁層に始まりGaN障壁層に終わる積層構造を有しており、GaNからなる6層の障壁層15aと、ノンドープのIn0.2Ga0.8Nからなる5層の井戸層15bとを交互に積層して形成する。
また、本実施形態の製造方法では、n型クラッド層14cの成膜に用いるMOCVD炉と同じものを使用することにより、従来公知のMOCVD法で発光層15を成膜することができる。
発光層15上、つまり、発光層15の最上層となる障壁層15a上には、p型クラッド層16a及びp型コンタクト層16bからなるp型半導体層16を、従来公知のMOCVD法を用いて形成する。
本実施形態では、まず、MgをドープしたAl0.1Ga0.9Nからなるp型クラッド層16aを発光層15(最上層の障壁層15a)上に形成し、さらにその上に、MgをドープしたAl0.02Ga0.98Nからなるp型コンタクト層16bを形成する。この際、p型クラッド層16a及びp型コンタクト層16bの積層には、同じMOCVD装置を用いることができる。
上述のような方法により、基板11上に、中間層12及び半導体層が積層された積層半導体10のp型コンタクト層16b上に、ITOからなる透光性正極17を形成する。
透光性正極17の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
また、透光性正極17を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
積層半導体10上に形成された透光性正極17上に、さらに、正極ボンディングパッド18を形成する。
この正極ボンディングパッド18は、例えば、透光性正極17の表面側から順に、Ti、Al、Auの各材料を、従来公知の方法で積層することによって形成することができる。
以上説明したような、本発明に係るIII族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
本実施例では、逆スパッタを施した基板上に中間層を成膜し、その上に、III族窒化物半導体からなる各層を積層することにより、図2及び図3に示すような発光ダイオード(LED)のサンプルを作製した(図1に示す積層半導体10も参照)。
本例では、まず、サファイアからなる基板11上に、RFスパッタ法を用いてAlNからなる中間層12を積層し、その上に、MOCVD法を用いて単結晶のGaNからなる下地層14aを積層した。そして、この下地層14aの上に、n型コンタクト層14b、n型クラッド層14c、発光層15及びp型半導体層16の各層をMOCVD法で形成した。
まず、表面を鏡面研磨した直径2インチの(0001)c面サファイア基板を、フッ酸及び有機溶媒によって洗浄した後、スパッタ装置のチャンバ中へ導入した。この際、スパッタ装置としては、高周波式の電源部を備え、ターゲット内でマグネットを回転させることにより、磁場の掛かる位置を動かすことができる機構を備えたものを使用した。
次いで、チャンバ内にアルゴン及び窒素ガスを導入した後、基板11の温度を550℃で保持しながら、1kWの高周波バイアスを金属Alターゲット側に印加し、炉内の圧力を1Paに保ち、Arガスを10sccm、窒素ガスを30sccmの流量で流通させた条件(ガス全体に対する窒素の比は75%)で、サファイアからなる基板11上にAlNからなる中間層12を成膜した。この際の成長速度は0.12nm/sであった。
この結果、中間層12の結晶組織において、無配向となっているブロード成分は19%と低い値を示し、また、XRC半価幅は0.106(381arcsec)と優れた特性を示しており、中間層12が良好に配向していることが確認できた。
次いで、表面に中間層12が成膜された基板11をスパッタ装置から取り出し、MOCVD炉に導入した。そして、GaN層(III族窒化物半導体)が成膜された試料を、MOCVD法を用いて以下の手順で作製した。
まず、基板11を反応炉中に導入した。基板11は、窒素ガス置換されたグローブボックスの中で、加熱用のカーボン製のサセプタ上に載置した。そして、窒素ガスを炉内に流通させた後、ヒータによって基板11の温度を1150℃に昇温させた。基板11が1150℃の温度で安定したことを確認した後、アンモニア配管のバルブを開き、アンモニアの炉内への流通を開始した。次いで、トリメチルガリウム(TMG)の蒸気を含む水素を炉内へ供給し、基板11上に成膜された中間層12の上に、下地層14aをなすGaN系半導体を付着させる処理を行った。アンモニアの量は、V/III比が6000となるように調節した。約1時間に渡って上記GaN系半導体の成長を行った後、TMGの配管のバルブを切り替え、原料の反応炉内への供給を停止して成長を停止させた。そして、GaN系半導体の成長を終了させた後、ヒータへの通電を停止して、基板11の温度を室温まで降温した。
次いで、下地層14aを形成した基板11をMOCVD装置内に搬送し、GaNからなるn型コンタクト層を、MOCVD法を用いて形成した。この際、n型コンタクト層にはSiをドープした。
ここで、GaNの成膜に使用するMOCVD装置としては、従来公知の装置を使用した。
上記手順で作製したサンプルのn型コンタクト層上に、MOCVD法を用いてn型クラッド層14c及び発光層15を積層した。
まず、SiドープGaNからなるn型コンタクト層が成長された基板を、MOCVD装置のチャンバ内へ搬送した。そして、チャンバ内を窒素で置換した状態として基板の温度を1000℃まで上昇させ、n型コンタクト層の最表面に付着した汚れを昇華させて除去した。また、この際、基板の温度が830℃以上となった時点から、アンモニアを炉内に流通させた。
次いで、GaNからなる障壁層15aと、In0.2Ga0.8Nからなる井戸層15bとから構成され、多重量子井戸構造を有する発光層15を形成した。この、発光層15の形成にあたっては、SiドープIn0.01Ga0.99Nからなるn型クラッド層14c上に、まず、障壁層15aを形成し、この障壁層15a上に、In0.2Ga0.8Nからなる井戸層15bを形成した。このような積層手順を5回繰り返した後、5番目に積層した井戸層15b上に、6番目の障壁層15aを形成し、多重量子井戸構造を有する発光層15の両側に障壁層15aを配した構造とした。
上述の各工程処理によって得られたウェーハ上に、MOCVD装置を用いてp型半導体層16を成膜した。
ここで、p型半導体層16の成膜に用いるMOCVD装置としては、従来公知の装置を使用した。また、この際、p型半導体層16にはMgをドープした。
次いで、上記エピタキシャルウェーハ(積層半導体10)を用いてLEDを作製した。
すなわち、上記エピタキシャルウェーハのMgドープAlGaN層(p型半導体層16b)の表面に、公知のフォトリソグラフィー技術によってITOからなる透光性電極17を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド18(p電極ボンディングパッド)を形成し、p側電極とした。さらに、ウェーハに対してドライエッチングを施し、n型コンタクト層14bのn側電極(負極)を形成する領域を露出させ、この露出領域14dにNi、Al、Ti及びAuの4層が順に積層されてなる負極19(n側電極)を形成した。このような手順により、ウェーハ(図1の積層半導体10を参照)上に、図2に示すような形状を有する各電極を形成した。
上述のようにして作製した発光ダイオードのp側およびn側の電極間に順方向電流を流したところ、電流20mAにおける順方向電圧は3.25Vであった。また、p側の透光性電極17を通して発光状態を観察したところ、発光波長は462nmであり、発光出力は12.5mWを示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
前処理工程及びスパッタ工程を下記表1に示す条件とした点を除き、その他の成膜条件は上記実験例1と同様の条件として、実験例2〜15の発光素子を作製した。
ここで、実験例3は、前処理工程におけるチャンバ内のガス圧力を0.08Paと、若干低く設定した例であり、実験例7は、前処理工程におけるガス雰囲気に窒素を含まない例である。
また、本実験例においては、前処理工程の処理時間に関し、実験例4及び実験例6〜10については30秒以下と短時間に設定する一方、その他の実験例については60〜300秒と長めに設定している。
表1に示すように、本発明の製造方法に備えられた前処理工程で基板に逆スパッタが施され、また、本発明で規定する各条件によって製造された発光素子(実験例1、8〜10参照)は、中間層の結晶組織におけるブロード成分の割合が、中間層表面における面積比で全て30%以下と配向特性に優れており、また、中間層上に形成される下地層のX線ロッキングカーブ半価幅が50arcsec以下と配向性に優れていることが明らかである。また、このような下地層上にIII族窒化物半導体の各層が積層されてなる本発明の発光素子は、電流20mAにおける順方向電圧が全て3.25V以下であり、また、発光波長は460〜464nm、発光出力は12.5mW以上と、非常に優れた発光特性を示した。
また、実験例4では、前処理工程の処理時間が30秒であり、また、パワー値やチャンバ内のガス圧力が本発明で規定する範囲内となっているため、中間層の結晶組織におけるブロード成分の割合は19.9%と良好な配向特性を示している。
また、実験例5のサンプルでは、基板に対する前処理工程を設けなかったため、中間層の結晶組織におけるブロード成分が50.4%と、配向性が低いものになっている。
また、実験例7のサンプルでは、前処理工程においてチャンバ中に窒素を流通させなかったため、中間層の結晶組織におけるブロード成分が100%と、全く配向しない結果となった。
また、実験例13も上記実験例12と同様、前処理工程のガス圧力が0.08Paと低く、また、処理時間が300秒と長めであるものの、高周波パワーが0.02kWと低めであるため、中間層の結晶組織におけるブロード成分の割合が19.1%と、比較的良好な配向特性を示している。
また、実験例15のサンプルでは、高周波パワーが0.2kWと高く、また、前処理工程のガス圧力が0.08Paと低く、さらに処理時間が300秒と長めであるため、中間層の結晶組織におけるブロード成分が95.9%と、配向性が非常に低いものになっている。
このような結果より、中間層のXRC半価幅を指標として、中間層上に形成されるGaN層(下地層)のXRC半価幅を制御し、このGaN層の結晶性を向上させることは実質的に不可能なことが明らかである。
これに対し、本発明者等は、上記結果のように、中間層の結晶組織におけるブロード(無配向)成分の割合と、中間層上に形成されるGaN層(下地層)のXRC半価幅が相関することを見出した。そして、中間層のブロード成分の割合を指標として制御することにより、その上の下地層の結晶性を良好に制御し、さらに、その上に形成される各層の結晶性を良好に制御可能な本発明の発光素子及びその製造方法を完成させた。
Claims (33)
- 基板上に、少なくともIII族窒化物化合物からなる中間層が積層され、該中間層上に、下地層を備えるn型半導体層、発光層及びp型半導体層が順次積層されてなるIII族窒化物半導体発光素子であって、
前記中間層の結晶組織中には、前記中間層のX線ロッキングカーブをピーク分離手法によって、半価幅が720arcsec以上となるブロード成分と、ナロー成分とに分離した場合の、前記ブロード成分に対応する無配向成分が含まれ、
前記中間層の結晶組織における前記無配向成分の割合が、前記中間層の面積比で30%以下とされていることを特徴とするIII族窒化物半導体発光素子。 - 前記中間層上に積層される、前記下地層の(0002)面のX線ロッキングカーブ半価幅が50arcsec以下とされていることを特徴とする請求項1に記載のIII族窒化物半導体発光素子。
- 前記基板が、サファイア基板であることを特徴とする請求項1又は請求項2に記載のIII族窒化物半導体発光素子。
- 前記中間層が、前記サファイア基板のc面上に形成されていることを特徴とする請求項3に記載のIII族窒化物半導体発光素子。
- 前記中間層の膜厚が、20〜40nmの範囲とされていることを特徴とする請求項1〜4の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記中間層が、Alを含有する組成からなることを特徴とする請求項1〜5の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記中間層が、AlNからなることを特徴とする請求項6に記載のIII族窒化物半導体発光素子。
- 前記下地層が、GaN系化合物半導体からなることを特徴とする請求項1〜7の何れか1項に記載のIII族窒化物半導体発光素子。
- 前記下地層が、AlxGa1‐xN(0≦x≦1)からなることを特徴とする請求項8に記載のIII族窒化物半導体発光素子。
- 基板上に、少なくともIII族窒化物化合物からなる中間層を積層し、該中間層上に、下地層を備えるn型半導体層、発光層及びp型半導体層を順次積層するIII族窒化物半導体発光素子の製造方法であって、
前記基板に対してプラズマ処理を行う前処理工程と、該前処理工程に次いで、前記基板上に前記中間層をスパッタ法によって形成するスパッタ工程とが備えられており、
前記スパッタ工程は、前記中間層のX線ロッキングカーブを、ピーク分離手法を用いて、半価幅が720arcsec以上であり前記中間層の結晶組織に含まれる無配向成分に対応するブロード成分と、ナロー成分とに分離した場合の、前記中間層の結晶組織における前記無配向成分の割合を、中間層の面積比で30%以下として前記中間層を形成することを特徴とするIII族窒化物半導体発光素子の製造方法。 - 前記前処理工程は、窒素含有ガスをチャンバ内に流通させて行なうことを特徴とする請求項10に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、チャンバ内に流通させる前記窒素含有ガス中の窒素ガスの比が50%以上であることを特徴とする請求項11に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、チャンバ内の圧力を1Pa以上として行なうことを特徴とする請求項10〜12の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、処理時間を30秒以下として行なうことを特徴とする請求項10〜13の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、前記基板の温度を25〜1000℃の範囲として行なうことを特徴とする請求項10〜14の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程及び前記スパッタ工程を同一のチャンバ内で行うことを特徴とする請求項10〜15の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程におけるプラズマ処理が逆スパッタであることを特徴とする請求項10〜16の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、高周波を用いた電源によってプラズマを発生させることにより、逆スパッタを行なうことを特徴とする請求項17に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、高周波を用いた電源によって窒素プラズマを発生させることにより、逆スパッタを行なうことを含むことを特徴とする請求項18に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、前記基板に対し、0.1kW以下の高周波パワーを印加して逆スパッタを行なうことを特徴とする請求項18又は19に記載のIII族窒化物半導体発光素子の製造方法。
- 前記スパッタ工程は、前記中間層を、前記基板表面の少なくとも90%を覆うように形成することを特徴とする請求項10〜20の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記スパッタ工程は、V族元素を含有する原料を用いることを特徴とする請求項10〜21の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記スパッタ工程は、前記中間層を、V族元素を含有する原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜することを特徴とする請求項10〜22の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記V族元素が窒素であることを特徴とする請求項22又は23に記載のIII族窒化物半導体発光素子の製造方法。
- 前記V族元素を含む原料としてアンモニアを用いることを特徴とする請求項22又は23に記載のIII族窒化物半導体発光素子の製造方法。
- 前記スパッタ工程は、前記中間層を、RFスパッタ法によって成膜することを特徴とする請求項10〜25の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記スパッタ工程は、前記中間層を、RFスパッタ法を用いて、カソードのマグネットを移動させつつ成膜することを特徴とする請求項26に記載のIII族窒化物半導体発光素子の製造方法
- 前記スパッタ工程は、前記中間層を、前記基板の温度を400〜800℃の範囲として形成することを特徴とする請求項10〜27の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記下地層を、MOCVD法によって前記中間層上に成膜することを特徴とする請求項10〜28の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記下地層を、リアクティブスパッタ法によって前記中間層上に成膜することを特徴とする請求項10〜28の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記基板の温度を300〜1200℃として、前記下地層を形成することを特徴とする請求項10〜30の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 請求項10〜31の何れか1項に記載の製造方法で得られるIII族窒化物半導体発光素子。
- 請求項1〜9又は請求項32の何れか1項に記載のIII族窒化物半導体発光素子が用いられてなるランプ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007176099A JP4714712B2 (ja) | 2007-07-04 | 2007-07-04 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
| TW097124942A TWI491064B (zh) | 2007-07-04 | 2008-07-02 | Iii族氮化物半導體發光元件及該製造方法、以及燈 |
| CN2008800221346A CN101689592B (zh) | 2007-07-04 | 2008-07-03 | Ⅲ族氮化物半导体发光元件及其制造方法和灯 |
| PCT/JP2008/062072 WO2009005126A1 (ja) | 2007-07-04 | 2008-07-03 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
| KR1020097026968A KR101042417B1 (ko) | 2007-07-04 | 2008-07-03 | Ⅲ족 질화물 반도체 발광 소자 및 그의 제조 방법, 및 램프 |
| US12/666,594 US8674398B2 (en) | 2007-07-04 | 2008-07-03 | Group III nitride semiconductor light emitting device and production method thereof, and lamp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007176099A JP4714712B2 (ja) | 2007-07-04 | 2007-07-04 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010162861A Division JP2010232700A (ja) | 2010-07-20 | 2010-07-20 | Iii族窒化物半導体発光素子の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009016531A true JP2009016531A (ja) | 2009-01-22 |
| JP2009016531A5 JP2009016531A5 (ja) | 2010-06-03 |
| JP4714712B2 JP4714712B2 (ja) | 2011-06-29 |
Family
ID=40226167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007176099A Active JP4714712B2 (ja) | 2007-07-04 | 2007-07-04 | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8674398B2 (ja) |
| JP (1) | JP4714712B2 (ja) |
| KR (1) | KR101042417B1 (ja) |
| CN (1) | CN101689592B (ja) |
| TW (1) | TWI491064B (ja) |
| WO (1) | WO2009005126A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009724A (ja) * | 2009-05-29 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2014241417A (ja) * | 2014-07-15 | 2014-12-25 | シャープ株式会社 | アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034912B (zh) * | 2009-12-29 | 2015-03-25 | 比亚迪股份有限公司 | 发光二极管外延片、其制作方法及芯片的制作方法 |
| KR101484658B1 (ko) * | 2010-04-30 | 2015-01-21 | 캐논 아네르바 가부시키가이샤 | 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치 |
| JP2012243780A (ja) * | 2011-05-13 | 2012-12-10 | Toshiba Corp | 半導体発光素子及びウェーハ |
| KR102317822B1 (ko) | 2012-07-02 | 2021-10-25 | 어플라이드 머티어리얼스, 인코포레이티드 | 물리 기상 증착에 의한 알루미늄-질화물 버퍼 및 활성 층들 |
| JP5734935B2 (ja) * | 2012-09-20 | 2015-06-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9362715B2 (en) | 2014-02-10 | 2016-06-07 | Soraa Laser Diode, Inc | Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material |
| US9379525B2 (en) | 2014-02-10 | 2016-06-28 | Soraa Laser Diode, Inc. | Manufacturable laser diode |
| US9520695B2 (en) * | 2013-10-18 | 2016-12-13 | Soraa Laser Diode, Inc. | Gallium and nitrogen containing laser device having confinement region |
| US9368939B2 (en) | 2013-10-18 | 2016-06-14 | Soraa Laser Diode, Inc. | Manufacturable laser diode formed on C-plane gallium and nitrogen material |
| US9520697B2 (en) | 2014-02-10 | 2016-12-13 | Soraa Laser Diode, Inc. | Manufacturable multi-emitter laser diode |
| US9871350B2 (en) | 2014-02-10 | 2018-01-16 | Soraa Laser Diode, Inc. | Manufacturable RGB laser diode source |
| TWI553901B (zh) * | 2015-09-07 | 2016-10-11 | 環球晶圓股份有限公司 | 紫外光發光二極體及其製造方法 |
| WO2017094028A1 (en) * | 2015-12-02 | 2017-06-08 | Indian Institute Of Technology Bombay | Method and apparatus for forming silicon doped gallium nitride (gan) films by a co-sputtering technique |
| JP7055595B2 (ja) * | 2017-03-29 | 2022-04-18 | 古河機械金属株式会社 | Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法 |
| JP7112190B2 (ja) * | 2017-09-29 | 2022-08-03 | 日機装株式会社 | 発光装置 |
| FI129628B (en) * | 2019-09-25 | 2022-05-31 | Beneq Oy | Method and apparatus for processing surface of a substrate |
| US12191626B1 (en) | 2020-07-31 | 2025-01-07 | Kyocera Sld Laser, Inc. | Vertically emitting laser devices and chip-scale-package laser devices and laser-based, white light emitting devices |
| CN114910828B (zh) * | 2022-05-16 | 2024-08-16 | 中国工程物理研究院激光聚变研究中心 | 一种判断量子级联激光器快速退火效果的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308010A (ja) * | 2000-04-21 | 2001-11-02 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
| JP2003183823A (ja) * | 2001-12-17 | 2003-07-03 | Sharp Corp | スパッタ装置 |
| JP2003332234A (ja) * | 2002-05-15 | 2003-11-21 | Kyocera Corp | 窒化層を有するサファイア基板およびその製造方法 |
| JP2003347584A (ja) * | 2002-05-27 | 2003-12-05 | Toyoda Gosei Co Ltd | 半導体発光素子 |
| JP2006294861A (ja) * | 2005-04-11 | 2006-10-26 | Tokyo Electron Ltd | 成膜方法、前処理方法および成膜システム |
| JP2007067114A (ja) * | 2005-08-30 | 2007-03-15 | Univ Of Tokushima | Iii族窒化物半導体薄膜およびその製造方法並びににiii族窒化物半導体発光素子 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD142966A1 (de) * | 1979-05-07 | 1980-07-23 | Reinhard Voigt | Verfahren zur in situ-vorbehandlung und zur beschichtungvon substraten mit duennen schichten |
| JPS60173829A (ja) | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体薄膜の成長方法 |
| JP3026087B2 (ja) | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
| JPH088217B2 (ja) | 1991-01-31 | 1996-01-29 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法 |
| JPH06120163A (ja) * | 1992-09-30 | 1994-04-28 | Victor Co Of Japan Ltd | 半導体装置の電極形成方法 |
| JP3773282B2 (ja) | 1995-03-27 | 2006-05-10 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の電極形成方法 |
| JPH0964477A (ja) * | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JPH11102907A (ja) * | 1997-09-26 | 1999-04-13 | Sharp Corp | 半導体装置の製造方法および絶縁膜形成装置 |
| JP2000216249A (ja) * | 1998-11-16 | 2000-08-04 | Sony Corp | 電子装置の製造方法及びその装置 |
| JP3440873B2 (ja) | 1999-03-31 | 2003-08-25 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子の製造方法 |
| JP3700492B2 (ja) | 1999-09-21 | 2005-09-28 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子 |
| JP2001168386A (ja) | 1999-09-29 | 2001-06-22 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子 |
| US6406931B1 (en) * | 1999-10-12 | 2002-06-18 | Sandia Corporation | Structural tuning of residual conductivity in highly mismatched III-V layers |
| JP2001185493A (ja) * | 1999-12-24 | 2001-07-06 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 |
| JP4963763B2 (ja) | 2000-12-21 | 2012-06-27 | 日本碍子株式会社 | 半導体素子 |
| JP2003119564A (ja) | 2001-10-12 | 2003-04-23 | Tokyo Electron Ltd | 成膜方法及びプラズマcvd装置 |
| JP2005209925A (ja) | 2004-01-23 | 2005-08-04 | Nichia Chem Ind Ltd | 積層半導体基板 |
| JP2006114886A (ja) * | 2004-09-14 | 2006-04-27 | Showa Denko Kk | n型III族窒化物半導体積層構造体 |
| JP4912843B2 (ja) * | 2006-11-22 | 2012-04-11 | 昭和電工株式会社 | Iii族窒化物化合物半導体発光素子の製造方法 |
-
2007
- 2007-07-04 JP JP2007176099A patent/JP4714712B2/ja active Active
-
2008
- 2008-07-02 TW TW097124942A patent/TWI491064B/zh active
- 2008-07-03 WO PCT/JP2008/062072 patent/WO2009005126A1/ja not_active Ceased
- 2008-07-03 US US12/666,594 patent/US8674398B2/en active Active
- 2008-07-03 CN CN2008800221346A patent/CN101689592B/zh active Active
- 2008-07-03 KR KR1020097026968A patent/KR101042417B1/ko active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308010A (ja) * | 2000-04-21 | 2001-11-02 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
| JP2003183823A (ja) * | 2001-12-17 | 2003-07-03 | Sharp Corp | スパッタ装置 |
| JP2003332234A (ja) * | 2002-05-15 | 2003-11-21 | Kyocera Corp | 窒化層を有するサファイア基板およびその製造方法 |
| JP2003347584A (ja) * | 2002-05-27 | 2003-12-05 | Toyoda Gosei Co Ltd | 半導体発光素子 |
| JP2006294861A (ja) * | 2005-04-11 | 2006-10-26 | Tokyo Electron Ltd | 成膜方法、前処理方法および成膜システム |
| JP2007067114A (ja) * | 2005-08-30 | 2007-03-15 | Univ Of Tokushima | Iii族窒化物半導体薄膜およびその製造方法並びににiii族窒化物半導体発光素子 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009724A (ja) * | 2009-05-29 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| US9419113B2 (en) | 2009-05-29 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2014241417A (ja) * | 2014-07-15 | 2014-12-25 | シャープ株式会社 | アルミニウム含有窒化物中間層の製造方法、窒化物層の製造方法および窒化物半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8674398B2 (en) | 2014-03-18 |
| US20100327311A1 (en) | 2010-12-30 |
| KR101042417B1 (ko) | 2011-06-16 |
| CN101689592B (zh) | 2011-12-28 |
| JP4714712B2 (ja) | 2011-06-29 |
| TW200917529A (en) | 2009-04-16 |
| KR20100017917A (ko) | 2010-02-16 |
| CN101689592A (zh) | 2010-03-31 |
| WO2009005126A1 (ja) | 2009-01-08 |
| TWI491064B (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4714712B2 (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
| KR101067122B1 (ko) | Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 | |
| JP4191227B2 (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
| JP5049659B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
| KR101074178B1 (ko) | Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프 | |
| JP5262206B2 (ja) | Iii族窒化物半導体層の製造方法及びiii族窒化物半導体発光素子の製造方法 | |
| JP2009081406A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
| JPWO2010032423A1 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ、iii族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法 | |
| CN102017082A (zh) | Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯 | |
| JP2008177525A (ja) | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
| JP2011082570A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
| JP5041883B2 (ja) | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法 | |
| CN101517759B (zh) | Ⅲ族氮化物化合物半导体发光元件的制造方法 | |
| JP2008124060A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
| JP2008047762A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
| JP2008047763A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
| JP2008294449A (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
| JP2010232700A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
| JP5179055B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
| JP2008311420A (ja) | スパッタターゲットの製造方法、スパッタターゲット、スパッタ装置、iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
| JP2008106316A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
| JP2008198705A (ja) | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
| JP2008034510A (ja) | Iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ | |
| JP2008177523A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100412 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100412 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4714712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
