JP2009016806A - 埋め込みパターン基板及びその製造方法 - Google Patents

埋め込みパターン基板及びその製造方法 Download PDF

Info

Publication number
JP2009016806A
JP2009016806A JP2008144926A JP2008144926A JP2009016806A JP 2009016806 A JP2009016806 A JP 2009016806A JP 2008144926 A JP2008144926 A JP 2008144926A JP 2008144926 A JP2008144926 A JP 2008144926A JP 2009016806 A JP2009016806 A JP 2009016806A
Authority
JP
Japan
Prior art keywords
pattern
embedded
carrier
insulating plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008144926A
Other languages
English (en)
Inventor
Jin-Yong Ahn
アン ジン−ヨン
Chang-Sup Ryu
リュウ チャン−サップ
Byung-Youl Min
ミン ビュン−ユール
Myung-Sam Kang
カン ミュン−サム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009016806A publication Critical patent/JP2009016806A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00Packaging processes not covered by the other groups of this subclass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】同一の絶縁厚みを有する露出パターン基板に比して向上した剛性を有することができ、従来の厚い基板を対象としたロール移送装備を用いるために、装備から要求される所定厚みをキャリア−絶縁層の結合体を使用することにより満足させることができる埋め込みパターン基板を提供する。
【解決手段】本発明に係る埋め込みパターン基板は、絶縁板と、絶縁板の一面に埋め込まれ形成される第1パターンと、第1パターンから所定の絶縁厚みで離隔され、絶縁板の他面に埋め込まれ形成される第2パターンと、第1パターン及び第2パターンとを電気的に接続させるビアと、を備えることを特徴とする。
【選択図】図3

Description

本発明は埋め込みパターン基板に関する。
近年ますます電子機器は高性能化及び小型化され、これに伴って半導体チップの端子数は著しく増加し、これにより信号伝達速度を向上させるためにフリップチップボールグリッドアレイ(FC−BGA:flip chip ball grid array)パッケージに用いられるコア基板の厚みが薄くなってきている。コア基板の薄い厚みは、ループインダクタンス(loop inductance)を小くさせ、ループインダクタンスが小さくなると、信号伝達速度が向上できる。従来には銅薄積層板(copper clad laminate、以下、'CCL'という)から形成されたコア基板などを使用した。一方、薄くなったコア基板は、パッケージ製造過程で行われるリフロー工程などで熱膨張係数(CTE: coefficient of thermal expansion、 )の差から誘発される変形を防止できないという限界がある。また、薄い基板を製造する工程にてロール(roll)を用いる移送工程を採用する場合、薄い基板が反ってロールに基板が巻き込まれる現象が発生するおそれがある。
前述した従来技術の問題点に鑑み、本発明は、絶縁層の両面にパターンを埋め込むことにより、所定の絶縁厚みを維持しながらも高い剛性を有する基板を提供することを目的とする。また、本発明の他の目的は、キャリア−絶縁板の結合体の状態で移送工程を行うことにより、従来のロール移送装備を用いた移送工程から要求される所定厚みを満足させる基板製造方法を提供することにある。
本発明の一実施形態によれば、絶縁板と、絶縁板の一面に埋め込まれ形成される第1パターンと、所定の絶縁厚みを隔てて絶縁板の他面に埋め込まれ形成される第2パターンと、第1パターンと第2パターンとを電気的に接続させるビアと、を備える埋め込みパターン基板が提供される。
絶縁厚みは20μm以上〜40μm以下の値を有し、第1パターン及び第2パターンが絶縁板に埋め込まれる深さは5μm以上〜40μm以下である。
第1パターン及び第2パターンが絶縁板に埋め込まれる深さが10μm以下である場合、絶縁厚みは10μm以上であることがよい。
第1パターン及び第2パターンが絶縁板に埋め込まれる深さが10μmを超過する場合、絶縁厚みは20μm以上であることがよい。
また、本発明の他の実施形態によれば、第1キャリアの一面に第1パターンを、第2キャリアの一面に第2パターンを形成する段階と、第1パターン及び第2パターンが絶縁板に埋め込まれるように、第1キャリア及び第2キャリアを絶縁板に圧着してキャリア−絶縁板の結合体を形成する段階と、ロールを用いてキャリア−絶縁板の結合体を移送する段階と、第1キャリア及び第2キャリアを除去する段階と、を含む埋め込みパターン基板の製造方法において、キャリア−絶縁板の結合体の厚みは400μm以上〜800μm以下であることを特徴とする埋め込みパターン基板の製造方法が提供される。
本実施例によれば、埋め込みパターン基板の剛性は同じ絶縁厚みを有する露出パターン基板の剛性より大きい。従って、後続するパッケージ製造工程での変形を防止できる強度を具備しながらも、薄い厚みの基板を形成することができる。従って、従来のCCLなどを使用したコア基板構造を省略できるパッケージの製造が可能である。
一方、埋め込みパターン基板の製造過程に含まれる移送工程は、ロールを用いて行うことができる。既存の厚い基板を対象としたロール移送装備を用いて厚みが薄い基板などを移送すると、ロールに移送体が巻き込まれて損傷される恐れがあるため、移送体に所定厚み以上を有することが要求される。
本発明の一実施例によれば、キャリアを絶縁板に付着したキャリア−絶縁板の結合体状態で移送工程を行うことにより損傷を防止できるようになる。一例として、キャリア−絶縁板の結合体の厚みが400μm以上であれば、従来の厚い基板を対象としたロール移送装備を使用できるという長所がある。
本発明の好ましい実施例に係る埋め込みパターン基板は、同じ絶縁厚みを有する露出パターン基板に比べ、向上された剛性を有することができる。また、従来の厚い基板を対象としたロール設備に要求される所定厚みを、キャリア−絶縁層結合体を使用することにより満足させることができる。
以下、本発明に係る埋め込みパターン基板及びその製造方法の好ましい実施例を添付図面に基づいて詳しく説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変換、均等物ないし代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳しい説明を省略する。
また、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複される説明は省略する。
図1は、本発明の第1実施例に係る埋め込みパターン基板の斜視図及び断面図である。図1を参照すると、絶縁板100、第1パターン110、第2パターン120、ビア130、埋め込みパターン基板140が示されている。
第1パターン110が埋め込まれる深さはA1であり、幅はBである。第2パターン120が埋め込まれる深さはA2であり、第2パターン120の幅は第1パターン110の幅Bと同じである。第1パターン110と第2パターン120とが離隔される距離である絶縁厚みはDであり、埋め込みパターン基板140の厚みはCで表示されている。
前述した各値は埋め込みパターン基板140の用途と機能に応じて変えられる。第1パターン110及び第2パターン120の配線間隔も変えられる。
パッケージのデザインルールに応じて、第1パターン110及び第2パターン120が絶縁板100に埋め込まれる深さA1、A2を5μm以上〜40μm以下に維持できる。
第1パターン110及び第2パターン120は、その全てが絶縁板100に埋め込まれてもよく、この場合、埋め込まれる深さを5μm以上に維持することによりパターン間の電気的接続の信頼性を確保することができる。
また、第1パターン110及び第2パターン120を絶縁板100に埋め込む工程で用いられる力を一定水準以下に維持するために、埋め込まれる深さを40μm以下に維持することが要求され得る。
第1パターン110の幅のBは、数マイクロ単位範囲でデザインルールに応じて選択することができる。第2パターン120の幅は第1パターン110の幅Bに対応する。
この場合、第1パターン110及び第2パターン120の間のインピーダンスをデザインルールから要求される水準に維持するために、絶縁厚みDも20μm以上〜40μm以下の範囲で維持してもよい。
絶縁厚みDを20μm以上に維持すれば、第1パターンと第2パターンとの間のインピーダンスを基板のデザインルールから要求される水準に確保できる。
絶縁厚みが40μmであって、第1パターン及び第2パターンの埋め込まれる深さA1、A2がそれぞれ30μm以上になると、埋め込みパターン基板の厚みが100μm以上になって、厚い形状を有することになる。
一方、第1パターン110及び第2パターン120が絶縁板100に埋め込まれる深さが10μm以下である場合、後続する工程で要求される物理的な剛性を満足させるためには、絶縁厚みが10μm以上に維持されることが要求され得る。
一方、第1パターン110及び第2パターン120が絶縁板100に埋め込まれる深さが10μmを超過する場合、第1パターン110及び第2パターン120を埋め込む工程の安全性確保のために、絶縁厚みを20μm以上に設定することが要求され得る。
従来技術に係るコア基板は800μm内外の厚みを有する。これに比べて、本実施例に係る埋め込みパターン基板140の厚みは、40μmの絶縁厚み及びそれぞれ40μmのパターンが埋め込まれる深さを有する場合にも全体埋め込みパターン基板140の厚みは120μmに過ぎない。
ビア130は第1パターン110と第2パターン120とを電気的に接続させる。ビアは第1パターン110または第2パターン120と同じ物質からなってもよい。ビアの形成工程は図3及び図4を参照して後述する。
図2は、同一の絶縁厚みを有する突出パターン基板と埋め込みパターン基板との断面図である。図2を参照すると、突出パターン基板210及び埋め込みパターン基板220が示されている。
図2の(a)に示すように、突出パターン基板210は絶縁板211の両面に突出されているパターン212を備える。突出されたパターン212の幅は15μmであり、パターン212が突出された高さも15μmである。
この場合、絶縁板211の厚み30μmが絶縁板211の両面に形成されたパターン212間の絶縁厚みとなり、突出パターン基板210の全体厚みは60μmとなる。
一方、図2の(b)に示すように、埋め込みパターン基板220では、パターン222が絶縁板221の両面に埋め込まれている。埋め込まれたパターン222の幅は15μmで、図2の(a)に示されているパターン212と同様である。パターン222が絶縁板221に埋め込まれる深さは15μmである。
図2の二つの基板210、220のうち、埋め込みパターン基板220の方が剛性 が優れる。従って、同一の絶縁厚みを維持しながらも、基板を含むパッケージ製造工程から要求される剛性を満足させるには埋め込みパターン基板220の方がより有利である。
図3は本発明の第2実施例に係る埋め込みパターン基板の製造方法の工程図であり、図4は本発明の第2実施例に係る埋め込みパターン基板の製造方法のフローチャートである。図3及び図4を参照すると、絶縁板100、第1パターン110、第2パターン120、ビア130、352、362、第1キャリア310、第2キャリア320、第1絶縁層330、第2絶縁層340、第3キャリア350、第3パターン351、第4キャリア360、第4パターン361、キャリア−絶縁板結合体370、ロール380が示されている。
図3の(a)及び(b)に示すように、段階S410で、パターンが形成されているキャリアを絶縁板に圧着してキャリア−絶縁板の結合体を形成する。
本実施例で、第1キャリア310はメタルキャリアである。第1パターン110は第1キャリア310の一面に金属などの伝導性物質をメッキすることにより形成されることができる。
一方、第1キャリア310はガラス(glass)またはポリマー(polymer)からなることもでき、第1キャリア310の構成物質に応じて第1パターン110を形成する方法も異なる。一例として、第1キャリア310がガラスからなった場合、シード層を予め形成し、セミアディティブ(semi additive)工程を用いることが可能である。
第2キャリア320及び第2パターン120は第1キャリア310及び第1パターン110と同様な方法で形成されることができる。
一面にパターン110、120が形成されているキャリア310、320を絶縁板100に圧着してキャリア−絶縁板の結合体370形成する。第1パターン110及び第2パターン120は絶縁板100に埋め込まれる。
図3の(b)に示すように、段階S420で、ロールを用いてキャリア−絶縁板の結合体を移送する。キャリア−絶縁板の結合体370はロール380により後続工程が行われる装置に移送される。
本実施例において、移送工程での損傷を防止し、従来の厚い基板を対象としたロール移送装備を活用するためには、キャリア−絶縁板の結合体370の厚みが400μm以上に維持される必要がある。
前述したように、埋め込みパターン基板140の厚みは数十μmに過ぎないので、キャリアの厚みを相対的に厚くしてロール移送工程から要求される厚みを満足させることが可能である。
図3の(c)に示すように、段階S430で、キャリアを除去する。本実施例において、第1キャリア310及び第2キャリア320はメタルキャリアである。移送工程の後、エッチング工程を行い第1キャリア310及び第2キャリア320を除去する。
この段階は、第1パターン110及び第2パターン120が絶縁板100に埋め込まれているため、エッチング工程を行っても突出パターンでは発生するアンダーカット(under-cut)などの問題が発生しないという点に特徴がある。
図3の(d)に示すように、段階S440で、絶縁板にビアを形成する。ビアは第1パターン110及び第2パターン120を電気的に接続する。レーザー加工などを用いてビアホールを形成し、ビアホールにメッキ工程などで金属などの伝導性物質を充填する。
図3の(e)に示すように、段階S450で、絶縁層を積層する。第1絶縁層330及び第2絶縁層340は埋め込みパターン基板140の両面に形成され、第1パターン110及び第2パターン120をカバーする。
本実施例ではフィルム形態の絶縁物質を用いて絶縁層を積層する工程を示したが、液状の絶縁物質を塗布することにより絶縁層を形成することも可能である。第1絶縁層330及び第2絶縁層340は絶縁板100と同じ物質からなることができる。
図3の(f)及び(g)に示すように、段階S460で、キャリアを用いて追加的にパターンを形成する。一面に第3パターン351が形成されている第3キャリア350と、一面に第4パターン361が形成されている第4キャリア360とを絶縁層に圧着して追加的にパターンを形成することができる。
この工程は、図3の(a)に示した工程を繰り返すことにより行われることができる。図3の(f)に示されているキャリア350、360及びパターン351、361は、図3の(a)に示されているキャリア310、320及びパターン110、120と同様または類似した工程で形成することができる。
図3の(h)に示すように、段階S470で、絶縁層にビアを形成する。ビア352,362は、図3の(d)に示したビア形成方法と類似した方法で形成することができる。
図3の(f)ないし(h)に示す工程を繰り返して多層基板を積層することができる。追加的に基板を積層することにおいて、必ずしもパターンが埋め込まれている形態の基板が積層される必要はなく、絶縁層上にパターンを形成する工程を用いることもできる。
前述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。
以上、本発明の実施例を中心に本発明を説明したが、本発明が属する技術分野の通常の知識を有する者であれば、本発明の本質的な特性から脱しない範囲内で本発明を多様に変形できることを理解できよう。従って、開示された実施例は限定的観点ではなく説明的観点から見るべきである。本発明の範囲は前述した説明ではなく特許請求の範囲に示されており、それと同等な範囲内の全ての相違点は本発明に含まれるものとして解釈されるべきである。
本発明の第1実施例に係る埋め込みパターン基板の斜視図及び断面図である。 同じ絶縁厚みを有する突出パターン基板と埋め込みパターン基板の断面図である。 本発明の第2実施例に係る埋め込みパターン基板製造方法の工程図である。 本発明の第2実施例に係る埋め込みパターン基板製造方法のフローチャートである。
符号の説明
100 絶縁板
110 第1パターン
120 第2パターン
130 ビア
140 埋め込みパターン基板
310 第1キャリア
320 第2キャリア
330 第1絶縁層
340 第2絶縁層
350 第3キャリア
351 第3パターン
360 第4キャリア
361 第4パターン
370 キャリア−絶縁板結合体
380 ロール

Claims (6)

  1. 絶縁板と、
    前記絶縁板の一面に埋め込まれ形成される第1パターンと、
    前記第1パターンと所定の絶縁厚みを隔てて前記絶縁板の他面に埋め込まれ形成される第2パターンと、
    前記第1パターンと前記第2パターンとを電気的に接続させるビアと、
    を備える埋め込みパターン基板。
  2. 前記絶縁厚みは、20μm以上〜40μm以下であることを特徴とする請求項1に記載の埋め込みパターン基板。
  3. 前記第1パターン及び前記第2パターンが前記絶縁板に埋め込まれる深さは、5μm以上〜40μm以下であることを特徴とする請求項1に記載の埋め込みパターン基板。
  4. 前記第1パターン及び前記第2パターンが前記絶縁板に埋め込まれる深さが10μm以下である場合、
    前記絶縁厚みは10μm以上であることを特徴とする請求項1に記載の埋め込みパターン基板。
  5. 前記第1パターン及び前記第2パターンが前記絶縁板に埋め込まれる深さが10μmを超過する場合、
    前記絶縁厚みは20μm以上であることを特徴とする請求項1に記載の埋め込みパターン基板。
  6. 埋め込みパターン基板を製造する方法において、
    第1キャリアの一面に第1パターンを、第2キャリアの一面に第2パターンを形成する段階と、
    前記第1パターン及び第2パターンが絶縁板に埋め込まれるように、前記第1キャリア及び第2キャリアを前記絶縁板に圧着してキャリア−絶縁板の結合体を形成する段階と、
    ロールを用いて前記キャリア−絶縁板の結合体を移送する段階と、
    前記第1キャリア及び前記第2キャリアを除去する段階と、
    を含む埋め込みパターン基板の製造方法であって、
    前記キャリア−絶縁板の結合体の厚みが、400μm以上〜800μm以下であることを特徴とする埋め込みパターン基板の製造方法。
JP2008144926A 2007-07-05 2008-06-02 埋め込みパターン基板及びその製造方法 Pending JP2009016806A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067618A KR20090003880A (ko) 2007-07-05 2007-07-05 매립패턴 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2009016806A true JP2009016806A (ja) 2009-01-22

Family

ID=40213955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008144926A Pending JP2009016806A (ja) 2007-07-05 2008-06-02 埋め込みパターン基板及びその製造方法

Country Status (5)

Country Link
US (1) US20090008143A1 (ja)
JP (1) JP2009016806A (ja)
KR (1) KR20090003880A (ja)
CN (1) CN101339936A (ja)
TW (1) TW200904282A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101103301B1 (ko) * 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
KR102171021B1 (ko) 2014-03-14 2020-10-28 삼성전자주식회사 회로기판 및 반도체 패키지 제조방법
US10079158B2 (en) * 2014-12-12 2018-09-18 Intel Corporation Vertical trench routing in a substrate
CN112165773B (zh) * 2020-10-07 2022-10-11 广州添利电子科技有限公司 一种埋线路的方式制作图形的工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298212A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US6930395B2 (en) * 2000-12-05 2005-08-16 Matsushita Electric Industrial Co., Ltd. Circuit substrate having improved connection reliability and a method for manufacturing the same
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Industrial Co Ltd Device built-in module and manufacturing method thereof
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298212A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法

Also Published As

Publication number Publication date
TW200904282A (en) 2009-01-16
CN101339936A (zh) 2009-01-07
US20090008143A1 (en) 2009-01-08
KR20090003880A (ko) 2009-01-12

Similar Documents

Publication Publication Date Title
US8387239B2 (en) Manufacturing method of embedded circuit substrate
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
JP4558776B2 (ja) 回路基板の製造方法
JP5101451B2 (ja) 配線基板及びその製造方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
JP2017017307A (ja) プリント回路基板及びプリント回路基板の製造方法
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
KR20110100981A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
TWI387423B (zh) 印刷電路板及其製造方法
JP2006100789A (ja) 電気配線構造の製作方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
CN101958306B (zh) 内埋线路基板的制造方法
KR100689018B1 (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR102149797B1 (ko) 기판 및 그 제조 방법
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101340349B1 (ko) 패키지 기판 및 이의 제조 방법
KR101299140B1 (ko) 패키지 기판 제조 방법
KR20130065216A (ko) 다층 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011