JP2009076771A - 半導体ウェーハの作製方法 - Google Patents

半導体ウェーハの作製方法 Download PDF

Info

Publication number
JP2009076771A
JP2009076771A JP2007245809A JP2007245809A JP2009076771A JP 2009076771 A JP2009076771 A JP 2009076771A JP 2007245809 A JP2007245809 A JP 2007245809A JP 2007245809 A JP2007245809 A JP 2007245809A JP 2009076771 A JP2009076771 A JP 2009076771A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
ions
layer
bonding layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007245809A
Other languages
English (en)
Other versions
JP5325404B2 (ja
JP2009076771A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Shoji Miyanaga
昭治 宮永
Ko Inada
工 稲田
Yuji Iwaki
裕司 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007245809A priority Critical patent/JP5325404B2/ja
Priority to US12/210,304 priority patent/US7829434B2/en
Priority to CN2008101494944A priority patent/CN101393860B/zh
Priority to KR20080091426A priority patent/KR101493301B1/ko
Priority to TW097135883A priority patent/TWI446413B/zh
Publication of JP2009076771A publication Critical patent/JP2009076771A/ja
Priority to US12/862,197 priority patent/US8043939B2/en
Publication of JP2009076771A5 publication Critical patent/JP2009076771A5/ja
Application granted granted Critical
Publication of JP5325404B2 publication Critical patent/JP5325404B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • H10P32/1204—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase from a plasma phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】膜厚が薄く、且つ、その膜厚の均一性が高い単結晶半導体層を絶縁膜上に有するＳＯＩ基板の作製方法を提供することを課題とする。また、水素イオンを添加する時間を短縮し、１枚当たりのＳＯＩ基板の製造時間を短縮することも課題の一とする。
【解決手段】第１の半導体ウェーハの表面上に接合層を形成し、イオンドーピング装置によりＨ３ ＋イオンを第１の半導体ウェーハに照射して接合層の下方に分離層を形成する。高い電圧によって加速されたＨ３ ＋イオンは、半導体ウェーハ表面で分離されて３つのＨ＋イオンとなり、それぞれのＨ＋イオンは深く侵入することはできない。従って、従来のイオン注入法よりも半導体ウェーハの浅い領域にＨ＋イオンを高濃度に添加することができる。
【選択図】図１

Description

本発明は半導体ウェーハの作製方法に関し、絶縁膜上の単結晶半導体層を有する半導体ウェーハの製造方法および絶縁膜上の単結晶半導体層を有する半導体ウェーハを用いた半導体装置およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁膜上の単結晶半導体層の形成はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）技術として広く知られている。ＳＯＩ構造は、単結晶シリコン基板中に酸化シリコン膜が埋め込まれ、その上に単結晶シリコン薄膜が存在する構造である。このＳＯＩ構造を有する基板をＳＯＩ基板とも呼ぶ。
ＳＯＩ構造を用いると素子の下方に絶縁膜があるので、バルクシリコンウェーハ上に素子を形成する場合と比べて、素子分離プロセスが単純化できる結果、プロセス工程が短縮される。また、ＳＯＩ基板を用いた半導体集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
ＳＯＩ基板を製造する方法としては、例えば特許文献１に記載の水素イオン注入剥離法が知られている。水素イオン注入剥離法は、イオンインプランテーション法によりシリコンウェーハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、該微小気泡層を劈開面とすることで、別のシリコンウェーハに薄いシリコン層（ＳＯＩ層）を接合する。さらにＳＯＩ層を剥離する熱処理を行うことに加え、酸化性雰囲気下での熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に１０００乃至１３００℃の還元性雰囲気下で熱処理を行って、接合強度を高め、且つ、表面粗さを改善している。
イオンインプランテーション法は、イオン注入法とも呼ばれ、真空中で試料に注入したい粒子をイオン化し、直流もしくは高周波により加速して、試料に注入する方法である。イオン注入法を用いたイオン注入装置は、イオン源、質量分離部、加速部、ビーム走査部（静電スキャン）、注入室（エンドステーション）、及び真空排気装置から構成される。また、イオンビームの断面は不均一であるため、試料面上での均一性を得るために、イオンビームを電気的に走査する。また、注入した粒子は深さ方向にガウス分布を示す。
また、ＳＯＩ基板を用いた半導体装置の一例として、本出願人によるものが知られている（特許文献２参照）。特許文献２にも、イオン注入法を用いて水素を添加することが開示されている。
本出願人は、特許文献３に、基板を回転させずに移動させる線状ドーピング装置を示している。
米国特許第６３７２６０９号 特開２０００−１２８６４号公報 特開平１０−１６２７７０
また、イオン注入法で半導体ウェーハに添加する水素イオンは質量が小さいため、半導体ウェーハの表面から深い領域に添加され、水素濃度のピークが深い領域に位置することとなる。従って深い領域が劈開面となるため、結果として別の半導体ウェーハの絶縁膜上に得られる半導体層の厚さが厚くなる。また、浅い領域から深い領域にまで広い範囲で添加される、即ちブロードな濃度プロファイルを示すこととなるため、イオン注入濃度のばらつきが生じる。
加えて、イオン注入法は、所定の電流量のイオンビームをラスタースキャンして行われるため、半導体ウェーハ面内でイオン注入濃度のばらつきが生じる。このばらつきを反映して劈開面も平坦でなくなる恐れがある。従来では、剥離後の半導体ウェーハの表面粗さを改善するため、機械加工による研磨を行っている。
本発明は、膜厚が薄く、且つ、その膜厚の均一性が高い単結晶半導体層を絶縁膜上に有するＳＯＩ基板の作製方法を提供することを課題とする。
また、イオン注入法は、所定の電流量のイオンビームをラスタースキャンして行われるため、１枚当たりの半導体ウェーハを処理する時間が長くなる。
そこで、水素イオンを添加する時間を短縮し、１枚当たりのＳＯＩ基板の製造時間を短縮することも本発明の課題とする。
本明細書で開示する発明の構成は、第１の半導体ウェーハの表面上に接合層を形成し、イオンドーピング装置によりＨ３ ＋イオンを第１の半導体ウェーハに照射して接合層の下方に分離層を形成し、第１の半導体ウェーハの接合層を第２の半導体ウェーハの一方の面に貼り合わせ、熱処理を行うことにより分離層の層内または分離層界面を劈開面として第１の半導体ウェーハの一部を分離して、第２の半導体ウェーハの一方の面上に、接合層と、接合層上に単結晶半導体層とを有する半導体ウェーハの作製方法である。
半導体ウェーハに分離層を形成する際、Ｈ３ ＋イオン（三価水素分子イオン）を含む水素プラズマを発生させ、このプラズマ中のＨ３ ＋イオンを高い電圧によって加速し、イオン流（イオンシャワー）として半導体ウェーハ中に添加する。このドーピング方法は、イオンドーピング法、もしくはプラズマドーピング方法と呼ばれ、イオン注入法とは大きく異なる。
高い電圧によって加速されたＨ３ ＋イオンは、半導体ウェーハ表面で分離されて３つのＨ＋イオンとなり、それぞれのＨ＋イオンは深く侵入することはできない。従って、従来のイオン注入法よりも半導体ウェーハの浅い領域にＨ＋イオンを高濃度に添加することができる。
また、半導体ウェーハ表面で分離された３つのＨ＋イオンのそれぞれは、深く侵入することができないため、半導体ウェーハ中に添加された水素は深さ方向に狭い範囲で分布することとなる。言い換えると、半導体ウェーハ中に添加された水素は急峻な濃度プロファイルを示す。従って、従来のイオン注入法よりも均一な水素濃度で半導体ウェーハに添加することができ、膜厚の均一性が高い単結晶半導体層を絶縁膜上に有するＳＯＩ基板を作製することができる。
なお、水素プラズマを発生させる際、水素プラズマに含まれるＨ＋イオンよりもＨ３ ＋イオンの割合を高めることが好ましい。例えば、水素プラズマのうち、Ｈ３ ＋イオンの割合はプラズマ全体の８割、またはそれ以上とすることが望ましい。Ｈ＋イオンよりもＨ３ ＋イオンの割合を高めることで、浅い領域を劈開面とすることができる。浅い領域を劈開面とすることで膜厚が薄い単結晶半導体層を絶縁膜上に有するＳＯＩ基板を作製することができる。
また、Ｈ３ ＋イオンをイオン流として半導体ウェーハ中に添加するドーピング方法は、イオン流の断面形状を変化させることができ、断面が線状または長方形のイオン流を発生させ、半導体ウェーハをイオン流の断面形状の長尺方向に対して垂直な方向に移動させて半導体ウェーハ全面へのドーピング処理が行われる。こうすることにより、水素イオンを添加する時間を短縮し、１枚当たりのＳＯＩ基板の製造時間を短縮することができる。
また、分離層を形成した第１の半導体ウェーハと第２の半導体ウェーハを接合する際、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料としてプラズマＣＶＤ法により成膜した酸化シリコン膜を用いる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）３）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物が適用される。
このプラズマＣＶＤ法により成膜した酸化シリコン膜は接合層であり、平滑面を有し親水性表面を形成することが好ましい。平滑面を有し親水性表面を形成する接合層は５ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。また、接合する第２の半導体ウェーハとの歪みを緩和することができる。第２の半導体ウェーハにも同様の酸化シリコン膜を設けておいても良い。すなわち、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜でなる接合層設けることで強固な接合を形成することができる。この接合はファン・デル・ワールス力が作用しており、第１の半導体ウェーハと第２の半導体ウェーハとを圧接することで水素結合により強固な接合を形成することが可能である。
また、接合層として、ケミカルオキサイドを適用することもできる。ケミカルオキサイドは、例えばオゾン含有水で半導体ウェーハ表面を処理することで形成することができる。ケミカルオキサイドは半導体ウェーハの表面の平坦性を反映して形成されるので好ましい。
Ｈ３ ＋イオンの添加は、第１の半導体ウェーハ表面に接合層を形成した後に行うことが好ましい。従って、Ｈ３ ＋イオンの添加は、接合層を介して添加を行うこととなる。接合層は、イオンドーピング法によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。なお、本明細書では、Ｈ３ ＋のイオン種のみとして添加することもイオンドープと呼ぶこととする。
また、第１の半導体ウェーハと第２の半導体ウェーハとを接合した後、熱処理を行い分離層の層内または分離層界面を劈開面として第１の半導体ウェーハと第２の半導体ウェーハとを分離する。熱処理の温度は接合層の成膜温度以上、半導体ウェーハの耐熱温度以下で行うことが好ましい。接合層として、プラズマＣＶＤ法により成膜した酸化シリコン膜を用いることにより、７００℃以下の温度で第１の半導体ウェーハと第２の半導体ウェーハとの接合を形成することができる。例えば、４００℃乃至６００℃の熱処理を行うことにより、分離層に形成された微小な空洞の堆積変化が起こり、分離層に沿って劈開することが可能となる。分離層は第２の半導体ウェーハと接合しているので、第２の半導体ウェーハ上には第１の半導体ウェーハと同じ結晶性の単結晶半導体層が残存することとなる。
従来の水素イオン注入剥離法で得られるＳＯＩ基板と比べて、膜厚が薄く、且つ、その膜厚の均一性が高い単結晶半導体層を絶縁膜上に有するＳＯＩ基板を作製することができる。
さらに、従来のイオン注入法を用いたＳＯＩ基板の作製方法と比べて、水素イオンを添加する時間を短縮し、１枚当たりのＳＯＩ基板の製造時間を短縮することができる。
本発明の実施形態について、以下に説明する。
ＳＯＩ基板の製造方法について図１を参照して以下に説明する。
まず、第１の半導体ウェーハ１０１上に接合層１０２を形成する。第１の半導体ウェーハ１０１は、単結晶半導体のインゴットを薄く切断して作製される半導体ウェーハを用いる。ここでは、第１の半導体ウェーハ１０１として、結晶方位が（１００）である５インチの単結晶シリコンウェーハ（直径１２５ｍｍ）を例に用いる。なお、必要があれば、８インチの単結晶シリコンウェーハ（直径２００ｍｍ）や１２インチの単結晶シリコンウェーハ（直径３００ｍｍ）を用いることができる。なお、第１の半導体ウェーハ１０１として、外周の一部に結晶方位を示すオリエンテーションフラットが形成されているものを用いてもよい。オリエンテーションフラットは、イオンドーピングの際に基準とすることができる。また、結晶方位が（１１０）、または（１１１）の半導体ウェーハ１０１も用いることができる。
接合層１０２としては、有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜を用いる。本実施の形態では、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）の有機シランガスを用いてＰＣＶＤ法により１００ｎｍの膜厚で形成する。
ここまでの段階を示す工程断面図が図１（Ａ）に相当する。
次いで、イオンドーピング法により接合層１０２を介して第１の半導体ウェーハ１０１中にＨ３ ＋イオンの添加を行う。このＨ３ ＋イオンの添加により水素を多く含む領域である分離層１０３が形成される。また、分離層１０３と接合層１０２との間には、単結晶半導体層１０４が形成される。この単結晶半導体層１０４の膜厚は、分離層１０３の深さ方向の位置により決定される。従って、単結晶半導体層１０４の膜厚は、Ｈ３ ＋イオンのドーピング条件（加速電圧など）に依存する。Ｈ３ ＋イオンの割合を高めておくと添加効率を高めることができ、添加時間を短縮することができる。
ここで、イオンドーピング法によって添加される水素イオンの濃度分布について説明する。
本発明者らは、イオンドーピング装置を用いて半導体ウェーハ（結晶方位が（１００）面であるシリコンウェーハ）に水素イオンを添加する実験を行い、そのＳＩＭＳ分析の結果データに基づき、本発明者が添加されるモデルをいくつか設定し、深さ方向に対する水素イオンの数及び欠陥の数を計算した。また、モデルのサイズを（ｘ軸，ｙ軸，ｚ軸）＝（８００ｎｍ，８００ｎｍ，１２００ｎｍ）として計算した。なお、ｘ軸及びｙ軸は、Ｓｉウェハ平面に対応し、ｚ軸は深さ方向に対応する。また、実験に用いたイオンドーピング装置は、イオンの添加分布を均一化するためにウェ−ハを回転させている。
膜厚１００ｎｍの接合層１０２が設けられている面側から第１の半導体ウェーハ１０１に対して、イオンドーピング法により添加した場合、イオン数と、イオンが膜中の原子（シリコン原子や酸素原子）と衝突することによって生じる欠陥の数を、モンテカルロ法で計算した。また、加速電圧は、８０ｋｅＶとして計算を行った。なお、接合層１０２は、珪酸エチルの有機シランガスを用いて得られたアモルファス構造の酸化シリコン膜である。
図２（Ａ）は、Ｈ３ ＋イオンが加速電圧８０ｋｅＶによって加速され、第１の半導体ウェーハ表面、即ち、接合層１０２表面で分離されて３つのＨ＋イオンとなる第１のモデル図を示している。第１のモデル図に基づき、計算した深さ方向に対するイオンの数及び欠陥の数を示すグラフが図２（Ｂ）に相当する。なお、グラフの横軸である深さは、１００ｎｍの酸化シリコン膜（接合層１０２）を含めた表面からの深さを示している。
また、図３（Ａ）は、Ｈ３ ＋イオンが加速電圧８０ｋｅＶによって加速され、そのまま第１の半導体ウェーハ中に添加される第２のモデル図を示している。第２のモデル図に基づき、計算した深さ方向に対するイオンの数及び欠陥の数を示すグラフが図３（Ｂ）に相当する。
また、図４（Ａ）は、Ｈ＋イオンが加速電圧８０ｋｅＶによって加速され、そのまま第１の半導体ウェーハ中に添加される第３のモデル図を示している。第３のモデル図に基づき、計算した深さ方向に対するイオンの数及び欠陥の数を示すグラフが図４（Ｂ）に相当する。
図４（Ｂ）からＨ＋イオンは深く添加され、水素濃度のピークが８００ｎｍ付近に位置していることが読み取れる。また、最も深い所では、表面から１１００ｎｍを超える深さまで水素が添加されており、浅い領域から深い領域にまで広い範囲で添加されていることが読み取れる。このことは、ウェーハ面内で添加されるイオン注入濃度のばらつきが生じる原因となる恐れがある。
また、図３（Ｂ）からＨ３ ＋イオンは浅く添加され、水素濃度のピークが１５０ｎｍ付近に位置していることが読み取れる。また、最も深い所では、表面から２００ｎｍを超える深さまでしか水素が添加されていない。また、欠陥の数のピークも水素濃度のピークとほぼ同じ１５０ｎｍ付近に位置していることから、表面付近の原子（シリコン原子や酸素原子）と衝突していると考えられる。Ｈ３ ＋イオンの水素イオン同士の結合エネルギーは２２．６ｅＶ程度であり、加速電圧８０ｋｅＶに比べて限りなく小さいため、実際には、ほとんどのＨ３ ＋イオンは衝突した段階でそれぞれ３つのＨ＋イオンに分離されると考えられる。
従って、本発明者らは、図２（Ａ）に示した第１のモデル図が実際のＨ３ ＋イオンの添加時の挙動に近いと考えている。図２（Ｂ）からは、Ｈ＋イオンの結果である図４（Ｂ）と比べて浅く添加され、水素濃度のピークが４００ｎｍ付近に位置していることが読み取れる。また、最も深い所では、表面から６００ｎｍを超える深さまでしか水素が添加されていない。第３のモデル図に基づく計算結果に比べて第１のモデル図の計算結果よりも浅い領域に添加されているのは、３つのＨ＋イオンに分離する際に解離エネルギーとして運動エネルギーが使われたためと考えられる。
また、ここでは、加速電圧８０ｋｅＶの計算結果を示したが、加速電圧の数値を調節することで水素の濃度ピークの位置を調節できることは言うまでもない。また、接合層を１００ｎｍの酸化シリコン膜とした計算結果を示したが、膜厚を調節することで、単結晶半導体層１０４の膜厚を調節することができることは言うまでもない。単結晶半導体層１０４の膜厚は、５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さとする。従来のイオン注入法を用いるＳＯＩ基板の作製方法では、剥離後に研磨やエッチングを行って膜厚を薄くする処理を行わなければ、このような膜厚にすることは困難である。半導体ウェーハは高価であり、研磨やエッチングによって薄膜化することは材料のロスに繋がる。また、剥離後に研磨やエッチングを行ったとしても従来のイオン注入法を用いるＳＯＩ基板の作製工程と比べて短時間で研磨やエッチングを行うことができる。また、剥離後に研磨やエッチングを行ったとしても同様に材料のロスを低減することができる。また、剥離した第１の半導体ウェーハの残りは、再利用することができるため、残りの膜厚が厚ければ厚いほど、１枚の第１の半導体ウェーハからより多くのＳＯＩ基板を作製することができる。
次いで、接合層１０２の表面を清浄化した後、第２の半導体ウェーハ１０５の一方の面とを密接させ、第１の半導体ウェーハ１０１と第２の半導体ウェーハ１０５とを重ねて貼り合わせて接合を形成する。なお、接合を形成する第２の半導体ウェーハ１０５の一方の面は、十分に清浄化しておく。この接合はファン・デル・ワールス力が作用しており、第１の半導体ウェーハ１０１と第２の半導体ウェーハ１０５とを圧接することで水素結合により強固な接合を形成することが可能である。
第１の半導体ウェーハ１０１及び第２の半導体ウェーハ１０５を接合層１０２を介して貼り合わせた後は、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで接合強度を向上させることが可能となる。加圧処理においては、接合面に垂直な方向に圧力が加わるように行い、第１の半導体ウェーハ１０１及び第２の半導体ウェーハ１０５の耐圧性を考慮して行う。
ここまでの段階を示す工程断面図が図１（Ｃ）に相当する。
次いで、４００℃乃至６００℃の熱処理を行うことにより、接合層１０２に形成された微小な空洞の体積変化が起こり、接合層１０２に沿って劈開する。
以上の工程を経ることによって、図１（Ｄ）に示すＳＯＩ基板を得ることができる。図１（Ｄ）に示すＳＯＩ基板は、第２の半導体ウェーハ１０５上に接合層１０２を有し、その接合層１０２上に単結晶半導体層１０４を有する構造である。
また、ＳＯＩ基板の外周部分を加工する工程を追加して、半導体ウェーハと同じように半導体装置の製造装置に対応できるようにすることが好ましい。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
実施の形態では、半導体ウェーハを回転するドーピング装置を用いる例を示したが、本実施例では、イオン流の形状を所望の形状とし、半導体ウェーハを移動させるドーピング装置の例を示す。図５はそのドーピング装置の一例を示す斜視図である。
イオン源１２は、プラズマ室であるチャンバー内に設けられた熱電子放出用フィラメントと、チャンバーの周囲に極性を交互にして複数配置されたリング状の永久磁石とで構成されている。
また、加速電極部１３は、チャンバー下部開口部にアノードであるチャンバーと同電位に保たれるイオン閉込め電極と、イオン閉込め電極より数ｋＶ低電位に保たれる引出し電極と、引出し電極より数十ｋＶ低電位に保たれる加速電極とで構成されている。なお、イオン閉込め電極、引出し電極、および加速電極はグリッド状電極である。
また、イオンビームを遮断するシャッターを設けて開閉操作を行うことによって照射のオンオフを制御してもよい。
ガス導入口からチャンバー内に導入される作動ガス（水素や、フォスフィンや、ジボランなど）にフィラメントから放出される電子を作用させてプラズマを生成し、これを永久磁石の磁場によってチャンバ内に閉じこめつつ、引き出し電極によって電界を印加することでプラズマ中のイオンをイオン閉じこめ電極を通して引き出し、これを加速電極の電界で加速してイオンビーム１４を発生させる。
そして、ドーピング室１１内にイオンビーム１４が照射され、半導体ウェーハ１０にイオンが添加される。半導体ウェーハの平面は、イオンビーム１４の照射方向に対して垂直に保持される。半導体ウェーハ全面へのドーピング処理は、イオンビーム１４の断面は線状もしくは長方形とし、半導体ウェーハをイオンビーム１４の長尺方向に対して垂直な方向に移動させて行われる。
また、イオンビーム１４の断面を線状もしくは長方形とすることにより、ラスタースキャンに比べて半導体ウェーハ面内でイオン注入濃度のばらつきを低減することができる。
ウェーハ搬送ロボットを用い、イオン源１２の下方を通過するようにして半導体ウェーハ１０を走査方向１５に移動させる。半導体ウェーハ１０の走査方向への移動はロボットに限らず、レールおよび駆動用ギヤードモータを用いてもよい。
また、直線方向である走査方向１５に１回の移動で半導体ウェーハ１０を全面照射できるため、ラスタースキャンに比べて短時間で半導体ウェーハの全面照射を終えることができる。
また、上述した図５の装置構成に特に限定されず、パーティクルの問題があるため基板は垂直に立てた状態に近い傾斜状態でイオンビームを水平方向に照射するような装置構成としてもよい。
上述したドーピング装置構成に特に限定されず、ドーピング装置には、従来のイオンドーピング技術において公知であるイオン収束装置などを付加してもよい。
また、本実施例は、実施の形態と自由に組み合わせることができる。
本実施例では、実施の形態で作製したＳＯＩ基板を用いた半導体装置の作製方法について説明する。ここでは、半導体装置としてＣＭＯＳ構造を作製する一例を図６を用いて示す。なお、図６中、図１と同じ部分は、図１と同じ符号を用いて説明する。
実施の形態によれば、ＳＯＩ基板の単結晶半導体層１０４の厚さを１００ｎｍまたはそれ以下とすることができる。単結晶半導体層１０４の厚さを１００ｎｍまたはそれ以下とすると、トランジスタのチャネル形成領域の空乏層の最大深さより薄くなり、顕著なトランジスタの電気特性をもたらす。トランジスタの十分な空乏層化によりほとんど理想的なＳ値、しきい値電圧などを得ることができる。さらに、ＣＭＯＳ構造を作製した場合、速いスイッチング速度を得ることができる。
まず、実施の形態に従ってＳＯＩ基板を得た後、単結晶半導体層１０４上に素子分離絶縁層を形成するためのマスクとなる保護層１０６を形成する。この段階の工程断面図が図６（Ａ）に相当する。保護層１０６は酸化シリコン膜や窒化シリコン膜などを用いる。
なお、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を単結晶半導体層１０４に添加しておくことが好ましい。例えば、ｐ型不純物として硼素を５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加されていても良い。
次いで、保護層１０６をマスクとしてエッチングを行い、露呈している単結晶半導体層１０４及びその下方の接合層１０２の一部を除去する。次いで、ＴＥＯＳを用いて酸化シリコン膜を化学気相成長法で堆積する。この酸化シリコン膜は、単結晶半導体層１０４が埋め込まれるように厚く堆積する。次いで、単結晶半導体層１０４上に重なる酸化シリコン膜を研磨により除去した後、保護層１０６を除去して、素子分離絶縁層１０７を残存させる。この段階の工程断面図が図６（Ｂ）に相当する。
次いで、第１の絶縁膜を形成し、第１の絶縁膜上に導電材料を含むポリシリコン膜を有するゲート電極１０９を形成し、ゲート電極をマスクとして第１の絶縁膜をエッチングしてゲート絶縁層１０８を形成する。次いで、ゲート電極１０９を覆う第２の絶縁膜１１０を形成し、さらにサイドウォール絶縁層１１３、１１４を形成する。ｐＦＥＴとなる領域のサイドウォール絶縁層１１４は、ｎＦＥＴとなる領域のサイドウォール絶縁層１１３よりも幅を広くする。次いで、ｎＦＥＴとなる領域にＡｓなどをドーピングして浅い接合深さの第１不純物領域１１１を形成し、ｐＦＥＴとなる領域にＢなどをドーピングして浅い接合深さの第２不純物領域１１２を形成する。この段階の工程断面図が図６（Ｃ）に相当する。
次いで、第２の絶縁膜１１０を部分的にエッチングしてゲート電極１０９の上面と、第１不純物領域１１１及び第２不純物領域１１２とを露出させる。次いで、ｎＦＥＴとなる領域にＡｓなどをドーピングして深い接合深さの第３不純物領域１１５を形成し、ｐＦＥＴとなる領域にＢなどをドーピングして深い接合深さの第４不純物領域１１６を形成する。次いで、活性化のための熱処理（８００℃〜１１００℃）を行う。次いで、シリサイドを形成するための金属膜としてコバルト膜を成膜する。次いでＲＴＡなどの熱処理（５００℃、１分）を行い、コバルト膜に接する部分のシリコンをシリサイド化させる。その後、コバルト膜を選択的に除去する。次いで、シリサイド化の熱処理よりも高い温度で熱処理を行い、シリサイド部分の低抵抗化を図る。この段階の工程断面図が図６（Ｄ）に相当する。
次いで、層間絶縁膜１２０を形成し、深い接合深さの第３不純物領域１１５や深い接合深さの第４不純物領域１１６に達するコンタクトプラグ１２１を形成する。こうして第２の半導体ウェーハ１０５に接合された単結晶半導体層１０４を用いてｎＦＥＴ１２２とｐＦＥＴ１２３とが作製できる。この段階の工程断面図が図６（Ｅ）に相当する。
これらのｎＦＥＴ１２２とｐＦＥＴ１２３を相補的に組み合わせることによってＣＭＯＳ構造を構成する。
このＣＭＯＳ構造上に、さらに配線や素子などを積層することでマイクロプロセッサなどの半導体装置を作製することができる。なお、マイクロプロセッサは、演算回路（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ、及びメモリインターフェース（ＲＯＭ Ｉ／Ｆ）を有している。
マイクロプロセッサは、ＣＭＯＳ構造を含む集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
また、本実施例は、実施の形態または実施例１と自由に組み合わせることができる。
従来よりも安価なＳＯＩ基板を提供することができ、ＳＯＩ基板を用いた半導体装置の製造コストの低減に寄与することができる。
ＳＯＩ基板の作製工程を示す図。 （Ａ）は第１のモデル図を示す図、（Ｂ）は第１のモデル図に基づき、計算した深さ方向に対するイオンの数及び欠陥の数を示すグラフである。 （Ａ）は第２のモデル図を示す図、（Ｂ）は第２のモデル図に基づき、計算した深さ方向に対するイオンの数及び欠陥の数を示すグラフである。 （Ａ）は第３のモデル図を示す図、（Ｂ）は第３のモデル図に基づき、計算した深さ方向に対するイオンの数及び欠陥の数を示すグラフである。 イオンドーピング装置の斜視図を示す図である。 トランジスタの作製工程を示す図。
符号の説明
１０１：第１の半導体ウェーハ
１０２：接合層
１０３：分離層
１０４：単結晶半導体層
１０５：第２の半導体ウェーハ
１０６：保護層
１０７：素子分離絶縁層
１０８：ゲート絶縁層
１０９：ゲート電極
１１０：第２の絶縁膜
１１１：第１不純物領域
１１２：第２不純物領域
１１３：サイドウォール絶縁層
１１４：サイドウォール絶縁層
１１５：第３不純物領域
１１６：第４不純物領域
１２０：層間絶縁膜
１２１：コンタクトプラグ
１２２：ｎＦＥＴ
１２３：ｐＦＥＴ

Claims (6)

  1. 第１の半導体ウェーハの表面上に接合層を形成し、
    イオンドーピング装置によりＨ３ ＋イオンを前記第１の半導体ウェーハに照射して前記接合層の下方に分離層を形成し、
    前記第１の半導体ウェーハの接合層を第２の半導体ウェーハの一方の面に貼り合わせ、
    熱処理を行うことにより前記分離層の層内または前記分離層界面を劈開面として前記第１の半導体ウェーハの一部を分離して、前記第２の半導体ウェーハの一方の面上に、前記接合層と、前記接合層上に単結晶半導体層とを有する半導体ウェーハの作製方法。
  2. 請求項２において、前記照射されたＨ３ ＋イオンは、前記接合層の表面で３つのＨ＋イオンに分離し、前記第１の半導体ウェーハ中に添加される半導体ウェーハの作製方法。
  3. 請求項１または請求項２において、前記接合層は、プラズマＣＶＤ法により得られる酸化シリコンを含む絶縁膜である半導体ウェーハの作製方法。
  4. 請求項１乃至３のいずれか一において、前記Ｈ３ ＋イオンの照射は、断面が線状または長方形のイオン流を発生させて照射する半導体ウェーハの作製方法。
  5. 請求項１乃至４のいずれか一において、さらに第２の半導体ウェーハの一方の面に接合層を形成した後、該接合層を前記第１の半導体ウェーハの接合層に貼り合わせる半導体ウェーハの作製方法。
  6. 請求項１乃至５のいずれか一において、前記第１の半導体ウェーハの結晶方位は、（１００）面である半導体ウェーハの作製方法。
JP2007245809A 2007-09-21 2007-09-21 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5325404B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007245809A JP5325404B2 (ja) 2007-09-21 2007-09-21 Ｓｏｉ基板の作製方法
US12/210,304 US7829434B2 (en) 2007-09-21 2008-09-15 Method for manufacturing semiconductor wafer
KR20080091426A KR101493301B1 (ko) 2007-09-21 2008-09-18 반도체 웨이퍼의 제작 방법
TW097135883A TWI446413B (zh) 2007-09-21 2008-09-18 半導體晶片的製造方法
CN2008101494944A CN101393860B (zh) 2007-09-21 2008-09-18 半导体片的制造方法
US12/862,197 US8043939B2 (en) 2007-09-21 2010-08-24 Method for manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007245809A JP5325404B2 (ja) 2007-09-21 2007-09-21 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2009076771A true JP2009076771A (ja) 2009-04-09
JP2009076771A5 JP2009076771A5 (ja) 2010-10-21
JP5325404B2 JP5325404B2 (ja) 2013-10-23

Family

ID=40472116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007245809A Expired - Fee Related JP5325404B2 (ja) 2007-09-21 2007-09-21 Ｓｏｉ基板の作製方法

Country Status (5)

Country Link
US (2) US7829434B2 (ja)
JP (1) JP5325404B2 (ja)
KR (1) KR101493301B1 (ja)
CN (1) CN101393860B (ja)
TW (1) TWI446413B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135775A1 (ja) 2010-04-26 2011-11-03 信越半導体株式会社 イオン注入状況の確認方法および半導体ウェーハの製造方法
JP2015216313A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 貼り合わせウェーハの製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2143146A1 (en) * 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
US7825007B2 (en) * 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
CN101743616B (zh) * 2007-06-28 2012-02-22 株式会社半导体能源研究所 半导体装置的制造方法
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8501585B2 (en) * 2007-10-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8163628B2 (en) * 2007-11-01 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101127574B1 (ko) * 2009-04-06 2012-03-23 삼성모바일디스플레이주식회사 액티브 매트릭스 기판의 제조방법 및 유기 발광 표시장치의 제조방법
WO2011058913A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9024282B2 (en) 2013-03-08 2015-05-05 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for high rate hydrogen implantation and co-implantion
US9881832B2 (en) * 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN104979152A (zh) * 2015-07-28 2015-10-14 中国科学技术大学 一种离子注入设备
US11478567B2 (en) 2015-11-24 2022-10-25 University Of Washington Photosensitive medical tape
JP2019511834A (ja) * 2016-02-16 2019-04-25 ジーレイ スイッツァーランド エスアー 接合インターフェースを横断する電荷輸送のための構造、システムおよび方法
US9704820B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor manufacturing method and associated semiconductor manufacturing system
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
EP3751270B1 (en) * 2018-02-09 2024-10-30 Hamamatsu Photonics K.K. Sample support body and production method for sample support body
WO2020264291A1 (en) 2019-06-28 2020-12-30 University Of Washington Apparatus, system, and method for activating a low-adhesion state of thermal-sensitive tape

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032920A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置、及びそれらの作製方法
JP2006173577A (ja) * 2004-10-29 2006-06-29 Soi Tec Silicon On Insulator Technologies 高い熱放散を伴う複合構造
JP2006196614A (ja) * 2005-01-12 2006-07-27 Canon Inc 半導体基板の製造方法
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529571A (en) * 1982-10-27 1985-07-16 The United States Of America As Represented By The United States Department Of Energy Single-ring magnetic cusp low gas pressure ion source
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
JP2002033399A (ja) * 2000-07-13 2002-01-31 Toshiba Corp 半導体集積回路及びその製造方法
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
JP2004362901A (ja) * 2003-06-04 2004-12-24 Sharp Corp イオンドーピング装置、イオンドーピング方法および半導体装置
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032920A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置、及びそれらの作製方法
JP2006173577A (ja) * 2004-10-29 2006-06-29 Soi Tec Silicon On Insulator Technologies 高い熱放散を伴う複合構造
JP2006196614A (ja) * 2005-01-12 2006-07-27 Canon Inc 半導体基板の製造方法
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
JP2009507363A (ja) * 2005-07-27 2009-02-19 シリコン・ジェネシス・コーポレーション 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135775A1 (ja) 2010-04-26 2011-11-03 信越半導体株式会社 イオン注入状況の確認方法および半導体ウェーハの製造方法
US8906708B2 (en) 2010-04-26 2014-12-09 Shin-Etsu Handotai Co., Ltd. Method for checking ion implantation condition and method for manufacturing semiconductor wafer
JP2015216313A (ja) * 2014-05-13 2015-12-03 株式会社Sumco 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
JP5325404B2 (ja) 2013-10-23
US7829434B2 (en) 2010-11-09
KR20090031258A (ko) 2009-03-25
US8043939B2 (en) 2011-10-25
US20090081849A1 (en) 2009-03-26
TW200937503A (en) 2009-09-01
US20100317161A1 (en) 2010-12-16
TWI446413B (zh) 2014-07-21
CN101393860B (zh) 2013-10-30
KR101493301B1 (ko) 2015-02-13
CN101393860A (zh) 2009-03-25

Similar Documents

Publication Publication Date Title
JP5325404B2 (ja) Ｓｏｉ基板の作製方法
CN101281912B (zh) Soi衬底及其制造方法以及半导体装置
US9515139B2 (en) Trap rich layer formation techniques for semiconductor devices
CN104241336B (zh) 包含具有应力通道区的晶体管的设备及其形成方法
US9553174B2 (en) Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications
US6777299B1 (en) Method for removal of a spacer
US20130023104A1 (en) Method for manufacturing semiconductor device
JP5026801B2 (ja) 半導体装置の製造方法
CN103871887B (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
JP5252867B2 (ja) 半導体基板の製造方法
CN100461368C (zh) 具有氘化掩埋层的半导体晶片及其制造方法
CN113611737A (zh) 基于22nm工艺条件的抗辐照FDSOI场效应管及其制备方法
JP3556407B2 (ja) 半導体装置の製造方法
CN103579077B (zh) 一种半导体结构及其形成方法
JP2005109203A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
KR20060000481A (ko) 반도체 소자의 소자분리막 형성방법
JPH0922876A (ja) 半導体装置の製造方法
JP2001189281A (ja) イオン打ち込み装置およびこれを用いた半導体集積回路装置の製造方法
JP2011023737A (ja) Ｍｉｓ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees