JP2009100607A

JP2009100607A - デジタル制御電源装置

Info

Publication number: JP2009100607A
Application number: JP2007271928A
Authority: JP
Inventors: Fumikazu Takahashi; 史一高橋; Masahiro Hamaogi; 昌弘濱荻
Original assignee: Hitachi Computer Peripherals Co Ltd
Current assignee: Hitachi Information and Telecommunication Engineering Ltd
Priority date: 2007-10-19
Filing date: 2007-10-19
Publication date: 2009-05-07
Anticipated expiration: 2027-10-19
Also published as: JP5055083B2; TW200937162A; US7923980B2; CN101431293A; TWI394025B; US20090102446A1; CN101431293B

Abstract

【課題】
本発明の目的は、ＰＷＭ制御を行う電源装置において、負荷全域での出力リプル電流を一定に制御するデジタル制御電源装置を提供することにある。
【解決手段】
本発明では、ＰＷＭ信号を発生するデジタルコントローラを備え、前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、前記デジタルコントローラは、前記電源装置のアナログ出力電流を取込みデジタル値に変換し、デジタル出力電流値を出力するＡＤコンバータと、前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎にパルス幅の演算を行う演算手段と、前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及びサンプリング周波数をそれぞれ可変制御する周波数制御手段を備えたことを特徴とするものである。
【選択図】図１

Description

本発明は、ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷が必要とする出力電圧を得るデジタル制御電源装置に関する。

近年、半導体微細加工技術の進展によりマイクロプロセッサの高性能・高機能化が著しく進んでいる。また、動作電圧の低圧化，クロック動作周波数向上により、プロセッサ内部での消費電流及びその単位時間当りの変化率が増大している。この低電圧・大電流化は、プロセッサへの電源供給において非常に深刻な問題となってきている。この問題に対応するため、通常はＰＯＬ（point-of-load）コンバータを用いている。

ＰＯＬコンバータは、電源と負荷間のラインインピーダンスを最小化する目的で、負荷直近に配置される超小型電源のことである。ＰＯＬコンバータの設計や実装を行う上で、周囲温度や負荷の変動などによって引き起される、各種パラメータの変動を十分考慮して検討する必要がある。パラメータ変動の一つに良く知られているチョークコイルの直流重畳特性がある。これは、チョークコイルに直流電流が流れるとインダクタンスが低下する現象で、インダクタンスが下がると更に電流が流れてしまうことで、出力リプル電圧が増加し回路の不安定動作や効率低下、最悪の場合は出力コンデンサやＩＣ回路などの部品破壊につながる可能性もある。

このような問題を解決するには、コアに高い飽和磁束密度を持つ材料を用いたチョークコイルを用いる方法がある。また、このように直流重畳特性に優れるコイルを用いるのと同時に、直流重畳特性を逆に利用し電源の効率を向上させる技術が開示されている（例えば、〔特許文献１〕）。ここでは、軽負荷時にスイッチング周波数を低く設定しつつ、軽負荷時に大きくインダクタンスが上昇する特殊な直流重畳特性を有するコイルを用いることで出力リプル電圧を低く抑え、軽負荷時の更なる効率向上を図っている。

特開平６−３１９２６０号公報

チョークコイルのコアに高い飽和磁束密度を持つ材料を用いた場合、値段が高価なだけでなく、電流が流れやすくなることもあり加わった交流電圧により渦電流を生じ大きなロスを生じることもある。よって、設計が難しいといった課題もある。また、上記〔特許文献１〕に記載の技術では、軽負荷時の効率向上のためスイッチング周波数を低くすることは開示されているが、負荷電流が増大した際の動作については触れられていない。この場合、重負荷の領域では、インダクタンスが低下しリプル電流が増加するため、回路の制御系が不安定になり、また、効率低下の可能性もあるといった問題がある。

本発明の目的は、ＰＷＭ制御を行う電源装置において、負荷全域での出力リプル電流をなるべく一定に制御するデジタル制御電源装置を提供することにある。

上記目的を達成するため、本発明はＰＷＭ信号を発生するデジタルコントローラを備え、前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、前記電源装置のアナログ出力電流を取込みデジタル値に変換し、デジタル出力電流値を出力するＡＤコンバータと、前記デジタルコントローラは、前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎にパルス幅の演算を行う演算手段と、前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及びサンプリング周波数をそれぞれ可変制御する周波数制御手段を備えたことを特徴とするものである。

また、本発明のデジタル制御電源装置は、前記キャリア周波数及びサンプリング周波数は互いに同期し、同一の周期であることを特徴とするものである。

更に、本発明のデジタル制御電源装置は、前記周波数制御手段は、前記キャリア周波数を１サンプリング周波数内において複数パルスに逓倍して出力することを特徴とするものである。

更に、本発明のデジタル制御電源装置は、前記デジタル制御電源装置は、チョークコイルを有する平滑回路を備え、該チョークコイルは、負荷電流増加に応じてインダクタンス値が減少する直流重畳特性を有し、該直流重畳特性による出力電流のリプル変動を前記周波数制御手段により一定に制御することを特徴とするものである。

更に、本発明のデジタル制御電源装置は、前記デジタルコントローラは、前記ＡＤコンバータと、予め内部メモリに格納されたリファレンス値から前記ＡＤコンバータのデジタル出力電圧値を減算する減算器と、前記減算器の出力から前記キャリア周波数とデジタル比較しＰＷＭ信号を得るためのコンペア値を生成する演算部と、前記ＡＤコンバータから出力される出力電流値に応じて前記キャリア周波数及びサンプリング周波数を可変する周波数制御手段が同一の半導体集積回路上に形成されたことを特徴とするものである。

また、上記目的を達成するため、本発明はＰＷＭ信号を発生するデジタルコントローラを備え、前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、前記電源装置のアナログ出力電流，電圧を取込みデジタル値に変換し、デジタル出力電流値，出力電圧値を出力するＡＤコンバータと、前記デジタルコントローラは、前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎に前記ＡＤコンバータから出力されるデジタル出力電流値及び出力電圧値に基づいて、前記パルス幅のデューティを演算する演算を行う演算手段と、前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及びサンプリング周波数をそれぞれ可変制御する周波数制御手段と、演算出段を備えたことを特徴とするものである。

また、上記目的を達成するため、本発明はＰＷＭ信号を発生するデジタルコントローラを備え、前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、前記電源装置のアナログ出力電流を取込みデジタル値に変換し、デジタル出力電流値を出力するＡＤコンバータと、前記デジタルコントローラは、前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎にパルス幅の演算を行う演算手段と、前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及び前記演算手段のクロック周波数をそれぞれ可変制御する周波数制御手段を備えたことを特徴とするものである。

また、上記目的を達成するため、本発明はＰＷＭ信号を発生するデジタルコントローラを備え、前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、前記電源装置のアナログ出力電流を取込みデジタル値に変換し、デジタル出力電流値を出力するＡＤコンバータを備え、前記デジタルコントローラは、前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎にパルス幅の演算を行う演算手段と、前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及びサンプリング周波数をそれぞれ可変制御する周波数制御手段が同一の半導体集積回路上に形成されたことを特徴とするものである。

本発明によれば、ＰＷＭ制御を行うデジタル制御電源装置において、高い信頼性で負荷全域での出力リプル電流を一定に制御するデジタル制御電源装置を提供することが出来る。

以下、本発明の実施の形態について図面を参照しながら説明する。

図１に、本発明の第１の実施例であるデジタル制御電源装置を示す。

本デジタル制御電源装置は、電源回路１００，デジタルコントローラ１１１、及び増幅器１０９，１１０より構成される。電源回路１００は、入力電圧１０１を入力し負荷装置１０２に必要な電圧に変換して出力する。電源回路１００はハイサイドのＭＯＳＦＥＴ１０３、ローサイドのＭＯＳＦＥＴ１０４、そして、平滑回路を形成するチョークコイル１０５，平滑用コンデンサ１０６，チョークコイル１０５の電流検出回路１０７より構成される。なお、電流検出回路にはホール素子やシャント抵抗などを用いることができる。

デジタルコントローラ１１１は、上記平滑回路の出力電圧を増幅器１０９によって増幅されたアナログ電圧値を、所定のビット数のデジタル値に変換して出力する電圧変換用ＡＤコンバータ１１２、上記チョークコイルの電流検出値を所定のビット数のデジタル値に変換して出力する電流変換用ＡＤコンバータ１１３，出力電圧リファレンス信号１１４から前記電圧変換用ＡＤコンバータの出力値を減算する減算器１１５、減算器出力の誤差量に対して主にＰＩ（比例・積分）演算を行うＰＩ制御手段１１７、前記電流変換用ＡＤコンバータの出力値に応じてＡＤコンバータ１１２，１１３のサンプリング周波数とデジタルＰＷＭ回路１１８の内部のキャリア周波数を可変制御する周波数制御部１１６、前記ＰＩ制御手段の演算結果を入力し内部キャリア周波数とデジタル比較し、前記ハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴの駆動信号である、ＰＷＭ信号を出力するデジタルＰＷＭ回路１１８より構成される。なお、出力電圧リファレンス信号は、コントローラ内部に予め設定し保持されているものである。また、増幅器１０９，１１０は抵抗分圧回路やフィルタ回路、ゲイン１のバッファアンプなどで構成される他、これら回路の組合せで構成してもよい。上記デジタルコントローラを構成する各手段のうち、部品の小型・低コスト化を図る上では、減算器及びＰＩ制御手段，周波数制御部、ＰＷＭ回路は同一の半導体集積回路上に形成された方が望ましい。必要に応じてアナログ回路部であるＡＤコンバータも同一の半導体集積回路上に形成されることは言うまでもない。

図２に、本デジタル制御電源装置で用いるチョークコイルの直流重畳特性について示す。コア材として、ダストコアとフェライトコアを用いた場合の特性について示してある。何れも、コイルに流す電流値に応じてインダクタンスが低下していることが分かる。ダストコアを用いた場合、フェライトコアよりも負荷電流によるインダクタンス低下の割合が大きいが、非常に安価といった特徴がある。一方、フェライトコアを用いた場合は、ダストコアよりも負荷電流によるインダクタンス低下の割合を小さく抑えることができるが、その分、高コストいった特徴がある。従来は、制御系の安定性を確保し効率低下を抑えるため、直流重畳特性に優れるフェライトコアを用いていた。しかし、本発明では、直流重畳特性に劣るコア材を用いた場合でも、デジタル制御によりその特性をカバーし、低コストで高効率な電源装置を実現している。

本実施例では、電源回路に非絶縁型の降圧コンバータを用いており、入力電圧をＶｉ、出力電圧をＶｏ、スイッチング周波数をｆｓｗ、インダクタンスをＬとすると、出力のリプル電流ΔＩＬは以下の式で表すことができる。

ΔＩＬ＝（１−Ｄ）×（Ｖｏ／Ｌ）×（１／ｆｓｗ） ………（１）
ここで、ＤはＰＷＭ信号のオンデューティ比を表しており、降圧コンバータの場合は入出力電圧との間で以下の関係式を満足する。

Ｄ＝Ｖｏ／Ｖｉ ………（２）
（１）式から分かるとおり、負荷電流が増え直流重畳特性によりインダクタンスＬが小さくなった時、スイッチング周波数ｆｓｗを上げることによりリプル電流ΔＩＬの増加を抑えることが可能である。また、逆に負荷電流が減少しインダクタンスＬが大きくなった時は、スイッチング周波数ｆｓｗを下げることで軽負荷時の効率低下を抑えることが可能となり、結果的に負荷電流の全域に亘りリプル電流を一定に保つことが可能となる。

次に、本実施例の動作を図３により説明する。負荷電流Ｉｏは、時刻ｔ１に軽負荷から重負荷に変化し、時刻ｔ３に重負荷から軽負荷へと変化する。デジタルＰＷＭ回路の内部にはタイマカウンタがあり、与えられたビット数とクロック信号により離散三角波（キャリア波）が生成されている。図３の例ではキャリア波はダウンカウンタで生成されており、例えばカウンタに１２ビットの計数が指示されている場合、最大値４０９５（２¹²−１）からクロック周期の幅で１ずつカウントダウンを行いカウント値が０になると再度４０９５からカウントダウンを開始する。図３では１回のカウントダウン開始から終了までの期間がスイッチング周期となっている。コンペア値はＰＩ制御手段より出力される演算結果であり、デジタルＰＷＭ回路内でキャリア波と比較される。コンペア値とカウント値が等しくなったところでＰＷＭ回路よりハイレベルの信号が出力され、カウント値が０になった時点でロウレベルの信号が出力される。このようにしてＰＷＭ信号が生成される。

更に図３の例では、サンプリング周期がスイッチング周期と同等に設定されており、サンプリングの１区間内でコンペア値の演算が完了するように設定されている。時刻ｔ１で負荷が重負荷に変化した時、ｔ１以降次のサンプリング区間内でその変化分に応じた誤差量に対しての演算が実行されるため、ｔ１以降次々サンプリング開始時（時刻ｔ２）にコンペア値が大きく変化している。これにより、ＰＷＭ出力のオン期間が広げられ、重負荷時の電力を補償している。

また、時刻ｔ１直後のサンプリング時には電流変換用ＡＤコンバータから重負荷時の電流情報が取込まれており、周波数制御手段はこの情報に基づきキャリア周波数及びサンプリング周波数を変更するか否かの判断を行っている。周波数を上げると判断した場合、デジタルＰＷＭ回路へはカウンタのビット計数を減らす指示、ＡＤコンバータへはサンプリング周波数を上げる指示を行う。時刻ｔ２以降はキャリア周波数ならびにサンプリング周波数が、それ以前よりも高くなっている。即ち、重負荷の場合、チョークコイルのインダクタンスが低下し出力リプル電流が増加するのを抑制しリプル電流を一定とするため、スイッチング周波数を高める制御を行っている。時刻ｔ３で負荷が軽負荷に変化した時、今度は逆に周波数を下げる制御を行っている。この場合も基本的には上述した動作，設定と逆のような動作を行えばよく、ここでは説明を省略する。

図４に上記実施例の効果について模式的に示した。横軸は負荷電流、縦軸は出力リプル電流を表す。スイッチング周波数Ｆｓｗを２００ｋＨｚ及び３００ｋＨｚ固定とした場合と、２００ｋＨｚから３００ｋＨｚの間で上述したような周波数制御を行った場合について示してある。２００ｋＨｚ固定の場合よりも３００ｋＨｚ固定の場合が電流リプルを小さくすることができるが、周波数を高めた場合スイッチング損失の増加を招き、効率が悪くなるといったデメリットがある。これに対し、負荷電流に応じて２００ｋＨｚから３００ｋＨｚの間で適切に周波数可変制御を行った場合、図示のようにリプル電流をなるべく一定にでき全体としての効率も３００ｋＨｚ固定の場合よりも向上することができる。よって、回路の安定性を確保すると共に平滑回路の体積も小さくすることが可能になる。また、安価なチョークコイルを使用でき、小型で低コストな電源装置を実現できる。

図５に本発明の第２の実施例を示す。上記第１の実施例と重複する部分の説明は省略する。本実施例は、ＰＩ制御手段１１７の構成，動作例について詳細に示したものである。ＰＩ制御手段は、判定部５００，Ｍax.デューティ発生部５０１，Ｍin.デューティ発生部５０２，演算部５０３，セレクタ５０４より構成する。Ｍax.デューティ生成部は、予めオンデューティが最大となるようなコンペア値を内部に有しておりその値は固定値である。逆に、Ｍin.デューティ生成部は予めオンデューティが最小となるようなコンペア値を内部に有している。即ち、減算器出力の誤差量に対し演算部５０３で所定の演算を行いコンペア値を出力するような演算による処理のオーバヘッドは有していない。判定部は電圧変換用ＡＤコンバータと電流変換用ＡＤコンバータの各出力を入力し、その値を基に、Ｍax.デューティかＭin.デューティ、或いは演算部によって得られた、どのコンペア値を用いるかを判断し、セレクタ回路へ制御信号を出力する。セレクタ回路は入力された制御信号によって、デジタルＰＷＭ回路へ上記何れかのコンペア値を出力する。

次に、本実施例の動作を図６により説明する。前記第１の実施例と同様に、負荷電流Ｉｏは時刻ｔ１に軽負荷から重負荷に変化し、時刻ｔ３において重負荷から軽負荷へと変化するものとする。第１の実施例と動作が大きく異なるのは、時刻ｔ１直後のサンプリング時からコンペア値が変化しＰＷＭ出力のオン期間が大きく広げられている点と、同様に時刻ｔ３直後のサンプリング時からコンペア値が変化し、ＰＷＭ出力のオン期間が大きく縮められている点である。従って本実施例は、上記第１の実施例よりも、負荷急変に対して即座に応答を開始していることが分かる。本動作では、負荷変動が起こったｔ１またはｔ３直後の電圧・電流のサンプリングにより、判定部がＭax.デューティまたはＭin.デューティをコンペア値として用いることを判断しており、処理オーバヘッドの大きい演算部出力のコンペア値を使用しないようにすることで、負荷変動に対する速応性を実現している。

また、Ｍax.デューティがコンペア値として選択されている間のスイッチング周波数は軽負荷時のスイッチング周波数と同等であり、この期間は周波数可変制御を行ってない。よって、チョークコイルのインダクタンスは直流重畳特性により低下した状態であり、高速応答をより加速する方向に働く。時刻ｔ２以降、キャリア周波数ならびにサンプリング周波数が高くなっている点は第１の実施例と同様であり、目的や効果も上記実施例と同様に説明することができる。

このように、負荷変動が生じた直後の過渡状態では高速応答を重視した制御、また、出力変動が所定値に整定した定常状態ではリプル電流を一定に保つような効率重視の制御を行うことで、応答性に優れた小型・低コストな電源装置を実現することが可能となる。

図７に本発明の第３の実施例を示す。上述した実施例と重複する部分の説明は省略する。

本実施例は、サンプリング周波数を固定とし、周波数制御手段はクロック周波数のみ可変することを特徴とする。即ち、周波数制御手段は、デジタルＰＷＭ回路ならびにＰＩ制御手段のクロック周波数を、電流変換用ＡＤコンバータの出力結果を基に最適な周波数に可変制御する。

本実施例の動作を図８により説明する。時刻ｔ１で、負荷が軽負荷から重負荷に変化するものとする。サンプリングは常に一定の周期で平滑回路の電圧・電流を取込んでいる。時刻ｔ１で負荷が重負荷に変化した時、ｔ１以降次のサンプリング区間内でその変化分に応じた誤差量に対しての演算が実行され、ｔ１以降次々サンプリング開始時にコンペア値が変化している。

また、時刻ｔ１直後のサンプリング時には電流変換用ＡＤコンバータから重負荷時の電流情報が取込まれており、周波数制御手段はこの情報に基づきクロック周波数を上げると判断しているため、上記コンペア値の変化と同様、スイッチング周波数も高くなっている。上記第１の実施例では、ＰＷＭ回路内カウンタのビット計数指令でスイッチング周波数を可変していたが、本実施例では計数指令は固定でクロック周波数を上げることでスイッチング周波数を高めている。本動作例では、負荷変動後に１サンプル遅れてクロック周波数が２倍になっている様子が示されている。このようにスイッチング周波数を高めることで、負荷が重負荷の場合にチョークコイルのインダクタンスが低下して出力リプル電流が増加するのを抑制し、リプル電流を一定に制御している。よって、第１の実施例で述べた内容と同様の効果を本実施例についても得ることが可能となる。

以上の実施例では、出力電流を電流変換用ＡＤコンバータにより取込み、その情報に基づいて可変周波数制御を実施してきたが、電流変換用ＡＤコンバータの出力結果をＰＩ制御手段にも入力し、内部リファレンス信号と電圧変換用ＡＤコンバータ出力の誤差量と併せて演算を行うことも可能である。

また、上述の実施例ではデジタル制御の対象を降圧コンバータの電源回路に適用したものを示したが、その他各種コンバータへも同様の制御技術が適用できることは言うまでもない。

以上のような実施例により、小型・低コスト、且つ高い信頼性で負荷に安定した直流電力を供給可能な、デジタル制御電源装置を提供することができる。

本発明によれば、例えば、マイクロプロセッサを搭載した電子機器用のデジタル制御電源装置などに適用出来る。

第１の実施例。チョークコイルの特性図。第１の実施例の動作図。第１の実施例の効果。第２の実施例。第２の実施例の動作図。第３の実施例。第３の実施例の動作図。

符号の説明

１００電源回路
１０１入力電圧
１０２負荷装置
１０３ハイサイドＭＯＳＦＥＴ
１０４ローサイドＭＯＳＦＥＴ
１０５チョークコイル
１０６平滑用コンデンサ
１０７電流検出回路
１０８負荷
１０９電圧増幅器
１１０電流増幅器
１１１デジタルコントローラ
１１２，１１３ＡＤコンバータ
１１４リファレンス信号
１１５減算器
１１６周波数制御部
１１７ＰＩ制御手段
１１８デジタルＰＷＭ回路
５００判定部
５０１Ｍax.デューティ発生部
５０２Ｍin.デューティ発生部
５０３演算部
５０４セレクタ

Claims

ＰＷＭ信号を発生するデジタルコントローラを備え、
前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、
前記デジタルコントローラは、前記電源装置のアナログ出力電流を取込みデジタル値に変換し、デジタル出力電流値を出力するＡＤコンバータと、
前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎にパルス幅の演算を行う演算手段と、
前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及びサンプリング周波数をそれぞれ可変制御する周波数制御手段を備えたことを特徴とするデジタル制御電源装置。
請求項１のデジタル制御電源装置において、
前記キャリア周波数及びサンプリング周波数は互いに同期し、同一周期であることを特徴とするデジタル制御電源装置。
請求項１のデジタル制御電源装置において、
前記周波数制御手段は、前記キャリア周波数を１サンプリング周波数内において複数パルスに逓倍して出力することを特徴とするデジタル制御電源装置。
請求項１のデジタル制御電源装置において、
前記デジタル制御電源装置は、チョークコイルを有する平滑回路を備え、
該チョークコイルは、負荷電流増加に応じてインダクタンス値が減少する直流重畳特性を有し、該直流重畳特性による出力電流のリプル変動を前記周波数制御手段により一定に制御することを特徴とするデジタル制御電源装置。
請求項１のデジタル制御電源装置において、
前記デジタルコントローラは、前記ＡＤコンバータと、予め内部メモリに格納されたリファレンス値から前記ＡＤコンバータのデジタル出力電圧値を減算する減算器と、
前記減算器の出力から前記キャリア周波数とデジタル比較しＰＷＭ信号を得るためのコンペア値を生成する演算部と、
前記ＡＤコンバータから出力される出力電流値に応じて前記キャリア周波数及びサンプリング周波数を可変する周波数制御手段が同一の半導体集積回路上に形成されたことを特徴とするデジタル制御電源装置。
ＰＷＭ信号を発生するデジタルコントローラを備え、
前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、
前記デジタルコントローラは、前記電源装置のアナログ出力電流，電圧を取込みデジタル値に変換し、デジタル出力電流値，出力電圧値を出力するＡＤコンバータと、
前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎に前記ＡＤコンバータから出力されるデジタル出力値及び出力電圧値に基づいて、前記パルス幅のデューティを演算する演算手段と、
前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及びサンプリング周波数をそれぞれ可変制御する周波数制御手段
を備えたことを特徴とするデジタル制御電源装置。
請求項６のデジタル制御電源装置において、
前記ＡＤコンバータから出力されるデジタル出力電流値及び出力電圧値に応じて、前記パルス幅を最大、又は最小デューティ状態、又は前記演算手段から得られるデューティを選択的に切換え、設定することを特徴とするデジタル制御電源装置。
ＰＷＭ信号を発生するデジタルコントローラを備え、
前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、
前記デジタルコントローラは、前記電源装置のアナログ出力電流を取込みデジタル値に変換し、デジタル出力電流値を出力するＡＤコンバータと、
前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎にパルス幅の演算を行う演算手段と、
前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及び前記演算手段のクロック周波数をそれぞれ可変制御する周波数制御手段を備えたことを特徴とするデジタル制御電源装置。
請求項８のデジタル制御電源装置において、
前記ＡＤコンバータのサンプリング周波数を一定にしたことを特徴とするデジタル制御電源装置。
ＰＷＭ信号を発生するデジタルコントローラを備え、
前記ＰＷＭ信号によりスイッチング素子をオン・オフし、入力された電圧から負荷用の出力電圧を得るデジタル制御電源装置において、
前記電源装置のアナログ出力電流を取込みデジタル値に変換し、デジタル出力電流値を出力するＡＤコンバータを備え、
前記デジタルコントローラは、前記ＡＤコンバータのサンプリング周波数、又は前記ＰＷＭ信号を得るための基準となるキャリア周波数の１周期毎にパルス幅の演算を行う演算手段と、
前記ＡＤコンバータから出力されるデジタル出力電流値に応じて前記キャリア周波数及びサンプリング周波数をそれぞれ可変制御する周波数制御手段が同一の半導体集積回路上に形成されたことを特徴とするデジタル制御電源装置。
請求項１０のデジタル制御電源装置において、
前記デジタルコントローラは、前記ＡＤコンバータと、予め内部メモリに格納されたリファレンス値から前記ＡＤコンバータのデジタル出力電圧値を減算する減算器と、
前記減算器の出力から前記キャリア周波数とデジタル比較しＰＷＭ信号を得るためのコンペア値を生成する演算部と、
前記ＡＤコンバータから出力される出力電流値に応じて前記キャリア周波数及びサンプリング周波数を可変する周波数制御手段が同一の半導体集積回路上に形成されたことを特
徴とするデジタル制御電源装置。