JP2009105123A - 発光ダイオードおよびその製造方法 - Google Patents
発光ダイオードおよびその製造方法 Download PDFInfo
- Publication number
- JP2009105123A JP2009105123A JP2007273692A JP2007273692A JP2009105123A JP 2009105123 A JP2009105123 A JP 2009105123A JP 2007273692 A JP2007273692 A JP 2007273692A JP 2007273692 A JP2007273692 A JP 2007273692A JP 2009105123 A JP2009105123 A JP 2009105123A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- emitting diode
- bonding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
- H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
Landscapes
- Led Devices (AREA)
Abstract
【課題】本発明は、放熱性に優れるとともに、チップ化する際に分割を容易に行うことができる発光ダイオードおよびその製造方法を提供することを目的とする。
【解決手段】基板上にｎ型半導体層２１と、発光層２２と、ｐ型半導体層２３とおよび複数の反射性ｐ型オーミック電極３０を形成する工程と、前記反射性ｐ型オーミック電極３０の上にへき開性基板６０を形成する工程と、光取り出し面２０ａを露出させる工程と、前記光取り出し面２０ａにｎ型オーミック電極１０を形成する工程と、前記へき開性基板６０のうち前記反射性ｐ型オーミック電極３０と対応する部分に凹部を設ける工程と、シード層７３を形成する工程と、前記シード層７３にメッキ層７０を形成する工程と、前記へき開性基板６０のうち凹部を区画する周辺部６３をへき開する工程と、を具備してなることを特徴とする発光ダイオード１００の製造方法により、上記課題を解決できる。
【選択図】図８
Description
本発明は、発光ダイオードに関するものである。特に、放熱性に優れ、チップ化する際に、分割を容易に行うことができる発光ダイオードに関する。
ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ−Ｖ族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。
一般に、ＩＩＩ族窒化物半導体は、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板との反応で原料を分解させることにより、結晶を成長させる方法である。
基板には、例えばサファイア等の絶縁性基板の他、炭化ケイ素、シリコン、酸化亜鉛、ガリウム砒素等の導電性基板が使用できることが知られているが、ＩＩＩ族窒化物半導体と完全に格子整合する基板は未だ開発されておらず、現在のところ、格子定数が１０％以上も異なるサファイアの上にＩＩＩ族窒化物半導体層を強制的に成長させた青色ＬＥＤ素子が実用化されている。
従来の青色ＬＥＤ素子は、基本的にサファイア基板の上にＩＩＩ族窒化物半導体よりなるｎ型半導体層と発光層とｐ型半導体層とが順に積層されたダブルへテロ構造を有している。前記のようにサファイアは絶縁性であり基板側から電極を取り出すことができないので、同一のＩＩＩ族窒化物半導体層表面にｐ型電極とｎ型オーミック電極とが設けられた、いわゆるフェイスアップ方式や、フリップチップ方式の素子とされている。
しかしながら、サファイアを基板とする従来のフェイスアップ方式またはフリップチップ方式の素子には数々の問題点がある。まず、ｐ型電極とｎ型オーミック電極とが水平方向に並んでいるため電流が水平方向に流れ、その結果電流密度が局部的に高くなりチップが発熱するという問題がある。次に、サファイアという非常に硬く、へき開性のない基板を使用しているので、チップ化するのに高度な技術を必要とするという問題があり、最後に、サファイアは熱伝導性が比較的低いので、ＩＩＩ族窒化物半導体層において発生した熱を効率よく放熱できないという問題がある。
以上のような問題を回避するため、特許文献１には、メッキ層上にＩＩＩ族窒化物半導体層が形成された上下電極構造の発光ダイオードを製造する方法が開示されている。すなわち、サファイア基板上にｎ型半導体層、発光層及びｐ型半導体層を順次積層してＩＩＩ族窒化物半導体層を形成するとともに、ｐ型半導体層の一面にｐ型オーミック電極を形成し、次いで、ｐ型オーミック電極上にシード層を形成してからシード層上にレジストを格子状に形成し、次いで、シード層及びレジストを覆うようにメッキ層を形成し、次いで、サファイア基板を除去してからｎ型半導体層にｎ型オーミック電極を形成し、最後に、レジストを除去してからダイシングする上下電極構造の発光ダイオードの製造方法が開示されている。
また、ＳｉまたはＧｅ等のへき開性を有する基板との接合法があるが、これら基板の熱伝導はＣｕに比べ劣る。
また、ＳｉまたはＧｅ等のへき開性を有する基板との接合法があるが、これら基板の熱伝導はＣｕに比べ劣る。
しかしながら、前記発光ダイオードを分割してチップ化する際には、メッキ層がへき開性を有しないので分割が困難であり、発光ダイオードの生産性が劣るという問題が発生した。
国際公開第０５／０２９５７２号パンフレット
本発明は、上記事情を鑑みてなされたもので、放熱性に優れるとともに、チップ化する際に分割を容易に行うことができる発光ダイオードおよびその製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
（１） 基板上にｎ型半導体層と、発光層と、ｐ型半導体層および複数の反射性ｐ型オーミック電極を形成する工程と、前記反射性ｐ型オーミック電極の上にへき開性基板を接合する工程と、前記基板を取り除いて光取り出し面を露出させる工程と、前記光取り出し面にｎ型オーミック電極を形成する工程と、前記へき開性基板のうち前記反射性ｐ型オーミック電極と対応する部分に凹部を設ける工程と、前記凹部にシード層を形成するとともに、前記凹部にメッキ層を形成する工程と、前記へき開性基板の前記凹部を区画する周辺部をへき開する工程と、を具備してなることを特徴とする発光ダイオードの製造方法。
（２） レーザーを用いて前記へき開性基板に分割溝を設けた後、機械的応力を印加することにより前記へき開性基板をへき開することを特徴とする（１）に記載の発光ダイオードの製造方法。
（３） ダイサーを用いて前記へき開性基板をへき開することを特徴とする（１）に記載の発光ダイオードの製造方法。
（４） 前記反射性ｐ型オーミック電極の上に第一接合層を形成し、前記へき開性基板に前記第一接合層に含まれる金属と同種の金属を含む第二接合層を形成した後、前記第一接合層と前記第二接合層を加熱接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（５） 前記反射性ｐ型オーミック電極の上に第一接合層を形成し、前記第一接合層の上に接着剤との接合強度の高い第三接合層を形成し、前記へき開性基板に接着剤層を形成した後、前記第三接合層と前記接着剤層を接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（６） 前記反射性ｐ型オーミック電極の上にＡｕを含む第一接合層を形成し、前記へき開性基板にＡｕを含む第四接合層を形成した後、前記第一接合層と前記第四接合層を常温活性化接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（７） 前記反射性ｐ型オーミック電極の上にＡｕを含む第一接合層を形成した後、前記第一接合層とＳｉを含むへき開性基板を常温活性化接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（８） 前記反射性ｐ型オーミック電極の上にＳｉを含む第五接合層を形成した後、前記第五接合層とＳｉを含むへき開性基板を常温活性化接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（９） 基板上に、反射型ｐ型オーミック電極、ｐ型半導体層、発光層、ｎ型半導体層を含む化合物半導体層、およびｎ型オーミック電極と、が少なくとも備えられてなる発光ダイオードであり、前記基板が、前記反射型ｐ型オーミック電極に接合するメッキ層と、前記メッキ層を囲むへき開性基材部とからなることを特徴とする発光ダイオード。
（１） 基板上にｎ型半導体層と、発光層と、ｐ型半導体層および複数の反射性ｐ型オーミック電極を形成する工程と、前記反射性ｐ型オーミック電極の上にへき開性基板を接合する工程と、前記基板を取り除いて光取り出し面を露出させる工程と、前記光取り出し面にｎ型オーミック電極を形成する工程と、前記へき開性基板のうち前記反射性ｐ型オーミック電極と対応する部分に凹部を設ける工程と、前記凹部にシード層を形成するとともに、前記凹部にメッキ層を形成する工程と、前記へき開性基板の前記凹部を区画する周辺部をへき開する工程と、を具備してなることを特徴とする発光ダイオードの製造方法。
（２） レーザーを用いて前記へき開性基板に分割溝を設けた後、機械的応力を印加することにより前記へき開性基板をへき開することを特徴とする（１）に記載の発光ダイオードの製造方法。
（３） ダイサーを用いて前記へき開性基板をへき開することを特徴とする（１）に記載の発光ダイオードの製造方法。
（４） 前記反射性ｐ型オーミック電極の上に第一接合層を形成し、前記へき開性基板に前記第一接合層に含まれる金属と同種の金属を含む第二接合層を形成した後、前記第一接合層と前記第二接合層を加熱接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（５） 前記反射性ｐ型オーミック電極の上に第一接合層を形成し、前記第一接合層の上に接着剤との接合強度の高い第三接合層を形成し、前記へき開性基板に接着剤層を形成した後、前記第三接合層と前記接着剤層を接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（６） 前記反射性ｐ型オーミック電極の上にＡｕを含む第一接合層を形成し、前記へき開性基板にＡｕを含む第四接合層を形成した後、前記第一接合層と前記第四接合層を常温活性化接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（７） 前記反射性ｐ型オーミック電極の上にＡｕを含む第一接合層を形成した後、前記第一接合層とＳｉを含むへき開性基板を常温活性化接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（８） 前記反射性ｐ型オーミック電極の上にＳｉを含む第五接合層を形成した後、前記第五接合層とＳｉを含むへき開性基板を常温活性化接合法により接合することを特徴とする（１）〜（３）のいずれか１項に記載の発光ダイオードの製造方法。
（９） 基板上に、反射型ｐ型オーミック電極、ｐ型半導体層、発光層、ｎ型半導体層を含む化合物半導体層、およびｎ型オーミック電極と、が少なくとも備えられてなる発光ダイオードであり、前記基板が、前記反射型ｐ型オーミック電極に接合するメッキ層と、前記メッキ層を囲むへき開性基材部とからなることを特徴とする発光ダイオード。
本発明によれば、放熱性に優れるとともに、チップ化する際に分割を容易に行うことができる発光ダイオードおよびその製造方法を提供することができる。
以下、本発明を実施するための形態を説明する。
（実施形態１）
図１は、本発明の実施形態である発光ダイオードの一例を示す図である。図１に示す発光ダイオードは、上下電極構造の一例を示している。
（実施形態１）
図１は、本発明の実施形態である発光ダイオードの一例を示す図である。図１に示す発光ダイオードは、上下電極構造の一例を示している。
図１に示すように、発光ダイオード１００は、ｎ型オーミック電極１０と、化合物半導体層２０と、反射性ｐ型オーミック電極３０と、接合層４０と、へき開性基板１６３と、シード層７３と、メッキ層７０と、絶縁膜３５とから構成されている。
ｎ型オーミック電極１０は、化合物半導体層２０のｎ型半導体層２１とオーミック接触することによって、化合物半導体層２０の負極となっている。図１に示すｎ型オーミック電極１０は、ｎ型半導体層２１に接するＣｒ膜１３と、Ｃｒ膜１３に積層されたＴｉ膜１２と、Ｔｉ膜１２に積層されたＡｕ膜１１とからなる３層構造とされている。
ｎ型オーミック電極１０はこの３層構造に限らず、たとえば、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造でもよい。
このｎ型オーミック電極１０は、後述するように、光取り出し面２０ａをドライエッチングした後にＣｒ膜１３、Ｔｉ膜１２及びＡｕ膜１１を順次積層することによって形成され、これによりアニール処理を施すことなくｎ型半導体層２１との間でオーミック接触が得られるようになっている。
ｎ型オーミック電極１０はこの３層構造に限らず、たとえば、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造でもよい。
このｎ型オーミック電極１０は、後述するように、光取り出し面２０ａをドライエッチングした後にＣｒ膜１３、Ｔｉ膜１２及びＡｕ膜１１を順次積層することによって形成され、これによりアニール処理を施すことなくｎ型半導体層２１との間でオーミック接触が得られるようになっている。
化合物半導体層２０は、ｐ型半導体層２３、発光層２２及びｎ型半導体層２１が積層されて構成されている。化合物半導体層２０の上面２０ａは、発光層２２からの光を外部に取り出す光取り出し面２０ａとされており、この光取り出し面２０ａ上にはｎ型オーミック電極１０が形成されている。また、光取り出し面２０ａはエッチングなどの手段によって粗面化されており、これにより発光ダイオード１００の光取り出し効率がより高められている。
さらに、化合物半導体層２０の側面２０ｂと光取り出し面２０ａの外周部分とには、たとえば、ＳｉＯ２などの絶縁性材料からなる絶縁膜３５が形成されている。この絶縁膜３５は、化合物半導体層２０の側面２０ｂを保護する役割を有する。この絶縁膜３５は、反射性ｐ型オーミック電極３０、接合層４０の側面まで延在されている。絶縁膜３５を形成することによって、例えば化合物半導体層２０の側面２０ｂに異物が付着した場合でも、異物によるｎ型半導体層２１とｐ型半導体層２３との短絡を防止することができる。
反射性ｐ型オーミック電極３０は、接合層４０を介してメッキ層７０と電気的に接続されており、これによりメッキ層７０が反射性ｐ型オーミック電極３０の取り出し電極となっている。また、反射性ｐ型オーミック電極３０及びメッキ層７０と、ｎ型オーミック電極１０とは、化合物半導体層２０の厚み方向両側に配置された関係になっている。これにより、本発明の実施形態である発光ダイオード１００は、いわゆる上下電極構造の発光ダイオードとなっている。
図１に示すように、化合物半導体層２０の下側には、反射性ｐ型オーミック電極３０が配置されている。反射性ｐ型オーミック電極３０は、化合物半導体層２０のｐ型半導体層２３とオーミック接触することによって、化合物半導体層２０の正極となっている。
また、反射性ｐ型オーミック電極３０は、化合物半導体層２０に接するオーミックコンタクト層３１と、オーミックコンタクト層３１に接する反射層３２と、反射層３２に接する相互拡散防止層３３とから構成されている。反射層３２を備えることによって反射性ｐ型オーミック電極３０は、発光層２２から発した光を光取り出し面２０ａ側に反射させることができる。
この反射性ｐ型オーミック電極３０は、後述するように、オーミックコンタクト層３１をＲＦスパッタリング法により積層し、反射層３２及び相互拡散防止層３３は、たとえばＤＣスパッタリング法により積層することによって形成される。これにより、アニール処理を施すことなく化合物半導体層２０との間でオーミック接触が得られるようになっている。
また、反射性ｐ型オーミック電極３０は、化合物半導体層２０に接するオーミックコンタクト層３１と、オーミックコンタクト層３１に接する反射層３２と、反射層３２に接する相互拡散防止層３３とから構成されている。反射層３２を備えることによって反射性ｐ型オーミック電極３０は、発光層２２から発した光を光取り出し面２０ａ側に反射させることができる。
この反射性ｐ型オーミック電極３０は、後述するように、オーミックコンタクト層３１をＲＦスパッタリング法により積層し、反射層３２及び相互拡散防止層３３は、たとえばＤＣスパッタリング法により積層することによって形成される。これにより、アニール処理を施すことなく化合物半導体層２０との間でオーミック接触が得られるようになっている。
オーミックコンタクト層３１に要求される性能としては、ｐ型半導体層２３との接触抵抗が小さいことが必須である。オーミックコンタクト層３１の材料はｐ型半導体層２３との接触抵抗の観点から、Ｐｔ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ等の白金族またはＡｇが好ましく、Ｐｔ，Ｉｒ，ＲｈまたはＲｕがより好ましく、Ｐｔが特に好ましい。Ａｇを用いることは良好な反射を得るためには好ましいが、接触抵抗はＰｔよりも高い。したがって、低接触抵抗がそれほど要求されない用途にはＡｇを用いることも可能である。オーミックコンタクト層３１の厚さは、低接触抵抗を安定して得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な接触抵抗が得られる。
オーミックコンタクト層３１には、Ａｇ合金、Ａｌ合金などの反射層３２が積層されている。Ｐｔ，Ｉｒ，Ｒｈ、Ｒｕ、ＯＳ，ＰｄなどはＡｇ合金と比較すると可視光から紫外領域の反射率が低い。したがって、発光層２２からの光が十分に反射せずに出力の高い素子を得ることが難しい。この場合、オーミックコンタクト層３１を光が十分に透過するほどに薄く形成し、Ａｇ合金などの反射層３２を形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い素子を作成することができる。この場合、オーミックコンタクト層３１の膜厚は３０ｎｍ以下とすることが好ましい。さらに好ましくは１０ｎｍ以下である。反射層３２の膜厚は良好な反射率を得るために０．１ｎｍ以上とすることが好ましい。さらに好ましくは１ｎｍ以上であり、均一な密着性が得られる。Ａｇ合金はマイグレーションを起こしやすいので薄い方が好ましい。したがって、膜厚は２００ｎｍ以下にすることが好ましい。
相互拡散防止層３３は、反射層３２の構成元素と、後述する接合層４０の構成元素との相互拡散を防止するために形成される。相互拡散防止層３３としては、例えば、Ｐｔ等を用いることが好ましい。
次に、図１に示すように、反射性ｐ型オーミック電極３０の下側には接合層４０が配置されており、接合層４０は、第一接合層４１と第二接合層４５とが積層されて構成されている。
第一接合層４１は、Ｎｉ膜４２とＡｕ膜４３との積層膜で構成されている。
Ｎｉ膜４２の厚みは、例えば２０〜２００ｎｍ程度がよく、Ａｕ膜４３の厚みは、例えば５０〜３００ｎｍ程度がよい。また、第一接合層４１全体の厚みは、例えば７０〜７００ｎｍ程度がよい。
また、第二接合層４５は、ＡｕＳｎ膜により構成されている。第二接合層４５の厚みは、２０００ｎｍ程度が好ましい。
第一接合層４１は、Ｎｉ膜４２とＡｕ膜４３との積層膜で構成されている。
Ｎｉ膜４２の厚みは、例えば２０〜２００ｎｍ程度がよく、Ａｕ膜４３の厚みは、例えば５０〜３００ｎｍ程度がよい。また、第一接合層４１全体の厚みは、例えば７０〜７００ｎｍ程度がよい。
また、第二接合層４５は、ＡｕＳｎ膜により構成されている。第二接合層４５の厚みは、２０００ｎｍ程度が好ましい。
次に、図１に示すように、接合層４０の下側には、シード層７３が配置されている。シード層７３は、メッキ層７０をメッキ法によって形成する際の下地となる層であって、Ｔｉ膜７４、Ｔａ膜７５、およびＣｕ膜７６との積層膜で構成されている。ここでＴａ膜７５は、Ｃｕのバリアとして機能する。
Ｔｉ膜７４の厚みは、例えば１００〜３００ｎｍ程度がよく、Ｔａ膜７５の厚みは、例えば２００〜７００ｎｍ程度がよく、Ｃｕ膜７６の厚みは、例えば１００〜５００ｎｍ程度がよい。シード層７３全体の厚みは、例えば４００〜１５００ｎｍ程度がよい。
なお、シード層７３は、Ｃｕからなる単層膜として形成してもよい。
Ｔｉ膜７４の厚みは、例えば１００〜３００ｎｍ程度がよく、Ｔａ膜７５の厚みは、例えば２００〜７００ｎｍ程度がよく、Ｃｕ膜７６の厚みは、例えば１００〜５００ｎｍ程度がよい。シード層７３全体の厚みは、例えば４００〜１５００ｎｍ程度がよい。
なお、シード層７３は、Ｃｕからなる単層膜として形成してもよい。
メッキ層７０は、シード層７３を下地として、たとえば電気メッキ法により形成される。メッキ層７０の材質は、シード層７３の材質に対応するものが好ましく、シード層７３をＴｉ膜７４、Ｔａ膜７５、およびＣｕ膜７６との積層膜で構成する場合には、シード層７３を構成するＣｕ膜７６と同じ材質であるＣｕを用いることが好ましい。
Ｃｕは、熱伝導性が高い点においも、上下電極構造の発光ダイオード１００の基体の材質として好ましい。熱伝導性が高いＣｕからなるメッキ層７０を備えることによって、発光層２２で発生した熱を外部に容易に放出することができ、発光ダイオード１００の放熱効率を高めることができる。
さらに、Ｃｕは、電気抵抗が低い点において、上下電極構造の発光ダイオード１００の基体の材質として好ましい。Ｃｕからなるメッキ層７０は、接合層４０を介して反射性ｐ型オーミック電極３０と接合されているので導電端子として用いることができ、ｐ型端子と接続するワイヤーを用いなくても良いので、発光ダイオードランプとしての生産性を高めることができる。
なお、メッキ層７０の高さは、５０〜２８０μｍとすることが好ましく、１００μｍ程度とすることがより好ましい。後述するへき開性基板６０からなる周辺部６３の高さを上記範囲とすることが好ましく、メッキ層７０の高さを周辺部６３の高さと等しくすることが好ましいためである。
Ｃｕは、熱伝導性が高い点においも、上下電極構造の発光ダイオード１００の基体の材質として好ましい。熱伝導性が高いＣｕからなるメッキ層７０を備えることによって、発光層２２で発生した熱を外部に容易に放出することができ、発光ダイオード１００の放熱効率を高めることができる。
さらに、Ｃｕは、電気抵抗が低い点において、上下電極構造の発光ダイオード１００の基体の材質として好ましい。Ｃｕからなるメッキ層７０は、接合層４０を介して反射性ｐ型オーミック電極３０と接合されているので導電端子として用いることができ、ｐ型端子と接続するワイヤーを用いなくても良いので、発光ダイオードランプとしての生産性を高めることができる。
なお、メッキ層７０の高さは、５０〜２８０μｍとすることが好ましく、１００μｍ程度とすることがより好ましい。後述するへき開性基板６０からなる周辺部６３の高さを上記範囲とすることが好ましく、メッキ層７０の高さを周辺部６３の高さと等しくすることが好ましいためである。
また、図１に示すように、へき開性基材部１６３によってメッキ層７０が取り囲まれている。このへき開性基材部１６３は、後述の製造方法において示すように、へき開性基板６０からなる周辺部６３をへき開することにより形成されたものである。
このような構造を有することにより、この発光ダイオード１００は、チップ化の際にへき開性基板６０からなる周辺部６３を容易に分割し、へき開性基材部１６３とすることができる。
へき開性基材部１６３の厚みは、５０〜２８０μｍとすることが好ましく、１００μｍ程度とすることがより好ましい。５０μｍ以下の場合には容易に破断して、発光ダイオード１００としての信頼性に欠ける場合があり、２８０μｍ以上の場合には、うまくへき開できないおそれが発生するためである。
なお、へき開性基板６０とは、わずかな傷があれば容易にへき開する基板のことであり、たとえば、シリコンウエハーなどを挙げることができる。
このような構造を有することにより、この発光ダイオード１００は、チップ化の際にへき開性基板６０からなる周辺部６３を容易に分割し、へき開性基材部１６３とすることができる。
へき開性基材部１６３の厚みは、５０〜２８０μｍとすることが好ましく、１００μｍ程度とすることがより好ましい。５０μｍ以下の場合には容易に破断して、発光ダイオード１００としての信頼性に欠ける場合があり、２８０μｍ以上の場合には、うまくへき開できないおそれが発生するためである。
なお、へき開性基板６０とは、わずかな傷があれば容易にへき開する基板のことであり、たとえば、シリコンウエハーなどを挙げることができる。
次に、化合物半導体層２０は、ｐ型半導体層２３、発光層２２、およびｎ型半導体層２１とから概略構成されている。
化合物半導体層２０としては、ＧａＮ系単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶など周知の半導体発光材料を用いることができるが、後述するサファイア単結晶またはＳｉＣ単結晶からなる基板に対してエピタキシャル成長可能な点において、ＧａＮ系単結晶またはＺｎＯ系単結晶がより好ましく、ＧａＮ系単結晶が更に好ましい。
化合物半導体層２０としては、ＧａＮ系単結晶、ＧａＰ系単結晶、ＧａＡｓ系単結晶、ＺｎＯ系単結晶など周知の半導体発光材料を用いることができるが、後述するサファイア単結晶またはＳｉＣ単結晶からなる基板に対してエピタキシャル成長可能な点において、ＧａＮ系単結晶またはＺｎＯ系単結晶がより好ましく、ＧａＮ系単結晶が更に好ましい。
ＧａＮ系単結晶からなる半導体層としては、例えば一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体が多数知られており、本発明においても、それら周知のＧａＮ系半導体を含めて一般式ＡｌＸＧａＹＩｎＺＮ１−ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされるＧａＮ系半導体を何ら制限なく用いることができる。
ｎ型半導体層２１は、下地層と、ｎコンタクト層と、発光層２２に接するｎクラッド層とが積層されて構成される。ｎコンタクト層は下地層および／またはｎクラッド層を兼ねることができる。
下地層はＡｌＸＧａ１―ＸＮ層（０≦Ｘ≦１、好ましくは０≦Ｘ≦０．５、さらに好ましくは０≦Ｘ≦０．１）から構成されることが好ましい。その膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。この膜厚以上にした方が結晶性の良好なＡｌＸＧａ１―ＸＮ層が得られやすい。
下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
下地層にはｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３の範囲内であればドープしても良いが、アンドープ（＜１×１０１７／ｃｍ３）の方が良好な結晶性の維持という点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層としては、下地層と同様にＡｌｘＧａ１―ｘＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型オーミック電極９との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層を構成するＧａＮ系半導体は、下地層と同一組成であることが好ましく、ｎコンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
また、ｎコンタクト層にはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０１９／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型オーミック電極９との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅであり、より好ましくはＳｉである。
ｎコンタクト層を構成するＧａＮ系半導体は、下地層と同一組成であることが好ましく、ｎコンタクト層と下地層との合計の膜厚を１〜２０μｍ、好ましくは２〜１５μｍ、さらに好ましくは３〜１２μｍの範囲に設定することが好ましい。ｎコンタクト層と下地層との合計の膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎコンタクト層と発光層２２との間には、ｎクラッド層を設けることが好ましい。ｎコンタクト層の表面に生じた平坦性の悪化を埋めることできるからである。ｎクラッド層はＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層をＧａＩｎＮで形成する場合には、発光層２２のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。また、屈折率の高い半導体材料から構成することが好ましい。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層のｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
ｎクラッド層の膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層のｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
次に、ｎ型半導体層２１の下側に積層される発光層２２としては、ＧａＮ系半導体が好ましく、たとえば、Ｇａ１−ＳＩｎＳＮ（０＜Ｓ＜０．４）のＧａＮ系半導体を挙げることができる。
また、発光層２２は、ダブルへテロ（以下、ＤＨ）、単一量子井戸（以下、ＳＱＷ）または多重量子井戸（以下、ＭＱＷ）のいずれの構造であってもよい。
ＳＱＷの場合には、発光層２２の膜厚は特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚、たとえば、１〜１０ｎｍが好ましく、より好ましくは２〜６ｎｍである。発光層２２の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層２２は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ＳＩｎＳＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
また、発光層２２は、ダブルへテロ（以下、ＤＨ）、単一量子井戸（以下、ＳＱＷ）または多重量子井戸（以下、ＭＱＷ）のいずれの構造であってもよい。
ＳＱＷの場合には、発光層２２の膜厚は特に限定されないが、量子効果の得られる程度の膜厚、即ち臨界膜厚、たとえば、１〜１０ｎｍが好ましく、より好ましくは２〜６ｎｍである。発光層２２の膜厚が上記範囲であると発光出力の点で好ましい。
また、発光層２２は、上記のような単一量子井戸（ＳＱＷ）構造の他に、上記Ｇａ１−ＳＩｎＳＮを井戸層として、この井戸層よりバンドギャップエネルギーが大きいＡｌｃＧａ１−ｃＮ（０≦ｃ＜０．３）障壁層とからなる多重量子井戸（ＭＱＷ）構造としてもよい。また、井戸層および障壁層には、不純物をドープしてもよい。
次に、ｐ型半導体層２３は、発光層２２に接するｐクラッド層と、ｐコンタクト層とが積層されて構成される。しかし、ｐコンタクト層がｐクラッド層を兼ねてもよい。
ｐクラッド層としては、発光層２２のバンドギャップエネルギーより大きくなる組成であり、発光層２２へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層７へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐクラッド層としては、発光層２２のバンドギャップエネルギーより大きくなる組成であり、発光層２２へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１−ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐクラッド層が、このようなＡｌＧａＮからなると、発光層７へのキャリアの閉じ込めの点で好ましい。ｐクラッド層の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層のｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
ｐコンタクト層は、少なくともＡｌｅＧａ１−ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなるＧａＮ系半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持および反射性ｐ型オーミック電極３０との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度で、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
なお、化合物半導体層２０は、サファイア基板や、ＧａＡｓ、燐化インジウム（以下、ＩｎＰ）、燐化ガリウム（以下、ＧａＰ）などのＩＩＩ−Ｖ族化合物半導体単結晶基板や、シリコン（以下、Ｓｉ）基板などの表面上に、有機金属化学的気相成長（以下、ＭＯＣＶＤ）法、分子線エピタキシャル（以下、ＭＢＥ）法や液相エピタキシャル（以下、ＬＰＥ）法等を用いて形成する。
なお、前記基板と化合物半導体層との間には、前記基板と化合物半導体層との格子ミスマッチの緩和等の作用を担うバッファ層を設けることもできる。
次に、本発明の実施形態である発光ダイオードの製造方法について説明する。
なお、前記基板と化合物半導体層との間には、前記基板と化合物半導体層との格子ミスマッチの緩和等の作用を担うバッファ層を設けることもできる。
次に、本発明の実施形態である発光ダイオードの製造方法について説明する。
図２〜図１０は、本発明の実施形態である発光ダイオード１００の製造方法の一例を示す概略断面図である。
本発明の実施形態である発光ダイオード１００の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、第二接合層４５を形成する工程と、第一接合層４１と第二接合層４５とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
本発明の実施形態である発光ダイオード１００の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、第二接合層４５を形成する工程と、第一接合層４１と第二接合層４５とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
「化合物半導体層２０を形成する工程」
図２に示すように、基板１上に、ｎ型半導体層２１、発光層２２及びｐ型半導体層２３を順次積層して化合物半導体層２０を形成する。
図２に示すように、基板１上に、ｎ型半導体層２１、発光層２２及びｐ型半導体層２３を順次積層して化合物半導体層２０を形成する。
基板１としては、サファイア基板など化合物半導体層をエピタキシャル成長させるのに適した基板を用いるのが好ましい。
また、基板１上に化合物半導体層２０を形成する際には、あらかじめ基板１上にバッファ層を形成することが望ましい。すなわち、基板１としてサファイア基板を用い、ｎ型半導体層２１としてＧａＮを形成する場合には、基板１とｎ型半導体層２１との格子定数が１０％以上も異なる。この場合に、バッファ層として、基板１とｎ型半導体層２１との中間の格子定数を有するＡｌＮやＡｌＧａＮなどを用いることで、ｎ型半導体層２１を構成するＧａＮの結晶性を向上させることができる。
また、基板１上に化合物半導体層２０を形成する際には、あらかじめ基板１上にバッファ層を形成することが望ましい。すなわち、基板１としてサファイア基板を用い、ｎ型半導体層２１としてＧａＮを形成する場合には、基板１とｎ型半導体層２１との格子定数が１０％以上も異なる。この場合に、バッファ層として、基板１とｎ型半導体層２１との中間の格子定数を有するＡｌＮやＡｌＧａＮなどを用いることで、ｎ型半導体層２１を構成するＧａＮの結晶性を向上させることができる。
このバッファ層上に、ｎ型半導体層２１、発光層２２及びｐ型半導体層２３を順次積層して化合物半導体層２０を形成する。
化合物半導体層２０の成長方法は特に限定されず、スパッタリング法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）などＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からスパッタリング法またはＭＯＣＶＤ法である。
化合物半導体層２０の成長方法は特に限定されず、スパッタリング法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）などＧａＮ系半導体を成長させることが知られている全ての方法を適用できる。好ましい成長方法としては、膜厚制御性、量産性の観点からスパッタリング法またはＭＯＣＶＤ法である。
スパッタリング法では、Ｇａを含むターゲットを用いるとともに、プラズマガスとしてアルゴンと窒素の混合ガスを用いて、いわゆるリアクティブスパッタリング法によってＧａＮ系半導体を形成することが好ましい。
また、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）などの有機ゲルマニウム化合物を利用することができる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、たとえば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）などを用いればよい。
また、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）などの有機ゲルマニウム化合物を利用することができる。
ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、たとえば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）などを用いればよい。
なお、ｎ型半導体層２１にはｎ型ドーパントとしてＳｉ等をドープさせることが望ましく、ｐ型半導体層２３にはｐ型ドーパントとしてＭｇ等をドープさせることが望ましい。
「離間溝２５を形成する工程」
図３（ａ）に示すように、通常のフォトリソグラフィ技術によってパターニングすることにより、離間溝２５を化合物半導体層２０に形成する。離間溝２５は、発光ダイオード１００の外形を決定する領域であり、発光ダイオード１００を区画して平面視略格子状に形成する。このようにして、化合物半導体層２０を複数に分割する。
図３（ａ）に示すように、通常のフォトリソグラフィ技術によってパターニングすることにより、離間溝２５を化合物半導体層２０に形成する。離間溝２５は、発光ダイオード１００の外形を決定する領域であり、発光ダイオード１００を区画して平面視略格子状に形成する。このようにして、化合物半導体層２０を複数に分割する。
「反射性ｐ型オーミック電極３０を形成する積層工程」
図３（ｂ）に示すように、分割後の化合物半導体層２０のｐ型半導体層２３上に、それぞれオーミックコンタクト層３１、反射層３２及び相互拡散防止層３３を順次積層して反射性ｐ型オーミック電極３０を形成する。
図３（ｂ）に示すように、分割後の化合物半導体層２０のｐ型半導体層２３上に、それぞれオーミックコンタクト層３１、反射層３２及び相互拡散防止層３３を順次積層して反射性ｐ型オーミック電極３０を形成する。
オーミックコンタクト層３１をｐ型半導体層２３上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成することが好ましい。ＲＦ放電によるスパッタリング成膜法を用いることで、蒸着法やＤＣ放電のスパッタリング成膜法を用いるより接触抵抗の低い電極を形成できる。即ち、ＲＦ放電によるスパッタリング成膜法でオーミックコンタクト層３１を形成することによって、オーミックコンタクト層３１にｐ型半導体層２３の構成元素が混在し、ｐ型半導体層２３にはオーミックコンタクト層３１の構成元素が混在することになり、これによりオーミックコンタクト層３１とｐ型半導体層２３とがオーミック接合される。
ＲＦ放電によるスパッタリング成膜では、イオンアシスト効果により、ｐ型半導体層２３に付着したスパッタ原子にエネルギーを与え、ｐ型半導体、例えばＭｇドープのｐ−ＧａＮとの間で表面拡散を促す作用があると考えられる。さらに、上記成膜においては、ｐ型半導体層２３の最表面原子にもエネルギーを与え、半導体材料、例えばＧａがオーミックコンタクト層３１に拡散することを促す作用もあると考えられる。
ＲＦ放電による成膜では、初期において、接触抵抗を下げる効果を持つが、膜厚を大きくすると、その膜が疎であるために反射率の点ではＤＣ放電による成膜に比べて劣る。そこで、接触抵抗を低く保った範囲で薄膜化して光透過率を上げたオーミックコンタクト層３１をＲＦ放電により形成し、その上に反射層３２及び相互拡散防止層３３をＤＣ放電により形成することが好ましい。
このように、オーミックコンタクト層３１をＲＦスパッタリング法により形成することによって、オーミックコンタクト層３１とｐ型半導体層２３とをオーミック接触させることができる。この場合、オーミックコンタクト層３１形成後のアニールを必要としない。むしろ、アニールすることにより、Ｐｔ、Ｇａそれぞれの拡散を促進し、半導体の結晶性を下げてしまうため、電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が下がるので、アニールは好ましくない。従ってオーミックコンタクト層３１形成後、３５０℃よりも高い温度で熱処理されていないことが好ましい。
スパッタリングは、従来公知のスパッタリング装置を用いて、従来公知の条件を適宜選択して実施することができる。まず、化合物半導体層２０を積層した基板１をチャンバ内に収容し、基板温度を室温から５００℃の範囲に設定する。基板加熱は特に必要としないが、オーミックコンタクト層３１の構成元素およびｐ型半導体層２３の構成元素の拡散を促進するために適度に加熱しても良い。チャンバ内は真空度が１０−４〜１０−７Ｐａとなるまで排気する。
スパッタリング用ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどを使用できる。入手の容易さからＡｒとするのが望ましい。これらの内の一つのガスをチャンバ内に導入し、０．１〜１０Ｐａにしたのち放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
スパッタリング用ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどを使用できる。入手の容易さからＡｒとするのが望ましい。これらの内の一つのガスをチャンバ内に導入し、０．１〜１０Ｐａにしたのち放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。
「第一接合層４１を形成する工程」
図３（ｃ）に示すように、反射性ｐ型オーミック電極３０の上に、Ｎｉ膜４２とＡｕ膜４３とを順次積層して第一接合層４１を形成する。
Ｎｉ膜４２とＡｕ膜４３を積層する方法は、特に限定されず、蒸着法、スパッタ法などを用いることができる。
図３（ｃ）に示すように、反射性ｐ型オーミック電極３０の上に、Ｎｉ膜４２とＡｕ膜４３とを順次積層して第一接合層４１を形成する。
Ｎｉ膜４２とＡｕ膜４３を積層する方法は、特に限定されず、蒸着法、スパッタ法などを用いることができる。
「第二接合層４５を形成する工程」
図４（ａ）に示すように、へき開性基板６０にＡｕＳｎ膜を形成し、第二接合層４５とする。
第二接合層４５であるＡｕＳｎ膜を積層する方法は、特に限定されず、蒸着法、スパッタ法などを用いて形成することができる。それぞれの元素を共蒸着させて形成しても、合金材料を蒸着してもよく、また、共スパッタして形成しても、合金のターゲットを用いて形成しても良い。
なお、ＡｕＳｎ膜は、Ｓｎが２０ｗｔ％の組成になるように形成されている。
図４（ａ）に示すように、へき開性基板６０にＡｕＳｎ膜を形成し、第二接合層４５とする。
第二接合層４５であるＡｕＳｎ膜を積層する方法は、特に限定されず、蒸着法、スパッタ法などを用いて形成することができる。それぞれの元素を共蒸着させて形成しても、合金材料を蒸着してもよく、また、共スパッタして形成しても、合金のターゲットを用いて形成しても良い。
なお、ＡｕＳｎ膜は、Ｓｎが２０ｗｔ％の組成になるように形成されている。
加熱接合法を用いる場合には、第一接合層４１と第二接合層４５との接合面に同種の金属が含有されることが好ましい。同種金属が加熱工程により共晶接合して接着強度を向上させるためである。本実施形態においては、第一接合層４１の接合面にはＡｕ膜４３が形成されており、第二接合層４５の接合面にはＡｕＳｎ膜が形成されており、Ａｕという同種金属がそれぞれの層に含有されているので、Ａｕ膜とＡｕＳｎ層との間で共晶接合が形成される。
なお、第一接合層４１のＡｕ膜４３とｐ型オーミック電極３０のＰｔ膜３３との間には、濡れ性の良いＮｉ膜４２が形成されている。
なお、第一接合層４１のＡｕ膜４３とｐ型オーミック電極３０のＰｔ膜３３との間には、濡れ性の良いＮｉ膜４２が形成されている。
「第一接合層４１と第二接合層４５とを接合する工程」
図４（ｂ）に示すように、第一接合層４１と第二接合層４５とを加熱接合法により接合して接合層４０とすることにより、反射性ｐ型オーミック電極３０および化合物半導体層２０が設けられた基板１とへき開性基板６０とを接合する。
まず、化合物半導体層２０、反射性ｐ型オーミック電極３０、および第一接合層４１を形成した基板１、および第二接合層４５を形成したへき開性基板６０と、を減圧装置内に搬入し、１×１０−２Ｐａまで排気し、減圧状態とする。
加熱条件としては、たとえば、真空中で２９０℃の加熱温度で１０分間保持し、荷重としては５００ｋｇとすることなどを挙げることができる。
図４（ｂ）に示すように、第一接合層４１と第二接合層４５とを加熱接合法により接合して接合層４０とすることにより、反射性ｐ型オーミック電極３０および化合物半導体層２０が設けられた基板１とへき開性基板６０とを接合する。
まず、化合物半導体層２０、反射性ｐ型オーミック電極３０、および第一接合層４１を形成した基板１、および第二接合層４５を形成したへき開性基板６０と、を減圧装置内に搬入し、１×１０−２Ｐａまで排気し、減圧状態とする。
加熱条件としては、たとえば、真空中で２９０℃の加熱温度で１０分間保持し、荷重としては５００ｋｇとすることなどを挙げることができる。
「光取り出し面２０ａを露出させる工程」
次に、図４（ｃ）に示すように、レーザー９０を基板１側から基板１と化合物半導体層２０との界面近傍に照射する。その結果、界面部分のバッファ層が熱分解し、基板１を剥離させることができ、図５（ａ）に示すように、光取り出し面２０ａを露出させた素子基板を得ることができる。
次に、図４（ｃ）に示すように、レーザー９０を基板１側から基板１と化合物半導体層２０との界面近傍に照射する。その結果、界面部分のバッファ層が熱分解し、基板１を剥離させることができ、図５（ａ）に示すように、光取り出し面２０ａを露出させた素子基板を得ることができる。
バッファ層及び基板１を取り除く方法として、上に記載したレーザーリフトオフ法を用いることが好ましい。レーザーリフトオフ法が、最も生産性が高いためである。しかし、研磨法、エッチング法など他の公知の技術を用いることもできる。
「絶縁膜３５を形成する工程」
次に、図５（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。
具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層４０と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
絶縁膜３５の材料としてはＳｉＯ２などを挙げることができ、その成膜方法としては、ＣＶＤ法やスパッタ法などの手段を挙げることができる。
化合物半導体層２０の全体に絶縁膜３５を形成した後、光取り出し面２０ａの外周部分にレジストを形成し、ドライエッチングすることで、上記の絶縁膜３５を形成できる。また、先に光取り出し面２０ａの中央部分にレジストを形成した後、化合物半導体層２０全体に絶縁膜３５を形成し、前記レジストを除去することにより、上記絶縁膜３５を形成しても良い。
次に、図５（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。
具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層４０と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
絶縁膜３５の材料としてはＳｉＯ２などを挙げることができ、その成膜方法としては、ＣＶＤ法やスパッタ法などの手段を挙げることができる。
化合物半導体層２０の全体に絶縁膜３５を形成した後、光取り出し面２０ａの外周部分にレジストを形成し、ドライエッチングすることで、上記の絶縁膜３５を形成できる。また、先に光取り出し面２０ａの中央部分にレジストを形成した後、化合物半導体層２０全体に絶縁膜３５を形成し、前記レジストを除去することにより、上記絶縁膜３５を形成しても良い。
「光取り出し面２０ａを粗面化する工程」
次に、図５（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。
具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。
下地層の除去及び光取り出し面２０ａの粗面化には、ＰＥＣ（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）を使用することもできる。また、下地層の除去及び光取り出し面２０ａの粗面化はＳｉＣｌ４でドライエッチングすることにより行うこともできる。
また、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にＳｉ等がドープされている場合には下地層の除去操作は不要となる。
次に、図５（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。
具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。
下地層の除去及び光取り出し面２０ａの粗面化には、ＰＥＣ（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）を使用することもできる。また、下地層の除去及び光取り出し面２０ａの粗面化はＳｉＣｌ４でドライエッチングすることにより行うこともできる。
また、上記の下地層の除去操作は、下地層がアンドープ層である場合に必要な操作であって、下地層にＳｉ等がドープされている場合には下地層の除去操作は不要となる。
「ｎ型オーミック電極１０を形成する工程」
図６（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
具体的には、まず、接合層４０、反射性ｐ型オーミック電極３０及び化合物半導体層２０を積層したへき開性基板６０を、プラズマドライエッチング装置のチャンバに収納し、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバ内に供給し、化合物半導体層２０の上方においてプラズマを発生させ、エッチングガスを含むプラズマによって光取り出し面２０ａをドライエッチングする。
図６（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
具体的には、まず、接合層４０、反射性ｐ型オーミック電極３０及び化合物半導体層２０を積層したへき開性基板６０を、プラズマドライエッチング装置のチャンバに収納し、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスからなる反応ガスをチャンバ内に供給し、化合物半導体層２０の上方においてプラズマを発生させ、エッチングガスを含むプラズマによって光取り出し面２０ａをドライエッチングする。
エッチングガスとしては、ｎ型半導体層２１中のドーパント元素がケイ素（Ｓｉ）の場合は、エッチングガスとしてハロゲン化ケイ素を用いることが好ましく、具体的にはＳｉＣｌ４またはＳｉＦ４が好ましい。
また、反応ガスを導入した際のチャンバ内の圧力は、例えば０．２〜２Ｐａの範囲にすることが好ましく、エッチングガスの流量は１５ｓｃｃｍ〜５０ｓｃｃｍの範囲が好ましく、プラズマのパワーは１２０Ｗ程度が好ましく、バイアスは５０Ｗ程度が好ましく、処理時間は１５０秒程度がよい。
このようなエッチング処理を行うことによって、ｎ型半導体層２１の表面近傍にエッチングガスに含まれるＳｉが打ち込まれて、表面近傍のＳｉ濃度が高められると考えられる。
また、反応ガスを導入した際のチャンバ内の圧力は、例えば０．２〜２Ｐａの範囲にすることが好ましく、エッチングガスの流量は１５ｓｃｃｍ〜５０ｓｃｃｍの範囲が好ましく、プラズマのパワーは１２０Ｗ程度が好ましく、バイアスは５０Ｗ程度が好ましく、処理時間は１５０秒程度がよい。
このようなエッチング処理を行うことによって、ｎ型半導体層２１の表面近傍にエッチングガスに含まれるＳｉが打ち込まれて、表面近傍のＳｉ濃度が高められると考えられる。
次に、前記プラズマ処理を行ったｎ型半導体層２１の上に、Ｃｒ膜１３、Ｔｉ膜１２およびＡｕ膜１１を順次積層して、ｎ型オーミック電極１０を形成する。
なお、ｎ型オーミック電極１０としては、この３層構造に限らず、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造を用いてもよい。
ｎ型オーミック電極１０の形成方法としては、たとえば、スパッタリング法や蒸着法などを挙げることができる。
このようにして、ｎ型半導体層２１の表面をプラズマで処理してから、Ｃｒ膜またはＴｉ膜などを積層することによって、ｎ型オーミック電極１０を構成するＣｒ膜またはＴｉ膜とｎ型半導体層２１とをオーミック接触させることができる。この場合、ｎ型オーミック電極１０の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が下がるので好ましくない。
なお、ｎ型オーミック電極１０としては、この３層構造に限らず、Ｔｉ膜、Ａｌ膜、Ｔｉ膜及びＡｕ膜が積層されてなる４層構造を用いてもよい。
ｎ型オーミック電極１０の形成方法としては、たとえば、スパッタリング法や蒸着法などを挙げることができる。
このようにして、ｎ型半導体層２１の表面をプラズマで処理してから、Ｃｒ膜またはＴｉ膜などを積層することによって、ｎ型オーミック電極１０を構成するＣｒ膜またはＴｉ膜とｎ型半導体層２１とをオーミック接触させることができる。この場合、ｎ型オーミック電極１０の形成後のアニールを必要としない。むしろ、アニールすることによって電気特性を悪化させてしまうことがあり、また、反射膜のＡｇ合金がマイグレーションを起こし、反射率が下がるので好ましくない。
「凹部６１を設ける工程」
図６（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって、区画されたへき開性基板６０からなる部分が、周辺部６３となる。さらに、この周辺部６３の一部が、最終的に発光ダイオード１０１のへき開性基材部１６３となる。
周辺部６３は、反対側の面に形成されている離間溝２５と対応する位置に平面視略格子状に形成される。
図６（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって、区画されたへき開性基板６０からなる部分が、周辺部６３となる。さらに、この周辺部６３の一部が、最終的に発光ダイオード１０１のへき開性基材部１６３となる。
周辺部６３は、反対側の面に形成されている離間溝２５と対応する位置に平面視略格子状に形成される。
「シード層７３を形成する工程」
図６（ｃ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。
シード層７３の形成方法としては、蒸着法、スパッタ法などを挙げることができる。
図６（ｃ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。
シード層７３の形成方法としては、蒸着法、スパッタ法などを挙げることができる。
「メッキ層７０を形成するメッキ工程」
次に、図７（ａ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行うとよい。このときのメッキ層７０の厚みは、１００μｍ程度にすればよい。
シード層７３は、へき開性基板６０全面を覆って形成されているので、シード層７３全面に電流を流すことができる。ビアフィリング専用電気銅メッキ液により、凹部６１が埋められるようにメッキ層７０が形成される。
次に、図７（ａ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行うとよい。このときのメッキ層７０の厚みは、１００μｍ程度にすればよい。
シード層７３は、へき開性基板６０全面を覆って形成されているので、シード層７３全面に電流を流すことができる。ビアフィリング専用電気銅メッキ液により、凹部６１が埋められるようにメッキ層７０が形成される。
「メッキ層７０側をＣＭＰ処理する工程」
図７（ｂ）に示すように、へき開性基板６０側をＣＭＰ処理する。ＣＭＰ処理は、化学機械研磨のことであり、基板表面を化学的に、かつ、機械的に研磨する工程をいう。一般には、研磨対象物をキャリアと呼ばれる部材で保持し、研磨パッド等を張った平板に押し付けて、各種化学成分を含んだ研磨液と硬質の微細な研磨剤を含んだスラリーと一緒に相対運動させることで研磨を行い、理想的な平滑面を得る。
このＣＭＰ処理により、凹部６１に埋めこまれたメッキ以外の余分なメッキを取り除く。
図７（ｂ）に示すように、へき開性基板６０側をＣＭＰ処理する。ＣＭＰ処理は、化学機械研磨のことであり、基板表面を化学的に、かつ、機械的に研磨する工程をいう。一般には、研磨対象物をキャリアと呼ばれる部材で保持し、研磨パッド等を張った平板に押し付けて、各種化学成分を含んだ研磨液と硬質の微細な研磨剤を含んだスラリーと一緒に相対運動させることで研磨を行い、理想的な平滑面を得る。
このＣＭＰ処理により、凹部６１に埋めこまれたメッキ以外の余分なメッキを取り除く。
「分割溝５８を設ける工程」
図７（ｃ）に示すように、レーザー９１を用いて絶縁膜３５、接合層４０およびへき開性基板６０に分割溝５８を設ける。
具体的には、離間溝２５のほぼ中央線となる位置でレーザー９１を照射しながら走査することにより、分割溝５８を形成する。分割溝５８は、各発光ダイオードを分離するように、平面視略格子状に形成される。分割溝５８の深さは、少なくとも絶縁体３５および接合層４０を貫通し、へき開性基板６０にわずかに傷を形成する深さとする。
図７（ｃ）に示すように、レーザー９１を用いて絶縁膜３５、接合層４０およびへき開性基板６０に分割溝５８を設ける。
具体的には、離間溝２５のほぼ中央線となる位置でレーザー９１を照射しながら走査することにより、分割溝５８を形成する。分割溝５８は、各発光ダイオードを分離するように、平面視略格子状に形成される。分割溝５８の深さは、少なくとも絶縁体３５および接合層４０を貫通し、へき開性基板６０にわずかに傷を形成する深さとする。
「周辺部６３をへき開する工程」
図８（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開する。平面視略格子状に設けられた分割溝５８で複数の発光ダイオードに分割され、図８（ｂ）に示すような発光ダイオード１００が作製される。
へき開部５９は、分割溝５８の垂線ｍ上に位置するように設定されているが、若干ずれて配置されてもかまわない。分割溝５８により、へき開性基板６０が傷つけられているので、へき開部５９の位置が垂線ｍ上になくても、分割溝５８とそのへき開部５９を結ぶ線状で容易にへき開することができる。
図８（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開する。平面視略格子状に設けられた分割溝５８で複数の発光ダイオードに分割され、図８（ｂ）に示すような発光ダイオード１００が作製される。
へき開部５９は、分割溝５８の垂線ｍ上に位置するように設定されているが、若干ずれて配置されてもかまわない。分割溝５８により、へき開性基板６０が傷つけられているので、へき開部５９の位置が垂線ｍ上になくても、分割溝５８とそのへき開部５９を結ぶ線状で容易にへき開することができる。
なお、前記分割工程に代えて、ダイシング工程を行ってもよい。
ダイシング工程では、分割溝５８の位置にダイサー（ダイシングソー）を配置し、絶縁膜３５、接合層４０および周辺部６３をダイシングすることにより、分割することができる。周辺部６３はへき開性基板６０であるので、わずかな力を入れるだけで分割することができる。さらに、ダイシングによる破砕層及び汚れを硫酸／過酸化水素混合液でエッチング除去し、複数の発光ダイオード１００とする。
ダイシング工程では、分割溝５８の位置にダイサー（ダイシングソー）を配置し、絶縁膜３５、接合層４０および周辺部６３をダイシングすることにより、分割することができる。周辺部６３はへき開性基板６０であるので、わずかな力を入れるだけで分割することができる。さらに、ダイシングによる破砕層及び汚れを硫酸／過酸化水素混合液でエッチング除去し、複数の発光ダイオード１００とする。
本発明の実施形態である発光ダイオード１００の製造方法は、基板１上にｎ型半導体層２１、発光層２２、ｐ型半導体層２３および反射性ｐ型オーミック電極３０を形成し、反射性ｐ型オーミック電極３０の上に第一接合層４１を形成する工程と、へき開性基板６０に第二接合層４５を形成する工程と、第一接合層４１と第二接合層４５とを接合する工程と、基板１を取り除いて光取り出し面２０ａを露出させる工程と、前記光取り出し面２０ａにｎ型オーミック電極１０を形成する工程とを具備してなる構成なので、接合層４０、反射性ｐ型オーミック電極３０、化合物半導体層２０、ｎ型オーミック電極を形成したへき開性基板６０を容易に得ることができる。
また、本発明の実施形態である発光ダイオード１００の製造方法は、へき開性基板６０のうち反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける工程と、前記凹部６１の底部６１ａおよび側壁面６１ｂにシード層７３を形成する工程と、前記シード層７３にメッキ層７０を形成する工程とを具備してなる構成なので、反射性ｐ型オーミック電極３０とメッキ層７０の導電性を確保することができるので、ｐ型端子に接続させたワイヤーを用いなくてもよく、発光ダイオードランプの生産性及び生産コストを向上させることができる。
また、本発明の実施形態である発光ダイオード１００の製造方法は、凹部６１の底部６１ａおよび側壁面６１ｂにシード層７３を形成する工程と、シード層７３にメッキ層７０を形成する工程とを具備してなる構成なので、シード層７３を介してメッキ層７０を強固に接合させることができ、機械的強度に優れた発光ダイオード１００を製造できる。
また、本発明の実施形態である発光ダイオード１００の製造方法は、へき開性基板６０のうち凹部６１を区画する周辺部６３をへき開する工程を具備してなる構成なので、チップ化の際、へき開性基板６０からなる周辺部６３で容易に分割することができる。
また、本発明の実施形態である発光ダイオード１００の製造方法は、レーザー９１を用いてへき開性基板６０に分割溝５８を設けた後、周辺部６３のへき開部５９に機械的応力を印加することにより、周辺部６３をへき開する構成なので、所定の発光ダイオードの形状に容易に分割することができる。
また、本発明の実施形態である発光ダイオード１００の製造方法は、第一接合層４１と第二接合層４５を接合して接合層４０を形成する構成だが、第一接合層４１と第二接合層４５のどちらの層にもＡｕが含有されているので、接合層４０を強固にすることができる。
本発明の実施形態である発光ダイオード１００は、へき開性基板６０上に、反射型ｐ型オーミック電極３０、ｐ型半導体層２３、発光層２２、ｎ型半導体層２１を含む化合物半導体層２０、およびｎ型オーミック電極１０と、が少なくとも備えられてなる発光ダイオード１００であり、反射型ｐ型オーミック電極３０とへき開性基板６０との間には接合層４０が設けられ、接合層４０はへき開性基板６０に囲まれたメッキ層７０と接合されているので、発光層２２からの熱をメッキ層７０により容易に外部に放出させることができる。
さらに、本発明の実施形態である発光ダイオード１００は、反射型ｐ型オーミック電極３０とへき開性基板６０との間には接合層４０が設けられ、接合層４０はへき開性基板６０に囲まれたメッキ層７０と接合されているので、メッキ層７０をｐ型電極の端子として用いることにより、発光ダイオードランプとしての生産性を向上させることができる。
さらにまた、本発明の実施形態である発光ダイオード１００は、へき開性基板６０からなる周辺部６３を有する構成なので、チップ化の分割には、メッキ層７０で分割するのではなく、へき開性基板６０からなる周辺部６３で分割することができるので、容易にチップ化を行うことができる。
（実施形態２）
図９は、本発明の実施形態である発光ダイオードの別の一例を示す図である。発光ダイオード１０１は、第一接合層４１の上に第三接合層５０が形成されていること、第二接合層４５の代わりに接着剤層２００が用いられていること、および凹部６１において、接着剤層２００が取り除かれ、メッキ層７０が第三接合層５０に接続されているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が第三接合層５０に接続されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０１の生産効率を向上させることができる。
図９は、本発明の実施形態である発光ダイオードの別の一例を示す図である。発光ダイオード１０１は、第一接合層４１の上に第三接合層５０が形成されていること、第二接合層４５の代わりに接着剤層２００が用いられていること、および凹部６１において、接着剤層２００が取り除かれ、メッキ層７０が第三接合層５０に接続されているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が第三接合層５０に接続されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０１の生産効率を向上させることができる。
接着剤層２００に用いる材料としては、熱硬化性樹脂などを用いることができる。たとえば、熱硬化性樹脂としては、ＢＣＢ、ＳＵ−８（エポキシ樹脂）、その他エポキシ樹脂などを挙げることができる。
なお、接着剤層２００の厚みは２μｍ程度が好ましい。
なお、接着剤層２００の厚みは２μｍ程度が好ましい。
図１０〜図１６は、本発明の実施形態である発光ダイオード１０１の製造方法の一例を示す概略断面図である。
本発明の実施形態である発光ダイオード１０１の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、第三接合層５０を形成する工程と、接着剤層２００を形成する工程と、第一接合層４１と接着剤層２００とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、凹部６１にアッシング処理を行う工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
本発明の実施形態である発光ダイオード１０１の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、第三接合層５０を形成する工程と、接着剤層２００を形成する工程と、第一接合層４１と接着剤層２００とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、凹部６１にアッシング処理を行う工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
まず、実施形態１で示した発光ダイオード１００と同様の製造工程を用いて、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程とを行う。
「第三接合層５０を形成する工程」
次に、図１０に示すように、第一接合層４１の上に第三接合層５０を形成する。
具体的には、Ｎｉ膜４２、Ａｕ膜４３からなる第一接合層４１の上に、Ｔｉ膜４７、Ｔａ膜４８、Ｃｕ膜またはＳｉ膜からなる第三表面膜４９を形成し、これを第三接合層５０とする。第三接合層５０を形成することによって、接合を強固なものとすることができる。第三接合層５０と接着剤層２００の接合強度は、Ａｕ膜４３と接着剤層２００との接合強度より大きいためである。
「接着剤層２００を形成する工程」
次に、図１１（ａ）に示すように、接着剤層２００を塗布したへき開性基板６０を用意する。
「第三接合層５０と接着剤層２００とを接合する工程」
さらに、図１１（ｂ）に示すように、接着剤層２００と第三接合層５０とを重ね合わせるようにして真空中で加熱接着して接合層２０１を形成する。接着剤層２００として、ＳＵ−８を用いた場合は、１００℃で１０分間保持することにより、接着剤層２００と第三接合層５０とを接合する。なお、接着前には、接着剤をコート後、プリベーク、露光処理を行う。
「第三接合層５０を形成する工程」
次に、図１０に示すように、第一接合層４１の上に第三接合層５０を形成する。
具体的には、Ｎｉ膜４２、Ａｕ膜４３からなる第一接合層４１の上に、Ｔｉ膜４７、Ｔａ膜４８、Ｃｕ膜またはＳｉ膜からなる第三表面膜４９を形成し、これを第三接合層５０とする。第三接合層５０を形成することによって、接合を強固なものとすることができる。第三接合層５０と接着剤層２００の接合強度は、Ａｕ膜４３と接着剤層２００との接合強度より大きいためである。
「接着剤層２００を形成する工程」
次に、図１１（ａ）に示すように、接着剤層２００を塗布したへき開性基板６０を用意する。
「第三接合層５０と接着剤層２００とを接合する工程」
さらに、図１１（ｂ）に示すように、接着剤層２００と第三接合層５０とを重ね合わせるようにして真空中で加熱接着して接合層２０１を形成する。接着剤層２００として、ＳＵ−８を用いた場合は、１００℃で１０分間保持することにより、接着剤層２００と第三接合層５０とを接合する。なお、接着前には、接着剤をコート後、プリベーク、露光処理を行う。
「光取り出し面２０ａを露出させる工程」
その後、図１１（ｃ）に示すように、発光ダイオード１００の製造工程と同様に、レーザーを基板１と化合物半導体層２０との界面近傍に照射し、基板１を取り除き、図１２（ａ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図１２（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層４１および２０１と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
その後、図１１（ｃ）に示すように、発光ダイオード１００の製造工程と同様に、レーザーを基板１と化合物半導体層２０との界面近傍に照射し、基板１を取り除き、図１２（ａ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図１２（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層４１および２０１と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
「光取り出し面２０ａを粗面化する工程」
次に、図１２（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。
「ｎ型オーミック電極１０を形成する工程」
図１３（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
次に、図１２（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。
「ｎ型オーミック電極１０を形成する工程」
図１３（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
「凹部６１を設ける工程」
図１３（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
「凹部６１にアッシング処理を行う工程」
前記工程によって、凹部６１の底部６１ａに形成されている接着剤層２００は除去されない。そのため、Ｏ２プラズマによるアッシング処理を行う。図１３（ｃ）に示すように、このアッシング処理により、凹部６１の底部６１ａに形成されている接着剤層２００のみが除去される。周辺部６３で覆われた部分の接着剤層２００は、Ｏ２プラズマに曝されないので、保護される。
図１３（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
「凹部６１にアッシング処理を行う工程」
前記工程によって、凹部６１の底部６１ａに形成されている接着剤層２００は除去されない。そのため、Ｏ２プラズマによるアッシング処理を行う。図１３（ｃ）に示すように、このアッシング処理により、凹部６１の底部６１ａに形成されている接着剤層２００のみが除去される。周辺部６３で覆われた部分の接着剤層２００は、Ｏ２プラズマに曝されないので、保護される。
「シード層７３を形成する工程」
図１４（ａ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第三接合層５０に接して形成される。シード層７３は、第三接合層５０および第一接合層４１を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
図１４（ａ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第三接合層５０に接して形成される。シード層７３は、第三接合層５０および第一接合層４１を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
「メッキ層７０を形成する工程」
次に、図１４（ｂ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。また、凹部６１に対応した部分に窪みを形成する。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図１５（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
次に、図１４（ｂ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。また、凹部６１に対応した部分に窪みを形成する。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図１５（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
「分割溝５８を設ける工程」
図１５（ｂ）に示すように、レーザー９１を用いて絶縁膜３５、接着剤層２００およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図１６（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開する。へき開部５９は、分割溝５８における垂線ｍ上もしくはその近傍とする。このようにして、図１６（ｂ）に示す発光ダイオード１０１を製造する。
図１５（ｂ）に示すように、レーザー９１を用いて絶縁膜３５、接着剤層２００およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図１６（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開する。へき開部５９は、分割溝５８における垂線ｍ上もしくはその近傍とする。このようにして、図１６（ｂ）に示す発光ダイオード１０１を製造する。
本発明の実施形態である発光ダイオード１０１の製造方法は、第三接合層５０と接着剤層２００とを接合して、接合層２０１を形成する構成なので、容易に接合層２０１を形成することができ、発光ダイオード１０１の製造工程を容易なものとすることができる。
（実施形態３）
図１７は、本発明の実施形態である発光ダイオードのさらに別の一例を示す図である。発光ダイオード１０２は、発光ダイオード１００で用いた第二接合層４５の代わりに第四接合層５１が用いられているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が第四接合層５１に接続されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０２の生産効率を向上させることができる。
図１７は、本発明の実施形態である発光ダイオードのさらに別の一例を示す図である。発光ダイオード１０２は、発光ダイオード１００で用いた第二接合層４５の代わりに第四接合層５１が用いられているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が第四接合層５１に接続されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０２の生産効率を向上させることができる。
図１８〜図２４は、本発明の実施形態である発光ダイオード１０２の製造方法の一例を示す概略断面図である。
本発明の実施形態である発光ダイオード１０２の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、第四接合層５１を形成する工程と、第一接合層４１と第四接合層５１とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
本発明の実施形態である発光ダイオード１０２の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、第四接合層５１を形成する工程と、第一接合層４１と第四接合層５１とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
まず、発光ダイオード１０２と同様の製造工程を用いて、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程とを行う。
「第四接合層５１を形成する工程」
次に、図１８に示すように、へき開性基板６０にＴｉ膜５２とＡｕ膜５３とを順次積層して第四接合層５１を形成する。
「第一接合層４１と第四接合層５１とを接合する工程」
さらに、図１９（ａ）に示すように、第四接合層５１と第一接合層４１とを常温活性化接合法により接合する。
具体的には、２枚の基板を搬入したチャンバ内を減圧状態とした後、Ａｒイオンビームを第一接合層４１のＡｕ膜４３の表面と、第四接合層５１のＡｕ膜５３の表面に照射し、各表面上の酸化膜等の不純物を取り除くとともに、各表面を活性化状態としたのち、各表面を張り合わせて加圧接合して接合層２０２を形成する。
「第四接合層５１を形成する工程」
次に、図１８に示すように、へき開性基板６０にＴｉ膜５２とＡｕ膜５３とを順次積層して第四接合層５１を形成する。
「第一接合層４１と第四接合層５１とを接合する工程」
さらに、図１９（ａ）に示すように、第四接合層５１と第一接合層４１とを常温活性化接合法により接合する。
具体的には、２枚の基板を搬入したチャンバ内を減圧状態とした後、Ａｒイオンビームを第一接合層４１のＡｕ膜４３の表面と、第四接合層５１のＡｕ膜５３の表面に照射し、各表面上の酸化膜等の不純物を取り除くとともに、各表面を活性化状態としたのち、各表面を張り合わせて加圧接合して接合層２０２を形成する。
「光取り出し面２０ａを露出させる工程」
その後、図１９（ｂ）に示すように、レーザー９０を基板１と化合物半導体層２０との界面近傍に照射して基板１を取り除き、図２０（ａ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図２０（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層２０２と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
その後、図１９（ｂ）に示すように、レーザー９０を基板１と化合物半導体層２０との界面近傍に照射して基板１を取り除き、図２０（ａ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図２０（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層２０２と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
「光取り出し面２０ａを粗面化する工程」
次に、図２０（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。下地層の除去および光取り出し面２０ａの粗面化にはＰＥＣを使用することもできる。
「ｎ型オーミック電極１０を形成する工程」
図２１（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
次に、図２０（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。下地層の除去および光取り出し面２０ａの粗面化にはＰＥＣを使用することもできる。
「ｎ型オーミック電極１０を形成する工程」
図２１（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
「凹部６１を設ける工程」
図２１（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
図２１（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
「シード層７３を形成する工程」
図２２（ａ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第四接合層５１に接して形成される。シード層７３は、第四接合層５１および第一接合層４１を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
図２２（ａ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第四接合層５１に接して形成される。シード層７３は、第四接合層５１および第一接合層４１を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
「メッキ層７０を形成する工程」
次に、図２２（ｂ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図２３（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
次に、図２２（ｂ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図２３（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
「分割溝５８を設ける工程」
図２３（ｂ）に示すように、レーザー９１を用いて絶縁膜３５、第四接合層５１およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図２４（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開して、図２４（ｂ）に示す発光ダイオード１０２を製造する。
図２３（ｂ）に示すように、レーザー９１を用いて絶縁膜３５、第四接合層５１およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図２４（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開して、図２４（ｂ）に示す発光ダイオード１０２を製造する。
本発明の実施形態である発光ダイオード１０２の製造方法は、第一接合層４１と第四接合層５１とを常温活性化接合法により接合して、接合層２０２を形成する構成なので、容易に接合層２０２を形成することができ、発光ダイオード１０２の製造工程を容易なものとすることができる。また、熱膨張差による基板の反り、クラックが発生せず、高い歩留りで発光ダイオード１０２を製造できる。
（実施形態４）
図２５は、本発明の実施形態である発光ダイオードのさらに別の一例を示す図である。発光ダイオード１０３は、第二接合層４５が形成されず、Ｓｉからなるへき開性基板６０が用いられているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が、シード層７３を介して第一接合層４１に接続されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０３の生産効率を向上させることができる。
図２５は、本発明の実施形態である発光ダイオードのさらに別の一例を示す図である。発光ダイオード１０３は、第二接合層４５が形成されず、Ｓｉからなるへき開性基板６０が用いられているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が、シード層７３を介して第一接合層４１に接続されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０３の生産効率を向上させることができる。
図２６〜図３１は、本発明の実施形態である発光ダイオード１０３の製造方法の一例を示す概略断面図である。
本発明の実施形態である発光ダイオード１０３の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、Ｓｉからなるへき開性基板６０を用意する工程と、第一接合層４１とＳｉからなるへき開性基板６０とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
本発明の実施形態である発光ダイオード１０３の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程と、Ｓｉからなるへき開性基板６０を用意する工程と、第一接合層４１とＳｉからなるへき開性基板６０とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
まず、発光ダイオード１０２と同様の製造工程を用いて、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第一接合層４１を形成する工程とを行う。
「Ｓｉからなるへき開性基板６０を用意する工程」
次に、図２６に示すように、Ｓｉからなるへき開性基板６０を用意する。
「第一接合層４１とＳｉからなるへき開性基板６０とを接合する工程」
さらに、図２７（ａ）に示すように、Ｓｉからなるへき開性基板６０と第一接合層４１とを常温活性化接合法により接合する。
具体的には、２枚の基板を搬入したチャンバ内を減圧状態とした後、Ａｒイオンビームを第一接合層４１のＡｕ膜４３の表面と、Ｓｉからなるへき開性基板６０のＳｉの表面に照射し、各表面上の酸化膜等の不純物を取り除くとともに、各表面を活性化状態としたのち、各表面を張り合わせて加圧接合して接合層２０３を形成する。
「Ｓｉからなるへき開性基板６０を用意する工程」
次に、図２６に示すように、Ｓｉからなるへき開性基板６０を用意する。
「第一接合層４１とＳｉからなるへき開性基板６０とを接合する工程」
さらに、図２７（ａ）に示すように、Ｓｉからなるへき開性基板６０と第一接合層４１とを常温活性化接合法により接合する。
具体的には、２枚の基板を搬入したチャンバ内を減圧状態とした後、Ａｒイオンビームを第一接合層４１のＡｕ膜４３の表面と、Ｓｉからなるへき開性基板６０のＳｉの表面に照射し、各表面上の酸化膜等の不純物を取り除くとともに、各表面を活性化状態としたのち、各表面を張り合わせて加圧接合して接合層２０３を形成する。
「光取り出し面２０ａを露出させる工程」
その後、図２７（ｂ）に示すように、レーザー９０を基板１と化合物半導体層２０との界面近傍に照射して基板１を取り除き、図２７（ｃ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図２８（ａ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層２０３と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
その後、図２７（ｂ）に示すように、レーザー９０を基板１と化合物半導体層２０との界面近傍に照射して基板１を取り除き、図２７（ｃ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図２８（ａ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層２０３と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
「光取り出し面２０ａを粗面化する工程」
次に、図２８（ｂ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。下地層の除去および光取り出し面２０ａの粗面化にはＰＥＣを使用することもできる。
「ｎ型オーミック電極１０を形成する工程」
図２８（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
次に、図２８（ｂ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。下地層の除去および光取り出し面２０ａの粗面化にはＰＥＣを使用することもできる。
「ｎ型オーミック電極１０を形成する工程」
図２８（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
「凹部６１を設ける工程」
図２９（ａ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
図２９（ａ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
「シード層７３を形成する工程」
図２９（ｂ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第一接合層４１に接して形成される。シード層７３は、第一接合層４１を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
図２９（ｂ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第一接合層４１に接して形成される。シード層７３は、第一接合層４１を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
「メッキ層７０を形成する工程」
次に、図２９（ｃ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図３０（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
次に、図２９（ｃ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図３０（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
「分割溝５８を設ける工程」
図３０（ｂ）に示すように、レーザー９１を用いて絶縁膜３５およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図３１（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開して、図３１（ｂ）に示す発光ダイオード１０２を製造する。
図３０（ｂ）に示すように、レーザー９１を用いて絶縁膜３５およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図３１（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開して、図３１（ｂ）に示す発光ダイオード１０２を製造する。
本発明の実施形態である発光ダイオード１０３の製造方法は、第一接合層４１とＳｉからなるへき開性基板６０とを常温活性化接合法により接合して、接合層２０３を形成する構成なので、容易に接合層２０３を形成することができ、発光ダイオード１０３の製造工程を容易なものとすることができる。また、熱膨張差による基板の反り、クラックが発生せず、高い歩留りで発光ダイオード１０３を製造できる。
（実施形態５）
図３２は、本発明の実施形態である発光ダイオードのさらに別の一例を示す図である。発光ダイオード１０４は、発光ダイオード１００で用いた第一接合層４１の代わりに第五接合層５５が用いられ、第二接合層４５が形成されず、Ｓｉからなるへき開性基板６０が用いられているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が、シード層７３を介して、第五接合層５５のＴｉ膜５６に接合されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０４の生産効率を向上させることができる。
図３２は、本発明の実施形態である発光ダイオードのさらに別の一例を示す図である。発光ダイオード１０４は、発光ダイオード１００で用いた第一接合層４１の代わりに第五接合層５５が用いられ、第二接合層４５が形成されず、Ｓｉからなるへき開性基板６０が用いられているほかは、実施形態１と同様の構成で形成されている。なお、実施形態１と同様の部材については、同様の符号を付し示してある。
メッキ層７０が、シード層７３を介して、第五接合層５５のＴｉ膜５６に接合されているので、発光層２２からの熱をメッキ層７０から外部に放出させることができる。また、メッキ層７０を反射性ｐ型オーミック電極３０から接続端子として用いることができるので、発光ダイオードランプの製造が容易となる。さらに、チップ化に際しても、へき開性基板６０からなる周辺部６３を容易に分割することができるので、発光ダイオード１０４の生産効率を向上させることができる。
図３３〜図３９は、本発明の実施形態である発光ダイオード１０４の製造方法の一例を示す概略断面図である。
本発明の実施形態である発光ダイオード１０４の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第五接合層５５を形成する工程と、Ｓｉからなるへき開性基板６０を用意する工程と、第五接合層５５とＳｉからなるへき開性基板６０とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
本発明の実施形態である発光ダイオード１０４の製造方法は、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程と、第五接合層５５を形成する工程と、Ｓｉからなるへき開性基板６０を用意する工程と、第五接合層５５とＳｉからなるへき開性基板６０とを接合する工程と、光取り出し面２０ａを露出させる工程と、絶縁膜３５を形成する工程と、光取り出し面２０ａを粗面化する工程と、ｎ型オーミック電極１０を形成する工程と、凹部６１を設ける工程と、シード層７３を形成する工程と、メッキ層７０を形成する工程と、メッキ層７０側をＣＭＰ処理する工程と、分割溝５８を設ける工程と、周辺部６３をへき開する工程と、を具備している。
以下、各工程について説明する。
まず、発光ダイオード１０２と同様の製造工程を用いて、化合物半導体層２０を形成する工程と、離間溝２５を形成する工程と、反射性ｐ型オーミック電極３０を形成する積層工程とを行う。
「第五接合層５５を形成する工程」
次に、図３３に示すように、ｐ型オーミック電極３０の上に、Ｔｉ膜５６、Ｓｉ膜５７を順次積層して、第五接合層５５を形成する。
「Ｓｉからなるへき開性基板６０を用意する工程」
次に、図３４（ａ）に示すように、Ｓｉからなるへき開性基板６０を用意する。
「第五接合層５５とＳｉからなるへき開性基板６０とを接合する工程」
さらに、図３４（ｂ）に示すように、第五接合層５５とＳｉからなるへき開性基板６０とを常温活性化接合法により接合する。
具体的には、２枚の基板を搬入したチャンバ内を減圧状態とした後、Ａｒイオンビームを第五接合層５５のＳｉ膜５７の表面と、Ｓｉからなるへき開性基板６０のＳｉの表面に照射し、各表面上の酸化膜等の不純物を取り除くとともに、各表面を活性化状態としたのち、各表面を張り合わせて加圧接合して接合層２０４を形成する。
「第五接合層５５を形成する工程」
次に、図３３に示すように、ｐ型オーミック電極３０の上に、Ｔｉ膜５６、Ｓｉ膜５７を順次積層して、第五接合層５５を形成する。
「Ｓｉからなるへき開性基板６０を用意する工程」
次に、図３４（ａ）に示すように、Ｓｉからなるへき開性基板６０を用意する。
「第五接合層５５とＳｉからなるへき開性基板６０とを接合する工程」
さらに、図３４（ｂ）に示すように、第五接合層５５とＳｉからなるへき開性基板６０とを常温活性化接合法により接合する。
具体的には、２枚の基板を搬入したチャンバ内を減圧状態とした後、Ａｒイオンビームを第五接合層５５のＳｉ膜５７の表面と、Ｓｉからなるへき開性基板６０のＳｉの表面に照射し、各表面上の酸化膜等の不純物を取り除くとともに、各表面を活性化状態としたのち、各表面を張り合わせて加圧接合して接合層２０４を形成する。
「光取り出し面２０ａを露出させる工程」
その後、図３４（ｃ）に示すように、レーザー９０を基板１と化合物半導体層２０との界面近傍に照射して基板１を取り除き、図３５（ａ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図３５（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層２０４と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
その後、図３４（ｃ）に示すように、レーザー９０を基板１と化合物半導体層２０との界面近傍に照射して基板１を取り除き、図３５（ａ）に示すように、光取り出し面２０ａを露出させる。
「絶縁膜３５を形成する工程」
次に、図３５（ｂ）に示すように、離間溝２５によって分割された化合物半導体層２０の各側面（分割面）２０ｂに、保護用の絶縁膜３５を形成する。具体的には、絶縁膜３５を、各化合物半導体層２０の側面２０ｂと、各化合物半導体層２０同士の間に露出する接合層２０４と、各化合物半導体層２０の光取り出し面２０ａの外周部分を覆うように形成する。
「光取り出し面２０ａを粗面化する工程」
次に、図３５（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。下地層の除去および光取り出し面２０ａの粗面化にはＰＥＣを使用することもできる。
「ｎ型オーミック電極１０を形成する工程」
図３６（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
次に、図３５（ｃ）に示すように、化合物半導体層２０の光取り出し面２０ａを粗面化する。具体的には、加熱ＫＯＨ溶液に基板を浸漬する。このことにより、光取り出し面２０ａの露出部分の表面に存在する下地層を除去するとともに、化合物半導体層２０の光取り出し面２０ａを粗面化することができる。下地層の除去および光取り出し面２０ａの粗面化にはＰＥＣを使用することもできる。
「ｎ型オーミック電極１０を形成する工程」
図３６（ａ）に示すように、化合物半導体層２０の光取り出し面２０ａを、ｎ型半導体層２１中のドーパント元素と同一の元素を含有するエッチングガスによりドライエッチングしてから、光取り出し面２０ａにｎ型オーミック電極１０を形成する。
「凹部６１を設ける工程」
図３６（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
このとき、第五接合層５５のＳｉ膜５６も前記パターンに従い、エッチング除去される。
図３６（ｂ）に示すように、ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、へき開性基板６０の反射性ｐ型オーミック電極３０と対応する部分に凹部６１を設ける。凹部６１を設けることによって形成されたへき開性基板６０からなる部分が、周辺部６３となる。
このとき、第五接合層５５のＳｉ膜５６も前記パターンに従い、エッチング除去される。
「シード層７３を形成する工程」
図３７（ａ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第五接合層５５のＴｉ膜５７に接して形成される。シード層７３は、第五接合層５５のＴｉ膜５７を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
図３７（ａ）に示すように、凹部６１の底部６１ａおよび側壁面６１ｂ、および周辺部６３の表面６３ａに、Ｔｉ膜７４とＴａ膜７５とＣｕ膜７６とを順次積層してシード層７３を形成する。シード層７３は第五接合層５５のＴｉ膜５７に接して形成される。シード層７３は、第五接合層５５のＴｉ膜５７を介して、反射性ｐ型オーミック電極３０と導通がとれる構成となり、メッキ層７０に放熱性および電流端子としての役割を担わせることができる。
「メッキ層７０を形成する工程」
次に、図３７（ｂ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図３８（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
次に、図３７（ｂ）に示すように、シード層７３全面にメッキ層７０を形成する。メッキ層７０は、凹部６１を埋めるように形成される。メッキ層７０の形成は、シード層７３に電流を流しつつ電気メッキ法で行う。
「メッキ層７０側をＣＭＰ処理する工程」
図３８（ａ）に示すように、へき開性基板６０側をＣＭＰ処理する。シード層７３が取り除かれ、周辺部６３の表面が露出するまでＣＭＰ処理を行う。
「分割溝５８を設ける工程」
図３８（ｂ）に示すように、レーザー９１を用いて絶縁膜３５およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図３９（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開して、図３９（ｂ）に示す発光ダイオード１０４を製造する。
図３８（ｂ）に示すように、レーザー９１を用いて絶縁膜３５およびへき開性基板６０に分割溝５８を設ける。
「周辺部６３をへき開する工程」
図３９（ａ）に示すように、周辺部６３のへき開部５９にブレードをあてがい、機械的応力を付加して、周辺部６３をへき開して、図３９（ｂ）に示す発光ダイオード１０４を製造する。
本発明の実施形態である発光ダイオード１０４の製造方法は、第五接合層５５とＳｉからなるへき開性基板６０とを常温活性化接合法により接合して、接合層２０４を形成する構成なので、容易に接合層２０４を形成することができ、発光ダイオード１０４の製造工程を容易なものとすることができる。また、熱膨張差による基板の反り、クラックが発生せず、高い歩留りで発光ダイオード１０４を製造できる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
図１に示すような発光ダイオードを、以下の工程で作成した。
「化合物半導体層を形成する工程」
すなわち、サファイアからなる基板上に、ＡｌＮからなる厚さ４０ｎｍのバッファ層を形成し、バッファ層上に、厚さ２μｍのアンドープＧａＮ下地層、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層及び厚さ２０ｎｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層（ｎ型半導体層）、厚さ１５ｎｍのＳｉドープＧａＮ障壁層および厚さ２ｎｍのＩｎ０．２Ｇａ０．８Ｎ井戸層を５回積層し、最後に障壁層を設けた多重井戸構造の発光層、厚さ１０ｎｍのＭｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層及び厚さ２００ｎｍのＭｇドープｐ型Ａｌ０．０２Ｇａ０．９８Ｎコンタクト層（ｐ型半導体層）を順に積層し、化合物半導体層を得た。
図１に示すような発光ダイオードを、以下の工程で作成した。
「化合物半導体層を形成する工程」
すなわち、サファイアからなる基板上に、ＡｌＮからなる厚さ４０ｎｍのバッファ層を形成し、バッファ層上に、厚さ２μｍのアンドープＧａＮ下地層、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層及び厚さ２０ｎｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層（ｎ型半導体層）、厚さ１５ｎｍのＳｉドープＧａＮ障壁層および厚さ２ｎｍのＩｎ０．２Ｇａ０．８Ｎ井戸層を５回積層し、最後に障壁層を設けた多重井戸構造の発光層、厚さ１０ｎｍのＭｇドープｐ型Ａｌ０．１Ｇａ０．９Ｎクラッド層及び厚さ２００ｎｍのＭｇドープｐ型Ａｌ０．０２Ｇａ０．９８Ｎコンタクト層（ｐ型半導体層）を順に積層し、化合物半導体層を得た。
「離間溝を形成する工程」
ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、平面視略格子状となる離間溝を形成した。前記パターニングは、レジストＡＺ ＰＬＰ３０、ＢＣｌ３−Ｃｌ２混合ガスでドライエッチングすることにより行った。
「反射性ｐ型オーミック電極を形成する積層工程」
ｐ型半導体層上に、厚さ２ｎｍのＰｔからなるオーミックコンタクト層、厚さ１００ｎｍのＡｇ合金からなる反射層及び厚さ５０ｎｍのＰｔからなる相互拡散防止層を順次積層し、次いで、フォトリソグラフィ技術によってパターニングすることにより、反射性ｐ型オーミック電極を形成した。オーミックコンタクト層をｐ型半導体層上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成した。また、反射層及び相互拡散防止層はＤＣスパッタリング法で形成した。
ドライエッチングまたはウエットエッチング技術によってパターニングすることにより、平面視略格子状となる離間溝を形成した。前記パターニングは、レジストＡＺ ＰＬＰ３０、ＢＣｌ３−Ｃｌ２混合ガスでドライエッチングすることにより行った。
「反射性ｐ型オーミック電極を形成する積層工程」
ｐ型半導体層上に、厚さ２ｎｍのＰｔからなるオーミックコンタクト層、厚さ１００ｎｍのＡｇ合金からなる反射層及び厚さ５０ｎｍのＰｔからなる相互拡散防止層を順次積層し、次いで、フォトリソグラフィ技術によってパターニングすることにより、反射性ｐ型オーミック電極を形成した。オーミックコンタクト層をｐ型半導体層上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成した。また、反射層及び相互拡散防止層はＤＣスパッタリング法で形成した。
「第一接合層を形成する工程」
反射性ｐ型オーミック電極の上に、厚さ１００ｎｍのＮｉ膜と厚さ２００ｎｍのＡｕ膜とを蒸着法により順次積層して第一接合層を形成した。
「第二接合層を形成する工程」
シリコンウエハー基板に厚さ２０００ｎｍのＡｕＳｎ膜（Ｓｎ：２０ｗｔ％）を、Ａｕ蒸着源とＳｎ蒸着源とを用いて共蒸着法により第二接合層を形成した。
「第一接合層と第二接合層とを接合する工程」
チャンバーの中に、前記２つの基板、すなわち、化合物半導体層、反射性ｐ型オーミック電極およびＮｉとＡｕとからなる第一接合層を形成したサファイア基板と、ＡｕＳｎ膜からなる第二接合層を形成したシリコンウエハー基板と搬入した。チャンバー内を減圧状態とした後、基板を固定した治具に備えられたヒーターを用いて、基板を２９０℃まで加熱した後、１０分間保持した。このようにして、２枚の基板を接合した。
反射性ｐ型オーミック電極の上に、厚さ１００ｎｍのＮｉ膜と厚さ２００ｎｍのＡｕ膜とを蒸着法により順次積層して第一接合層を形成した。
「第二接合層を形成する工程」
シリコンウエハー基板に厚さ２０００ｎｍのＡｕＳｎ膜（Ｓｎ：２０ｗｔ％）を、Ａｕ蒸着源とＳｎ蒸着源とを用いて共蒸着法により第二接合層を形成した。
「第一接合層と第二接合層とを接合する工程」
チャンバーの中に、前記２つの基板、すなわち、化合物半導体層、反射性ｐ型オーミック電極およびＮｉとＡｕとからなる第一接合層を形成したサファイア基板と、ＡｕＳｎ膜からなる第二接合層を形成したシリコンウエハー基板と搬入した。チャンバー内を減圧状態とした後、基板を固定した治具に備えられたヒーターを用いて、基板を２９０℃まで加熱した後、１０分間保持した。このようにして、２枚の基板を接合した。
「光取り出し面を露出させる工程」
接合した２枚の基板を、チャンバーから取り出し、レーザー照射装置に設置し、レーザーリフトオフ法によってｎ型半導体層からバッファ層及びサファイア基板を取り除いた。
具体的には、化合物半導体層とサファイア基板との接合付近に焦点を合わせ、レーザーを照射し、基板全面を走査した。その結果、サファイア基板を容易に取り外すことができた。なお、前記レーザーとしては、ＡｒＦエキシマレーザー（波長１９３ｎｍ）を用いた。
接合した２枚の基板を、チャンバーから取り出し、レーザー照射装置に設置し、レーザーリフトオフ法によってｎ型半導体層からバッファ層及びサファイア基板を取り除いた。
具体的には、化合物半導体層とサファイア基板との接合付近に焦点を合わせ、レーザーを照射し、基板全面を走査した。その結果、サファイア基板を容易に取り外すことができた。なお、前記レーザーとしては、ＡｒＦエキシマレーザー（波長１９３ｎｍ）を用いた。
「絶縁膜を形成する工程」
前記基板をチャンバーに搬入し、減圧状態とした後、離間溝によって複数に分割された化合物半導体層の各側面に、厚さ４６０ｎｍのＳｉＯ２からなる絶縁膜をＣＶＤ法で形成した。
「光取り出し面を粗面化する工程」
前記基板をチャンバーから取り出し、ｎ型半導体層の光取り出し面を加熱したＫＯＨ溶液に曝すことにより、光取り出し面を粗面化した。
前記基板をチャンバーに搬入し、減圧状態とした後、離間溝によって複数に分割された化合物半導体層の各側面に、厚さ４６０ｎｍのＳｉＯ２からなる絶縁膜をＣＶＤ法で形成した。
「光取り出し面を粗面化する工程」
前記基板をチャンバーから取り出し、ｎ型半導体層の光取り出し面を加熱したＫＯＨ溶液に曝すことにより、光取り出し面を粗面化した。
「ｎ型オーミック電極を形成する工程」
ｎ型半導体層の光取り出し面に、ＳｉＣｌ４によるドライエッチングを行った。具体的には、化合物半導体層を含むメッキ基板をプラズマドライエッチング装置のチャンバに収納し、反応ガスとしてＳｉＣｌ４ガスをチャンバ内に供給し、化合物半導体層の上方においてプラズマを発生させ、光取り出し面をエッチングした。
反応ガスを導入した際のチャンバ内の圧力を０．５Ｐａに設定し、エッチングガスの流量を３０ｓｃｃｍに設定し、プラズマのパワーを１２０Ｗに設定し、バイアスを５０Ｗに設定し、処理時間を１５０秒に設定した。
さらに、ドライエッチング処理後のｎ型半導体層の上に、厚さ４０ｎｍのＣｒ膜、厚さ１００ｎｍのＴｉ膜及び厚さ１０００ｎｍのＡｕ膜を蒸着法によって順次積層してｎ型オーミック電極を形成した。
ｎ型半導体層の光取り出し面に、ＳｉＣｌ４によるドライエッチングを行った。具体的には、化合物半導体層を含むメッキ基板をプラズマドライエッチング装置のチャンバに収納し、反応ガスとしてＳｉＣｌ４ガスをチャンバ内に供給し、化合物半導体層の上方においてプラズマを発生させ、光取り出し面をエッチングした。
反応ガスを導入した際のチャンバ内の圧力を０．５Ｐａに設定し、エッチングガスの流量を３０ｓｃｃｍに設定し、プラズマのパワーを１２０Ｗに設定し、バイアスを５０Ｗに設定し、処理時間を１５０秒に設定した。
さらに、ドライエッチング処理後のｎ型半導体層の上に、厚さ４０ｎｍのＣｒ膜、厚さ１００ｎｍのＴｉ膜及び厚さ１０００ｎｍのＡｕ膜を蒸着法によって順次積層してｎ型オーミック電極を形成した。
「凹部を設ける工程」
ウエットエッチング技術によってパターニングすることにより、凹部６１を設けた。ＳｉＯ２をマスクとして、ＥＬＭ−ＳｉＭ（Ｏｒｇ：三菱ガス化学製）、ＴＭＡＨベースの溶液を用いて、９０℃、４０ｍｉｎの条件で、Ｓｉを１００μｍ異方性ウエットエッチングした。
「シード層を形成する工程」
シリコンウエハーからなるへき開性基板側全面に、厚さ２００ｎｍのＴｉ膜と厚さ４００ｎｍのＴａ膜と厚さ３００ｎｍのＣｕ膜とをスパッタリング法により順次積層してシード層を形成した。
ウエットエッチング技術によってパターニングすることにより、凹部６１を設けた。ＳｉＯ２をマスクとして、ＥＬＭ−ＳｉＭ（Ｏｒｇ：三菱ガス化学製）、ＴＭＡＨベースの溶液を用いて、９０℃、４０ｍｉｎの条件で、Ｓｉを１００μｍ異方性ウエットエッチングした。
「シード層を形成する工程」
シリコンウエハーからなるへき開性基板側全面に、厚さ２００ｎｍのＴｉ膜と厚さ４００ｎｍのＴａ膜と厚さ３００ｎｍのＣｕ膜とをスパッタリング法により順次積層してシード層を形成した。
「メッキ層を形成する工程」
シード層に電流を流しつつ電気メッキ法によって、凹部のシード層を覆うようにメッキ層を厚さ１００μｍ程度に形成した。電流密度は８Ａ／ｄｍ２であった。
シード層に電流を流しつつ電気メッキ法によって、凹部のシード層を覆うようにメッキ層を厚さ１００μｍ程度に形成した。電流密度は８Ａ／ｄｍ２であった。
「メッキ層側をＣＭＰ処理する工程」
シリコンウエハー基板側全面をシリコンウエハーからなる周辺部の一部が露出するまで研磨した。この研磨により、メッキ層の表面も研磨された。
「分割溝を設ける工程」
離間溝の中心線上にレーザーを照射して捜査することにより、絶縁膜に格子状の分割溝を形成した。レーザーの照射強度を調整して、レーザーによって形成した分割溝の深さは、へき開性基板を傷つける程度とした。
シリコンウエハー基板側全面をシリコンウエハーからなる周辺部の一部が露出するまで研磨した。この研磨により、メッキ層の表面も研磨された。
「分割溝を設ける工程」
離間溝の中心線上にレーザーを照射して捜査することにより、絶縁膜に格子状の分割溝を形成した。レーザーの照射強度を調整して、レーザーによって形成した分割溝の深さは、へき開性基板を傷つける程度とした。
「周辺部をへき開する工程」
シリコンウエハー基板からなる周辺部の一部に金属製のブレードをあてがい、機械的応力を付加することにより、分割溝に沿って容易にシリコンウエハー基板を分割することができ、一度に複数の発光ダイオードを製造することができた。
シリコンウエハー基板からなる周辺部の一部に金属製のブレードをあてがい、機械的応力を付加することにより、分割溝に沿って容易にシリコンウエハー基板を分割することができ、一度に複数の発光ダイオードを製造することができた。
（実施例２）
図１に示すような発光ダイオードを、「第一接合層を形成する工程」、「第二接合層を形成する工程」、「第一接合層と第二接合層とを接合する工程」が異なる他は実施例１と同様にして作成した。なお、「第二接合層を形成する工程」の代わりに「第四接合層を形成する工程」を用いた。
まず、実施例１と同様に、「化合物半導体層を形成する工程」と、「離間溝を形成する工程」と、「反射性ｐ型オーミック電極を形成する積層工程」を行った。
図１に示すような発光ダイオードを、「第一接合層を形成する工程」、「第二接合層を形成する工程」、「第一接合層と第二接合層とを接合する工程」が異なる他は実施例１と同様にして作成した。なお、「第二接合層を形成する工程」の代わりに「第四接合層を形成する工程」を用いた。
まず、実施例１と同様に、「化合物半導体層を形成する工程」と、「離間溝を形成する工程」と、「反射性ｐ型オーミック電極を形成する積層工程」を行った。
「第一接合層を形成する工程」
次に、反射性ｐ型オーミック電極の上に、厚さ１００ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜とをスパッタ法により順次積層して第一接合層を形成した。
「第四接合層を形成する工程」
シリコンウエハー基板に、厚さ１００ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜とをスパッタ法により順次積層して第四接合層を形成した。
「第一接合層と第四接合層とを接合する工程」
チャンバーの中に、前記２つの基板、すなわち、化合物半導体層、反射性ｐ型オーミック電極およびＴｉとＡｕとからなる第一接合層を形成したサファイア基板と、ＴｉとＡｕ膜からなる第四接合層を形成したシリコンウエハー基板と搬入した。チャンバー内を減圧状態とした後、第一接合層と第四接合層にＡｒイオンビームを照射して表面を活性化させた後、２枚の基板を接合した。
次に、反射性ｐ型オーミック電極の上に、厚さ１００ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜とをスパッタ法により順次積層して第一接合層を形成した。
「第四接合層を形成する工程」
シリコンウエハー基板に、厚さ１００ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜とをスパッタ法により順次積層して第四接合層を形成した。
「第一接合層と第四接合層とを接合する工程」
チャンバーの中に、前記２つの基板、すなわち、化合物半導体層、反射性ｐ型オーミック電極およびＴｉとＡｕとからなる第一接合層を形成したサファイア基板と、ＴｉとＡｕ膜からなる第四接合層を形成したシリコンウエハー基板と搬入した。チャンバー内を減圧状態とした後、第一接合層と第四接合層にＡｒイオンビームを照射して表面を活性化させた後、２枚の基板を接合した。
その後、実施例１と同様に、「光取り出し面を露出させる工程」、「絶縁膜を形成する工程」、「光取り出し面を粗面化する工程」、「ｎ型オーミック電極を形成する工程」、
「凹部を設ける工程」、「シード層を形成する工程」、「メッキ層を形成する工程」、「メッキ層側をＣＭＰ処理する工程」、「分割溝を設ける工程」、「周辺部をへき開する工程」をおこなって、一度に複数の発光ダイオードを製造することができた。
「凹部を設ける工程」、「シード層を形成する工程」、「メッキ層を形成する工程」、「メッキ層側をＣＭＰ処理する工程」、「分割溝を設ける工程」、「周辺部をへき開する工程」をおこなって、一度に複数の発光ダイオードを製造することができた。
本発明は、発光ダイオードに関するものであり、特に、放熱性に優れ、チップ化する際に分割を容易に行うことができる発光ダイオードに関するものであり、このような発光ダイオードを各種の表示ランプ等に利用する光産業において利用可能性がある。
１…基板、１０…ｎ型オーミック電極、１１…Ａｕ膜、１２…Ｔｉ膜、１３…Ｃｒ膜、２０…化合物半導体層、２０ａ…光取り出し面、２０ｂ…側面、２１…ｎ型半導体層、２２…発光層、２３…ｐ型半導体層、２５…離間溝、３０…反射性ｐ型オーミック電極、３１…オーミックコンタクト層、３２…反射層、３３…相互拡散防止層、３５…絶縁膜、４０…接合層、４１…第一接合層、４２…Ｎｉ膜、４３…Ａｕ膜、４５…第二接合層、４６…第三接合層、４７…Ｔｉ膜、４８…Ｔａ膜、４９…第三表面膜、５１…第四接合層、５２…Ｔｉ膜、５３…Ａｕ膜、５５…第五接合層、５６…Ｔｉ膜、５７…Ｓｉ膜、５８…分割溝、５９…へき開部、６０…へき開性基板、６１…凹部、６１ａ…底部、６１ｂ…側壁面、６３…周辺部、７０…メッキ層、７３…シード層、７４…Ｔｉ膜、７５…Ｔａ膜、７６…Ｃｕ膜、９０、９１…レーザー、１００、１０１、１０２、１０３、１０４…発光ダイオード、１６３…へき開性基材部、２００…接着剤層、２０１，２０２、２０３、２０４、…接合層、ｍ…垂線
Claims (9)
- 基板上にｎ型半導体層と、発光層と、ｐ型半導体層および複数の反射性ｐ型オーミック電極を形成する工程と、
前記反射性ｐ型オーミック電極の上にへき開性基板を接合する工程と、
前記基板を取り除いて光取り出し面を露出させる工程と、
前記光取り出し面にｎ型オーミック電極を形成する工程と、
前記へき開性基板のうち前記反射性ｐ型オーミック電極と対応する部分に凹部を設ける工程と、
前記凹部にシード層を形成するとともに、前記凹部にメッキ層を形成する工程と、
前記へき開性基板の前記凹部を区画する周辺部をへき開する工程と、を具備してなることを特徴とする発光ダイオードの製造方法。 - レーザーを用いて前記へき開性基板に分割溝を設けた後、機械的応力を印加することにより前記へき開性基板をへき開することを特徴とする請求項１に記載の発光ダイオードの製造方法。
- ダイサーを用いて前記へき開性基板をへき開することを特徴とする請求項１に記載の発光ダイオードの製造方法。
- 前記反射性ｐ型オーミック電極の上に第一接合層を形成し、前記へき開性基板に前記第一接合層に含まれる金属と同種の金属を含む第二接合層を形成した後、
前記第一接合層と前記第二接合層を加熱接合法により接合することを特徴とする請求項１〜３のいずれか１項に記載の発光ダイオードの製造方法。 - 前記反射性ｐ型オーミック電極の上に第一接合層を形成し、前記第一接合層の上に接着剤との接合強度の高い第三接合層を形成し、前記へき開性基板に接着剤層を形成した後、
前記第三接合層と前記接着剤層を接合することを特徴とする請求項１〜３のいずれか１項に記載の発光ダイオードの製造方法。 - 前記反射性ｐ型オーミック電極の上にＡｕを含む第一接合層を形成し、前記へき開性基板にＡｕを含む第四接合層を形成した後、
前記第一接合層と前記第四接合層を常温活性化接合法により接合することを特徴とする請求項１〜３のいずれか１項に記載の発光ダイオードの製造方法。 - 前記反射性ｐ型オーミック電極の上にＡｕを含む第一接合層を形成した後、
前記第一接合層とＳｉを含むへき開性基板を常温活性化接合法により接合することを特徴とする請求項１〜３のいずれか１項に記載の発光ダイオードの製造方法。 - 前記反射性ｐ型オーミック電極の上にＳｉを含む第五接合層を形成した後、
前記第五接合層とＳｉを含むへき開性基板を常温活性化接合法により接合することを特徴とする請求項１〜３のいずれか１項に記載の発光ダイオードの製造方法。 - 基板上に、反射型ｐ型オーミック電極、ｐ型半導体層、発光層、ｎ型半導体層を含む化合物半導体層、およびｎ型オーミック電極と、が少なくとも備えられてなる発光ダイオードであり、
前記基板が、前記反射型ｐ型オーミック電極に接合するメッキ層と、前記メッキ層を囲むへき開性基材部とからなることを特徴とする発光ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007273692A JP2009105123A (ja) | 2007-10-22 | 2007-10-22 | 発光ダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007273692A JP2009105123A (ja) | 2007-10-22 | 2007-10-22 | 発光ダイオードおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009105123A true JP2009105123A (ja) | 2009-05-14 |
Family
ID=40706539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007273692A Pending JP2009105123A (ja) | 2007-10-22 | 2007-10-22 | 発光ダイオードおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009105123A (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102163666A (zh) * | 2010-02-24 | 2011-08-24 | 乐金显示有限公司 | 混合发光二极管芯片和具有其的发光二极管器件及制造法 |
| JP2011166150A (ja) * | 2010-02-11 | 2011-08-25 | Lg Innotek Co Ltd | 発光素子 |
| JP2012142508A (ja) * | 2011-01-06 | 2012-07-26 | Hitachi Cable Ltd | 半導体素子用ウェハ |
| JP2013501350A (ja) * | 2009-07-31 | 2013-01-10 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光ダイオードチップ |
| JP2013197257A (ja) * | 2012-03-19 | 2013-09-30 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
| JP2013197336A (ja) * | 2012-03-21 | 2013-09-30 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
| JP2014086575A (ja) * | 2012-10-24 | 2014-05-12 | Stanley Electric Co Ltd | 半導体素子 |
| JP2015526889A (ja) * | 2012-06-22 | 2015-09-10 | ソイテックＳｏｉｔｅｃ | Ｌｅｄ又は太陽電池セルの構造を製造する方法 |
| US9293643B2 (en) | 2010-04-08 | 2016-03-22 | Nichia Corporation | Method of manufacturing light emitting device including light emitting element and wavelength converting member |
| JP2018014521A (ja) * | 2011-06-01 | 2018-01-25 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 発光デバイスを支持基板に取り付ける方法 |
| JP2019004161A (ja) * | 2009-10-15 | 2019-01-10 | エルジー イノテック カンパニー リミテッド | 発光素子 |
| JP2019040980A (ja) * | 2017-08-24 | 2019-03-14 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| JP2020502783A (ja) * | 2016-11-10 | 2020-01-23 | ホンコン ベイダ ジェイド バード ディスプレイ リミテッド | マルチカラーマイクロｌｅｄアレイ光源 |
| CN111509103A (zh) * | 2011-06-01 | 2020-08-07 | 亮锐控股有限公司 | 键合到支撑衬底的发光器件 |
| CN113257972A (zh) * | 2021-07-15 | 2021-08-13 | 元旭半导体科技股份有限公司 | 一种硅基发光二极管结构及其制备方法 |
| CN114639763A (zh) * | 2022-05-12 | 2022-06-17 | 南昌凯捷半导体科技有限公司 | 一种具有嵌入式电极的反极性红外led及其制备方法 |
| WO2026048759A1 (ja) * | 2024-08-26 | 2026-03-05 | 日東電工株式会社 | 積層フィルムの製造方法 |
| WO2026048758A1 (ja) * | 2024-08-26 | 2026-03-05 | 日東電工株式会社 | 積層フィルム |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251675A (ja) * | 1988-03-31 | 1989-10-06 | Fujitsu Ltd | 光半導体装置およびその製造方法 |
| JPH098403A (ja) * | 1995-06-15 | 1997-01-10 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
| JPH1131842A (ja) * | 1997-07-10 | 1999-02-02 | Rohm Co Ltd | 半導体発光素子 |
| JP2002289969A (ja) * | 2001-03-27 | 2002-10-04 | Ricoh Co Ltd | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび波長多重伝送システム |
| JP2004104100A (ja) * | 2002-09-10 | 2004-04-02 | Arima Optoelectronics Corp | 発光ダイオード及びその製造方法 |
| JP2005005727A (ja) * | 2001-11-19 | 2005-01-06 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2006269664A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Xerox Co Ltd | 発光デバイス、光通信システム、および発光デバイスの製造方法 |
| JP2006319311A (ja) * | 2005-04-12 | 2006-11-24 | Sharp Corp | 窒化物系半導体発光素子およびその製造方法 |
| JP2007088480A (ja) * | 2005-09-23 | 2007-04-05 | Samsung Electro Mech Co Ltd | 垂直構造発光ダイオードの製造方法 |
| JP2007214480A (ja) * | 2006-02-13 | 2007-08-23 | Showa Denko Kk | ＧａＮ系半導体発光素子およびその製造方法 |
-
2007
- 2007-10-22 JP JP2007273692A patent/JP2009105123A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01251675A (ja) * | 1988-03-31 | 1989-10-06 | Fujitsu Ltd | 光半導体装置およびその製造方法 |
| JPH098403A (ja) * | 1995-06-15 | 1997-01-10 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
| JPH1131842A (ja) * | 1997-07-10 | 1999-02-02 | Rohm Co Ltd | 半導体発光素子 |
| JP2002289969A (ja) * | 2001-03-27 | 2002-10-04 | Ricoh Co Ltd | 面発光レーザ素子およびその作製方法および面発光レーザアレイおよび波長多重伝送システム |
| JP2005005727A (ja) * | 2001-11-19 | 2005-01-06 | Sanyo Electric Co Ltd | 化合物半導体発光素子 |
| JP2004104100A (ja) * | 2002-09-10 | 2004-04-02 | Arima Optoelectronics Corp | 発光ダイオード及びその製造方法 |
| JP2006269664A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Xerox Co Ltd | 発光デバイス、光通信システム、および発光デバイスの製造方法 |
| JP2006319311A (ja) * | 2005-04-12 | 2006-11-24 | Sharp Corp | 窒化物系半導体発光素子およびその製造方法 |
| JP2007088480A (ja) * | 2005-09-23 | 2007-04-05 | Samsung Electro Mech Co Ltd | 垂直構造発光ダイオードの製造方法 |
| JP2007214480A (ja) * | 2006-02-13 | 2007-08-23 | Showa Denko Kk | ＧａＮ系半導体発光素子およびその製造方法 |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013501350A (ja) * | 2009-07-31 | 2013-01-10 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光ダイオードチップ |
| KR101754435B1 (ko) * | 2009-07-31 | 2017-07-05 | 오스람 옵토 세미컨덕터스 게엠베하 | 발광다이오드칩 |
| US10636944B2 (en) | 2009-10-15 | 2020-04-28 | Lg Innotek Co., Ltd. | Semiconductor light-emitting device and method for fabricating the same |
| JP2019004161A (ja) * | 2009-10-15 | 2019-01-10 | エルジー イノテック カンパニー リミテッド | 発光素子 |
| JP2011166150A (ja) * | 2010-02-11 | 2011-08-25 | Lg Innotek Co Ltd | 発光素子 |
| JP2014068025A (ja) * | 2010-02-11 | 2014-04-17 | Lg Innotek Co Ltd | 発光素子 |
| CN102163666A (zh) * | 2010-02-24 | 2011-08-24 | 乐金显示有限公司 | 混合发光二极管芯片和具有其的发光二极管器件及制造法 |
| US8816365B2 (en) | 2010-02-24 | 2014-08-26 | Lg Display Co., Ltd. | Hybrid light emitting diode chip and light emitting diode device having the same, and manufacturing method thereof |
| US9293642B2 (en) | 2010-04-08 | 2016-03-22 | Nichia Corporation | Light emitting device including light emitting element and wavelength converting member with regions having irregular atomic arrangments |
| US9293643B2 (en) | 2010-04-08 | 2016-03-22 | Nichia Corporation | Method of manufacturing light emitting device including light emitting element and wavelength converting member |
| JP2012142508A (ja) * | 2011-01-06 | 2012-07-26 | Hitachi Cable Ltd | 半導体素子用ウェハ |
| JP2020150274A (ja) * | 2011-06-01 | 2020-09-17 | ルミレッズ ホールディング ベーフェー | 発光デバイスを支持基板に取り付ける方法 |
| CN111509103A (zh) * | 2011-06-01 | 2020-08-07 | 亮锐控股有限公司 | 键合到支撑衬底的发光器件 |
| JP2018014521A (ja) * | 2011-06-01 | 2018-01-25 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 発光デバイスを支持基板に取り付ける方法 |
| CN107706279A (zh) * | 2011-06-01 | 2018-02-16 | 皇家飞利浦有限公司 | 半导体发光器件将发光器件附着到支撑衬底的方法 |
| JP7134198B2 (ja) | 2011-06-01 | 2022-09-09 | ルミレッズ ホールディング ベーフェー | 発光デバイスを支持基板に取り付ける方法 |
| JP2013197257A (ja) * | 2012-03-19 | 2013-09-30 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
| JP2013197336A (ja) * | 2012-03-21 | 2013-09-30 | Stanley Electric Co Ltd | 半導体素子及びその製造方法 |
| US9865786B2 (en) | 2012-06-22 | 2018-01-09 | Soitec | Method of manufacturing structures of LEDs or solar cells |
| JP2015526889A (ja) * | 2012-06-22 | 2015-09-10 | ソイテックＳｏｉｔｅｃ | Ｌｅｄ又は太陽電池セルの構造を製造する方法 |
| JP2014086575A (ja) * | 2012-10-24 | 2014-05-12 | Stanley Electric Co Ltd | 半導体素子 |
| JP2020502783A (ja) * | 2016-11-10 | 2020-01-23 | ホンコン ベイダ ジェイド バード ディスプレイ リミテッド | マルチカラーマイクロｌｅｄアレイ光源 |
| JP7149939B2 (ja) | 2016-11-10 | 2022-10-07 | ジェイド バード ディスプレイ（シャンハイ） リミテッド | マルチカラーマイクロｌｅｄアレイ光源 |
| JP2019040980A (ja) * | 2017-08-24 | 2019-03-14 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| CN113257972A (zh) * | 2021-07-15 | 2021-08-13 | 元旭半导体科技股份有限公司 | 一种硅基发光二极管结构及其制备方法 |
| CN113257972B (zh) * | 2021-07-15 | 2022-03-08 | 元旭半导体科技股份有限公司 | 一种硅基发光二极管结构及其制备方法 |
| CN114639763A (zh) * | 2022-05-12 | 2022-06-17 | 南昌凯捷半导体科技有限公司 | 一种具有嵌入式电极的反极性红外led及其制备方法 |
| WO2026048759A1 (ja) * | 2024-08-26 | 2026-03-05 | 日東電工株式会社 | 積層フィルムの製造方法 |
| WO2026048758A1 (ja) * | 2024-08-26 | 2026-03-05 | 日東電工株式会社 | 積層フィルム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009105123A (ja) | 発光ダイオードおよびその製造方法 | |
| JP5278317B2 (ja) | 発光ダイオードの製造方法 | |
| JP5232975B2 (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
| KR101254539B1 (ko) | 수직 구조 반도체 장치 | |
| US6818531B1 (en) | Method for manufacturing vertical GaN light emitting diodes | |
| KR101198758B1 (ko) | 수직구조 반도체 발광소자 및 그 제조방법 | |
| JP4951443B2 (ja) | 発光ダイオードの製造方法 | |
| JP2009099675A (ja) | 発光ダイオードの製造方法及び発光ダイオード、並びにランプ | |
| JP5074138B2 (ja) | 発光ダイオードの製造方法 | |
| KR20100008123A (ko) | 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자 | |
| JP2013070111A (ja) | 半導体発光素子 | |
| JP2013102240A (ja) | 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス | |
| JP2010093186A (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ | |
| CN100435360C (zh) | 带有二维自然散射出光面的led芯片的制备方法 | |
| KR100916366B1 (ko) | 반도체 발광소자용 지지기판 및 이를 이용한 수직구조의 반도체 발광소자 제조 방법 | |
| KR100999548B1 (ko) | 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자 | |
| JP2010067890A (ja) | 発光素子 | |
| US20100065870A1 (en) | Light emitting device | |
| JP2007081312A (ja) | 窒化物系半導体発光素子の製造方法 | |
| US20110121358A1 (en) | P-type layer for a iii-nitride light emitting device | |
| US20100078672A1 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| KR20090106294A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| JP4163240B2 (ja) | 半導体発光素子の製造方法および半導体発光装置の製造方法 | |
| KR101171855B1 (ko) | 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자 | |
| JP5422341B2 (ja) | 半導体発光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120612 |