JP2009123782A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009123782A
JP2009123782A JP2007293581A JP2007293581A JP2009123782A JP 2009123782 A JP2009123782 A JP 2009123782A JP 2007293581 A JP2007293581 A JP 2007293581A JP 2007293581 A JP2007293581 A JP 2007293581A JP 2009123782 A JP2009123782 A JP 2009123782A
Authority
JP
Japan
Prior art keywords
film
organic
organic film
insulating film
slurry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007293581A
Other languages
English (en)
Other versions
JP2009123782A5 (ja
Inventor
Yukiteru Matsui
之輝 松井
Masako Kinoshita
正子 木下
Yasuro Mitsuyoshi
靖郎 三吉
Yoshikuni Tateyama
佳邦 竪山
Takeshi Nishioka
岳 西岡
Hiroyuki Yano
博之 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007293581A priority Critical patent/JP2009123782A/ja
Priority to US12/262,439 priority patent/US7985685B2/en
Publication of JP2009123782A publication Critical patent/JP2009123782A/ja
Publication of JP2009123782A5 publication Critical patent/JP2009123782A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/08—Planarisation of organic insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/087—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜前駆体を得る工程と、前記有機膜前駆体を、樹脂粒子を含有するスラリーを用いて研磨して前記凹部内に残置する工程と、前記研磨に引き続いて、前記有機膜前駆体を前記第１の温度より高い第２の温度でベークして前記溶剤を除去し、前記凹部内に埋め込まれた第１の有機膜１９を得る工程と、前記第１の有機膜が埋め込まれた絶縁膜の上に、塗布法により第２の有機膜２０を形成して下層膜を得る工程と、前記下層膜の上に中間層２２及びレジスト膜２３を順次形成する工程と、前記レジスト膜をパターン露光する工程とを具備する。
【選択図】図６

Description

本発明は、半導体装置の製造方法に関する。
半導体集積回路装置のデュアルダマシン配線構造を形成するプロセスにおいては、下層膜としての有機膜の平坦化が行なわれる。従来、有機膜の平坦化は、孔パターン（ヴィアホール）を形成後に溝パターン（トレンチ）を形成するヴィア先形成、いわゆるヴィアファーストのデュアルダマシンプロセスに対して用いられていた。
こうしたプロセスにおける有機膜の平坦化には、例えば樹脂粒子を含有するスラリーが用いられる（例えば、特許文献１参照）。これにおいては、樹脂粒子のサイズをホール径以上に規定することによって、ディッシングの抑制を可能としている。
また、加工形状の制御性等の観点からは、ハイブリッド系の層間絶縁膜構造が有利とされている。ハイブリッドデュアルダマシンプロセスにおいては、ハードマスクに配線溝の加工が行なわれる、いわゆるトレンチマスクファーストのデュアルダマシンプロセスが主流となっている。
トレンチマスクファーストの加工プロセスにおいては、複数層のハードマスクを用いて配線溝と接続孔とを形成するにあたって、下層膜を形成した後、この下層膜の表面をＣＭＰ法により平坦化することが提案されている（例えば、特許文献２参照）。これにおいては、塗布後に架橋温度を越える高温でベークすることによって硬度の大きな有機膜が、配線溝を有するハードマスクの上に形成される。これを、アルミナ粒子を用いたＣＭＰにより除去することによって、ディッシングの抑制を達成している。
しかしながら、アルミナ粒子によってハードマスクまでダメージが及ぶ深いスクラッチが発生するという問題があった。アルミナ粒子は、研磨砥粒の中でも最も硬度が大きいためである。また、研磨後にアルミナ粒子が残留した場合には、その後の加工工程においてエッチングマスクとして作用してしまう。その結果、加工形状に異常を引き起こし、配線歩留まりの低下につながる。
特開２００４−３６３１９１号公報 特開２００６−０１９６９０号公報
本発明は、欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、半導体基板上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、
前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜前駆体を得る工程と、
前記有機膜前駆体を、樹脂粒子を含有するスラリーを用いて研磨して前記凹部内に残置する工程と、
前記研磨に引き続いて、前記有機膜前駆体を前記第１の温度より高い第２の温度でベークして前記溶剤を除去し、前記凹部内に埋め込まれた第１の有機膜を得る工程と、
前記第１の有機膜が埋め込まれた絶縁膜の上に、塗布法により第２の有機膜を形成して下層膜を得る工程と、
前記下層膜の上に中間層およびレジスト膜を順次形成する工程と、
前記レジスト膜をパターン露光する工程と
を具備することを特徴とする。
本発明の一態様によれば、欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法が提供される。
以下、図面を参照して、本発明の実施形態を説明する。
なお、本発明は、下記の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において実施される各種の変型例も包含する。
本発明の一実施形態にかかる半導体装置の製造方法においては、有機成分と溶剤とを含む溶液を用いて、凹部を有する絶縁膜の上に有機膜が形成される。溶液を塗布して塗膜を形成した後、第１の温度で第１のベークが行なわれる。第１の温度は、有機成分の架橋が終了しない温度であり、第１のベークによって有機膜前駆体が得られる。ここでは、有機成分の架橋が終了していない膜を有機膜前駆体と称し、溶剤が除去された膜を有機膜と称する。樹脂粒子を含有するスラリーを用いて有機膜前駆体を化学的機械的に研磨して絶縁膜を露出し、凹部内に有機膜前駆体を残置する。その後、第１の温度より高い第２の温度で第２のベークが行なわれる。第２のベークによって有機膜前駆体中の溶剤が除去され、凹部内に埋め込まれた有機膜が形成される。
有機膜が形成される凹部は、ヴィアホールおよび配線溝のいずれであってもよい。図１乃至図９を参照して、ヴィアホール内に有機膜を形成する例を説明する。
まず、図１に示すように、ストッパー膜１１、第１の絶縁膜１２および第２の絶縁膜１３を、ＣＶＤ法あるいはスピン塗布法などにより半導体基板１０の上に順次形成する。第１の絶縁膜１２と第２の絶縁膜１３とによって、層間絶縁膜１４が構成される。半導体基板１０には、素子および下層配線（図示せず）が形成されている。第１の絶縁膜１２および第２の絶縁膜１３には、リソグラフィーおよびドライエッチング（ＲＩＥ）によりヴィアホール１５を形成する。さらに、有機成分と溶剤とを含む溶液を全面に塗布して、塗膜を形成する。以下に説明するような温度で第１のベークを施して有機膜前駆体１６を得、さらに、ＣＭＰおよび第２の温度での第２のベークを行なって有機膜（第１の有機膜）を得る。
ヴィアホール１５が設けられた第２の絶縁膜１３上に溶液を塗布して塗膜を形成する際、この溶液がヴィアホール１５で消費される。その結果、図１に示されるように、密ヴィア部１７における塗膜の膜厚は、疎ヴィア部１８あるいはフィールド上と比べて１００ｎｍ程度薄くなってしまう。
有機膜前駆体１６の表面の段差は、その上に形成される膜にも反映するので、最上層に設けられるレジスト膜の表面も平坦とはならない。レジスト膜の膜厚バラツキは、引き続いて行なわれる配線溝パターンのリソグラフィー工程においてフォーカスエラーの原因となる。本実施形態においては、塗膜を形成後に、特定の温度でのベークとレジストＣＭＰとを行なって、最終的に得られるレジスト膜の膜厚が均一となるように平坦性を確保する。
有機膜前駆体１６の形成には、埋め込み特性に優れるノボラック樹脂を主成分とする樹脂を用いることが好ましい。例えば、ｉ線用レジスト（例えば、ＪＳＲ製ＩＸ３７０Ｇ）、ＡｒＦエキシマレーザーの反射防止膜用樹脂（例えば、ＪＳＲ製ＯＤＬ−５０）等を用いることができる。また、加工変換差が小さく、ＡｒＦエキシマレーザーを用いたリソグラフィーにも反射防止膜として機能しうるシクロヘキサノンを主成分とする有機膜（例えば、ＪＳＲ製ＣＴ０１、ＣＴ０８）を用いてもよい。
ノボラック樹脂等の有機成分を含む膜の硬度は、ベーク温度によって制御することができる。その関係を図２のグラフに示す。同グラフには、有機膜前駆体の平均硬度（Ａｖｅ．）およびそのバラツキ（Ｍａｘ−Ｍｉｎ）を示した。
ここでは、ノボラック樹脂を用いて膜を形成し、その硬度は、硬度測定装置（コベルコ社製、ナノインデンター）により測定した。具体的には、１ｃｍ四方の領域内を１５ポイント測定して、平均硬度（Ａｖｅ．）を求めた。硬度のバラツキは、その最大値（Ｍａｘ．）と最小値（Ｍｉｎ．）との差である。
一般に有機成分を含む膜は、ベーク温度を高めると、ポリマーの架橋が始まり、架橋終了温度を越えるとポリマーの架橋が終了して、非常に硬度の高い膜が得られる。ここで用いたノボラック樹脂は、１５０℃付近から架橋が開始して、２８０℃付近で架橋が終了する。図２のグラフに示されるように、ベーク温度が３００℃の場合、得られた有機膜の平均硬度は０．５ＧＰａ程度である。このとき、硬度のバラツキは０．１ＧＰａ以下と小さいものの、平均硬度が０．５ＧＰａ程度以上の有機膜は、樹脂粒子で研磨することができない。
したがって、本発明の実施形態においては、第１のベークが行なわれる第１の温度は、架橋が終了しない温度であることが必要である。例えばノボラック樹脂の場合、第１の温度は、９０〜１６０℃の範囲が好ましい。こうした温度範囲内であれば、架橋が終了することなく、しかも樹脂粒子での研磨に適切な有機膜前駆体が得られる。
なお、ノボラック樹脂を主成分とするｉ線用レジストの場合は、乳酸エチルおよび３−エトキシプロピオン酸エチル等の溶剤に溶解して塗膜の形成に用いられる。後述するように、第２のベークにおいては溶剤が除去されるので、この第２のベークが行なわれる第２の温度は、溶剤の種類に応じて選択することができる。例えば、前述の乳酸エチルおよび３−エトキシプロピオン酸エチルの場合には、２５０℃程度の加熱で除去することができる。溶剤を確実に除去するとともに、ノボラック樹脂が分解しないことから、第２の温度は、２５０〜４００℃の範囲内が好ましい。
上述したような第１の温度で第１のベークを行なって、有機膜前駆体１６が得られる。その後、層間絶縁膜１４上の有機膜前駆体１６を除去して、図３に示すようにヴィアホール１５内に選択的に残置する。
第２の絶縁膜１３上の有機膜前駆体１６の除去は、樹脂粒子を含有するスラリーを用いたＣＭＰにより行なう。具体的には、研磨布として例えばＩＣ１０００／Ｓｕｂａ４００（ロデール・ニッタ社製）を用い、図４に示されるように、研磨布３１が貼付されたターンテーブル３０を１０〜７０ｒｐｍで回転させつつ、半導体ウェハー３２を保持したトップリング３３を１０〜７０ｇｆ／ｃｍ2の研磨荷重で当接させる。トップリング３３の回転数は２０〜５０ｒｐｍとすることができ、研磨布３１上には、スラリー供給ノズル３５から３０〜１０００ｃｃ／ｍｉｎの流量でスラリー３７を供給する。なお、図４には、水供給ノズル３４、ドレッサー３６も併せて示してある。
ここで用いられるスラリーは、基本的には樹脂粒子を水に分散させて構成されるものであり、樹脂粒子について詳細に説明する。
樹脂粒子としては、ＰＭＭＡ（ポリメチルメタクリレート）等のアクリル系樹脂、ＰＳＴ（ポリスチレン）系樹脂、スチレンアクリル共重合樹脂、ユリア樹脂、メラミン樹脂、ポリアセタール樹脂、およびポリカーボネイト樹脂からなる群から選択される粒子を用いることができる。樹脂粒子は、これらの複合樹脂から構成されてもよい。特に、有機膜前駆体のＣＭＰに適した硬度・弾性を有することから、ＰＭＭＡ、ＰＳＴあるいはスチレンアクリル共重合樹脂などが好ましい。
樹脂粒子は、架橋構造を有してもよい。樹脂粒子が架橋構造を有することで樹脂粒子の硬度・弾性を高めることができ、有機膜前駆体のＣＭＰにより適した樹脂粒子とすることができる。架橋構造を有する樹脂粒子は、例えば樹脂粒子の原料として多官能性単量体を用いることによって、作製することができる。多官能性単量体とは、２個以上の重合性不飽和結合を有する単量体であり、例えば、ジビニル芳香族化合物および多価（メタ）アクリレート等を挙げることができる。
こうした樹脂粒子の表面には、アニオン系、カチオン系、両性系、および非イオン系官能基から選択される少なくとも１種の官能基が導入され得る。アニオン系官能基としては、例えば、カルボン酸型、スルホン酸型、硫酸エステル型、リン酸エステル型等が挙げられ、カチオン系官能基としては、例えば、アミン塩型、第４級アンモニウム塩型等が挙げられる。両性系官能基としては、例えば、アルカノールアミド型、カルボキシベタイン型、およびグリシン型等が挙げられ、非イオン系官能基としては、例えば、エーテル型、エステル型等が挙げられる。粒子の製造が容易であることから、カルボキシル基が特に好ましい。
樹脂粒子を安定して分散させるためには、ζ電位の絶対値が所定値以上であることが好ましい。具体的には、ζ電位の絶対値は２０ｍＶ程度以上であることが望まれる。官能基の割合を０．０５ｍｏｌ／Ｌ程度以上とすることによって、これを達成することができる。場合によっては、２種以上の官能基が同時に存在していてもよい。官能基が樹脂粒子の表面に存在することによって、界面活性剤を添加することなく、樹脂粒子同士の電気的反発力により分散性を高めることができる。
例えば、官能基としてカルボキシル基（ＣＯＯＨ）を表面に有する樹脂粒子の場合、カルボキシル基はスラリー中でＣＯＯＨ→ＣＯＯ-＋Ｈ+と解離して、樹脂粒子の表面がマイナスに帯電する。このため、電気的反発力により粒子同士の凝集を防ぎ、分散性を高めて寿命を長くすることが可能である。
カルボキシル基（ＣＯＯＨ）を表面に有する架橋ＰＭＭＡ粒子は、例えば、次のような手法により合成することができる。まず、メチルメタクリレート、メタクリル酸、ジビニルベンゼン、ラウリル硫酸アンモニウムおよび過硫酸アンモニウムを、十分な量のイオン交換水とともにフラスコ中に収容する。これを、窒素ガス雰囲気下、攪拌しつつ７０〜８０℃に昇温して、６〜８時間重合させる。こうして、表面にカルボキシル基を有するＰＭＭＡ粒子が得られる。原料となる単量体の量、反応温度や時間、その他の製造条件を変更することによって、例えば０．０１〜５μｍの範囲内で樹脂粒子の平均粒子径を制御することができる。
なお、樹脂粒子の平均粒子径は、例えば、ＴＥＭ観察、ＳＥＭ観察、粒度分布測定といった手法により測定することができる。
上述したような官能基を表面に有する樹脂粒子を水中に分散させることによって、本実施形態に用いるスラリーが得られる。水としては、イオン交換水、純水等を用いることができる。樹脂粒子は、スラリー中０．０１〜１０ｗｔ％程度の濃度となるよう分散させることが好ましい。０．０１ｗｔ％未満の場合には、十分に高い速度で有機膜前駆体を研磨することが困難となる。一方、１０ｗｔ％を越えると、有機膜が埋め込まれるＳｉＮ、ＳｉＯ2等といった絶縁膜との選択比が取れなくなるおそれがある。なお、樹脂粒子の濃度は、０．１〜５ｗｔ％がより好ましく、０．３〜３ｗｔ％が最も好ましい。
スラリー中には、酸化剤、有機酸あるいは界面活性剤といった添加剤を、通常用いられている量で必要に応じて配合してもよい。
本発明の実施形態に用いられるスラリーのｐＨは、２以上８以下であることが望まれる。ｐＨが２未満の場合には、ＣＯＯＨ等の官能基が解離しづらく分散性が悪化するおそれがある。一方、ｐＨが８を越えると、レジスト膜等の有機膜前駆体への化学的ダメージが大きくなってディッシングが増大する傾向がある。
ｐＨ調整剤を適宜配合することによって、上述した範囲のｐＨに調整することができる。ｐＨ調整剤としては、例えば、硝酸、リン酸、塩酸、硫酸、およびクエン酸等を用いることができる。
本実施形態においては、樹脂粒子の平均粒子径は、有機膜が埋め込まれる凹部の径より大きいことが望まれる。具体的には、０．１μｍ以上５μｍ以下が好ましい。０．１μｍ未満の場合には、有機膜が埋め込まれる凹部、ここでは絶縁膜に設けられたヴィアホール内に粒子が侵入しやすくなって、ディッシングが拡大する傾向にある。一方、５μｍを越えると粒子の分散性を制御するのが困難になり、スラリーが沈降しやすくなる。樹脂粒子の平均粒子径は、０．１μｍ以上２μｍ以下がより好ましい。
こうしたスラリーを用いて所定時間の研磨を行なうことによって、図３に示したようにヴィアホール１５内に有機膜前駆体１６が選択的に残置され、第２の絶縁膜１３が露出する。有機膜前駆体１６のディッシングは、２０ｎｍ以下に低減することができ、第２の絶縁膜１３のロスもほぼゼロに抑制することができる。
図３に示したようにヴィアホール１５内に有機膜前駆体１６を残置した後、第１の温度より高い第２の温度で第２のベークを行なう。この第２のベークにより有機膜前駆体１６中の溶剤を除去し、図５に示すように有機膜（第１の有機膜）１９を得る。上述したように例えば、溶剤としての乳酸エチルまたは３−エトキシプロピオン酸エチルにノボラック樹脂を溶解して用いる場合には、第２の温度は、２５０〜４００℃程度とすることができる。
ヴィアホール１５内に埋め込まれた有機膜１９は、第２の温度で第２のベークが行なわれたことによって溶剤が除去されている。溶剤が実質的に存在しないことに起因して、後の工程で、有機膜１９の上に塗膜が形成された場合でも、平坦性が損なわれることはない。溶剤が残留している有機膜前駆体の上には、表面が平坦な塗膜を形成することができない。平坦化された有機膜前駆体の内部に残留した溶剤は、塗膜中の溶剤と反応して平坦化の効果が失われてしまう。その結果、塗膜の表面には、段差が生じることになる。
本実施形態においては、ヴィアホール１５内に埋め込まれた有機膜１９中には溶剤が実質的に存在しないので、こうした問題は回避される。すなわち、図６に示すように第２の有機膜２０は、平坦な表面をもって第１の有機膜１９の上に形成される。第１の有機膜１９とこの上の第２の有機膜２０とによって、下層膜２１が構成される。
下層膜２１は、第１の有機膜１９上に第２の有機膜２０となる塗膜を形成した後、その上に中間層２２を形成する前に、２５０℃以上の温度でベークすることが好ましい（第３のベーク）。この第３のベークによって、下層膜２１のエッチング耐性を高めることができる。温度が高すぎる場合には、第１および第２の有機膜１９，２０中の有機成分が分解するおそれがあるので、ベークの温度の上限は４００℃程度にとどめることが望まれる。
下層膜２１の上には、図６に示すように中間層２２およびレジスト膜２３が順次堆積される。下層膜２１の表面が平坦であるので、この上に形成されるレジスト膜２３の表面も平坦とすることができる。ヴィア密度によらず段差が抑制されるので、こうしたレジスト膜２３にパターン露光を行なった際には、レジスト膜の露光量依存性（ベストフォーカス）は、実質的にヴィア密度には依存しない。その結果、リソグラフィーのフォーカスマージンを拡大することができた。
露光後のレジスト膜２３を現像液により現像してレジストパターン（図示せず）を得、これをエッチングマスクとして中間層２２、第２の有機膜２０を順次エッチングして、図７に示すように配線溝パターン２４を形成する。このとき、レジスト膜２３は除去され、さらに第２の絶縁膜１３を貫通し、第１の絶縁膜１２の途中まで配線溝パターン２４を転写する際には、中間層２２も除去される。
その後、ヴィアホール１５内に埋め込まれた第１の有機膜１９を、第２の絶縁膜１３の上の第２の有機膜２０とともに剥離して、図８に示すようにヴィアホール１５と連通する配線溝２５が形成される。ヴィアホール１５内のストッパー膜１１を除去した後、ＴａＮなどからなるバリアメタル膜（図示せず）を介してＣｕ膜をメッキ法あるいはスパッタ法などにより成膜する。さらに、ＣＭＰを行なうことによりフィールド上のＣｕを除去して、図９に示すＣｕデュアルダマシン配線２６が形成される。
本発明の他の実施形態においては、凹部としての配線溝パターン内に有機膜を埋め込むこともできる。図１０乃至図２５を参照して、配線溝パターン内に有機膜を形成する例を説明する。
まず、図１０に示すように、素子（図示せず）が形成された半導体基板４０上に、有機系絶縁膜４４、無機材料を含む第１、第２および第３のハードマスク４５，４６，および４７を順次形成し、第３のハードマスク４７に凹部としての配線溝パターン４８ａおよび４８ｂを形成する。図示する例においては、有機系絶縁膜４４は、第１の有機系絶縁膜４２および第２の有機系絶縁膜４３の二層構造であり、これらの下層にはエッチングストッパー膜４１が形成されている。
図示していないが、エッチングストッパー膜４１と半導体基板４０との間には、第１の配線層が埋め込み形成された層間絶縁膜が設けられる。層間絶縁膜としては、例えば酸化シリコン膜を用いることができ、バリア層を介してＣｕを埋め込むことによって第１の配線層が形成される。エッチングストッパー膜４１は、このＣｕの拡散を防止する作用も有しており、例えばＳｉＮ膜を堆積して形成することができる。
第１の有機系絶縁膜４２および第２の有機系絶縁膜４３としては、それぞれＳｉＯＣおよびＰＡＥ（ポリアリールエーテル）をＰＥ−ＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｍｅｎｔ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積して形成することができる。有機膜の材料としては、ポリアリールエーテル（アライドシグナル社製（商品名：ＦＬＡＲＥ）、ダウケミカル社製（商品名：ＳｉＬＫ））、ベンゾシクロブテン（ダウケミカル社製）およびポリイミド等を用いることもできる。第１および第２の有機系絶縁膜４２，４３の膜厚は特に限定されず、５０〜４００ｎｍの範囲内で選択すればよい。
なお、ＣＶＤ法により形成される有機膜の材料としては、コーラル（商品名、ノベラス社製）、オーロラ（商品名、エー・エス・エム社製）、およびブラックダイアモンド（商品名、アプライドマテリアル社製）等が知られており、塗布法により形成される有機膜の材料としては、メチルシルセスキオキサン等が知られている。
第１および第２の有機系絶縁膜４２，４３から構成される有機系絶縁膜４４上には、ＣＶＤ法またはＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって、シラン系ＳｉＯ2膜を第１のハードマスク４５として形成する。第２のハードマスク４６としては、例えばＳｉＮ膜を用いることができ、第３のハードマスク４７は、例えばＴＥＯＳ（テトラエトキシシラン）を用いて形成することができる。なお、いずれの材料を用いて、第１、第２および第３のハードマスク４５，４６，４７を形成してもよく、またさらに、シリコン炭化膜によりハードマスクを形成することもできる。
レジストパターン（図示せず）を第３のハードマスク４７上に形成し、Ｃ4Ｆ8／ＣＯ／Ａｒのガスを用いて、この第３のハードマスク４７をドライエッチングすることによって、図１０に示すように凹部としての配線溝パターン４８ａおよび４８ｂを形成する。配線溝パターン４８ａおよび４８ｂの幅は、それぞれ３μｍおよび０．４μｍとすることができる。
配線溝パターン４８ａ，４８ｂが設けられた第３のハードマスク４７上には、図１１に示すように有機膜前駆体４９を形成する。有機膜前駆体４９は、底面においてはＳｉＮからなる第２のハードマスク４６と接触することになる。有機膜前駆体４９の形成に当たっては、まず、ノボラック樹脂を主成分とするレジスト（ＪＳＲ製ＩＸ３７０Ｇ）を塗布して、膜厚０．１〜３μｍ程度の塗膜を形成する。
すでに説明したように、ノボラック樹脂の架橋は２５０℃程度で終了するので、これより低い温度（第１の温度）で第１のベークを行なって、有機膜前駆体４９を得る。
有機膜前駆体４９の表面には、図１１に示されるように、配線溝パターン４８ａを反映した段差５０が生じる。本実施形態においては、ＣＭＰを用いて配線溝パターン４８ａ，４８ｂ内に有機膜前駆体４９を残置させた後、第１の温度より高い第２の温度で第２のベークを行なう。その後、再度有機膜を塗布して下層膜を形成することによって、フォーカスエラーを抑制する。ノボラック樹脂を主成分とする有機膜は、例えばシクロヘキサノンを主成分とする有機膜よりも、平坦化を容易に行なうことができる点で好ましい。さらに、ノボラック樹脂を主成分とする有機膜は、シクロヘキサノンを主成分とする有機膜よりも第３のハードマスク４７との密着力が強く、ＣＭＰ時の剥がれも比較的少ない。
有機膜前駆体４９の平坦化は、樹脂粒子と水溶性高分子とを含有するスラリーを用いたＣＭＰにより行なう。基本的には、図４を参照して説明したような手法により、有機膜前駆体４９を平坦化することができる。所定時間の研磨を行なうことによって、図１２に示すように配線溝パターン４８ａ、４８ｂ内に有機膜前駆体４９が残置され、第３のハードマスク４７が露出する。また、研磨後の有機膜前駆体４９表面におけるディッシングは、１０ｎｍ以下に抑制することができる。
有機膜前駆体４９の平坦化に用いられるスラリーは、基本的には前述と同様の組成とすることができるが、水溶性高分子をさらに含有することが好ましい。
ただし、用いられる樹脂粒子の平均粒子径は、０．０１μｍ以上５μｍ以下の範囲内であることが望まれる。水溶性高分子を含有することから、本実施形態においては、ヴィアホール内に有機膜を埋め込む場合よりも小さい樹脂粒子を用いることができる。樹脂粒子の平均粒子径が５μｍを越える場合、あるいは０．０１μｍ未満の場合には、粒子の分散性を制御するのが困難になり、スラリーが沈降しやすくなる。樹脂粒子の平均粒子径は、０．０３μｍ以上０．５μｍ以下がより好ましい。こうした樹脂粒子は、すでに説明したような方法を用いて、原料となる単量体の量、反応温度や時間、その他の条件を適宜変更することによって合成することができる。
また、樹脂粒子の濃度は、スラリー中０．０１〜１０ｗｔ％程度であることが好ましい。０．０１ｗｔ％未満の場合には、研磨速度が極端に低下するおそれがある。一方、１０ｗｔ％を越えると、ディッシングを許容範囲内に抑制するのが困難になる。樹脂粒子の濃度は、０．１〜５ｗｔ％がより好ましく、０．３〜３ｗｔ％が最も好ましい。
ここで、凹部としての配線溝パターンのサイズは、通常、数μｍであり、樹脂粒子のサイズより大きい。したがって、こうした凹部を有する絶縁膜の上に形成された有機膜前駆体を平坦化する際、樹脂粒子が配線溝パターン内に侵入してディッシングが拡大してしまうおそれがある。その結果、平坦性を確保することができず、引き続いて行なわれる孔パターンのリソグラフィー工程においてフォーカスエラーの原因となる。
ディッシングを抑制するために、研磨対象となる有機膜前駆体の硬度を高めることが考えられる。しかしながら、本実施形態において研磨に用いられる樹脂粒子は、非常に柔らかく研磨力が乏しいことから、硬度の高い膜を研磨することはできない。ＣＭＰ前に行なわれる第１のベークの温度は、有機成分の架橋が終了しない温度に規定されるので、高温でのベークは採用することができない。
本実施形態においては、スラリー中に水溶性高分子を配合することによって、ディッシングの抑制が可能となる。水溶性高分子は、研磨対象である有機膜前駆体の表面に吸着して、樹脂粒子から保護する作用を有するが、このメカニズムについては後述する。
水溶性高分子としては、例えばメチルセルロース、メチルヒドロキシエチルセルロース、メチルヒドロキシプロピルセルロース、ヒドロキシエチルセルロース、ヒドロキシプロピルセルロース、カルボキシメチルセルロース、カルボキシエチルセルロース、カルボキシメチルヒドロキシエチルセルロース等のセルロース類；キトサン等の多糖類、ポリエチレングリコール、ポリエチレンイミン、ポリビニルピロリドン、ポリビニルアルコール、ポリアクリル酸およびその塩、ポリアクリルアミド、ポリエチレンオキシド等などを用いることができる。これらの水溶性高分子は、単独でまたは２種以上を混合して使用することができる。
なかでも、高い平坦性が得られることから、ポリビニルアルコールおよびポリビニルピロリドンが好ましい。
水溶性高分子の平均分子量は、５００〜１，０００，０００の範囲内が好ましい。５００未満の場合には、研磨対象である有機膜前駆体との十分な相互作用を得ることができず、保護効果が小さくなって、ディッシングを抑制することが困難となる。一方、１，０００，０００を越えると、吸着効果が大きすぎて研磨速度が低下するおそれがある。さらに、粘性が高くなりすぎて、スラリー供給が困難になるおそれがある。水溶性高分子の平均分子量は、１，０００〜５００，０００がより好ましく、５，０００〜３００，０００が最も好ましい。
水溶性高分子の濃度は、スラリー中０．００１〜１０ｗｔ％の範囲内であることが好ましい。０．００１ｗｔ％未満の場合には、ディッシングを抑制することが困難となる。一方、１０ｗｔ％を越える場合には、有機膜前駆体へ過度に吸着して、研磨速度が極端に低下するおそれがある。水溶性高分子の濃度は、０．０１〜１ｗｔ％がより好ましく、０．０５〜０．５ｗｔ％が最も好ましい。
水溶性高分子と樹脂粒子とを含有するスラリーを用いて研磨が行なわれるので、配線溝パターンに対するレジスト膜のディッシングを２０ｎｍ以下に抑制することが可能となり、平坦性が格段に改善される。これは、スラリー中に水溶性高分子が含有されることに起因するものであり、次のように説明される。
水溶性高分子が含有されずに樹脂粒子が含有されたスラリーを用いて有機膜前駆体のＣＭＰが行なわれる場合には、高摩擦で有機膜前駆体を剥ぎ取りながら研磨が進行する。これに対して、図１３に示されるように、樹脂粒子６０とともに水溶性高分子６１が含有されたスラリーでは、水溶性高分子６１がウェハーと研磨布３１との間に潤滑油のように機能して摩擦を軽減し、段階的に有機膜前駆体４９を除去する研磨機構に変化する。これに加えて、水溶性高分子６１が有機膜前駆体４９表面に吸着し、樹脂粒子６０から表面を保護する。この結果、樹脂粒子６０に水溶性高分子６１を添加したスラリーを用いることによって平坦性を確保できるとともに、樹脂粒子６０の軟性によりスクラッチの発生を抑制することができる。
さらに、砥粒として用いられるのは有機膜前駆体と同質の樹脂粒子であるので、ＣＭＰ後に残留しても、その後の加工においてアルミナ粒子のようにエッチングマスクとなることがない。このため、粒子残留に対するリスクを低減することが可能となる。この結果、後工程のヴィアホールのリソグラフィーにおいて、フォーカスエラーを低減し、歩留まりを格段に向上させることが可能となる。
なお、水溶性高分子のみで研磨を行なった場合には、上述したようなメカニズムによりディッシングを２０ｎｍ以下に抑制することは可能であるものの、研磨速度が非常に遅くなる。したがって、凹部としての配線溝パターンに有機膜を埋め込む際には、実用的な研磨速度を得るために、水溶性高分子は樹脂粒子と併用されることが必要である。
有機膜前駆体４９の研磨は、異なるスラリーを用いて二段階で行なってもよい。第１の研磨においては、第１のスラリーを用いて図１４に示すように有機膜前駆体４９を平坦化し、次いで、第２のスラリーを用いた第２の研磨において、図１２に示したように第３のハードマスク４７を露出する。
第２のスラリーは、樹脂粒子および水溶性高分子の少なくとも一方の濃度を変更する以外は、第１のスラリーと同様の組成とすることができる。この場合、第２のスラリーに含有される樹脂粒子の量は、第１のスラリーより少なく、第２のスラリーに含有される水溶性高分子の量は、第１のスラリーより多い。ディッシングを確実に抑制しつつ十分に大きな研磨速度を確保するためには、樹脂粒子の濃度および水溶性高分子の濃度を同時に変化させることが望まれる。
例えば、第１のスラリーにおける樹脂粒子の濃度を０．６〜１ｗｔ％とした場合には、第２のスラリーにおける樹脂粒子の濃度を０．１〜０．５ｗｔ％とする。さらに、第１のスラリーにおける水溶性高分子の濃度を０．０１〜０．２ｗｔ％とし、第２のスラリーにおける水溶性高分子の濃度を０．２５〜０．５ｗｔ％とする。
上述したように組成の異なる第１および第２のスラリーを用いることによって、第１の研磨においては、ディッシングが拡大するといった欠陥を回避しつつ十分に大きな速度で平坦化を達成するとともに、第２の研磨においては、ディッシングが再度発生するのを抑制することが可能となる。
次いで、第１の温度より高い第２の温度で第２のベークを行なうことにより、有機膜前駆体４９中の溶剤を除去するとともに架橋を終了させて、図１５に示すように配線溝パターン４８ａ，４８ｂに埋め込まれた有機膜（第１の有機膜）５１を得る。
さらに、図１６に示すようにＩＸ３７０Ｇを再度塗布して第２の有機膜５２を形成して、第１の有機膜５１および第２の有機膜５２からなる下層膜５３を得る。上述したような理由から、中間層５４を形成する前に、下層膜５３を２５０〜４００℃程度での温度でベークすることが望まれる。続いて、中間層５４としてのＳＯＧ（Ｓｐｉｎ ｏｎ ｇｌａｓｓ）膜、およびレジスト膜５５を順次形成する。ここでは、第２の有機膜５２は３００ｎｍ程度の厚さで形成することができる。また、中間層５４およびレジスト膜５５の膜厚は、それぞれ１００ｎｍ程度および２００ｎｍ程度とすることができる。
下層膜５３の表面が平坦であるので、この上に形成されるレジスト膜５５の表面も平坦とすることができる。平坦な表面を有する下層膜５３は、溶剤が除去された有機膜５１の上に、第２の有機膜５２を形成することによって、形成可能となったものである。
図１２に示したように有機膜前駆体４９を配線溝パターン内に選択的に残置した後、第２のベークを行なわずに第２の有機膜等を形成した場合の例を、図１７に示す。図示するように有機膜前駆体４９の上に第２の有機膜５２を形成した場合には、これらによって構成される下層膜６３の表面に段差が生じる。ＣＭＰを行なって有機膜前駆体４９を平坦化しても、その効果は消失し、下層膜６３表面に生じた段差は最上層のレジスト膜５５の表面にも反映される。
すなわち、ここでの有機膜前駆体４９は、ＣＭＰ前に有機成分の架橋が終了しない温度でベークされており、このベーク条件下では、膜中の溶剤が十分に除去され難い。こうして十分除去されずに残留した溶剤に、第２の有機膜５２用の溶剤が反応して有機膜前駆体４９が溶解し、それによって下層膜６３表面に段差が引き起こされたものと推測される。
ここで、配線幅とレジスト膜表面の段差高さとの関係を図１８に示す。図１８（ａ）は、第２のベークを行なって溶剤を除去した本実施形態にかかる構造であり、図１８（ｂ）は、第２のベークを行なわずに第１の有機膜中に溶剤が残留する場合である。図１８中、Ｉｓｏ．は孤立パターンを表わし、５０％、６５％、８０％、９０％、および９５％は、配線の被覆率を表わす。配線の被覆率とは、配線幅とスペース幅との合計で配線幅を除した値であり、スペース幅が無限大の場合を孤立パターンと称する。
図１８（ａ）に示されるように、本実施形態の場合には、配線の幅や被覆率によらず、段差の高さは２０ｎｍ以下に抑制されている。これに対し、第１の有機膜中に溶剤が残留した場合には、配線幅が大きくなるにしたがって、段差の高さが大きくなることが、図１８（ｂ）から明らかである。配線の被覆率が大きい場合もまた、段差の高さは増大することが示されている。したがって、異なる幅の配線が存在する場合や異なる被覆率で配線が形成される場合には、段差を抑制するのが困難である。
レジスト膜５５表面の段差は、フォーカスエラーの増大にもつながる。図１６に示したようにレジスト膜５５が形成された後には、孔パターンを有する露光マスクを介して、ＫｒＦエキシマレーザーによりレジスト膜５５に露光を行なう。孔パターンの径は、例えば６０ｎｍ程度とすることができる。図１８（ａ）を参照して説明したように、本実施形態においては、配線幅によらず段差が抑制されるので、配線幅３μｍおよび０．４μｍ上のヴィア形成におけるフォーカスエラーは、１０ｎｍ以下に抑制される。
図１９のグラフには、配線幅とフォーカスエラーとの関係を示す。本実施形態における結果は、実線ａとして示され、配線幅によらずほぼ一定であることがわかる。その結果、パターンの寸法バラツキ、さらには歩留まりを格段に高めることが可能となった。なお、図１９における破線ｂは、図１７に示した構造の場合であり、配線幅が大きくなるにしたがって、フォーカスエラーが増大することがわかる。
露光後のレジスト膜５５を現像液により現像して、レジストパターン（図示せず）を得、これをエッチングマスクとしてＣＨＦ3／Ｏ2ガスにより中間層５４を加工する。さらに、ＮＨ3／Ｏ2／ＣＨ4ガスにより下層膜５３を加工し、Ｏ2アッシングによりレジストパターンを剥離する。
パターン化された中間層５４および下層膜５３をマスクとして、第２のハードマスク４６および第１のハードマスク４５にドライエッチングにより接続孔（ヴィアホール）を形成する。エッチングガスとしては、ＣＨＦ3／Ａｒ／Ｏ2のガスを用いることができる。第１のハードマスク４５を加工する際、中間層５４は除去される。さらに、ＮＨ3ガスを用いてドライエッチングを行ない、図２０に示すように第２の有機系絶縁膜４３にドライエッチングにより接続孔５６を形成する。なお、下層膜５３は、第２の有機系絶縁膜４３を加工する際に除去される。
次に、ＣＨ2Ｆ2／ＣＦ4／Ａｒ／Ｏ2のガスを用いてドライエッチングを行ない、図２１に示すように第２のハードマスク４６に配線溝パターン４８を形成する。図示するように、このとき接続孔５６は、第１の有機系絶縁膜４２の途中まで掘り進められる。さらに、Ｃ5Ｆ8／Ａｒ／Ｏ2のガスを用いて第３のハードマスク４７を除去するとともに、図２２に示すように第１のハードマスク４５に配線溝５７を形成する。このとき、接続孔５６は、エッチングストッパー膜４１まで達する。このように二段階の加工工程によって、第１の有機系絶縁膜４２に接続孔５６が形成される。これは、確実に接続孔５６を貫通できる点で有利である。
次に、ＮＨ3のガスを用いたドライエッチングにより、図２３に示すように第２の有機系絶縁膜４３に配線溝５７を形成する。最後に、ＣＨ2Ｆ2／ＣＦ4／Ａｒ／Ｏ2のガスを用いて、図２４に示すように第２のハードマスク４６を除去する。このとき、接続孔５６底部のエッチングストッパー膜４１も除去される。
その後、接続孔５６および配線溝５７といった凹部の内面にバリア層（図示せず）を形成して、凹部内にＣｕを埋め込んだ後、第１のハードマスク４５としての酸化シリコン膜上の余分なＣｕ膜およびバリア層を除去する。こうして、図２５に示されるように凹部内にＣｕダマシン配線を形成して、ハイブリッドデュアルダマシン配線５８が形成される。
本実施形態においては、第１の有機膜５１上に第２の有機膜５２を形成して多層化する際に、有機膜前駆体４９をＣＭＰにより平坦化している。しかも、ＣＭＰ後には、第２の温度でのベークが行なわれて、膜中の溶剤が実質的に除去されるので、この上に形成される塗膜によって平坦性が損なわれることはない。したがって、露光時におけるフォーカスエラーを１０ｎｍ以下に抑制することができ、パターンの寸法バラツキ、さらには歩留まりを格段に高めることができる。
以下、具体例を示して本発明の実施形態を説明する。
（実施例１）
本実施例では、凹部としてのヴィアホールに有機膜を埋め込む。まず、以下のようなスラリーを調製した。
（スラリー１）
スチレン９２重量部、メタクリル酸４重量部、ヒドロキシエチルアクリレート４重量部、ラウリル硫酸アンモニウム０．１重量部、過硫酸アンモニウム０．５重量部、およびイオン交換水４００重量部を、容量２リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら７０℃に昇温し、６時間重合させた。これによってカルボキシル基を表面に有し、平均粒子径２００ｎｍのＰＳＴ粒子が得られた。
このＰＳＴ粒子を０．８３ｗｔ％の濃度で純水に分散させて、スラリー１を得た。
（スラリー２）
平均粒子径１００ｎｍのＰＳＴ粒子を０．８３ｗｔ％の濃度で純水に分散させて、スラリー２を得た。
（スラリー３）
スチレン７７重量部、アクリル酸３重量部、ジビニルベンゼン２０重量部、ドデシルベンゼンスルホン酸アンモニウム２．０重量部、過硫酸アンモニウム１．０重量部、およびイオン交換水４００重量部を、容量２リットルのフラスコに収容した。窒素ガス雰囲気下で攪拌しながら７０℃に昇温し、６時間重合させた。これによって、カルボキシル基を有し、平均粒子径１００ｎｍの架橋ＰＳＴ粒子が得られた。
この架橋ＰＳＴ粒子を、０．８３ｗｔ％の濃度で純水に分散させて、スラリー３を得た。
（スラリー４）
平均粒子径２００ｎｍの架橋ＰＳＴ粒子を０．８３ｗｔ％の濃度で純水に分散させて、スラリー４を得た。
（スラリー５）
水溶性高分子としての分子量１７６００のポリビニルアルコールを、０．１６ｗｔ％の量でスラリー１に加えてスラリー５を得た。
（スラリー６）
平均粒子径５０ｎｍのＰＳＴ粒子を０．８３ｗｔ％の濃度で純水に分散させ、ここに、水溶性高分子としての分子量１２００００のポリビニルピロリドンを、０．１６ｗｔ％の量で加えてスラリー６を得た。
（スラリー７）
平均粒子径５０ｎｍの架橋ＰＳＴ粒子を０．８３ｗｔ％の濃度で純水に分散させ、ここに、水溶性高分子としての分子量１７６００のポリビニルアルコールを、０．１６ｗｔ％の量で加えてスラリー７を得た。
（スラリー８）
水溶性高分子としての分子量１２００００のポリビニルピロリドンを、０．１６ｗｔ％の量でスラリー４に加えてスラリー８を得た。
（スラリー９）
ＰＳＴ粒子の濃度を０．３６ｗｔ％に減量し、水溶性高分子としてのポリビニルアルコールの濃度を０．３３ｗｔ％に増量した以外はスラリー５と同様にして、スラリー９を得た。
（スラリー１０）
一次粒子径５０ｎｍのアルミナ粒子を、１．０ｗｔ％の濃度で純水に分散させてスラリー１０を得た。
得られたスラリーを用いて、本発明の実施形態にかかる方法により有機膜前駆体の研磨を行なった。
まず、図１に示したようにヴィアホール１５を有する層間絶縁膜１４の上に有機膜前駆体１６を形成し、第１のベーク、ＣＭＰ、および第２のベークを行なって、図５に示すようにヴィアホール１５内に有機膜１９を形成した。有機膜前駆体１６の膜種、第１のベーク温度、ＣＭＰに用いたスラリー、および第２のベーク温度を下記表１にまとめる。また、常法により有機膜前駆体１６の研磨速度を求めた。
Figure 2009123782
有機膜１９が埋め込まれた第２の絶縁膜１３の上には、図６に示すように第２の有機膜２０を形成して、常法により膜厚バラツキを求めた。さらに、中間層２２、およびレジスト膜２３を順次形成して、レジスト膜２３のパターニングを行なった。
比較のために、下記表２に示すような条件で有機膜前駆体１６（有機膜）を埋め込み、常法により有機膜前駆体１６（有機膜）の研磨速度を求めた。
Figure 2009123782
有機膜前駆体１６が埋め込まれた第２の絶縁膜１３の上には、実施例の場合と同様に、第２の有機膜２０、中間層２２、およびレジスト膜２３を順次形成し、レジスト膜２３のパターニングを行なった。常法により、第２の有機膜２０の膜厚バラツキを求めた。
実施例および比較例について、有機膜前駆体１６の研磨速度および第２の有機膜２０の膜厚バラツキを、下記表３にまとめる。
Figure 2009123782
実施例においては、有機膜を凹部に埋め込むにあたって第１のベーク、ＣＭＰ、および第２のベークが行なわれるので、第２の有機膜の膜厚バラツキは２０ｎｍ未満に低減されることが、上記表３に示されている。このように、平坦性の改善が可能である。
これに対して、ＣＭＰ後の第２のベークを行なわない場合には、比較例の結果に示されるように、第２の有機膜の膜厚バラツキが５０ｎｍを越えて平坦性が低下する。なお、アルミナ粒子を含有するスラリーを用いた場合には、ベーク温度によらず、良好な結果を得ることができない。比較例９のように第１のベーク温度が低いと膜厚バラツキを低減することができず、比較例１０のように高温で第１のベークが行なわれると、その時点で有機膜が形成され、実用的な速度で有機膜を研磨することができない。
以上の結果から、本実施形態の方法を採用することによって、レジスト膜の平坦性を高め、リソグラフィーのフォーカスマージンを拡大可能であることが示された。
次に、図１１に示したように配線溝パターン４８ａ，４８ｂを有する第３のハードマスク４７の上に有機膜前駆体４９を形成し、第１のベーク、ＣＭＰ、および第２のベークを行なって、図１５に示すように配線溝パターン４８ａ，４８ｂ内に有機膜５１を形成した。有機膜前駆体４９の膜種、第１のベーク温度、ＣＭＰに用いたスラリー、および第２のベーク温度を下記表４にまとめる。
Figure 2009123782
実施例１７においては、スラリー５を用いて第１の研磨を行なった後、スラリー９を用いて第２の研磨を行なった。いずれにおいても、常法により有機膜前駆体４９の研磨速度を求めた。
有機膜５１が埋め込まれた第３のハードマスク４７の上には、図１６に示すように、第２の有機膜５２を形成し、常法により膜厚バラツキを求めた。さらに、中間層５４およびレジスト膜５５を順次形成し、レジスト膜５５に露光を施してフォーカスエラーを求めた。フォーカスエラーは、段差の大きさに反映され、断面のＳＥＭ観察により段差から求めることができる。２０ｎｍ未満を“○”とし、５０ｎｍ以上を“×”とする。２０ｎｍ以上５０ｎｍ未満は“△”である。
レジスト膜５５のパターニングを行なった後、図２０乃至図２５を参照して説明した手法によりＣｕデュアルダマシン配線を形成し、配線歩留まりを測定した。配線歩留まりはプローバーにより測定し、８０％以上を“○”とし、８０％未満を“×”とする。
比較のために、下記表５に示すような条件で有機膜前駆体４９（有機膜）を埋め込み、常法により有機膜前駆体４９（有機膜）の研磨速度を求めた。
Figure 2009123782
有機膜前駆体４９が埋め込まれた第３のハードマスク４７の上には、実施例の場合と同様に第２の有機膜５２を形成し、膜厚バラツキを求めた。さらに、中間層５４およびレジスト膜５５を形成し、パターン露光を施してフォーカスエラーを求めた。実施例の場合と同様の手法によりＣｕデュアルダマシン配線を形成して、配線歩留まりを測定した。
実施例および比較例について、有機膜前駆体４９の研磨速度、第２の有機膜５２の膜厚バラツキ、フォーカスエラーおよび配線歩留まりを、下記表６にまとめる。
Figure 2009123782
実施例においては、有機膜を凹部に埋め込むにあたって第１のベーク、ＣＭＰ、および第２のベークが行なわれるので、第２の有機膜の膜厚バラツキは１０ｎｍ未満に低減されることが、上記表６に示されている。このように、平坦性の改善が可能である。実施例１７および１８のように２段階で研磨を行なった場合には、平坦性はさらに高められて、膜厚バラツキは５ｎｍ未満に低減される。しかも、実用的な速度で、有機膜前駆体を研磨することができる。
その結果、実施例においては、フォーカスエラーおよび配線歩留まりを改善することが可能となった。
これに対して、ＣＭＰ後の第２のベークを行なわない場合には、比較例の結果に示されるように、第２の有機膜の膜厚バラツキが５０ｎｍを越えて平坦性が低下する。したがって、全ての比較例において、配線歩留まりは“×”である。
なお、アルミナ粒子を含有するスラリーを用いた場合には、ベーク温度によらず、良好な結果を得ることができない。比較例１９のように第１のベーク温度が低いと膜厚バラツキを低減することができず、比較例２０のように高温で第１のベークが行なわれると、その時点で有機膜が形成され、実用的な速度で有機膜を研磨することができない。比較例２０においては、高温ベーク後の硬い有機膜を硬いアルミナで研磨するため、研磨後の表面の平坦性は良好となる。その結果、フォーカスエラーは“○”となる。しかしながら、アルミナにより研磨後の表面にスクラッチが発生するのは避けられず、配線歩留まりを高めることができない。
以上の結果から、本実施形態の方法を採用することによって、平坦な有機膜を形成することができる。具体的には、パターン露光に用いられるレジスト膜の平坦性を高めることが可能となった。
一実施形態にかかる半導体装置の製造方法の一工程を示す断面図。 ベーク温度と硬度との関係を示すグラフ図。 図１に続く工程を示す断面図。 実施形態における化学的機械的研磨の状態を示す模式図。 図３に続く工程を示す断面図。 図５に続く工程を示す断面図。 図６に続く工程を示す断面図。 図７に続く工程を示す断面図。 図８に続く工程を示す断面図。 他の実施形態にかかる半導体装置の製造方法の一工程を示す断面図。 図１０に続く工程を示す断面図。 図１１に続く工程を示す断面図。 他の実施形態における研磨機構を模式的に示す断面図。 図１２の工程の一部を示す断面図。 図１２に続く工程を示す断面図。 図１５に続く工程を示す断面図。 第２のベークを行なわない場合の層構造を示す模式図。 配線幅と段差高さとの関係を示すグラフ図。 配線幅とフォーカスエラーとの関係を示すグラフ図。 図１６に続く工程を示す断面図。 図２０に続く工程を示す断面図。 図２１に続く工程を示す断面図。 図２２に続く工程を示す断面図。 図２３に続く工程を示す断面図。 図２４に続く工程を示す断面図。
符号の説明
１０…半導体基板； １１…ストッパー膜； １２…第１の絶縁膜
１３…第２の絶縁膜； １４…層間絶縁膜； １５…ヴィアホール
１６…有機膜前駆体； １７…密ヴィア部； １８…疎ヴィア部
１９…有機膜（第１の有機膜）； ２０…第２の有機膜； ２１…下層膜
２２…中間層； ２３…レジスト膜； ２４…配線溝パターン； ２５…配線溝
２６…Ｃｕデュアルダマシン配線； ３０…ターンテーブル； ３１…研磨布
３２…半導体ウェハー； ３３…トップリング； ３４…水供給ノズル
３５…スラリー供給ノズル； ３６…ドレッサー； ３７…スラリー
４０…半導体基板； ４１…エッチングストッパー膜； ４２…第１の有機系絶縁膜
４３…第２の有機系絶縁膜； ４４…有機系絶縁膜； ４５…第１のハードマスク
４６…第２のハードマスク； ４７…第３のハードマスク
４８ａ，４８ｂ…配線溝パターン； ４９…有機膜前駆体； ５０…段差
５１…有機膜； ５２…第２の有機膜； ５３…下層膜； ５４…中間層
５５…レジスト膜； ５６…接続孔； ５７…配線溝
５８…Ｃｕデュアルダマシン配線； ６０…樹脂粒子； ６１…水溶性高分子
６３…下層膜。

Claims (5)

  1. 半導体基板上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、
    前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜前駆体を得る工程と、
    前記有機膜前駆体を、樹脂粒子を含有するスラリーを用いて研磨して前記凹部内に残置する工程と、
    前記研磨に引き続いて、前記有機膜前駆体を前記第１の温度より高い第２の温度でベークして前記溶剤を除去し、前記凹部内に埋め込まれた第１の有機膜を得る工程と、
    前記第１の有機膜が埋め込まれた絶縁膜の上に、塗布法により第２の有機膜を形成して下層膜を得る工程と、
    前記下層膜の上に中間層およびレジスト膜を順次形成する工程と、
    前記レジスト膜をパターン露光する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記絶縁膜は層間絶縁膜であり、前記凹部はホールであり、
    前記レジスト膜に配線溝のパターンを形成する工程と
    前記パターンを前記層間絶縁膜に転写して、前記ホールと連通する配線溝を形成する工程と、
    前記ホールおよび前記配線溝内にデュアルダマシン配線を形成する工程と
    をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記絶縁膜は、半導体基板上に、少なくとも有機系絶縁膜、無機材料を含む第１のハードマスク、および無機材料を含む第２のハードマスクを介して形成された無機材料を含む第３のハードマスクであり、前記凹部は、前記有機系絶縁膜に転写されるべき配線溝のパターンであって、前記第２のハードマスクを底面に露出して前記第３のハードマスクに形成され、前記スラリーは水溶性高分子をさらに含有し、
    前記レジスト膜にホールのパターンを形成する工程と、
    前記ホールのパターンを転写して前記有機系絶縁膜にホールを形成するとともに、前記下層膜を除去して配線溝のパターンを得る工程と、
    前記配線溝のパターンを前記有機系絶縁膜に転写して、前記ホールと連通する配線溝を形成する工程と、
    前記ホールおよび前記配線溝内にデュアルダマシン配線を形成する工程と
    をさらに具備することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記有機成分は、ノボラック樹脂であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１の温度は９０〜１６０℃であり、前記第２の温度は２５０〜４００℃であることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2007293581A 2007-11-12 2007-11-12 半導体装置の製造方法 Pending JP2009123782A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007293581A JP2009123782A (ja) 2007-11-12 2007-11-12 半導体装置の製造方法
US12/262,439 US7985685B2 (en) 2007-11-12 2008-10-31 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007293581A JP2009123782A (ja) 2007-11-12 2007-11-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009123782A true JP2009123782A (ja) 2009-06-04
JP2009123782A5 JP2009123782A5 (ja) 2010-04-15

Family

ID=40624103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007293581A Pending JP2009123782A (ja) 2007-11-12 2007-11-12 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7985685B2 (ja)
JP (1) JP2009123782A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053502A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法
JP2018523312A (ja) * 2015-08-04 2018-08-16 日本テキサス・インスツルメンツ株式会社 平らでない表面に対するｃｍｐスクラッチ抵抗を改善するための方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021513A1 (en) * 2013-07-17 2015-01-22 Yun-jeong Kim Cmp slurry composition for polishing an organic layer and method of forming a semiconductor device using the same
KR102310120B1 (ko) * 2015-01-30 2021-10-08 삼성전자주식회사 하드마스크 물질막의 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363191A (ja) * 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP2006344815A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 半導体装置の製造方法
JP2007150184A (ja) * 2005-11-30 2007-06-14 Jsr Corp 有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241626B (en) * 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP4202955B2 (ja) 2004-03-17 2008-12-24 株式会社東芝 有機膜の化学的機械的研磨方法
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2006019690A (ja) 2004-06-02 2006-01-19 Matsushita Electric Ind Co Ltd パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置
JP4768335B2 (ja) * 2005-06-30 2011-09-07 株式会社東芝 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363191A (ja) * 2003-06-02 2004-12-24 Toshiba Corp 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法
JP2006344815A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 半導体装置の製造方法
JP2007150184A (ja) * 2005-11-30 2007-06-14 Jsr Corp 有機膜研磨用化学的機械的研磨スラリー、化学的機械的研磨方法、ならびに半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053502A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体装置の製造方法
JP2018523312A (ja) * 2015-08-04 2018-08-16 日本テキサス・インスツルメンツ株式会社 平らでない表面に対するｃｍｐスクラッチ抵抗を改善するための方法

Also Published As

Publication number Publication date
US20090124076A1 (en) 2009-05-14
US7985685B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
CN1974636B (zh) 化学机械研磨浆料、化学机械研磨法及半导体装置的制法
CN100401459C (zh) 一种化学-机械抛光浆料和方法
JP4160569B2 (ja) 半導体装置の製造方法
JP4130614B2 (ja) 半導体装置の製造方法
US20060243702A1 (en) CMP slurry for metallic film, polishing method and method of manufacturing semiconductor device
CN101346806B (zh) 金属用研磨液以及被研磨膜的研磨方法
US7459398B2 (en) Slurry for CMP, polishing method and method of manufacturing semiconductor device
KR101335946B1 (ko) 텅스텐 연마용 ｃｍｐ 슬러리 조성물
JP4202826B2 (ja) 有機膜の化学的機械的研磨方法および半導体装置の製造方法
US7833431B2 (en) Aqueous dispersion for CMP, polishing method and method for manufacturing semiconductor device
CN101161748A (zh) 用于形成钨图案的浆料组合物以及使用其制造半导体器件的方法
US6746314B2 (en) Nitride CMP slurry having selectivity to nitride
JP6251765B2 (ja) 研磨スラリー及びこれを用いた基板の研磨方法
KR100693961B1 (ko) 연마 패드 및 반도체 소자의 제조 방법
JP2009123782A (ja) 半導体装置の製造方法
WO2000002235A1 (en) Method of planarizing integrated circuits
JP2009146998A (ja) 半導体装置の製造方法
CN1447393A (zh) 具有高选择比的平坦化方法
JP2014053502A (ja) 半導体装置の製造方法
CN100468647C (zh) 研磨剂以及研磨方法
CN100414666C (zh) 复合式化学机械抛光法
JP2004031616A (ja) 研磨スラリー、研磨方法および半導体装置の製造方法
TW521342B (en) Method for planarization of wafers with high selectivity
KR20230099993A (ko) 무정형 탄소막이 증착된 기판의 연마 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100301

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212