JP2009123797A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】プローブ検査において、探針とその探針が対応するテストパッドとを所望の接触圧力で接触させる。
【解決手段】薄膜シート（第１シート）２と、薄膜シート２の上面（第１主面）２ａ側に配置され、薄膜シート２をその上面２ａ側から押圧する押圧具（押圧機構）９とを有するプローブカードであって、押圧具９の主面と薄膜シートの上面２ａの間には、薄膜シート２の上面２ａ側からエラストマシート（第１中間シート）４５、ポリイミドシート（第２中間シート）４６を順に積層して配置する。ここで、ポリイミドシート４６と押圧具９を接触させた場合の摩擦係数は、エラストマシート４５と押圧具９とを接触させた場合の摩擦係数よりも小さくする。
【選択図】図３

Description

本発明は、半導体装置の製造技術に関し、特に、半導体装置の検査に適用して有効な技術に関するものである。

例えば、特開平８−２２０１３８号公報（特許文献１）には、メンブレン方式のプローブカードを用いて行う半導体素子の電気特性の測定に際して、軸からの荷重と薄膜の張力とに起因する押さえ板の反りを防ぎ、半導体素子との良好なコンタクトを得るために、押さえ板については、前記軸を受ける上側面と、円筒状の側面と、薄膜に形成され半導体素子に接触させられる金属突起を押圧する下面と、この下面と円筒状の側面との間に形成された傾斜面とから形成する旨が開示されている。

また、例えば特開平７−１３５２４０号公報（特許文献２）には、異方導電性の薄膜に形成されたバンプを被測定体の電極に接続させるように用いて電気的特性を検査するプローブ装置において、装置台上の被測定体と薄膜との空隙にエアーを噴出させ、跳ね返りのエアー圧で薄膜の撓みを除去し、被測定対面に対してバンプ以外の接触を排除する技術が開示されている。

また、例えば特開２００７−５４０５号公報（特許文献３）には、押圧具の主面上にシート状のエラストマおよびポリイミドシートを順次配置した状態で、押圧具の主面を薄膜シートの裏面（プローブが形成された主面と反対側の面）に配置して、プローブの先端の高さのばらつきをエラストマの局部的な変形によって吸収する技術が開示されている。
特開平８−２２０１３８号公報 特開平７−１３５２４０号公報 ２００７−５４０５号公報

半導体装置の検査技術としてプローブ検査がある。このプローブ検査は、半導体装置が所定の機能どおりに動作するか否かを確認する機能テストや、ＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するテスト等を含む。

近年、半導体装置の多機能化が進行し、１個の半導体チップ（以下、単にチップと記す）に複数の回路を作りこむことが進められている。また、半導体装置の製造コストを低減するために、半導体素子および配線を微細化して、チップの面積を小さくし、ウエハ１枚当たりの取得チップ数を増加することが進められている。

そのため、テストパッド（ボンディングパッド）数が増加するだけでなく、テストパッドの配置が狭ピッチ化し、テストパッドの面積も縮小されてきている。このようなテストパッドの狭ピッチ化に伴って、上記プローブ検査にカンチレバー状の探針を有するプローバを用いようとした場合には、探針をテストパッドの配置位置に合わせて設置することが困難になってしまう課題が存在する。

本発明者らは、半導体装置の製造技術を用いて形成された複数の探針を有するプローバを用いることにより、テストパッドが狭ピッチ化したチップに対してもプローブ検査が実現できる技術について検討している。その中で、本発明者らは、以下のような課題を見出した。

前記複数の探針は、半導体装置の製造技術を用いて金属膜およびポリイミド膜の堆積や、それらのパターニング等を実施することにより形成された薄膜プローブの一部であり、検査対象であるチップと対向する薄膜プローブの下主面側に、例えば１０μｍオーダの配置ピッチで設けられている。

プローブ検査時には、たとえば４２アロイなどからなり押圧面が平坦な押圧具によって、探針が形成された領域の薄膜プローブを前記下主面とは反対側の裏面（上主面）から押圧する。薄膜プローブの裏面側が平坦になっていれば、薄膜プローブは、押圧具からほぼ一様の押圧方向の強制変位を受ける。

ところが、薄膜プローブの裏面側には例えば、薄膜プローブを成形する段階や、組み立てる段階で発生するミクロンオーダの微細な皺や凹凸が生じている場合がある。

また、薄膜プローブを用いた検査は種々の環境温度で実施され、低温検査では例えば−２５℃の環境温度で、高温検査では例えば８５℃〜１００℃の環境温度で実施される。このため、薄膜プローブにこのような熱サイクルが加わると、薄膜プローブを構成する部材の線膨張係数の違いに起因して薄膜プローブの裏面側にミクロンオーダの皺が発生する場合がある。

薄膜プローブの裏面側に上記した皺や凹凸が発生した状態で押圧すると、押圧具と薄膜プローブとの間に隙間が生じた状態で押圧することとなる。このため、前記複数の探針とそれぞれ接触する相手テストパッドとの接触圧力は必ずしも一様にならない。すなわち、複数の接触端子それぞれの面圧分布が不均一になり、相手部材であるテストパッドとの接触圧力が高い箇所と低い箇所が発生する。

このように探針と対応するテストパッドとの接触圧力が所望の状態からかけ離れた状態になると、複数の探針と対応する各テストパッドとの接触部の電気的な接触抵抗が不均一になり、チップ内部の回路の電気抵抗の正確な検査が出来なくなってしまうことになる。

また、探針と対応するテストパッドとの接触圧力が高くなると、探針が摩耗し易くなる問題や、前記接触圧力が高くなりすぎると検査対象であるチップに損傷を与える問題がある。

特に、検査対象物である半導体装置の小型化、高密度化、高機能化に伴い、検査治具である薄膜プローブは多配線数化、狭配線狭ピッチ化が進められており、薄膜プローブの平坦化は今後ますます難しくなる状況となっている。

このような状況下、複数の探針を相手部材であるテストパッドとミクロンオーダの深さで接触させるためには、ミクロンオーダの皺や凹凸の発生を防止する技術、あるいは、皺や凹凸が発生した状態であっても均一な面圧分布で探針に押圧力を付与する技術が重要となる。

上記特許文献１、２に開示された技術においては、これらの薄膜プローブ内の探針の面圧の分布までは考慮していない。すなわち、上記特許文献１においては、薄膜全体に強い張力を付与して薄膜における皺の発生を抑制するものであるが、例えば薄膜内部に形成される配線が不均一に分布することに起因する皺まで防止することはできない場合もある。

また、上記特許文献２においては、エアーにより薄膜に皺のような波打ち形状が発生しないように工夫されているが、探針の配置、あるいは薄膜の裏面側に発生するミクロンオーダの皺や凹凸に起因する探針の面圧の分布が発生した場合には、対応が難しいと思われる。

開示された技術においては、エアーにより薄膜に皺のような波打ち形状が発生しないように工夫されているが、探針の配置に起因する探針の面圧の分布が発生した場合には、対応が難しいと思われる。

また、上記特許文献３においては、押圧具の主面上にシート状のエラストマおよびポリイミドシートを順次配置することにより、押圧具の平坦度の影響によるポリイミドシートへの押圧力分布の偏在を防止している。しかし、該ポリイミドシート自体の皺の発生を防止するためには、ポリイミドシートの厚さをある程度厚くしなければならない。このため、ポリイミドシートと薄膜プローブの裏面との間にミクロンオーダの隙間が発生する場合がある。

本願に開示された一つの代表的な発明の目的は、半導体装置の製造技術を用いて形成された薄膜プローブを用いて行うプローブ検査において、探針とその探針が対応するテストパッドとを所望の接触圧力範囲内で接触させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、本発明の一つの実施の形態における半導体装置の製造方法は半導体ウエハのチップ領域に形成された前記複数の第１電極に、プローブカードの第１シートの第２主面に形成された複数の接触端子をそれぞれ接触させた状態で、前記チップ領域に形成された素子の電気的検査を行う工程を有し、
前記プローブカードは、厚さ方向に沿って互いに反対側に位置する第１主面および第２主面を有する第１シートと、前記第１シートの前記第２主面の裏側の第１主面側に配置され、前記半導体ウエハの前記チップ領域に形成された素子の電気的検査を行う工程において、前記第１シートの前記第１主面側を押圧し、前記複数の接触端子を前記半導体ウエハの前記チップ領域の前記複数の第１電極に押し当てる押圧具を有する押圧機構と、前記第１シートと前記押圧具との間に配置された中間シートとを有し、
前記中間シートは、前記第１シートの前記第１主面側に対向接触して配置される第１中間シートと、前記押圧具に対向接触して配置される第２中間シートとを有し、
前記第１中間シートは、エラストマにより形成されており、
前記第２中間シートと前記押圧具とを接触させた場合の摩擦係数は、前記第１中間シートと前記押圧具とを接触させた場合の摩擦係数よりも小さくするものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、本発明の一つの実施の形態によれば、プローブ検査において、探針とその探針が対応するテストパッドとを所望の接触圧力範囲内で接触させることができる。

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。

ウエハとは、半導体装置の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。

デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。

接触端子とは、シリコンウエハを半導体装置の製造に用いるのと同様な、ウエハプロセス、すなわちフォトリソグラフィ技術、ＣＶＤ（Chemical Vapor Deposition）技術、スパッタリング技術およびエッチング技術などを組み合わせたパターニング手法によって、配線層およびそれに電気的に接続された先端部を一体的に形成したものをいう。

薄膜プローブ（membrane probe）、薄膜プローブカード、または突起針配線シート複合体とは、検査対象と接触する前記接触端子（突起針）とそこから引き回された配線とが設けられ、その配線に外部接触用の電極が形成された薄膜をいい、たとえば厚さ１０μｍ〜３００μｍ程度のものをいう。

プローブカードとは、検査対象となるウエハと接触する接触端子および多層配線基板などを有する構造体をいい、半導体検査装置とは、プローブカードおよび検査対象となるウエハを載せる試料支持系を有する検査装置をいう。

プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記接触端子の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。

また、本実施の形態を説明するための全図においては、各部材の構成をわかりやすくするために、平面図であってもハッチングを付す場合がある。

また、本実施の形態においては、絶縁ゲート型電界効果トランジスタをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）も含めてＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と呼ぶ。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

＜半導体装置の製造方法の概要＞
本実施の形態の半導体装置の製造方法は、例えば以下の工程を有している。

まず、厚さ方向に沿って互いに反対側に位置する主面（第１主面）および裏面（第２主面）を有する半導体ウエハを用意する。半導体ウエハは平面略円形状の半導体薄板である。

続いて半導体ウエハの主面のチップ領域に複数の集積回路素子（素子）を形成する。ここでは１枚の半導体ウエハに複数のチップ領域を形成する。チップ領域は平面矩形状に区画された領域である。集積回路素子には、例えばＭＩＳＦＥＴがある。

続いて半導体ウエハの主面のチップ領域に配線層を形成する。この配線層を介して複数の集積回路間を電気的に接続することにより所望の集積回路（回路）を形成する。また配線層の最上の配線層に所望の集積回路に電気的に接続された複数のボンディングパッド（第１電極：以下ボンディングパッドを単にパッドという）を形成する。パッドの配置例は後述する。

その後、半導体ウエハのチップ領域に形成された複数のパッドに後述のプローブカードの薄膜シート（第１シート）の下面（第２主面）に形成された複数のプローブ（接触端子）を接触させた状態で、チップ領域の所望の集積回路の電気的特性を検査する。

その後、半導体ウエハに対してダイシング処理を施すことにより、半導体ウエハからチップ領域を切り出し、所望の集積回路が形成された半導体チップを形成する。

次にこのような半導体装置の製造方法で使用するプローブカードについて説明する。

＜プローブカードの全体構造＞
図１は本実施の形態のプローブカードの下面の要部平面図であり、図２は図１中のＡ−Ａ線に沿った断面図、図３はそのプローブが形成された領域の要部拡大断面図である。

図１および図２に示すように、本実施の形態のプローブカードは、たとえば多層配線基板（第１配線基板）１、薄膜シート（薄膜プローブ、第１シート）２およびプランジャ（押圧機構）３などから形成されている。

多層配線基板１はその中央に平面円形状の開口部５を有する平面円形枠状のプリント多層配線基板によって形成されている。

この多層配線基板１の下面（第２主面）１ｂ中央には上記開口部５を塞ぐように薄膜シート２がその外周を押さえるように設けられた押さえリング（第１固定治具）４によって多層配線基板１の下面（第２主面）１ｂに固定されている。

薄膜シート２は、例えばポリイミドが主成分の樹脂を絶縁材料とする可撓性（柔軟性）を有する配線基板によって形成されている。この薄膜シート２の下面（第２主面）２ｂの中央には複数のプローブ（接触端子）７が配置されている。各プローブ７の形状は４角錐型または４角錐台形型となっている。
薄膜シート２内には、プローブ７の各々と電気的に接続し、薄膜シート２の下面２ｂ中央のプローブ７が形成された領域から外周縁に向かって延在する複数の配線（第２配線）が形成されている。多層配線基板１の下面１ｂには、この複数の配線の端部とそれぞれ電気的に接触する複数の受け部（図示は省略）が形成されており、この複数の受け部は、多層配線基板１内に形成された配線（第１配線）を通じて多層配線基板１の上面（第１主面）１ａに設けられた複数のポゴ（POGO）座８と電気的に接続している。このポゴ座８は、テスタからの信号をプローブカードへ導入するピンを受ける機能を有する。

一方、多層配線基板１の上面１ａ中央（薄膜シート２の上面２ａ側上方）には、プランジャ３が配置されている。このプランジャ３はプランジャ支持部３Ｂを介して多層配線基板１に固定されている。またプランジャ支持部３Ｂは開口部５内において接着リング６によって薄膜シート２と接着されている。

プランジャ３は多層配線基板１の上面（第１主面）１ａに、プランジャ支持部３Ｂを介して取り付けられている。多層配線基板１の中央部には開口部５が設けられ、この開口部５内において、薄膜シート２とプランジャ３とは接着リング６を介して接着されている。

薄膜シート２の下面（第２主面）２ｂには、たとえば４角錐型または４角錐台形型の複数のプローブ７が形成されている。

プランジャ３と薄膜シート２の間には押圧具（押圧機構）９が配置されている。押圧具９は例えば平面円形状の金属板であり、その材質としては４２アロイのようなポリイミドよりも硬い金属材料を例示することができる。押圧具９の主面（押圧面）９ｂは略平坦に形成され、上下方向に移動可能になっている。

本実施の形態では、チップ（チップ領域）１０のパッドにすべてのプローブ７を接触させるために、プローブ７が形成された領域（第１領域）の薄膜シート２を上面（第１主面）２ａ側から押圧具（押圧機構）９をプランジャ（押圧機構）３が押圧する構造となっている。すなわち、プランジャ３内に配置されたばね３Ａの弾性力によって一定の圧力を押圧具９に加えるものである。

ここで、図３に示すように押圧具９の主面９ｂと薄膜シート２の上面２ａとの間には、例えばシリコーンなどのエラストマシート（第１中間シート）４５と、ポリイミドシート（第２中間シート）４６とが配置されている。

エラストマシート４５と、ポリイミドシート４６は、それぞれ厚さ方向に沿って互いに反対側に位置する上面（第１主面）４５ａ、４６ａと下面（第２主面）４５ｂ、４６ｂとを有している。

エラストマシート４５はその下面（第２主面）４５ｂが、薄膜シート２の上面２ａと対向接触した状態で配置されている。エラストマシート４５が配置される平面位置は、薄膜シート２の下面２ｂ側に複数のプローブ７が形成された領域に対応する位置となっている。

また、エラストマシート４５の上面（第１主面）４５ａ側に配置されるポリイミドシート４６は、その上面（第１主面）４６ａが押圧具９の主面９ｂと対向接触した状態で配置される。ポリイミドシート４６が配置される平面位置も、エラストマシート４５と同様に薄膜シート２の下面２ｂ側に複数のプローブ７が形成された領域に対応する位置となっている。

このポリイミドシート４６はエラストマシート４５よりも滑りやすい特徴を有している。仮に、エラストマシート４５の上面４５ａと押圧具９の主面９ｂとを対向接触させた場合、その接触面の摩擦係数は約０．８である。一方、図３に示すポリイミドシート４６の上面４６ａと押圧具９の主面９ｂとを対向接触させた接触面の摩擦係数は約０．３とエラストマシート４５の場合よりも小さい。

一方、エラストマシート４５はポリイミドシートよりも柔らかく、外力によって変形し易い特徴を有している。

本実施の形態のプローブカードは上記構成とすることにより、プローブ検査において、プローブ７とそのプローブ７が対応するチップ１０のパッドとを所望の接触圧力範囲内に接触させることができる。この理由については、薄膜シート２の詳細な構造を説明した後で詳述する。

＜プローブ検査の対象＞
本実施の形態において、上記プローブカードを用いてプローブ検査（電気的検査）を行う対象としては、ＬＣＤ（Liquid Crystal Display）ドライバが形成されたチップを例示することができる。図４は、そのチップ（チップ領域）１０の平面と、その一部を拡大したものを図示している。このチップ１０は、たとえば単結晶シリコン基板からなり、その主面にはＬＣＤドライバ回路が形成されている。また、チップ１０の主面の周辺部には、ＬＣＤドライバ回路と電気的に接続する多数のパッド（第１電極）１１、１２が配置されており、図４中におけるチップ１０の上側の長辺および両短辺に沿って配列されたパッド１１は出力端子となり、チップ１０の下側の長辺に沿って配列されたパッド１２は入力端子となっている。ＬＣＤドライバの出力端子数は入力端子数より多いことから、隣り合ったパッド１１の間隔をできる限り広げるために、パッド１１はチップ１０の上側の長辺および両短辺に沿って２列で配列され、チップ１０の上側の長辺および両短辺に沿って互いの列のパッド１１が互い違いに配列されている。本実施の形態において、隣り合うパッド１１が配置されているピッチＬＰは、たとえば約６８μｍである。また、本実施の形態において、パッド１１は平面矩形であり、チップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡは約６３μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢは約３４μｍである。また、隣り合うパッド１１が配置されているピッチＬＰが約６８μｍであり、パッド１１の短辺の長さＬＢが約３４μｍであることから、隣り合うパッド１１の間隔は約３４μｍとなる。

パッド１１、１２は、たとえばＡｕ（金）から形成されたバンプ電極であり、チップ１０の入出力端子（ボンディングパッド）上に、電解めっき、無電解めっき、蒸着あるいはスパッタリングなどの方法によって形成されたものである。図５は、パッド１１の斜視図である。パッド１１の高さＬＣは約１５μｍであり、パッド１２も同程度の高さを有する。

また、上記チップ１０は、ウエハの主面に区画された多数のチップ領域に半導体製造技術を使ってＬＣＤドライバ回路（半導体集積回路）や入出力端子（ボンディングパッド）を形成し、次いで入出力端子上に上記の方法でパッド１１を形成した後、ウエハをダイシングしてチップ領域を個片化することにより製造することができる。また、本実施の形態において、上記プローブ検査は、ウエハをダイシングする前に各チップ領域に対して実施するものである。なお、以後プローブ検査（パッド１１、１２とプローブ７とが接触する工程）を説明する際に、特に明記しない場合には、チップ１０はウエハをダイシングする前の各チップ領域を示すものとする。

図６は、上記チップ１０（ダイシングされた後のもの）の液晶パネルへの接続方法を示す要部断面図である。図６に示すように、液晶パネルは、たとえば主面に画素電極１４、１５が形成されたガラス基板１６、液晶層１７、および液晶層１７を介してガラス基板１６と対向するように配置されたガラス基板１８などから形成されている。本実施の形態においては、このような液晶パネルのガラス基板１６の画素電極１４、１５に、それぞれパッド１１、１２が接続するようにチップ１０（ダイシングされた後のもの）をフェイスダウンボンディングすることによって、チップ１０を液晶パネルへ接続することを例示できる。

＜プローブの配置＞
図７は上記薄膜シート２の下面の複数のプローブ７が形成された領域の一部を拡大して示した要部平面図であり、図８は図７中のＢ−Ｂ線に沿った要部断面図であり、図９は図７中のＣ−Ｃ線に沿った要部断面図、図１０は本実施の形態１のプローブカードを形成する薄膜シートの要部を拡大して示す断面図である。

上記プローブ７は、薄膜シート２中にて平面六角形状にパターニングされた金属膜２１Ａ、２１Ｂの一部であり、金属膜２１Ａ、２１Ｂのうちの薄膜シート２の下面に４角錐型または４角錐台形型に飛び出した部分である。プローブ７は、薄膜シート２の下面２ｂにおいて上記チップ１０（図４参照）に形成されたパッド１１、１２（図４参照）の位置に合わせて配置されており、図７ではパッド１１に対応するプローブ７Ａ、７Ｂの配置について示している。これらプローブ７のうち、プローブ７Ａは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周に近い配列（以降、第１列と記す）のパッド１１に対応し、プローブ７Ｂは、２列で配列されたパッド１１のうちの相対的にチップ１０の外周から遠い配列（以降、第２列と記す）のパッド１１に対応している。また、最も近い位置に存在するプローブ７Ａとプローブ７Ｂとの間の距離は、図７が記載された紙面の左右方向の距離ＬＸと上下方向の距離ＬＹとで規定され、距離ＬＸは前述の隣り合うパッド１１が配置されているピッチＬＰの半分の約３４μｍとなる。また、本実施の形態において、距離ＬＹは、約９３μｍとなる。また、図１０に示すように、ポリイミド膜２２の表面からプローブ７Ａ、７Ｂの先端までの高さＬＺ（針高さ）は、５０μｍ以下（大きくとも９０μｍ以下）、更に望ましくは３０μｍ以下で揃えられている。

金属膜２１Ａ、２１Ｂは、たとえば下層からロジウム膜およびニッケル膜が順次積層されて形成されている。金属膜２１Ａ、２１Ｂ上にはポリイミド膜２２が成膜され、ポリイミド膜２２上には各金属膜２１Ａ、２１Ｂと電気的に接続する配線（第２配線）２３が形成されている。配線２３は、ポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｂと接触している。また、ポリイミド膜２２および配線２３上には、ポリイミド膜２５が成膜されている。

上記したように、金属膜２１Ａ、２１Ｂの一部は４角錐型または４角錐台形型に形成されたプローブ７Ａ、７Ｂとなり、ポリイミド膜２２には金属膜２１Ａ、２１Ｂに達するスルーホール２４が形成される。そのため、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンと、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンとが同じ方向で配置されるようにすると、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまい、プローブ７Ａ、７Ｂからそれぞれ独立した入出力を得られなくなってしまう不具合が懸念される。そこで、本実施の形態では、図７に示すように、プローブ７Ｂが形成された金属膜２１Ｂおよびスルーホール２４の平面パターンは、プローブ７Ａが形成された金属膜２１Ａおよびスルーホール２４の平面パターンを１８０°回転したパターンとしている。それにより、平面でプローブ７Ａおよびスルーホール２４が配置された金属膜２１Ａの幅広の領域と、平面でプローブ７Ｂおよびスルーホール２４が配置された金属膜２１Ｂの幅広の領域とが、紙面の左右方向の直線上に配置されないようになり、金属膜２１Ａおよび金属膜２１Ｂの平面順テーパー状の領域が紙面の左右方向の直線上に配置されるようになる。その結果、隣り合う金属膜２１Ａと金属膜２１Ｂとが接触してしまう不具合を防ぐことができる。また、狭ピッチでパッド１１（図４参照）が配置されても、それに対応した位置にプローブ７Ａ、７Ｂを配置することが可能となる。

本実施の形態では、図４を用いてパッド１１が２列で配列されている場合について説明したが、図１１に示すように、１列で配列されているチップも存在する。そのようなチップに対しては、図１２に示すように、上記金属膜２１Ａの幅広の領域が紙面の左右方向の直線上に配置された薄膜シート２を用いることで対応することができる。また、このようにパッド１１が１列で配列され、たとえばチップ１０の外周と交差（直交）する方向に延在する長辺の長さＬＡ約１４０μｍであり、チップ１０の外周に沿って延在する短辺の長さＬＢが約１９μｍであり、隣り合うパッド１１が配置されているピッチＬＰが約３４μｍであり、隣り合うパッド１１の間隔が約１５μｍである場合には、図４に示したパッド１１に比べて長辺が約２倍以上となり、短辺方向でのパッド１１の中心位置を図４に示したパッド１１の中心位置と揃えることができるので、図７〜図９を用いて説明した薄膜シート２を用いることが可能となり、図１３に示す位置ＰＯＳ１、ＰＯＳ２でプローブ７Ａ、７Ｂのそれぞれがパッド１１に接触することになる。

また、パッド１１の数がさらに多い場合には、３列以上で配列されている場合もある。図１４は３列で配列されたパッド１１に対応した薄膜シート２の要部平面図であり、図１５は４列で配列されたパッド１１に対応した薄膜シート２の要部平面図である。チップ１０のサイズが同じであれば、パッド１１の配列数が増えるに従って、図７を用いて説明した距離ＬＸがさらに狭くなるので、上記金属膜２１Ａ、２１Ｂを含む金属膜が接触してしまうことがさらに懸念される。そこで、図１４および図１５に示すように、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄを、たとえば図７に示した金属膜２１Ａの平面パターンを４５°回転させたものとすることで、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄが互いに接触してしまう不具合を防ぐことが可能となる。また、ここでは図７に示した金属膜２１Ａの平面パターンを４５°回転させた例について説明したが、４５°に限定するものではなく、金属膜２１Ａ、２１Ｂ、２１Ｃ、２１Ｄの互いの接触を防ぐことができるのであれば他の回転角でもよい。なお、金属膜２１Ｃには、プローブ７Ｂが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｃが形成され、金属膜２１Ｄには、プローブ７Ｃが対応するパッド１１よりさらにチップ１０内の内側に配置されたパッド１１に対応するプローブ７Ｄが形成されている。

ここで、図１６は図１５中のＤ−Ｄ線に沿った要部断面図であり、図１７は図１５中のＥ−Ｅ線に沿った要部断面図である。図１５に示したように、４列のパッド１１に対応するプローブ７Ａ〜７Ｄを有する金属膜２１Ａ〜２１Ｄを配置した場合には、金属膜２１Ａ〜２１Ｄのそれぞれに上層から電気的に接続する配線のすべてを同一の配線層で形成することが困難になる。これは、上記距離ＬＸが狭くなることによって、金属膜２１Ａ〜２１Ｄのそれぞれ同士が接触する虞が生じるのと共に、金属膜２１Ａ〜２１Ｄに電気的に接続する配線同士も接触する虞が生じるからである。そこで、本実施の形態においては、図１６および図１７に示すように、それら配線を２層の配線層（配線２３、２６）から形成することを例示することができる。なお、配線２６およびポリイミド膜２５上には、ポリイミド膜２７が形成されている。相対的に下層の配線２３はポリイミド膜２２に形成されたスルーホール２４の底部で金属膜２１Ａ、２１Ｃと接触し、相対的に上層の配線２６はポリイミド膜２２、２５に形成されたスルーホール２８の底部で金属膜２１Ｂ、２１Ｄと接触している。それにより、同一の配線層においては、隣り合う配線２３または配線２６の間隔を大きく確保することが可能となるので、隣り合う配線２３または配線２６が接触してしまう不具合を防ぐことができる。また、パッド１１が５列以上となり、それに対応するプローブ数が増加して上記距離ＬＸが狭くなる場合には、さらに多層に配線層を形成することによって、配線間隔を広げてもよい。

＜薄膜シートの詳細構造および製造方法＞
次に、上記の本実施の形態の薄膜シート２の構造について、その製造工程と併せて図１８〜図２３を用いて説明する。図１８〜図２３は、図７〜図９を用いて説明した２列のパッド１１（図４参照）に対応したプローブ７Ａ、７Ｂを有する薄膜シート２の製造工程中の要部断面図である。

まず、図１８に示すように、厚さ０．２ｍｍ〜０．６ｍｍ程度のシリコンからなるウエハ３１を用意し、熱酸化法によってこのウエハ３１の両面に膜厚０．５μｍ程度の酸化シリコン膜３２を形成する。続いて、フォトレジスト膜をマスクとしてウエハ３１の主面側の酸化シリコン膜３２をエッチングし、ウエハ３１の主面側の酸化シリコン膜３２にウエハ３１に達する開口部を形成する。次いで、残った酸化シリコン膜３２をマスクとし、強アルカリ水溶液（たとえば水酸化カリウム水溶液）をもちいてウエハ３１を異方的にエッチングすることによって、ウエハ３１の主面に（１１１）面に囲まれた４角錐型または４角錐台形型の穴３３を形成する。

次に、図１９に示すように、上記穴３３の形成時にマスクとして用いた酸化シリコン膜３２をフッ酸およびフッ化アンモニウムの混合液によるウェットエッチングにより除去する。続いて、ウエハ３１に熱酸化処理を施すことにより、穴３３の内部を含むウエハ３１の全面に膜厚０．５μｍ程度の酸化シリコン膜３４を形成する。次いで、穴３３の内部を含むウエハ３１の主面に導電性膜３５を成膜する。この導電性膜３５は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。次いで、導電性膜３５上にフォトレジスト膜を成膜し、フォトリソグラフィ技術によって後の工程で金属膜２１Ａ、２１Ｂ（図７〜図９参照）が形成される領域のフォトレジスト膜を除去し、開口部を形成する。

次に、導電性膜３５を電極とした電解めっき法により、上記フォトレジスト膜の開口部の底部に現れた導電性膜３５上に硬度の高い導電性膜３７および導電性膜３８を順次堆積する。本実施の形態においては、導電性膜３７をロジウム膜とし、導電性膜３８をニッケル膜とすることを例示できる。ここまでの工程により、導電性膜３７、３８から前述の金属膜２１Ａ、２１Ｂを形成することができる。また、穴３３内の導電性膜３７、３８が前述のプローブ７Ａ、７Ｂとなる。なお、導電性膜３５は、後の工程で除去されるが、その工程については後述する。

金属膜２１Ａ、２１Ｂにおいては、後の工程で前述のプローブ７Ａ、７Ｂが形成された時に、ロジウム膜から形成された導電性膜３７が表面となり、導電性膜３７がパッド１１に直接接触することになる。そのため、導電性膜３７としては、硬度が高く耐磨耗性に優れた材質を選択することが好ましい。また、導電性膜３７はパッド１１に直接接触するため、プローブ７Ａ、７Ｂによって削り取られたパッド１１の屑が導電性膜３７に付着すると、その屑を除去するクリーニング工程が必要となり、プローブ検査工程が延びてしまうことが懸念される。そのため、導電性膜３７としては、パッド１１を形成する材料が付着し難い材質を選択することが好ましい。そこで、本実施の形態においては、導電性膜３７として、これらの条件を満たすロジウム膜を選択している。それにより、そのクリーニング工程を省略することができる。

次に、上記金属膜２１Ａ、２１Ｂ（導電性膜３７、３８）の成膜に用いたフォトレジスト膜を除去した後、図２０に示すように、金属膜２１Ａ、２１Ｂおよび導電性膜３５を覆うようにポリイミド膜２２（図８および図９も参照）を成膜する。続いて、そのポリイミド膜２２に金属膜２１Ａ、２１Ｂに達する前述のスルーホール２４を形成する。このスルーホール２４は、レーザを用いた穴あけ加工またはアルミニウム膜をマスクとしたドライエッチングによって形成することができる。

次に、図２１に示すように、スルーホール２４の内部を含むポリイミド膜２２上に導電性膜４２を成膜する。この導電性膜４２は、たとえば膜厚０．１μｍ程度のクロム膜および膜厚１μｍ程度の銅膜を順次スパッタリング法または蒸着法によって堆積することによって成膜することができる。続いて、その導電性膜４２上にフォトレジスト膜を形成した後に、そのフォトレジスト膜をフォトリソグラフィ技術によってパターニングし、フォトレジスト膜に導電性膜４２に達する開口部を形成する。次いで、めっき法により、その開口部内の導電性膜４２上に導電性膜４３を成膜する。本実施の形態においては、導電性膜４３として銅膜、または銅膜およびニッケル膜を下層から順次堆積した積層膜を例示することができる。

次に、上記フォトレジスト膜を除去した後、導電性膜４３をマスクとして導電性膜４２をエッチングすることにより、導電性膜４２、４３からなる配線２３を形成する。配線２３は、スルーホール２４の底部にて金属膜２１Ａ、２１Ｂと電気的に接続することができる。

次に、図２２に示すように、ウエハ３１の主面に前述のポリイミド膜２５を成膜する。この工程では、例えば、ポリイミド膜２２および配線２３の表面にペースト状のポリイミドの前駆体を塗布した後、これをイミド化させて成膜することができる。

次に、図２３に示すように、たとえばフッ酸とフッ化アンモニウムの混合液を用いたエッチングによって、ウエハ３１の裏面の酸化シリコン膜３４を除去する。続いて、強アルカリ水溶液（たとえば水酸化カリウム水溶液）を用いたエッチングにより、薄膜シート２を形成するための型材であるウエハ３１を除去する。次いで、酸化シリコン膜３４および導電性膜３５を順次エッチングにより除去する。この時、酸化シリコン膜３４はフッ酸およびフッ化アンモニウムの混合液を用いてエッチングし、導電性膜３５に含まれるクロム膜は過マンガン酸カリウム水溶液を用いてエッチングし、導電性膜３５に含まれる銅膜はアルカリ性銅エッチング液を用いてエッチングする。ここまでの工程により、プローブ７Ａ、７Ｂを形成する導電性膜３７（図１９参照）であるロジウム膜がプローブ７Ａ、７Ｂの表面に現れ、薄膜シート２が得られる。前述したように、ロジウム膜が表面に形成されたプローブ７Ａ、７Ｂにおいては、プローブ７Ａ、７Ｂが接触するパッド１１の材料であるＡｕなどが付着し難く、Ｎｉより硬度が高く、かつ酸化され難く接触抵抗を安定させることができる。

＜プローブ検査＞
次に、本実施の形態のプローブカードを用いてプローブ検査を行う際のエラストマシートと薄膜シートの接触面の状態について本実施の形態の比較例と対比しながら説明する。

図２４は、本実施の形態のプローブカードを用いてプローブ検査を行う際のエラストマシートと薄膜シートの接触面の拡大断面図、図２５は本実施の形態の比較例であるプローブカードを用いてプローブ検査を行う際のエラストマシートと薄膜シートの接触面の拡大断面図である。

図２４において、本実施の形態のプローブカードは、薄膜シート２の上面２ａ上にエラストマシート４５、ポリイミドシート４６が順に配置されている。一方、図２５に示す本実施の形態の比較例であるプローブカードの薄膜シート２の上面２ａ上には、ポリイミドシート４６、エラストマシート４５の順で配置されている。

ここで、薄膜シート２の上面２ａの表面は図２４および図２５に示すようにミクロンオーダの微細な凹凸を有している。このような凹凸は、例えば、図２２で説明したポリイミド膜２５を形成する際に、配線２３を覆う部分が配線２３に倣って盛り上がることにより形成される。また例えば、完成した薄膜シート２を組み立てる際に、微細な皺が発生してこれが薄膜シート２の上面２ａ表面の凹凸となる場合もある。

図２５に示すように、表面に凹凸を有する薄膜シート２の上面２ａにポリイミドシート４６を対向接触させる場合、ポリイミドシート４６の剛性が高いため、その接触面に隙間４７が発生する。

この状態で押圧具９により押圧すると、ポリイミドシート４６と薄膜シート２とが接触している領域には強い荷重が伝達され、隙間４７が発生した領域には弱い荷重が伝達される。つまり、面圧分布（平面上の荷重の分布）がばらつく結果となる。

このため、図２に示す薄膜シート２の下面２ｂに形成された複数のプローブ７とチップ１０の主面に形成された複数のパッド１１、１２（図４参照）との接触圧力にばらつきが生じる。

そこで、本実施の形態では、図２４に示すように表面に凹凸を有する薄膜シート２の上面２ａにエラストマシート４５を対向接触させる構成とした。エラストマシート４５はポリイミドシート４６と比較して柔らかく、変形し易い。このため、押圧具９により押圧すると、図２４に示すように薄膜シート２の上面２ａの凹凸に沿って変形する。つまり、図２５に示すような隙間４７の発生を抑制することができる。

したがって、押圧具９から伝えられた荷重をより均等に近い形で分布させることができるので、図２に示す薄膜シート２の下面２ｂに形成されたプローブ７とチップ１０の主面に形成されたパッド１１、１２（図４参照）との接触圧力を所定の範囲内に収めることができる。

つまり、プローブ７から過荷重が加わることによるチップ１０の破損や、プローブ７の磨耗を防止ないしは抑制することが出来る。また、プローブ７の接触圧力が過小荷重となることによる接触不良を防止することができる。

また、プローブ検査を行う際の雰囲気温度が高温、あるいは低温に設定された場合には、薄膜シート２、ポリイミドシート４６、エラストマシート４５、押圧具９はそれぞれ熱膨張、あるいは収縮する。

特に、押圧具９は４２アロイなどの金属材料で構成されるため、その線膨張係数はポリイミドシート４６、エラストマシート４５などの樹脂材料の線膨張係数よりも非常に高い。すなわち、押圧具９はポリイミドシート４６、エラストマシート４５よりも熱膨張、あるいは熱収縮し易い。

ここで、図２５に示すように押圧具９の主面９ｂと対向接触する中間シートがエラストマシート４５である場合、その接触面の摩擦係数が約０．８と高い。このため、エラストマシート４５は熱変形した押圧具９に引っ張られて変形する。この変形の方向は押圧具９とエラストマシート４５の接触面に沿った方向に変形し易い。一方、このエラストマシート４５は線膨張係数が大きく変形の程度が大きい。この場合、エラストマシート４５の下面（第２主面）４５ｂと対向接触するポリイミドシート４６の上面４６ａとの摩擦係数も約０．８程度と高いため、押圧具９の熱変形の影響を含めたエラストマシート４５の熱変形がポリイミドシート４６に伝わり、ポリイミドシート４６に例えば皺が発生するなどの影響を与える場合がある。

ポリイミドシート４６に皺が発生した場合、ポリイミドシート４６と薄膜シート２の上面２ａとの間の隙間４７は大きくなるので、前述したように、押圧具９から伝達される面圧分布（平面上の荷重の分布）がばらつく。この結果、図２に示す薄膜シート２の下面２ｂに形成された複数のプローブ７とチップ１０の主面に形成された複数のパッド１１、１２（図４参照）との接触圧力にばらつきが生じる。

そこで、本実施の形態では図２４に示すように押圧具９とポリイミドシート４６とを対向接触させる構成とした。押圧具９とポリイミドシート４６との接触面ではその摩擦係数が約０．３と低いので滑りやすい。したがって、押圧具９が熱変形した場合に、ポリイミドシート４６との接触面が引っ張られることを防止ないしは抑制することができる。このため、押圧具９が膨張、あるいは収縮してもポリイミドシート４６はその影響を受けにくい。

一方、ポリイミドシート４６とエラストマシート４５との接触面では、その摩擦係数が約０．８と高い。しかし、エラストマシート４５の上下面と接触している材質は線膨張係数が近い材質で有るためにエラストマシート４５の表面の伸び量は殆ど同じ大きさであるとともに、エラストマシート４５は柔らかく、変形し易いので、ポリイミドシート４６の変形に対応して平面的に変形する。このためポリイミドシート４６とエラストマシート４５との線膨張係数が異なっていてもポリイミドシート４６あるいはエラストマシート４５の皺の発生を抑制することができる。また、ポリイミドシート４６とエラストマシート４５は密着状態を維持することができる。

したがって、図２に示す薄膜シート２の下面２ｂに形成されたプローブ７の配置ピッチは、薄膜シート２自身の熱膨張、あるいは収縮のみを考慮すれば良く、押圧具９、ポリイミドシート４６、エラストマシート４５の影響を考慮しなくても良いので容易な設計が可能となる。

＜プローブカードの組み立て＞
次に、本実施の形態のプローブカードの組み立てについて説明する。図２６および図２７は本実施の形態のプローブカードの組み立て工程を示す要部断面図である。

まず、図２６に示すように薄膜シート２を準備して、その上面２ａ側にエラストマシート４５、ポリイミドシート４６を順次配置して積層する。エラストマシート４５およびポリイミドシート４６を配置する平面位置は、薄膜シート２の下面２ｂ側にプローブ７が形成された領域に対応した位置に配置する。

エラストマシート４５およびポリイミドシート４６を配置する工程では、各シートの密着性を確保するため、薄膜シート２が平面の状態（撓んでいない状態）で配置することが好ましい。

次に、薄膜シート２の一部（例えば外縁部）を図２に示す押さえリング４によって多層配線基板１の下面１ｂに固定する。この時、薄膜シート２、エラストマシート４５、ポリイミドシート４６は柔軟性を有しているため、図２６に示すように各シートは撓んだ状態となる。

次に、図２７に示すように押圧具９を下方向（薄膜シート２に向かう方向）に押し下げて、薄膜シート２、エラストマシート４５、ポリイミドシート４６、押圧具９をそれぞれ密着させる。

ここで、押圧具９とエラストマシート４５との間にポリイミドシート４６を有さない構成とした場合、押圧具９の主面９ｂの外縁部が撓んだ状態のエラストマシート４５と最初に接触する。しかし、エラストマシート４５と押圧具９との摩擦係数が高いため、エラストマシート４５の押圧具９の主面９ｂの外縁部と接触した領域は押圧具９に拘束され、撓んだ状態を矯正することができない。このためエラストマシート４５と押圧具９の間に大きな空間が形成される。あるいはエラストマシート４５に大きな皺が発生する。

一方、本実施の形態では、押圧具９の主面９ｂと、ポリイミドシート４６の上面４６ａとが対向接触する。ポリイミドシート４６の上面４６ａと押圧具９の主面９ｂとを対向接触させた接触面の摩擦係数は０．３と小さい。したがって、ポリイミドシート４６と押圧具９の接触面では滑りが発生する。このため、ポリイミドシート４６の押圧具９の主面９ｂの外縁部と接触した領域は押圧具９に拘束されず、ポリイミドシート４６の撓んだ状態を矯正することができる。

また、エラストマシート４５の下面４５ｂと薄膜シート２の上面２ａの接触面は既に密着した状態なので図２７に示すように薄膜シート２およびエラストマシート４５は押圧具９の主面９ｂに沿って平面化される。つまり、図２６に示す各シート（薄膜シート２、エラストマシート４５、ポリイミドシート４６）の撓みを矯正することができる。

本実施の形態では、薄膜シート２の上面２ａ側にエラストマシート４５、ポリイミドシート４６を順次配置して積層することにより、薄膜シート２の上面２ａとエラストマシート４５の下面４５ｂとが対向接触した構成としても、皺や撓みの発生を抑制することができる。このため、図２に示す薄膜シート２の下面２ｂに形成されたプローブ７とチップ１０の主面に形成されたパッド１１、１２（図４参照）との接触圧力を所定の範囲内に収めることができる。

また、図２７に示すように、ポリイミドシート４６の上面４６ａの平面積は押圧具９の主面９ｂの平面積よりも大きくすることが好ましい。図２７に示すように押圧具９を下方向に押し下げた時にポリイミドシート４６と押圧具９との接触面で滑りが発生しても、押圧具９の主面９ｂ全体をポリイミドシート４６で覆うことが出来るからである。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、本実施の形態ではエラストマシート４５の上面４５ａ上に１枚のポリイミドシート４６を配置した例について説明したが、ポリイミドシート４６の枚数はこれに限定されない。例えば、エラストマシート４５の上面４５ａ上に２枚以上のポリイミドシート４６を積層して配置しても良い。

この場合であっても、最上層のポリイミドシート４６の上面４６ａと押圧具９の主面９ｂとが対向接触していれば、接触面の摩擦抵抗を抑制することができるので、ポリイミドシート４６あるいはエラストマシート４５における皺の発生を抑制することができる。

また、組み立て工程においては、薄膜シート２の上面２ａにエラストマシート４５を配置した後、複数枚のポリイミドシート４６を順次積層することにより、各シート（薄膜シート２、エラストマシート４５、ポリイミドシート４６）の撓みを矯正することができる。

本発明の半導体装置の製造方法は、たとえば半導体装置の製造工程におけるプローブ検査工程に広く適用することができる。

本発明の一実施の形態であるプローブカードの下面の要部平面図である。 図１中のＡ−Ａ線に沿った断面図である。 図２に示すプローブカードのプローブが形成された領域の要部拡大断面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 図４に示した半導体チップに形成されたパッドの斜視図である。 図５に示した半導体チップの液晶パネルへの接続方法を示す要部断面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う際のエラストマシートと薄膜シートの接触面の拡大平面図である。 図７中のＢ−Ｂ線に沿った断面図である。 図７中のＣ−Ｃ線に沿った断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部を拡大して示す断面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップの平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の一実施の形態であるプローブカードを用いてプローブ検査を行う対象の半導体チップに設けられたバンプ電極上にてプローブが接触する位置を示した要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの要部平面図である。 図１５中のＤ−Ｄ線に沿った断面図である。 図１５中のＥ−Ｅ線に沿った断面図である。 本発明の一実施の形態であるプローブカードを形成する薄膜シートの製造工程を説明する要部断面図である。 図１８に続く薄膜シートの製造工程中の要部断面図である。 図１９に続く薄膜シートの製造工程中の要部断面図である。 図２０に続く薄膜シートの製造工程中の要部断面図である。 図２１に続く薄膜シートの製造工程中の要部断面図である。 図２２に続く薄膜シートの製造工程中の要部断面図である。 本発明の一実施の形態であるプローブカードの組み立て工程中の要部拡大断面図である。 本発明の実施の形態の比較例であるプローブカードを用いてプローブ検査を行う際のエラストマシートと薄膜シートの接触面の拡大断面図である。 本発明の一実施の形態であるプローブカードの組み立て工程中の要部断面図である。 図２６に続くプローブカードの組み立て工程中の要部断面図である。

符号の説明

１ 多層配線基板（第１配線基板）
１ａ 上面（第１主面）
１ｂ 下面（第２主面）
２ 薄膜シート（薄膜プローブ、第１シート）
２ａ 上面（第１主面）
２ｂ 下面（第２主面）
３ プランジャ
３Ａ ばね
３Ｂ プランジャ支持部
４ 押さえリング（第１固定治具）
５ 開口部
６ 接着リング
７、７Ａ、７Ｂ、７Ｃ、７Ｄ プローブ（接触端子）
８ ポゴ座
９ 押圧具（押圧機構）
９ｂ 主面
１０ チップ（チップ領域）
１１、１２ パッド（第１電極）
１４、１５ 画素電極
１６、１８ ガラス基板
１７ 液晶層
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ 金属膜
２２ ポリイミド膜
２３ 配線
２４ スルーホール
２５ ポリイミド膜
２６ 配線
２７ ポリイミド膜
２８ スルーホール
３１ ウエハ
３２ 酸化シリコン膜
３３ 穴
３４ 酸化シリコン膜
３５、３７、３８ 導電性膜
４２、４３ 導電性膜
４５ エラストマシート（第１中間シート）
４５ａ 上面（第１主面）
４５ｂ 下面（第２主面）
４６ ポリイミドシート（第２中間シート）
４６ａ 上面（第１主面）
４６ｂ 下面（第２主面）
４７ 隙間

Claims (3)

1. （ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には素子が形成され、その主面に前記素子と電気的に接続される複数の第１電極が形成された半導体ウエハを用意する工程、
   （ｂ）前記半導体ウエハの前記チップ領域に形成された前記複数の第１電極に、プローブカードの第１シートの第２主面に形成された複数の接触端子をそれぞれ接触させた状態で、前記チップ領域に形成された前記素子の電気的検査を行う工程とを含み、
   前記プローブカードは、
   前記第１シートと、
   前記第１シートの前記第２主面の裏側の第１主面側に配置され、前記（ｂ）工程において、前記第１シートの前記第１主面側を押圧し、前記複数の接触端子を前記半導体ウエハの前記チップ領域の前記複数の第１電極に押し当てる押圧具を有する押圧機構と、
   前記第１シートと前記押圧具との間に配置された中間シートとを有し、
   前記中間シートは、
   前記第１シートの前記第１主面側に対向接触して配置される第１中間シートと、
   前記押圧具に対向接触して配置される第２中間シートとを有し、
   前記第１中間シートは、エラストマにより形成されており、
   前記第２中間シートと前記押圧具とを接触させた場合の摩擦係数は、前記第１中間シートと前記押圧具とを接触させた場合の摩擦係数よりも小さいことを特徴とする半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記第２中間シートはポリイミドにより形成されることを特徴とする半導体装置の製造方法。
3. 請求項１に記載の半導体装置の製造方法において、
   前記中間シートは、前記第１シートの前記第１主面側から、前記第１中間シート、前記第２中間シートを順次積層して配置することを特徴とする半導体装置の製造方法。

Images