JP2009135281A - 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 - Google Patents
半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2009135281A JP2009135281A JP2007310418A JP2007310418A JP2009135281A JP 2009135281 A JP2009135281 A JP 2009135281A JP 2007310418 A JP2007310418 A JP 2007310418A JP 2007310418 A JP2007310418 A JP 2007310418A JP 2009135281 A JP2009135281 A JP 2009135281A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching
- terminal
- semiconductor laser
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】半導体レーザの個々の特性に合わせて回路構成を変えることができる半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置を得る。
【解決手段】スイッチング電流設定端子ＲＳＷ、スイッチング電流制御端子ＶＳＷ、各端子ＲＳＷ及びＶＳＷのそれぞれの入力電圧が等しくなるようにスイッチング電流Ｉｓｗを生成するスイッチング電流生成回路１０、バイアス電流設定端子ＲＢＩ、バイアス電流制御端子ＶＢＩ、各端子ＲＢＩ及びＶＢＩのそれぞれの入力電圧が等しくなるようにバイアス電流Ｉｂｉを生成するバイアス電流生成回路２０、所定の光量になる駆動電流値を記憶する記憶回路３０と、ＡＰＣ出力端子ＡＰＣＯ、及びスイッチング電流Ｉｓｗとバイアス電流Ｉｂｉを加算して駆動電流を生成する電流加算回路５２を備えるようにした。
【選択図】図１
【解決手段】スイッチング電流設定端子ＲＳＷ、スイッチング電流制御端子ＶＳＷ、各端子ＲＳＷ及びＶＳＷのそれぞれの入力電圧が等しくなるようにスイッチング電流Ｉｓｗを生成するスイッチング電流生成回路１０、バイアス電流設定端子ＲＢＩ、バイアス電流制御端子ＶＢＩ、各端子ＲＢＩ及びＶＢＩのそれぞれの入力電圧が等しくなるようにバイアス電流Ｉｂｉを生成するバイアス電流生成回路２０、所定の光量になる駆動電流値を記憶する記憶回路３０と、ＡＰＣ出力端子ＡＰＣＯ、及びスイッチング電流Ｉｓｗとバイアス電流Ｉｂｉを加算して駆動電流を生成する電流加算回路５２を備えるようにした。
【選択図】図１
Description
本発明は、半導体装置、該半導体装置を使用し、レーザプリンタの光書き込み、光データ通信及び光ディスク等に使用される半導体レーザの駆動制御を行う半導体レーザ駆動装置、及び画像形成装置に関するものである。
従来、画像形成装置の書き込みに使用されていた半導体レーザに対する光量制御は、該半導体レーザのレーザ光を、該半導体レーザの近傍に配置したフォトセンサで定期的に検出し、該検出信号を半導体レーザ駆動回路にフィードバツクすることによって、前記レーザ光の光量制御を行い、前記半導体レーザの光量が所定値になるように制御を行う、いわゆるＡＰＣ（Automatic Power Control）が一般に行われていた。
半導体レーザの駆動電流は、通常、バイアス電流とスイッチング電流の２つの電流値を合算した電流として生成される。これは、半導体レーザの光量‐駆動電流の特性が、図９及び図１０に示すように非線形になっているからである。すなわち、半導体レーザは、しきい値電流Ｉｔｈ以下の駆動電流ではほとんど発光せず、しきい値電流Ｉｔｈを超えると、超過した電流に比例して発光量が増加するという特性を備えている。しきい値電流Ｉｔｈを超えた電流を発光電流Ｉηとする。
半導体レーザの駆動電流は、通常、バイアス電流とスイッチング電流の２つの電流値を合算した電流として生成される。これは、半導体レーザの光量‐駆動電流の特性が、図９及び図１０に示すように非線形になっているからである。すなわち、半導体レーザは、しきい値電流Ｉｔｈ以下の駆動電流ではほとんど発光せず、しきい値電流Ｉｔｈを超えると、超過した電流に比例して発光量が増加するという特性を備えている。しきい値電流Ｉｔｈを超えた電流を発光電流Ｉηとする。
半導体レーザの発光制御において、半導体レーザの駆動電流をゼロから所定の光量が得られる電流までスイングさせると、該駆動電流がしきい値電流Ｉｔｈに到達するまでは半導体レーザは発光しないためレーザ光の立ち上がり時間が長くなり、所定の光量が得られなくなる。そこで、バイアス電流Ｉｂｉとして、しきい値電流Ｉｔｈに近い電流を半導体レーザに常時流し、前記駆動電流とバイアス電流Ｉｂｉとの差分のスイッチング電流Ｉｓｗだけをオン／オフさせることで高速な発光制御を行っていた。
しかし、図９で示すように、しきい値電流Ｉｔｈは、半導体レーザごとにばらつき、半導体レーザの温度変化によってもしきい値電流Ｉｔｈはしきい値電流ＩｔｈＨまで変動するため、同じ発光量を得るためには、バイアス電流Ｉｂｉをしきい値電流ＩｂｉＨまで増やさなくてはならなかった。更に、図１０に示すように、発光電流Ｉηと発光量との関係（発光効率）も、半導体レーザごとにばらつき、半導体レーザの温度変化によっても変化するため、同じ発光量を得るためには、スイッチング電流ＩｓｗをＩｓｗＨまで増やさなくてはならなかった。
このため、従来のＡＰＣでは、フォトセンサの検出信号によってバイアス電流Ｉｂｉの電流値を制御し、しきい値電流Ｉｔｈの変化を吸収する第１の方式（例えば、特許文献１参照）や、フォトセンサの検出信号によってバイアス電流Ｉｂｉの電流値とスイッチング電流Ｉｓｗの電流値の両方を制御する第２の方式（例えば、特許文献２参照）や、フォトセンサの検出信号によって、バイアス電流Ｉｂｉの電流値とスイッチング電流Ｉｓｗの電流値が、所定の比例関係を維持するように制御する第３の方式（例えば、特許文献３参照）等、様々な方式があった。
特開平８−８３９５０号公報
特開平５−３０３１４号公報
特許第２６４４７２２号公報
しかし、前記第１の方式のように、バイアス電流Ｉｂｉの電流値だけを制御する場合は、図１０のように発光効率が大きく変動する半導体レーザの場合は対処することができなかった。また、前記第２の方式のように、バイアス電流Ｉｂｉの電流値とスイッチング電流Ｉｓｗの電流値の両方を制御するものは、回路が複雑となり高価になるという問題があった。更に、前記第３の方式のように、バイアス電流Ｉｂｉの電流値とスイッチング電流Ｉｓｗの電流値が所定の比例関係を維持するように制御するものは、前記第２の方式よりも回路規模が小さくなるが、前記第１の方式よりも回路規模が大きく、しかも半導体レーザには、温度によってしきい値電流Ｉｔｈが大きく変動するものや、発光効率が大きく変動するものがあるため、中途半端な制御になるという問題があった。
更に、従来の光量制御回路をＩＣに集積した場合、半導体レーザの個々のばらつきや、個々の温度特性の違いによって回路を変更することができないため、半導体レーザの個々の特徴に合わせたきめ細かい回路構成にすることができなかった。
更に、従来の光量制御回路をＩＣに集積した場合、半導体レーザの個々のばらつきや、個々の温度特性の違いによって回路を変更することができないため、半導体レーザの個々の特徴に合わせたきめ細かい回路構成にすることができなかった。
本発明は、このような問題を解決するためになされたものであり、半導体レーザの個々の特性に合わせて回路構成を変えることができる半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置を得ることを目的とする。
この発明に係る半導体装置は、バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置において、
前記スイッチング電流の電流制御を行うためのスイッチング電流制御端子と、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端を有し、該スイッチング電流設定端に入力された電圧と前記スイッチング電流制御端子に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流制御を行うためのバイアス電流制御端子と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端を有し、該バイアス電流設定端に入力された電圧と前記バイアス電流制御端子に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記半導体レーザの発光量に応じた電圧が入力され、該入力された電圧が所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
該記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子と、
前記スイッチング電流と前記バイアス電流を加算して前記駆動電流を生成する電流加算回路と、
を備えるものである。
前記スイッチング電流の電流制御を行うためのスイッチング電流制御端子と、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端を有し、該スイッチング電流設定端に入力された電圧と前記スイッチング電流制御端子に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流制御を行うためのバイアス電流制御端子と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端を有し、該バイアス電流設定端に入力された電圧と前記バイアス電流制御端子に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記半導体レーザの発光量に応じた電圧が入力され、該入力された電圧が所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
該記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子と、
前記スイッチング電流と前記バイアス電流を加算して前記駆動電流を生成する電流加算回路と、
を備えるものである。
また、所定の第１基準電圧を生成して出力する基準電圧発生回路と、
該第１基準電圧を外部に出力するための基準電圧出力端子と、
を備えるようにした。
該第１基準電圧を外部に出力するための基準電圧出力端子と、
を備えるようにした。
また、前記ＡＰＣ出力端子は、前記バイアス電流制御端子又は前記スイッチング電流制御端子のいずれか一方に接続されるようにした。
また、前記ＡＰＣ出力端子は、前記バイアス電流制御端子に接続されると共に、前記基準電圧出力端子は、前記スイッチング電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記バイアス電流に、一定の電流値の前記スイッチング電流を加算して前記駆動電流を生成するようにした。
また、前記ＡＰＣ出力端子は、前記スイッチング電流制御端子に接続されると共に、前記基準電圧出力端子は、前記バイアス電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記スイッチング電流に、一定の電流値の前記バイアス電流を加算して前記駆動電流を生成するようにした。
また、前記スイッチング電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号が入力され、前記バイアス電流制御端子は、前記基準電圧出力端子に接続されるようにした。
また、前記バイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号が入力され、前記スイッチング電流制御端子は、前記基準電圧出力端子に接続されるようにした。
また、前記スイッチング電流制御端子及びバイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号がそれぞれ入力されるようにした。
また、この発明に係る半導体装置は、バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置において、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端、及び前記スイッチング電流の電流制御を行うためのスイッチング電流制御端をそれぞれ有し、前記スイッチング電流設定端に入力された電圧と該スイッチング電流制御端に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端、及び前記バイアス電流の電流制御を行うためのバイアス電流制御端をそれぞれ有し、前記バイアス電流設定端に入力された電圧と該バイアス電流制御端に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記半導体レーザの発光量に応じた電圧が入力され、該入力された電圧が所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
入力された切換信号に応じて、前記記憶回路の出力電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第１切換手段と、
入力された切換信号に応じて、前記第１基準電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第２切換手段と、
外部から前記切換信号が入力される切換信号入力端子と、
を備え、
前記第１切換手段及び前記第２切換手段は、前記記憶回路の出力電圧及び前記基準電圧を、前記切換信号に応じて前記バイアス電流制御端及び前記スイッチング電流制御端に対応させて出力するものである。
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端、及び前記スイッチング電流の電流制御を行うためのスイッチング電流制御端をそれぞれ有し、前記スイッチング電流設定端に入力された電圧と該スイッチング電流制御端に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端、及び前記バイアス電流の電流制御を行うためのバイアス電流制御端をそれぞれ有し、前記バイアス電流設定端に入力された電圧と該バイアス電流制御端に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記半導体レーザの発光量に応じた電圧が入力され、該入力された電圧が所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
入力された切換信号に応じて、前記記憶回路の出力電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第１切換手段と、
入力された切換信号に応じて、前記第１基準電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第２切換手段と、
外部から前記切換信号が入力される切換信号入力端子と、
を備え、
前記第１切換手段及び前記第２切換手段は、前記記憶回路の出力電圧及び前記基準電圧を、前記切換信号に応じて前記バイアス電流制御端及び前記スイッチング電流制御端に対応させて出力するものである。
また、前記記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子を備えるようにした。
この場合、前記ＡＰＣを行うことを示すＡＰＣ信号が外部から入力されるＡＰＣ信号入力端子を備え、前記記憶回路は、該ＡＰＣ信号入力端子に入力されたＡＰＣ信号に応じて前記電圧を出力し、前記ＡＰＣ信号入力端子に、前記記憶回路が電圧出力を停止するように前記ＡＰＣ信号が入力されると共に、前記ＡＰＣ出力端子に、前記半導体レーザの光量を制御するための光量制御信号が外部から入力されるようにしてもよい。
また、この発明に係る半導体レーザ駆動装置は、所定の光量が得られるように半導体レーザに供給する電流を自動的に制御するＡＰＣを行って、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する光量検出回路部と、
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、前記光量検出回路部で検出された前記半導体レーザの光量が所定の光量になるように前記半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置と、
を有し、
前記半導体装置は、
前記スイッチング電流の電流制御を行うためのスイッチング電流制御端子と、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端を有し、該スイッチング電流設定端に入力された電圧と前記スイッチング電流制御端子に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流制御を行うためのバイアス電流制御端子と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端を有し、該バイアス電流設定端に入力された電圧と前記バイアス電流制御端子に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記光量検出回路部の出力電圧が前記所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
該記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子と、
前記スイッチング電流と前記バイアス電流を加算して前記駆動電流を生成する電流加算回路と、
を備えるものである。
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する光量検出回路部と、
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、前記光量検出回路部で検出された前記半導体レーザの光量が所定の光量になるように前記半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置と、
を有し、
前記半導体装置は、
前記スイッチング電流の電流制御を行うためのスイッチング電流制御端子と、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端を有し、該スイッチング電流設定端に入力された電圧と前記スイッチング電流制御端子に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流制御を行うためのバイアス電流制御端子と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端を有し、該バイアス電流設定端に入力された電圧と前記バイアス電流制御端子に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記光量検出回路部の出力電圧が前記所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
該記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子と、
前記スイッチング電流と前記バイアス電流を加算して前記駆動電流を生成する電流加算回路と、
を備えるものである。
また、前記半導体装置は、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
該第１基準電圧を外部に出力するための基準電圧出力端子と、
を備えるようにした。
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
該第１基準電圧を外部に出力するための基準電圧出力端子と、
を備えるようにした。
また、前記ＡＰＣ出力端子は、前記バイアス電流制御端子又は前記スイッチング電流制御端子のいずれか一方に接続されるようにした。
また、前記ＡＰＣ出力端子は、前記バイアス電流制御端子に接続されると共に、前記基準電圧出力端子は、前記スイッチング電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記バイアス電流に、一定の電流値の前記スイッチング電流を加算して前記駆動電流を生成するようにした。
また、前記ＡＰＣ出力端子は、前記スイッチング電流制御端子に接続されると共に、前記基準電圧出力端子は、前記バイアス電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記スイッチング電流に、一定の電流値の前記バイアス電流を加算して前記駆動電流を生成するようにした。
また、前記バイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号が入力され、前記スイッチング電流制御端子は、前記基準電圧出力端子に接続されるようにした。
また、前記スイッチング電流制御端子及びバイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号がそれぞれ入力されるようにした。
また、この発明に係る半導体レーザ駆動装置は、所定の光量が得られるように半導体レーザに供給する電流を自動的に制御するＡＰＣを行って、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する光量検出回路部と、
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、前記光量検出回路部で検出された前記半導体レーザの光量が所定の光量になるように前記半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置と、
を有し、
前記半導体装置は、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端、及び前記スイッチング電流の電流制御を行うためのスイッチング電流制御端をそれぞれ有し、前記スイッチング電流設定端に入力された電圧と該スイッチング電流制御端に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端、及び前記バイアス電流の電流制御を行うためのバイアス電流制御端をそれぞれ有し、前記バイアス電流設定端に入力された電圧と該バイアス電流制御端に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記光量検出回路部の出力電圧が前記所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
入力された切換信号に応じて、前記記憶回路の出力電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第１切換手段と、
入力された切換信号に応じて、前記第１基準電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第２切換手段と、
外部から前記切換信号が入力される切換信号入力端子と、
を備え、
前記第１切換手段及び前記第２切換手段は、前記記憶回路の出力電圧及び前記基準電圧を、前記切換信号に応じて前記バイアス電流制御端及び前記スイッチング電流制御端に対応させて出力するものである。
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する光量検出回路部と、
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、前記光量検出回路部で検出された前記半導体レーザの光量が所定の光量になるように前記半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置と、
を有し、
前記半導体装置は、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端、及び前記スイッチング電流の電流制御を行うためのスイッチング電流制御端をそれぞれ有し、前記スイッチング電流設定端に入力された電圧と該スイッチング電流制御端に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端、及び前記バイアス電流の電流制御を行うためのバイアス電流制御端をそれぞれ有し、前記バイアス電流設定端に入力された電圧と該バイアス電流制御端に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記光量検出回路部の出力電圧が前記所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
入力された切換信号に応じて、前記記憶回路の出力電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第１切換手段と、
入力された切換信号に応じて、前記第１基準電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第２切換手段と、
外部から前記切換信号が入力される切換信号入力端子と、
を備え、
前記第１切換手段及び前記第２切換手段は、前記記憶回路の出力電圧及び前記基準電圧を、前記切換信号に応じて前記バイアス電流制御端及び前記スイッチング電流制御端に対応させて出力するものである。
また、前記半導体装置は、前記記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子を備えるようにした。
この場合、前記半導体装置は、前記ＡＰＣを行うことを示すＡＰＣ信号が外部から入力されるＡＰＣ信号入力端子を備え、前記記憶回路は、該ＡＰＣ信号入力端子に入力されたＡＰＣ信号に応じて前記電圧を出力し、前記ＡＰＣ信号入力端子に、前記記憶回路が電圧出力を停止するように前記ＡＰＣ信号が入力されると共に、前記ＡＰＣ出力端子に、前記半導体レーザの光量を制御するための光量制御信号が外部から入力されるようにしてもよい。
また、この発明に係る画像形成装置は、前記いずれかの半導体装置を備えたものである。
また、この発明に係る画像形成装置は、前記いずれかの半導体レーザ駆動装置を備えたものである。
本発明の半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置によれば、ＡＰＣを行うために必要な、スイッチング電流生成回路、バイアス電流生成回路及び記憶回路、又はスイッチング電流生成回路、バイアス電流生成回路、記憶回路及び基準電圧発生回路をそれぞれ単独に使用することができるように外部端子を備えたことから、半導体装置の外部接続を変えるだけで、ＡＰＣによるバイアス電流制御とスイッチング電流制御の両方の制御を行うことができ、半導体レーザの個々の特性に合わせて回路構成を変えることができる。
また、半導体装置に内蔵された記憶回路に代えて、外部の回路を使用することにより、より高精度なＡＰＣを行うことができると共に、バイアス電流とスイッチング電流の両方を同時に制御することもできる。
更に、半導体装置に入力される切換信号によって、ＡＰＣで制御される電流をバイアス電流にもスイッチング電流にも切り換えることが可能な切換手段を設けたことから、半導体装置の外部接続を変更することなく、温度変化によってしきい値電流が大きく変動する半導体レーザと、発光効率が大きく変化する半導体レーザのいずれにおいて使用することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の回路例を示した図である。
図１において、半導体レーザ駆動装置１は、レーザダイオード等の半導体レーザＬｄの順方向電流‐光出力特性（ｉ‐Ｌ特性）が温度変化や経年劣化によって変動するため、一般的に、半導体レーザＬｄの光量を常に一定に保つための制御、すなわちＡＰＣを行う。半導体レーザ駆動装置１は、半導体レーザＬｄの光量をフォトダイオードＰｄで受光し、該受光した光量に応じて前記ＡＰＣを実行する。なお、以下、半導体レーザ駆動装置１がレーザプリンタやデジタル複写機等の画像形成装置に使用される場合を想定して説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置の回路例を示した図である。
図１において、半導体レーザ駆動装置１は、レーザダイオード等の半導体レーザＬｄの順方向電流‐光出力特性（ｉ‐Ｌ特性）が温度変化や経年劣化によって変動するため、一般的に、半導体レーザＬｄの光量を常に一定に保つための制御、すなわちＡＰＣを行う。半導体レーザ駆動装置１は、半導体レーザＬｄの光量をフォトダイオードＰｄで受光し、該受光した光量に応じて前記ＡＰＣを実行する。なお、以下、半導体レーザ駆動装置１がレーザプリンタやデジタル複写機等の画像形成装置に使用される場合を想定して説明する。
半導体レーザ駆動装置１は、ＩＣをなす半導体装置２と、フォトダイオードＰｄと、可変抵抗Ｒｐｄと、スイッチング電流設定抵抗Ｒｓｗと、バイアス電流設定抵抗Ｒｂｉと、サンプルホールドコンデンサＣｓｈとで構成されている。半導体装置２は、スイッチング電流生成回路１０と、バイアス電流生成回路２０と、記憶回路３０と、データ信号ドライバ回路５１と、電流加算回路５２と、スイッチング電流制御スイッチＳＷ５１とを備えている。更に、半導体装置２は、ＡＰＣ出力端子ＡＰＣＯ、スイッチング電流制御端子ＶＳＷ、スイッチング電流設定端子ＲＳＷ、書き込みデータ端子ＤＡＴＡ，ＤＡＴＡＢ、バイアス電流制御端子ＶＢＩ、バイアス電流設定端子ＲＢＩ、半導体レーザ接続端子ＬＤ、フォトダイオード接続端子ＰＤ、基準電圧入力端子ＶＲＥＦＩ、ＡＰＣ信号入力端子ＡＰＣＩ、電源端子ＶＤＤ、及び接地端子ＧＮＤを備えている。なお、フォトダイオードＰｄと可変抵抗Ｒｐｄは光量検出回路部をなす。
ＡＰＣ出力端子ＡＰＣＯはバイアス電流制御端子ＶＢＩに接続され、ＡＰＣ出力端子ＡＰＣと接地電圧との間にはサンプルホールドコンデンサＣｓｈが接続されている。スイッチング電流制御端子ＶＳＷには所定の第１基準電圧Ｖｒｅｆ１が入力されており、スイッチング電流設定端子ＲＳＷと接地電圧との間にはスイッチング電流設定抵抗Ｒｓｗが接続され、バイアス電流設定端子ＲＢＩと接地電圧との間にはバイアス電流設定抵抗Ｒｂｉが接続されている。なお、スイッチング電流設定抵抗Ｒｓｗとバイアス電流設定抵抗Ｒｂｉは、抵抗値を変える必要がなければ、半導体装置２に内蔵するようにしてもよい。
半導体レーザＬｄは、アノードが電源端子ＶＤＤに、カソードが半導体レーザ接続端子ＬＤにそれぞれ接続され、フォトダイオードＰｄは、カソードが電源端子ＶＤＤに、アノードがフォトダイオード接続端子ＰＤにそれぞれ接続されている。電源端子ＶＤＤには電源電圧Ｖｄｄが入力されており、フォトダイオード接続端子ＰＤと接地電圧との間には抵抗値の調整が可能な可変抵抗Ｒｐｄが接続されている。基準電圧入力端子ＶＲＥＦＩには所定の第２基準電圧Ｖｒｅｆ２が、ＡＰＣ信号入力端子ＡＰＣＩにはＡＰＣ信号がそれぞれ入力されており、接地端子ＧＮＤは接地電圧に接続されている。
スイッチング電流生成回路１０は、演算増幅回路１１とＰＭＯＳトランジスタＭ１１，Ｍ１２とで構成されている。演算増幅回路１１は、反転入力端がスイッチング電流制御端子ＶＳＷに、非反転入力端がスイッチング電流設定端子ＲＳＷに、出力端がＰＭＯＳトランジスタＭ１１とＭ１２の各ゲートにそれぞれ接続されている。ＰＭＯＳトランジスタＭ１１は、ソースが電源電圧Ｖｄｄに接続され、ドレインがスイッチング電流設定端子ＲＳＷに接続されている。また、ＰＭＯＳトランジスタＭ１２は、ソースが電源電圧Ｖｄｄに接続され、ドレインがスイッチング電流制御スイッチＳＷ５１の一端に接続されており、ＰＭＯＳトランジスタＭ１１とＭ１２はそれぞれ比例したドレイン電流を出力し、ＰＭＯＳトランジスタＭ１２のドレイン電流がスイッチング電流Ｉｓｗとして出力される。
バイアス電流生成回路２０は、スイッチング電流生成回路１０と同様の回路構成をなしており、演算増幅回路２１とＰＭＯＳトランジスタＭ２１，Ｍ２２とで構成されている。演算増幅回路２１は、反転入力端がバイアス電流制御端子ＶＢＩに、非反転入力端がバイアス電流設定端子ＲＢＩに、出力端がＰＭＯＳトランジスタＭ２１とＭ２２の各ゲートにそれぞれ接続されている。ＰＭＯＳトランジスタＭ２１は、ソースが電源電圧Ｖｄｄに接続され、ドレインがバイアス電流設定端子ＲＢＩに接続されている。また、ＰＭＯＳトランジスタＭ２２は、ソースが電源電圧Ｖｄｄに接続され、ドレインが電流加算回路５２の一方の入力端に接続されており、ＰＭＯＳトランジスタＭ２１とＭ２２はそれぞれ比例したドレイン電流を出力し、ＰＭＯＳトランジスタＭ２２のドレイン電流がバイアス電流Ｉｂｉとして出力される。
記憶回路３０は、演算増幅回路３１とスイッチＳＷ３１とで構成されている。演算増幅回路３１は、反転入力端がフォトダイオード接続端子ＰＤに、非反転入力端が基準電圧入力端子ＶＲＥＦＩに、出力端がスイッチＳＷ３１の一端にそれぞれ接続されている。スイッチＳＷ３１の他端は、ＡＰＣ出力端子ＡＰＣＯに接続され、スイッチＳＷ３１の制御電極はＡＰＣ信号入力端子ＡＰＣＩに接続されている。スイッチＳＷ３１は、例えばＡＰＣ信号がローレベルのときはオンして導通状態になり、ＡＰＣ信号がハイレベルになるとオフして遮断状態になる。
データ信号ドライバ回路５１は、２つの入力端が書き込みデータ端子ＤＡＴＡ及びＤＡＴＡＢに対応して接続され、出力端がスイッチング電流制御スイッチＳＷ５１の制御電極に接続されている。
データ信号ドライバ回路５１は、２つの入力端が書き込みデータ端子ＤＡＴＡ及びＤＡＴＡＢに対応して接続され、出力端がスイッチング電流制御スイッチＳＷ５１の制御電極に接続されている。
スイッチング電流制御スイッチＳＷ５１は、他端が電流加算回路５２の他方の入力端に接続されており、書き込みデータ端子ＤＡＴＡとＤＡＴＡＢに所定の書き込み信号が入力されるとオンして導通状態になり、スイッチング電流生成回路１０で生成されたスイッチング電流Ｉｓｗを電流加算回路５２に供給する。
電流加算回路５２の各入力端には、スイッチング電流生成回路１０とバイアス電流生成回路２０の各出力端が対応して接続されており、電流加算回路５２の出力端は半導体レーザ接続端子ＬＤに接続されている。電流加算回路５２は、入力されたスイッチング電流Ｉｓｗとバイアス電流Ｉｂｉを加算して、半導体レーザＬｄの駆動電流をなすシンク電流として出力する。
電流加算回路５２の各入力端には、スイッチング電流生成回路１０とバイアス電流生成回路２０の各出力端が対応して接続されており、電流加算回路５２の出力端は半導体レーザ接続端子ＬＤに接続されている。電流加算回路５２は、入力されたスイッチング電流Ｉｓｗとバイアス電流Ｉｂｉを加算して、半導体レーザＬｄの駆動電流をなすシンク電流として出力する。
このような構成において、まず、スイッチング電流生成回路１０の動作について説明する。
スイッチング電流設定端子ＲＳＷと接地電圧との間に接続されたスイッチング電流設定抵抗Ｒｓｗには、ＰＭＯＳトランジスタＭ１１のドレイン電流が供給されている。演算増幅回路１１は、スイッチング電流設定抵抗Ｒｓｗによる電圧降下が、第１基準電圧Ｖｒｅｆ１に等しくなるように、ＰＭＯＳトランジスタＭ１１のゲート電圧を制御して、ＰＭＯＳトランジスタＭ１１のドレイン電流を制御する。すなわち、スイッチング電流設定抵抗Ｒｓｗの抵抗値をｒｓｗとすると、ＰＭＯＳトランジスタＭ１１のドレイン電流は、Ｖｒｅｆ１／ｒｓｗとなり、第１基準電圧Ｖｒｅｆ１とスイッチング電流設定抵抗Ｒｓｗによって電流値が設定される。
スイッチング電流設定端子ＲＳＷと接地電圧との間に接続されたスイッチング電流設定抵抗Ｒｓｗには、ＰＭＯＳトランジスタＭ１１のドレイン電流が供給されている。演算増幅回路１１は、スイッチング電流設定抵抗Ｒｓｗによる電圧降下が、第１基準電圧Ｖｒｅｆ１に等しくなるように、ＰＭＯＳトランジスタＭ１１のゲート電圧を制御して、ＰＭＯＳトランジスタＭ１１のドレイン電流を制御する。すなわち、スイッチング電流設定抵抗Ｒｓｗの抵抗値をｒｓｗとすると、ＰＭＯＳトランジスタＭ１１のドレイン電流は、Ｖｒｅｆ１／ｒｓｗとなり、第１基準電圧Ｖｒｅｆ１とスイッチング電流設定抵抗Ｒｓｗによって電流値が設定される。
ＰＭＯＳトランジスタＭ１２のドレイン電流はＰＭＯＳトランジスタＭ１１のドレイン電流に比例することから、ＰＭＯＳトランジスタＭ１２のドレイン電流も、第１基準電圧Ｖｒｅｆ１とスイッチング電流設定抵抗Ｒｓｗによって電流値が設定される。このように、ＰＭＯＳトランジスタＭ１２のドレインから出力されるスイッチング電流Ｉｓｗは、前記のように第１基準電圧Ｖｒｅｆ１とスイッチング電流設定抵抗Ｒｓｗによって設定されるため一定の電流になる。スイッチング電流Ｉｓｗは、スイッチング電流制御スイッチＳＷ５１を介して電流加算回路５２に入力され、電流加算回路５２でバイアス電流Ｉｂｉに加算され、半導体レーザ接続端子ＬＤに接続された半導体レーザＬｄの駆動電流になる。
次に、バイアス電流生成回路２０の動作について説明する。
バイアス電流設定端子ＲＢＩと接地電圧との間に接続されたバイアス電流設定抵抗Ｒｂｉには、ＰＭＯＳトランジスタＭ２１のドレイン電流が供給されている。演算増幅回路２１は、バイアス電流設定抵抗Ｒｂｉによる電圧降下が、記憶回路３０の出力電圧Ｖｓｈと等しくなるように、ＰＭＯＳトランジスタＭ２１のゲート電圧を制御することによって、ＰＭＯＳトランジスタＭ２１のドレイン電流を制御する。すなわち、バイアス電流設定抵抗Ｒｂｉの抵抗値をｒｂｉとすると、ＰＭＯＳトランジスタＭ２１のドレイン電流は、Ｖｓｈ／ｒｂｉとなり記憶回路３０の出力電圧Ｖｓｈとバイアス電流設定抵抗Ｒｂｉによって設定される。
バイアス電流設定端子ＲＢＩと接地電圧との間に接続されたバイアス電流設定抵抗Ｒｂｉには、ＰＭＯＳトランジスタＭ２１のドレイン電流が供給されている。演算増幅回路２１は、バイアス電流設定抵抗Ｒｂｉによる電圧降下が、記憶回路３０の出力電圧Ｖｓｈと等しくなるように、ＰＭＯＳトランジスタＭ２１のゲート電圧を制御することによって、ＰＭＯＳトランジスタＭ２１のドレイン電流を制御する。すなわち、バイアス電流設定抵抗Ｒｂｉの抵抗値をｒｂｉとすると、ＰＭＯＳトランジスタＭ２１のドレイン電流は、Ｖｓｈ／ｒｂｉとなり記憶回路３０の出力電圧Ｖｓｈとバイアス電流設定抵抗Ｒｂｉによって設定される。
スイッチング電流生成回路１０の場合と同様に、ＰＭＯＳトランジスタＭ２２のドレイン電流は、ＰＭＯＳトランジスタＭ２１のドレイン電流に比例しているため、ＰＭＯＳトランジスタＭ２２のドレイン電流も記憶回路３０の出力電圧Ｖｓｈとバイアス電流設定抵抗Ｒｂｉによって設定される。ＰＭＯＳトランジスタＭ２２のドレイン電流がバイアス電流Ｉｂｉになる。記憶回路３０の出力電圧Ｖｓｈは、後述するように半導体レーザＬｄのばらつきや温度変化等によって変動するため、該変動に応じてバイアス電流Ｉｂｉも変動する。バイアス電流Ｉｂｉは、電流加算回路５２に入力され、電流加算回路５２でスイッチング電流Ｉｓｗに加算され、半導体レーザ接続端子ＬＤに接続された半導体レーザＬｄの駆動電流になる。
次に、記憶回路３０の動作について説明する。
画像書き込み前に、ＡＰＣ信号入力端子ＡＰＣＩに入力されたＡＰＣ信号がローレベルになり、スイッチ３１をオンさせて導通状態にする。また、スイッチング電流制御スイッチＳＷ５１がオンして導通状態になるように、書き込みデータ端子ＤＡＴＡ，ＤＡＴＡＢに書き込みデータ信号が入力される。このため、半導体レーザＬｄには前記したようにスイッチング電流Ｉｓｗとバイアス電流Ｉｂｉを加算した駆動電流が供給されるため、半導体レーザＬｄが発光する。この半導体レーザＬｄの発光量は、半導体レーザＬｄの近傍に配置されたフォトダイオードＰｄによって検出される。
画像書き込み前に、ＡＰＣ信号入力端子ＡＰＣＩに入力されたＡＰＣ信号がローレベルになり、スイッチ３１をオンさせて導通状態にする。また、スイッチング電流制御スイッチＳＷ５１がオンして導通状態になるように、書き込みデータ端子ＤＡＴＡ，ＤＡＴＡＢに書き込みデータ信号が入力される。このため、半導体レーザＬｄには前記したようにスイッチング電流Ｉｓｗとバイアス電流Ｉｂｉを加算した駆動電流が供給されるため、半導体レーザＬｄが発光する。この半導体レーザＬｄの発光量は、半導体レーザＬｄの近傍に配置されたフォトダイオードＰｄによって検出される。
フォトダイオードＰｄには、半導体レーザＬｄの光量に比例した光電流が流れ、該光電流は、抵抗Ｒｐｄによって電圧に変換される。該変換された電圧は、フォトダイオード接続端子ＰＤを介して演算増幅回路３１の反転入力端に入力される。演算増幅回路３１の非反転入力端には、外部から第２基準電圧Ｖｒｅｆ２が入力されており、演算増幅回路３１は、抵抗Ｒｐｄによる電圧降下が第２基準電圧Ｖｒｅｆ２に等しくなるようにバイアス電流Ｉｂｉを制御して、半導体レーザＬｄの光量が所定値になるように制御する。このとき、サンプルホールドコンデンサＣｓｈは、演算増幅回路３１の出力電圧Ｖｓｈで充電される。なお、第１基準電圧Ｖｒｅｆ１と第２基準電圧Ｖｒｅｆ２は同じ電圧であってもよい。
画像書き込み直前にＡＰＣ信号がハイレベルになり、スイッチＳＷ３１がオフして遮断状態になる。このため、画像書き込み直前の演算増幅回路３１の出力電圧ＶｓｈがサンプルホールドコンデンサＣｓｈに記憶される。画像書き込み期間中は、ＡＰＣ信号がハイレベルで保持されるため、バイアス電流Ｉｂｉは画像書き込み直前の電流値のまま変化しない。画像書き込み期間中は、外部から入力される前記書き込みデータ信号に応じて、スイッチング電流制御スイッチＳＷ５１がオン／オフ動作を繰り返し、半導体レーザＬｄを点滅させて所望の画像が形成される。
なお、前記説明では、ＡＰＣ出力端子ＡＰＣＯをバイアス電流制御端子ＶＢＩに接続するようにしたが、ＡＰＣ出力端子ＡＰＣＯをスイッチング電流制御端子ＶＳＷに接続すると共に、バイアス電流制御端子ＶＢＩに第１基準電圧Ｖｒｅｆ１を入力するようにしてもよい。このようにした場合、バイアス電流Ｉｂｉが一定の電流になり、スイッチング電流Ｉｓｗの電流値が記憶回路３０の出力電圧Ｖｓｈに応じて変化するようになる。このため、しきい値電流Ｉｔｈより、発光効率の変化が大きい半導体レーザＬｄの制御に適した回路構成にすることができる。
このように、本第１の実施の形態における半導体レーザ駆動装置は、ＡＰＣによってバイアス電流Ｉｂｉを制御することができるため、発光効率よりもしきい値電流Ｉｔｈの変化の大きい半導体レーザＬｄの制御に適した回路構成を得ることができる。また、同じ半導体装置２のＡＰＣ出力端子ＡＰＣＯの接続先を変えるだけで、ＡＰＣによりバイアス電流Ｉｂｉを制御する回路と、スイッチング電流Ｉｓｗを制御する回路を構成することができるため、しきい値電流Ｉｔｈの変化の大きい半導体レーザＬｄにも、発光効率の変化の大きい半導体レーザＬｄにも対応することができる。
第２の実施の形態．
前記第１の実施の形態では、第１基準電圧Ｖｒｅｆ１を外部から入力するようにしたが、第１基準電圧Ｖｒｅｆ１を生成する回路を半導体装置２の内部に設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態における半導体レーザ駆動装置の回路例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、図１の半導体装置２に、第１基準電圧Ｖｒｅｆ１を生成して出力する基準電圧発生回路４０と、第１基準電圧Ｖｒｅｆ１を出力する基準電圧出力端子ＶＲＥＦＯを設けたことにあり、これに伴って、図１の半導体装置２を半導体装置２ａにし、図１の半導体レーザ駆動装置１を半導体レーザ駆動装置１ａにした。
前記第１の実施の形態では、第１基準電圧Ｖｒｅｆ１を外部から入力するようにしたが、第１基準電圧Ｖｒｅｆ１を生成する回路を半導体装置２の内部に設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態における半導体レーザ駆動装置の回路例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、図１の半導体装置２に、第１基準電圧Ｖｒｅｆ１を生成して出力する基準電圧発生回路４０と、第１基準電圧Ｖｒｅｆ１を出力する基準電圧出力端子ＶＲＥＦＯを設けたことにあり、これに伴って、図１の半導体装置２を半導体装置２ａにし、図１の半導体レーザ駆動装置１を半導体レーザ駆動装置１ａにした。
図２において、半導体レーザ駆動装置１ａは、ＩＣをなす半導体装置２ａと、フォトダイオードＰｄと、可変抵抗Ｒｐｄと、スイッチング電流設定抵抗Ｒｓｗ、バイアス電流設定抵抗Ｒｂｉと、サンプルホールドコンデンサＣｓｈとで構成されている。半導体装置２ａは、スイッチング電流生成回路１０と、バイアス電流生成回路２０と、記憶回路３０と、基準電圧発生回路４０と、データ信号ドライバ回路５１と、電流加算回路５２と、スイッチング電流制御スイッチＳＷ５１とを備えている。更に、半導体装置２ａは、ＡＰＣ出力端子ＡＰＣＯ、スイッチング電流制御端子ＶＳＷ、スイッチング電流設定端子ＲＳＷ、書き込みデータ端子ＤＡＴＡ，ＤＡＴＡＢ、バイアス電流制御端子ＶＢＩ、バイアス電流設定端子ＲＢＩ、半導体レーザ接続端子ＬＤ、フォトダイオード接続端子ＰＤ、基準電圧入力端子ＶＲＥＦＩ、ＡＰＣ信号入力端子ＡＰＣＩ、電源端子ＶＤＤ、接地端子ＧＮＤ及び基準電圧出力端子ＶＲＥＦＯを備えている。
基準電圧出力端子ＶＲＥＦＯは、スイッチング電流制御端子ＶＳＷに接続されている。なお、第２基準電圧Ｖｒｅｆ２として、基準電圧発生回路４０で生成した第１基準電圧Ｖｒｅｆ１を使用してもよい。
半導体レーザ駆動装置１ａの動作は、スイッチング電流制御端子ＶＳＷに入力される第１基準電圧Ｖｒｅｆ１を半導体装置２ａ内で生成するようにした以外は、前記第１の実施の形態と同様であるのでその説明を省略する。
半導体レーザ駆動装置１ａの動作は、スイッチング電流制御端子ＶＳＷに入力される第１基準電圧Ｖｒｅｆ１を半導体装置２ａ内で生成するようにした以外は、前記第１の実施の形態と同様であるのでその説明を省略する。
このように、半導体装置２ａ内の基準電圧発生回路４０で生成した第１基準電圧Ｖｒｅｆ１をスイッチング電流制御端子ＶＳＷに入力し、記憶回路３０の出力電圧Ｖｓｈに応じて、バイアス電流Ｉｂｉが制御されると共に、スイッチング電流Ｉｓｗが一定の電流になることから、発光効率よりもしきい値電流Ｉｔｈの変化の大きい半導体レーザＬｄの制御に適した回路構成をなし、前記第１の実施の形態と同様の効果を得ることができる。
ここで、図２において、ＡＰＣ出力端子ＡＰＣＯをスイッチング電流制御端子ＶＳＷに接続し、基準電圧出力端子ＶＲＥＦＯをバイアス電流制御端子ＶＢＩに接続するようにしてもよく、このようにした場合、図２は図３のようになる。なお、図３では、図２と同じもの又は同様のものは同じ符号で示しており、図３においても、第２基準電圧Ｖｒｅｆ２として、基準電圧発生回路４０で生成した第１基準電圧Ｖｒｅｆ１を使用してもよい。
図３の半導体レーザ駆動装置１ａは、記憶回路３０の出力電圧Ｖｓｈに応じてスイッチング電流Ｉｓｗが制御され、バイアス電流Ｉｂｉは一定の電流になるため、しきい値電流Ｉｔｈよりも発光効率の変化の大きい半導体レーザＬｄの制御に適した回路構成をなし、図２の場合と同様の効果を得ることができる。
図３の半導体レーザ駆動装置１ａは、記憶回路３０の出力電圧Ｖｓｈに応じてスイッチング電流Ｉｓｗが制御され、バイアス電流Ｉｂｉは一定の電流になるため、しきい値電流Ｉｔｈよりも発光効率の変化の大きい半導体レーザＬｄの制御に適した回路構成をなし、図２の場合と同様の効果を得ることができる。
このように、本第２の実施の形態の半導体レーザ駆動装置によれば、半導体装置２ａ内に基準電圧発生回路４０を設けたことから、前記第１の実施の形態と同様の効果を得ることできると共に、外部からの基準電圧が不要になり、より小型化とローコスト化を図ることができる。更に、外部接続を変えるだけで、ＡＰＣによりバイアス電流Ｉｂｉを制御する回路と、スイッチング電流Ｉｓｗを制御する回路を構成することができるため、しきい値電流Ｉｔｈの変化の大きい半導体レーザＬｄにも、発光効率の変化の大きい半導体レーザＬｄにも対応することができる。
第３の実施の形態．
前記第２の実施の形態において、半導体装置２ａ内に第１切換スイッチＳＷ１及び第２切換スイッチＳＷ２をそれぞれ設け、演算増幅回路１１及び２１の各反転入力端に入力される電圧の切り換えを行って、図２のような動作及び図３のような動作を行えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図４は、本発明の第３の実施の形態における半導体レーザ駆動装置の回路例を示した図である。なお、図４では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
前記第２の実施の形態において、半導体装置２ａ内に第１切換スイッチＳＷ１及び第２切換スイッチＳＷ２をそれぞれ設け、演算増幅回路１１及び２１の各反転入力端に入力される電圧の切り換えを行って、図２のような動作及び図３のような動作を行えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図４は、本発明の第３の実施の形態における半導体レーザ駆動装置の回路例を示した図である。なお、図４では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図４における図２との相違点は、図２の半導体装置２ａ内に第１切換スイッチＳＷ１及び第２切換スイッチＳＷ２を設けると共に、図２の半導体装置２ａ内の記憶回路３０に図２のサンプルホールドコンデンサＣｓｈを設けるようにしたことにあり、これに伴って、図２の記憶回路３０を記憶回路３０ｂに、図２の半導体装置２ａを半導体装置２ｂに、図２の半導体レーザ駆動装置１ａを半導体レーザ駆動装置１ｂにそれぞれした。
図４において、半導体レーザ駆動装置１ｂは、ＩＣをなす半導体装置２ｂと、フォトダイオードＰｄと、可変抵抗Ｒｐｄと、スイッチング電流設定抵抗Ｒｓｗと、バイアス電流設定抵抗Ｒｂｉとで構成されている。半導体装置２ｂは、スイッチング電流生成回路１０と、バイアス電流生成回路２０と、記憶回路３０ｂと、基準電圧発生回路４０と、データ信号ドライバ回路５１と、電流加算回路５２と、スイッチング電流制御スイッチＳＷ５１と、第１切換スイッチＳＷ１と、第２切換スイッチＳＷ２とを備えている。更に、半導体装置２ｂは、切換信号入力端子ＣＨＳＷ、スイッチング電流設定端子ＲＳＷ、書き込みデータ端子ＤＡＴＡ，ＤＡＴＡＢ、バイアス電流設定端子ＲＢＩ、半導体レーザ接続端子ＬＤ、フォトダイオード接続端子ＰＤ、基準電圧入力端子ＶＲＥＦＩ、ＡＰＣ信号入力端子ＡＰＣＩ、電源端子ＶＤＤ、接地端子ＧＮＤ及び基準電圧出力端子ＶＲＥＦＯを備えている。
記憶回路３０ｂは、演算増幅回路３１、スイッチＳＷ３１及びサンプルホールドコンデンサＣｓｈで構成されている。スイッチＳＷ３１の一端は演算増幅回路３１の出力端に接続され、スイッチＳＷ３１の他端は第１切換スイッチＳＷ１の共通端子Ｃに接続され、該接続部と接地電圧との間にサンプルホールドコンデンサＣｓｈが接続されている。第１切換スイッチＳＷ１において、端子Ａが演算増幅回路２１の非反転入力端に、端子Ｂが演算増幅回路１１の反転入力端にそれぞれ接続され、共通端子Ｃには記憶回路３０ｂの出力電圧Ｖｓｈが入力されている。第２切換スイッチＳＷ２において、端子Ａが演算増幅回路１１の反転入力端に、端子Ｂが演算増幅回路２１の非反転入力端にそれぞれ接続され、共通端子Ｃには第１基準電圧Ｖｒｅｆ１が入力されている。
第１切換スイッチＳＷ１及び第２切換スイッチＳＷ２は、切換信号入力端子ＣＨＳＷに入力された切換信号Ｓｃｈによってそれぞれ動作制御される。例えば、第１切換スイッチＳＷ１及び第２切換スイッチＳＷ２は、切換信号Ｓｃｈがローレベルの場合、それぞれ共通端子Ｃを端子Ａに接続し、切換信号Ｓｃｈがハイレベルのときは、それぞれ共通端子Ｃを端子Ｂに接続する。切換信号Ｓｃｈがローレベルで、第１切換スイッチＳＷ１と第２切換スイッチＳＷ２において、それぞれ共通端子Ｃが端子Ａに接続されている場合、記憶回路３０ｂの出力電圧Ｖｓｈがバイアス電流生成回路２０における演算増幅回路２１の反転入力端に入力されると共に、基準電圧発生回路４０からの第１基準電圧Ｖｒｅｆ１がスイッチング電流生成回路１０における演算増幅回路１１の反転入力端に入力されている。この状態は、図２とまったく同じ回路になっているため、ＡＰＣによりバイアス電流Ｉｂｉが制御される。
これに対して、切換信号Ｓｃｈがハイレベルで、第１切換スイッチＳＷ１と第２切換スイッチＳＷ２において、それぞれ共通端子Ｃが端子Ｂに接続されている場合、記憶回路３０ｂの出力電圧Ｖｓｈがスイッチング電流生成回路１０における演算増幅回路１１の反転入力端に入力されると共に、基準電圧発生回路４０からの第１基準電圧Ｖｒｅｆ１がバイアス電流生成回路２０における演算増幅回路２１の反転入力端に入力されている。この状態は、図３とまったく同じ回路になっているため、ＡＰＣによりスイッチング電流Ｉｓｗが制御される。
このように、本第３の実施の形態における半導体レーザ駆動装置は、前記第２の実施の形態と同様の効果を得ることができると共に、切換信号Ｓｃｈによって、制御する電流を切り換えることができるため、半導体装置の外部接続を変更することなく、しきい値電流Ｉｔｈが大きく変動する半導体レーザＬｄと、発光効率が大きく変化する半導体レーザＬｄのいずれの場合においても使用することができる。
第４の実施の形態．
前記第２及び第３の各実施の形態において、半導体装置内の記憶回路を使用せずに、外部に設けた外部ＡＰＣ制御回路５の出力電圧を使用するようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図５は、本発明の第４の実施の形態における半導体レーザ駆動装置の回路例を示した図である。なお、図５では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図５における図２との相違点は、図２の記憶回路３０を使用せずに、該記憶回路３０の動作を外部の外部ＡＰＣ制御回路５で行うようにして、図２のサンプルホールドコンデンサＣｓｈをなくすと共に、ＡＰＣ信号及び第２基準電圧Ｖｒｅｆ２の入力を不要にし、フォトダイオード接続端子ＰＤの接続を遮断したことにあり、これに伴って、図２の半導体レーザ駆動装置１ａを半導体レーザ駆動装置１ｃにした。
前記第２及び第３の各実施の形態において、半導体装置内の記憶回路を使用せずに、外部に設けた外部ＡＰＣ制御回路５の出力電圧を使用するようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図５は、本発明の第４の実施の形態における半導体レーザ駆動装置の回路例を示した図である。なお、図５では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図５における図２との相違点は、図２の記憶回路３０を使用せずに、該記憶回路３０の動作を外部の外部ＡＰＣ制御回路５で行うようにして、図２のサンプルホールドコンデンサＣｓｈをなくすと共に、ＡＰＣ信号及び第２基準電圧Ｖｒｅｆ２の入力を不要にし、フォトダイオード接続端子ＰＤの接続を遮断したことにあり、これに伴って、図２の半導体レーザ駆動装置１ａを半導体レーザ駆動装置１ｃにした。
図５において、半導体レーザ駆動装置１ｃは、半導体装置２ａと、フォトダイオードＰｄと、可変抵抗Ｒｐｄと、スイッチング電流設定抵抗Ｒｓｗ及びバイアス電流設定抵抗Ｒｂｉで構成されている。図５では、半導体装置２ａに記憶回路３０が設けられているが、記憶回路３０はなくてもよい。
抵抗Ｒｐｄによって変換された電圧は、外部ＡＰＣ制御回路５に入力される。ＡＰＣ信号入力端子ＡＰＣＩをオープンにするか、又はＡＰＣ信号入力端子ＡＰＣＩにハイレベルの信号を入力するようにして、スイッチＳＷ３１を常時オフさせて遮断状態にし記憶回路３０の動作を停止させている。外部ＡＰＣ制御回路５は、図２の記憶回路３０と同様の動作を行い、記憶回路３０の出力電圧Ｖｓｈに相当する電圧を生成して半導体装置２ａのバイアス電流制御端子ＶＢＩに出力する。その他の動作は、図２の場合と同様であるのでその説明を省略する。
抵抗Ｒｐｄによって変換された電圧は、外部ＡＰＣ制御回路５に入力される。ＡＰＣ信号入力端子ＡＰＣＩをオープンにするか、又はＡＰＣ信号入力端子ＡＰＣＩにハイレベルの信号を入力するようにして、スイッチＳＷ３１を常時オフさせて遮断状態にし記憶回路３０の動作を停止させている。外部ＡＰＣ制御回路５は、図２の記憶回路３０と同様の動作を行い、記憶回路３０の出力電圧Ｖｓｈに相当する電圧を生成して半導体装置２ａのバイアス電流制御端子ＶＢＩに出力する。その他の動作は、図２の場合と同様であるのでその説明を省略する。
また、図５では、図２の構成の半導体レーザ駆動装置を例にして説明したが、図３の構成の半導体レーザ駆動装置の場合は図６のようになる。
図６の場合、抵抗Ｒｐｄによって変換された電圧は、外部ＡＰＣ制御回路５に入力される。ＡＰＣ信号入力端子ＡＰＣＩをオープンにするか、又はＡＰＣ信号入力端子ＡＰＣＩにハイレベルの信号を入力するようにして、スイッチＳＷ３１を常時オフさせて遮断状態にし記憶回路３０の動作を停止させている。外部ＡＰＣ制御回路５は、図３の記憶回路３０と同様の動作を行い、記憶回路３０の出力電圧Ｖｓｈに相当する電圧を生成して半導体装置２ａのスイッチング電流制御端子ＶＳＷに出力する。その他の動作は、図３の場合と同様であるのでその説明を省略する。
図６の場合、抵抗Ｒｐｄによって変換された電圧は、外部ＡＰＣ制御回路５に入力される。ＡＰＣ信号入力端子ＡＰＣＩをオープンにするか、又はＡＰＣ信号入力端子ＡＰＣＩにハイレベルの信号を入力するようにして、スイッチＳＷ３１を常時オフさせて遮断状態にし記憶回路３０の動作を停止させている。外部ＡＰＣ制御回路５は、図３の記憶回路３０と同様の動作を行い、記憶回路３０の出力電圧Ｖｓｈに相当する電圧を生成して半導体装置２ａのスイッチング電流制御端子ＶＳＷに出力する。その他の動作は、図３の場合と同様であるのでその説明を省略する。
また、図６において、第１基準電圧Ｖｒｅｆ１を外部ＡＰＣ制御回路５で生成するようにしてもよく、このようにした場合、図６は図７のようになる。図７では、半導体装置２ａに基準電圧発生回路４０が設けられているが、基準電圧発生回路４０はなくてもよい。図７では、外部ＡＰＣ制御回路５で生成された電圧がバイアス電流制御端子ＶＢＩに入力されている以外は図６と同じであることからその説明を省略する。図７のようにすることにより、ＡＰＣによって、バイアス電流Ｉｂｉとスイッチング電流Ｉｓｗの両方を同時に制御することが可能になる。
また、図５及び図６では、前記第２の実施の形態の場合を例にして説明したが、第３の実施の形態における図４の構成の半導体レーザ駆動装置の場合は図８のようになる。なお、図８では、図４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
図８における図４との相違点は、図４の記憶回路３０ｂを使用せずに、該記憶回路３０ｂの動作を外部の外部ＡＰＣ制御回路５で行うようにすると共に、ＡＰＣ信号及び第２基準電圧Ｖｒｅｆ２の入力を不要にし、フォトダイオード接続端子ＰＤの接続を遮断したことにあり、これに伴って、図４の半導体レーザ駆動装置１ｂを半導体レーザ駆動装置１ｃにした。
図８における図４との相違点は、図４の記憶回路３０ｂを使用せずに、該記憶回路３０ｂの動作を外部の外部ＡＰＣ制御回路５で行うようにすると共に、ＡＰＣ信号及び第２基準電圧Ｖｒｅｆ２の入力を不要にし、フォトダイオード接続端子ＰＤの接続を遮断したことにあり、これに伴って、図４の半導体レーザ駆動装置１ｂを半導体レーザ駆動装置１ｃにした。
図８において、半導体レーザ駆動装置１ｃは、半導体装置２ｂと、フォトダイオードＰｄと、可変抵抗Ｒｐｄと、スイッチング電流設定抵抗Ｒｓｗ及びバイアス電流設定抵抗Ｒｂｉで構成されている。図８では、半導体装置２ｂに記憶回路３０ｂが設けられているが、記憶回路３０ｂはなくてもよい。
抵抗Ｒｐｄによって変換された電圧は、外部ＡＰＣ制御回路５に入力される。ＡＰＣ信号入力端子ＡＰＣＩをオープンにするか、又はＡＰＣ信号入力端子ＡＰＣＩにハイレベルの信号を入力するようにして、スイッチＳＷ３１を常時オフさせて遮断状態にし記憶回路３０ｂの動作を停止させている。外部ＡＰＣ制御回路５は、図４の記憶回路３０ｂと同様の動作を行い、記憶回路３０ｂの出力電圧Ｖｓｈに相当する電圧を生成してＡＰＣ出力端子ＡＰＣＯに出力する。その他の動作は、図４の場合と同様であるのでその説明を省略する。
抵抗Ｒｐｄによって変換された電圧は、外部ＡＰＣ制御回路５に入力される。ＡＰＣ信号入力端子ＡＰＣＩをオープンにするか、又はＡＰＣ信号入力端子ＡＰＣＩにハイレベルの信号を入力するようにして、スイッチＳＷ３１を常時オフさせて遮断状態にし記憶回路３０ｂの動作を停止させている。外部ＡＰＣ制御回路５は、図４の記憶回路３０ｂと同様の動作を行い、記憶回路３０ｂの出力電圧Ｖｓｈに相当する電圧を生成してＡＰＣ出力端子ＡＰＣＯに出力する。その他の動作は、図４の場合と同様であるのでその説明を省略する。
このように、本第４の実施の形態の半導体レーザ駆動装置は、前記第２及び第３の各実施の形態において、記憶回路３０，３０ｂの動作、又は記憶回路３０と基準電圧発生回路４０の各動作を外部の外部ＡＰＣ制御回路５で行うようにしたことから、より高精度なＡＰＣを行うことができる。
なお、前記第１から第４の各実施の形態における半導体レーザ駆動装置を、レーザプリンタやデジタル複写機等の画像形成装置に使用するようにしてもよい。
１，１ａ，１ｂ 半導体レーザ駆動装置
２，２ａ，２ｂ 半導体装置
５ 外部ＡＰＣ制御回路
１０ スイッチング電流生成回路
１１，２１，３１ 演算増幅回路
２０ バイアス電流生成回路
３０，３０ｂ 記憶回路
４０ 基準電圧発生回路
５１ データ信号ドライバ回路
５２ 電流加算回路
Ｐｄ フォトダイオード
Ｌｄ 半導体レーザ
Ｒｐｄ 可変抵抗
Ｒｓｗ スイッチング電流設定抵抗
Ｒｂｉ バイアス電流設定抵抗
Ｃｓｈ サンプルホールドコンデンサ
ＳＷ１ 第１切換スイッチ
ＳＷ２ 第２切換スイッチ
ＳＷ３１ スイッチ
ＳＷ５１ スイッチング電流制御スイッチ
Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２ ＰＭＯＳトランジスタ
２，２ａ，２ｂ 半導体装置
５ 外部ＡＰＣ制御回路
１０ スイッチング電流生成回路
１１，２１，３１ 演算増幅回路
２０ バイアス電流生成回路
３０，３０ｂ 記憶回路
４０ 基準電圧発生回路
５１ データ信号ドライバ回路
５２ 電流加算回路
Ｐｄ フォトダイオード
Ｌｄ 半導体レーザ
Ｒｐｄ 可変抵抗
Ｒｓｗ スイッチング電流設定抵抗
Ｒｂｉ バイアス電流設定抵抗
Ｃｓｈ サンプルホールドコンデンサ
ＳＷ１ 第１切換スイッチ
ＳＷ２ 第２切換スイッチ
ＳＷ３１ スイッチ
ＳＷ５１ スイッチング電流制御スイッチ
Ｍ１１，Ｍ１２，Ｍ２１，Ｍ２２ ＰＭＯＳトランジスタ
Claims (24)
- バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置において、
前記スイッチング電流の電流制御を行うためのスイッチング電流制御端子と、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端を有し、該スイッチング電流設定端に入力された電圧と前記スイッチング電流制御端子に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流制御を行うためのバイアス電流制御端子と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端を有し、該バイアス電流設定端に入力された電圧と前記バイアス電流制御端子に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記半導体レーザの発光量に応じた電圧が入力され、該入力された電圧が所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
該記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子と、
前記スイッチング電流と前記バイアス電流を加算して前記駆動電流を生成する電流加算回路と、
を備えることを特徴とする半導体装置。 - 所定の第１基準電圧を生成して出力する基準電圧発生回路と、
該第１基準電圧を外部に出力するための基準電圧出力端子と、
を備えることを特徴とする請求項１記載の半導体装置。 - 前記ＡＰＣ出力端子は、前記バイアス電流制御端子又は前記スイッチング電流制御端子のいずれか一方に接続されることを特徴とする請求項１記載の半導体装置。
- 前記ＡＰＣ出力端子は、前記バイアス電流制御端子に接続されると共に、前記基準電圧出力端子は、前記スイッチング電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記バイアス電流に、一定の電流値の前記スイッチング電流を加算して前記駆動電流を生成することを特徴とする請求項２記載の半導体装置。
- 前記ＡＰＣ出力端子は、前記スイッチング電流制御端子に接続されると共に、前記基準電圧出力端子は、前記バイアス電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記スイッチング電流に、一定の電流値の前記バイアス電流を加算して前記駆動電流を生成することを特徴とする請求項２記載の半導体装置。
- 前記スイッチング電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号が入力され、前記バイアス電流制御端子は、前記基準電圧出力端子に接続されることを特徴とする請求項２記載の半導体装置。
- 前記バイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号が入力され、前記スイッチング電流制御端子は、前記基準電圧出力端子に接続されることを特徴とする請求項２記載の半導体装置。
- 前記スイッチング電流制御端子及びバイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号がそれぞれ入力されることを特徴とする請求項２記載の半導体装置。
- バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、該半導体レーザの光量が所定の光量になるように該半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置において、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端、及び前記スイッチング電流の電流制御を行うためのスイッチング電流制御端をそれぞれ有し、前記スイッチング電流設定端に入力された電圧と該スイッチング電流制御端に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端、及び前記バイアス電流の電流制御を行うためのバイアス電流制御端をそれぞれ有し、前記バイアス電流設定端に入力された電圧と該バイアス電流制御端に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記半導体レーザの発光量に応じた電圧が入力され、該入力された電圧が所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
入力された切換信号に応じて、前記記憶回路の出力電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第１切換手段と、
入力された切換信号に応じて、前記第１基準電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第２切換手段と、
外部から前記切換信号が入力される切換信号入力端子と、
を備え、
前記第１切換手段及び前記第２切換手段は、前記記憶回路の出力電圧及び前記基準電圧を、前記切換信号に応じて前記バイアス電流制御端及び前記スイッチング電流制御端に対応させて出力することを特徴とする半導体装置。 - 前記記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子を備えることを特徴とする請求項９記載の半導体装置。
- 前記ＡＰＣを行うことを示すＡＰＣ信号が外部から入力されるＡＰＣ信号入力端子を備え、前記記憶回路は、該ＡＰＣ信号入力端子に入力されたＡＰＣ信号に応じて前記電圧を出力し、前記ＡＰＣ信号入力端子に、前記記憶回路が電圧出力を停止するように前記ＡＰＣ信号が入力されると共に、前記ＡＰＣ出力端子に、前記半導体レーザの光量を制御するための光量制御信号が外部から入力されることを特徴とする請求項１０記載の半導体装置。
- 所定の光量が得られるように半導体レーザに供給する電流を自動的に制御するＡＰＣを行って、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する光量検出回路部と、
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、前記光量検出回路部で検出された前記半導体レーザの光量が所定の光量になるように前記半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置と、
を有し、
前記半導体装置は、
前記スイッチング電流の電流制御を行うためのスイッチング電流制御端子と、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端を有し、該スイッチング電流設定端に入力された電圧と前記スイッチング電流制御端子に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流制御を行うためのバイアス電流制御端子と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端を有し、該バイアス電流設定端に入力された電圧と前記バイアス電流制御端子に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記光量検出回路部の出力電圧が前記所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
該記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子と、
前記スイッチング電流と前記バイアス電流を加算して前記駆動電流を生成する電流加算回路と、
を備えることを特徴とする半導体レーザ駆動装置。 - 前記半導体装置は、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
該第１基準電圧を外部に出力するための基準電圧出力端子と、
を備えることを特徴とする請求項１２記載の半導体レーザ駆動装置。 - 前記ＡＰＣ出力端子は、前記バイアス電流制御端子又は前記スイッチング電流制御端子のいずれか一方に接続されることを特徴とする請求項１２記載の半導体レーザ駆動装置。
- 前記ＡＰＣ出力端子は、前記バイアス電流制御端子に接続されると共に、前記基準電圧出力端子は、前記スイッチング電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記バイアス電流に、一定の電流値の前記スイッチング電流を加算して前記駆動電流を生成することを特徴とする請求項１３記載の半導体レーザ駆動装置。
- 前記ＡＰＣ出力端子は、前記スイッチング電流制御端子に接続されると共に、前記基準電圧出力端子は、前記バイアス電流制御端子に接続され、前記電流加算回路は、前記記憶回路の出力電圧によって電流値が制御される前記スイッチング電流に、一定の電流値の前記バイアス電流を加算して前記駆動電流を生成することを特徴とする請求項１３記載の半導体レーザ駆動装置。
- 前記スイッチング電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号が入力され、前記バイアス電流制御端子は、前記基準電圧出力端子に接続されることを特徴とする請求項１３記載の半導体レーザ駆動装置。
- 前記バイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号が入力され、前記スイッチング電流制御端子は、前記基準電圧出力端子に接続されることを特徴とする請求項１３記載の半導体レーザ駆動装置。
- 前記スイッチング電流制御端子及びバイアス電流制御端子は、外部で生成された前記半導体レーザの光量を制御するための光量制御信号がそれぞれ入力されることを特徴とする請求項１３記載の半導体レーザ駆動装置。
- 所定の光量が得られるように半導体レーザに供給する電流を自動的に制御するＡＰＣを行って、該半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する光量検出回路部と、
バイアス電流とスイッチング電流を加算した駆動電流により半導体レーザを駆動し、前記光量検出回路部で検出された前記半導体レーザの光量が所定の光量になるように前記半導体レーザに供給する電流を自動的に制御するＡＰＣを行うための半導体装置と、
を有し、
前記半導体装置は、
前記スイッチング電流の電流値を設定するためのスイッチング電流設定端、及び前記スイッチング電流の電流制御を行うためのスイッチング電流制御端をそれぞれ有し、前記スイッチング電流設定端に入力された電圧と該スイッチング電流制御端に入力された電圧が等しくなるように前記スイッチング電流を生成し出力するスイッチング電流生成回路と、
前記バイアス電流の電流値を設定するためのバイアス電流設定端、及び前記バイアス電流の電流制御を行うためのバイアス電流制御端をそれぞれ有し、前記バイアス電流設定端に入力された電圧と該バイアス電流制御端に入力された電圧が等しくなるように前記バイアス電流を生成し出力するバイアス電流生成回路と、
前記光量検出回路部の出力電圧が前記所定の光量を示す所定の第２基準電圧と等しくなるような電圧を生成し記憶して出力する記憶回路と、
所定の第１基準電圧を生成して出力する基準電圧発生回路と、
入力された切換信号に応じて、前記記憶回路の出力電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第１切換手段と、
入力された切換信号に応じて、前記第１基準電圧を前記バイアス電流制御端と前記スイッチング電流制御端のいずれか一方に出力する第２切換手段と、
外部から前記切換信号が入力される切換信号入力端子と、
を備え、
前記第１切換手段及び前記第２切換手段は、前記記憶回路の出力電圧及び前記基準電圧を、前記切換信号に応じて前記バイアス電流制御端及び前記スイッチング電流制御端に対応させて出力することを特徴とする半導体レーザ駆動装置。 - 前記半導体装置は、前記記憶回路の出力電圧を外部に出力するためのＡＰＣ出力端子を備えることを特徴とする請求項２０記載の半導体レーザ駆動装置。
- 前記半導体装置は、前記ＡＰＣを行うことを示すＡＰＣ信号が外部から入力されるＡＰＣ信号入力端子を備え、前記記憶回路は、該ＡＰＣ信号入力端子に入力されたＡＰＣ信号に応じて前記電圧を出力し、前記ＡＰＣ信号入力端子に、前記記憶回路が電圧出力を停止するように前記ＡＰＣ信号が入力されると共に、前記ＡＰＣ出力端子に、前記半導体レーザの光量を制御するための光量制御信号が外部から入力されることを特徴とする請求項２１記載の半導体レーザ駆動装置。
- 請求項１から１１のいずれかに記載の半導体装置を備えた画像形成装置。
- 請求項１２から２２のいずれかに記載の半導体レーザ駆動装置を備えた画像形成装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007310418A JP4912283B2 (ja) | 2007-11-30 | 2007-11-30 | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 |
| KR1020080119605A KR100988900B1 (ko) | 2007-11-30 | 2008-11-28 | 반도체 장치, 그 반도체 장치를 사용한 반도체 레이저 구동장치 및 화상 형성 장치 |
| CN2008101820106A CN101447642B (zh) | 2007-11-30 | 2008-11-28 | 半导体设备及其半导体激光器驱动设备和图像形成设备 |
| US12/325,873 US7856039B2 (en) | 2007-11-30 | 2008-12-01 | Semiconductor device and semiconductor laser driving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007310418A JP4912283B2 (ja) | 2007-11-30 | 2007-11-30 | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009135281A true JP2009135281A (ja) | 2009-06-18 |
| JP4912283B2 JP4912283B2 (ja) | 2012-04-11 |
Family
ID=40675661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007310418A Expired - Fee Related JP4912283B2 (ja) | 2007-11-30 | 2007-11-30 | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7856039B2 (ja) |
| JP (1) | JP4912283B2 (ja) |
| KR (1) | KR100988900B1 (ja) |
| CN (1) | CN101447642B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8483250B2 (en) | 2007-12-28 | 2013-07-09 | Ricoh Company, Ltd. | Semiconductor laser driving device and image forming apparatus having the same |
| US8526474B2 (en) | 2009-08-21 | 2013-09-03 | Ricoh Company, Ltd. | Multi-beam laser power control circuit and image forming apparatus using the same |
| US8755419B2 (en) | 2009-09-02 | 2014-06-17 | Ricoh Company, Ltd. | Laser diode drive circuit |
| CN104167661A (zh) * | 2013-05-15 | 2014-11-26 | 株式会社理光 | 半导体激光驱动装置以及成像装置 |
| JP2015076581A (ja) * | 2013-10-11 | 2015-04-20 | ソニー株式会社 | 光送信回路、光送信装置、および、光伝送システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102576978B (zh) * | 2009-10-26 | 2014-07-16 | 三菱电机株式会社 | 光源驱动装置、光源驱动方法以及图像显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4985896A (en) | 1985-03-29 | 1991-01-15 | Canon Kabushiki Kaisha | Laser driving device |
| JP2644722B2 (ja) | 1985-03-29 | 1997-08-25 | キヤノン株式会社 | 画像形成装置 |
| US5163063A (en) * | 1990-02-07 | 1992-11-10 | Copal Co., Ltd. | Semiconductor laser driving circuit |
| JPH0530314A (ja) * | 1991-07-25 | 1993-02-05 | Canon Inc | 画像形成装置 |
| JPH0883950A (ja) | 1994-09-12 | 1996-03-26 | Canon Inc | レーザ駆動装置 |
| US5646560A (en) | 1994-09-30 | 1997-07-08 | National Semiconductor Corporation | Integrated low-power driver for a high-current laser diode |
| US6195370B1 (en) * | 1997-09-16 | 2001-02-27 | Hitachi, Ltd. | Optical transmission device and method for driving laser diode |
| JPH11135871A (ja) * | 1997-10-28 | 1999-05-21 | Nec Corp | レーザダイオード駆動方法および回路 |
| JP3644010B2 (ja) * | 1999-03-29 | 2005-04-27 | 富士通株式会社 | 光送信回路 |
| JP4123791B2 (ja) * | 2001-03-05 | 2008-07-23 | 富士ゼロックス株式会社 | 発光素子駆動装置および発光素子駆動システム |
| EP1341164A3 (en) * | 2002-02-21 | 2004-12-01 | Mitsumi Electric Co., Ltd. | Optical power level-controlling device for stable oscillation of laser diode |
| JP3880914B2 (ja) | 2002-10-31 | 2007-02-14 | 株式会社リコー | 半導体レーザ駆動装置、半導体レーザ駆動方法及び半導体レーザ駆動装置を使用した画像形成装置 |
| JP2007073543A (ja) * | 2005-09-02 | 2007-03-22 | Ricoh Co Ltd | 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置 |
| JP4836594B2 (ja) | 2006-02-10 | 2011-12-14 | 株式会社リコー | 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置 |
-
2007
- 2007-11-30 JP JP2007310418A patent/JP4912283B2/ja not_active Expired - Fee Related
-
2008
- 2008-11-28 KR KR1020080119605A patent/KR100988900B1/ko not_active Expired - Fee Related
- 2008-11-28 CN CN2008101820106A patent/CN101447642B/zh not_active Expired - Fee Related
- 2008-12-01 US US12/325,873 patent/US7856039B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8483250B2 (en) | 2007-12-28 | 2013-07-09 | Ricoh Company, Ltd. | Semiconductor laser driving device and image forming apparatus having the same |
| US8526474B2 (en) | 2009-08-21 | 2013-09-03 | Ricoh Company, Ltd. | Multi-beam laser power control circuit and image forming apparatus using the same |
| US8755419B2 (en) | 2009-09-02 | 2014-06-17 | Ricoh Company, Ltd. | Laser diode drive circuit |
| CN104167661A (zh) * | 2013-05-15 | 2014-11-26 | 株式会社理光 | 半导体激光驱动装置以及成像装置 |
| JP2015076581A (ja) * | 2013-10-11 | 2015-04-20 | ソニー株式会社 | 光送信回路、光送信装置、および、光伝送システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090141762A1 (en) | 2009-06-04 |
| KR20090056900A (ko) | 2009-06-03 |
| KR100988900B1 (ko) | 2010-10-20 |
| CN101447642B (zh) | 2010-12-08 |
| JP4912283B2 (ja) | 2012-04-11 |
| US7856039B2 (en) | 2010-12-21 |
| CN101447642A (zh) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097159A (en) | Drive circuit of light emitting element | |
| US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| JP4912283B2 (ja) | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 | |
| US20010020670A1 (en) | Automatic power control circuit | |
| JP2007073543A (ja) | 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置 | |
| KR101645081B1 (ko) | 반도체 레이저 구동 장치 및 화상 형성 장치 | |
| US7760780B2 (en) | Laser diode driving device and optical scanning device | |
| US8036254B2 (en) | Semiconductor laser driving circuit, and optical disc device and integrated circuit provided with semiconductor laser driving circuit | |
| JP3034485B2 (ja) | 自動レーザー出力制御回路 | |
| JP4108321B2 (ja) | 半導体レーザ装置 | |
| JP5304235B2 (ja) | 半導体レーザアレイ光量制御回路及びその半導体レーザアレイ光量制御回路を使用した画像形成装置 | |
| JP4125582B2 (ja) | 半導体レーザ駆動装置 | |
| US10220636B2 (en) | Drive apparatus that drives light emitting device | |
| US20050105573A1 (en) | Driver circuit for a semiconductor laser diode with a short time constant of the feedback loop | |
| JP5233663B2 (ja) | 半導体レーザアレイ光量制御回路及び画像形成装置 | |
| JP4213945B2 (ja) | 半導体レーザ駆動装置 | |
| US7227119B2 (en) | Current voltage converter circuit | |
| JP7154079B2 (ja) | 記録装置および発光素子駆動用基板 | |
| JP2005262481A (ja) | 光ビーム発光制御装置 | |
| JP2002127499A (ja) | 光書き込み制御方法および装置 | |
| JP2002084031A (ja) | 発光素子の駆動回路 | |
| JPH0697889A (ja) | 光送信器 | |
| KR19990018058A (ko) | 자동 레이져 출력 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4912283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |