JP2009237272A - 電気泳動表示装置及びその駆動方法、並びに電子機器 - Google Patents

Abstract

【課題】ペン入力等の外部入力に対して俊敏な応答表示を行う。
【解決手段】画素スイッチング素子２４を介してメモリ回路２５に画像信号を書き込む第１工程と、メモリ回路２５の画像信号に基づく出力に応じてスイッチ回路１１０によりスイッチング制御を行い、所定の電位を画素電極２１に供給することで表示部３に所定の画像を表示する第２工程とを含み、少なくとも電気泳動表示装置１外からの外部入力に応じて電気泳動素子２３を駆動する際に、第１工程と同時並行的に第２工程を行う。
【選択図】図５

Description

本発明は、電気泳動表示装置及びその駆動方法、並びに電子機器の技術分野に関する。

この種の電気泳動表示装置は、複数の画素によって次のように表示を行う表示部を有する。各画素では、画素スイッチング素子を介してメモリ回路に画像信号を書き込んだ後、書き込まれた画像信号に応じた電位により画素電極が駆動され、共通電極との間に電位差が生じる。これによって画素電極及び共通電極間の電気泳動素子を駆動することにより表示を行う。特許文献１には、このような画素について、メモリ回路にＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）を含む構成が開示されている。

或いは、本願発明者らの研究によれば、電気泳動素子を駆動するために、各画素において画素スイッチング素子及びＳＲＡＭを含むメモリ回路に加えてスイッチ回路を有する画素回路を構築し、このような画素回路により表示部において表示を行う。この画素回路は、（i）メモリ回路における画像信号の書き込みと分離して（ii）画素電極への電位の供給を行うことが可能なように構成されている。このような画素回路によれば、特許文献１による上述の画素回路と比較して、低消費電力で各画素を駆動することが可能となると共に、互いに画素電極が異なる電位となる隣接画素間でリーク電流が発生するのをより有効に防止することができる。

特開２００３−８４３１４号公報

しかしながら、上述したように上記（i）と上記（ii）とを分離して行う表示動作によれば、ペンタブレットやタッチセンサなどを電気泳動表示装置に搭載して、装置外からペン入力等の外部入力を行う場合に俊敏な応答表示を行うことが困難となる。即ち、外部入力に応答して電気泳動素子を駆動する際には、上記（i）及び上記（ii）を行うのに要する時間的長さが長くなり、その結果フレームレートが遅くなってしまう。よって、外部入力に応じた内容が、入力動作に対して遅延して表示されてしまう。

本発明は、例えば上記問題点に鑑みなされたものであり、ペン入力等の外部入力に対して俊敏な応答表示を行うことが可能な電気泳動表示装置及びその駆動方法、並びに電子機器を提供することを課題とする。

本発明の電気泳動表示装置の駆動方法は上記課題を解決するために、一対の画素電極及び共通電極と、前記画素電極及び前記共通電極間の電位差に基づいて駆動される電気泳動素子と、画素スイッチング素子と、メモリ回路と、スイッチ回路とが夫々設けられた複数の画素を含む表示部を備えた電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、前記画素スイッチング素子を介して前記メモリ回路に画像信号を書き込む第１工程と、前記メモリ回路の前記画像信号に基づく出力に応じて前記スイッチ回路によりスイッチング制御を行い、所定の電位を前記画素電極に供給することで前記表示部に所定の画像を表示する第２工程とを含み、少なくとも前記電気泳動表示装置外からの外部入力に応じて前記電気泳動素子を駆動する際に、前記第１工程と同時並行的に前記第２工程を行う。

本発明の電気泳動表示装置の駆動方法では、第１及び第２工程を行って、表示部に含まれる複数の画素の各々における画素電極及び共通電極の電位差に基づく電圧を電気泳動素子に印加する。これにより、電気泳動素子に含まれる電気泳動粒子を画素電極及び共通電極間で移動させることで、表示部に画像を表示させる。

第１工程では、各画素において画素スイッチング素子を介してメモリ回路に画像信号を書き込み、続いて第２工程では、各画素において、保持された画像信号に基づくメモリ回路からの出力に応じて、スイッチ回路により画素電極をスイッチング制御し、画素電極に所定の電位を供給する。

本発明では、少なくとも電気泳動表示装置にペンタブレットやタッチセンサを搭載して、ペン入力等の外部入力を行う際に、第１及び第２工程を同時並行的に行い、外部入力を行う以外の場合に第１及び第２工程を互いに分離して行う。第１及び第２工程を互いに分離して行う場合には、各々でメモリ回路を異なる電圧で駆動することにより、低消費電力で表示を行うことができると共に、第２工程では表示部に含まれる全画素に一括して画素電極に所定の電位を供給し、表示切替を行うことが可能となる等の利点を得ることができる。

一方、外部入力の際には、第１工程で、外部入力に応じて供給された画像信号をメモリ回路に書き込むのと同時並行的に、第２工程で、メモリ回路からは画像信号に基づく出力がなされて、スイッチ回路によるスイッチング制御が行われる。その結果、メモリ回路に対する画像信号の書き込みと同時並行的に画素電極には所定の電位が供給され、外部入力に応じた内容を表示することが可能となる。

従って、第１及び第２工程を分離して行う場合と比較して、外部入力の際には第１及び第２工程を行う時間的な長さを短くすることができ、入力に応じた内容を俊敏に表示することが可能となる。その結果、外部入力に同期して入力内容に応じた応答表示を行うことができる。

本発明の電気泳動表示装置の駆動方法の一態様では、前記第１工程及び前記第２工程間において、前記メモリ回路に対して電源電圧を昇圧させて供給する第３工程を含み、少なくとも前記外部入力の際には、前記第３工程を行わない。

この態様によれば、第１工程では、典型的には、メモリ回路を駆動するために要する最低限の電源電圧を供給し、画素電極及び共通電極間を所定の電位差とするために第３工程で電源電圧を昇圧させた後に第２工程を行う。従って、画素電極及び共通電極間を所定の電位差とするために要する電圧でメモリ回路を常時駆動する場合と比較して、より低消費電力で表示動作を行うことができる。

更に、少なくとも外部入力の際には、第３工程は行われず、第１及び第２工程では所定の電源電圧（例えば、駆動に要する最低限の電源電圧）でメモリ回路を駆動する。従って、第１及び第２工程を同時並行的に且つ低消費電力で行うことが可能となる。

本発明の電気泳動表示装置の駆動方法の他の態様では、前記第２工程において、前記スイッチング制御により第１及び第２の電位のいずれか一方を前記スイッチ回路により前記画素電極に供給すると共に、少なくとも前記外部入力の際には、前記共通電極に共通電位を前記第１及び第２の電位のうちいずれか一方のみとの間で電位差が生じるように供給する。

この態様によれば、第２工程では、スイッチング制御により第１及び第２の電位のいずれか一方を選択し、スイッチ回路を介して画素電極に供給する。ここに、第１及び第２の電位は互いに異なる電位であり、例えば第１の電位が第２の電位（ローレベル）より高電位のハイレベルとされる。従って、各画素において画素電極が互いに異なる第１及び第２の電位により駆動されることで、共通電極との間の電位差に基づき各々の電位で異なる色の表示、例えば白色表示及び黒色表示を行うことが可能となる。

更に、少なくとも外部入力の際には、第１及び第２の電位の一方と電位差が生じるように共通電位を供給する。これにより、画素においては、第１及び第２の電位のうち共通電位との電位差が生じる一方をスイッチ回路を介して画素電極に供給することで、例えば白色表示及び黒色表示のうちの一方のみを行う。この際には、第１工程では、複数の画素のうち部分的に、外部入力に応じ表示内容に変更を要する箇所の画素に対してのみ、第１及び第２の電位のうち共通電位との電位差が生じる一方が画素電極に供給されるように、画像信号の書き込みを行うようにするとよい。これにより、外部入力に応答して、表示部において部分的に必要箇所のみ黒色表示及び白色表示の一方により表示内容を変更することができる。従って、外部入力の際に表示部を全体的に例えば白色表示及び黒色表示の両方で、入力内容に応じて表示切替を行う場合と比較して、より俊敏に応答表示を行うことが可能となる。

本発明の電気泳動表示装置は上記課題を解決するために、上述した本発明の電気泳動表示装置の駆動方法（但し、その各種態様を含む）によって駆動される。

本発明の電気泳動表示装置によれば、上述した本発明の駆動方法によって表示部において画像表示を行うため、外部入力に対して俊敏に応答表示することができる。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気泳動表示装置を備える。

本発明の電子機器によれば、上述した本発明の電気泳動表示装置を備えるので、外部入力に対して俊敏な応答表示を行うことが可能な、例えば、腕時計、電子ペーパー、電子ノート、携帯電話、携帯用オーディオ機器などの各種電子機器を実現できる。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下では、本発明の実施形態について図を参照しつつ説明する。

先ず、本実施形態に係る電気泳動表示装置の全体構成について、図１及び図２を参照して説明する。

図１は、本実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。

図１において、本実施形態に係る電気泳動表示装置１は、表示部３と、コントローラ１０と、走査線駆動回路６０と、データ線駆動回路７０と、電源回路２１０と、共通電位供給回路２２０とを備えている。

表示部３には、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列されている。また、表示部３には、ｍ本の走査線４０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線４０は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線４０とｎ本のデータ線５０との交差に対応して画素２０が配置されている。

コントローラ１０は、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０の動作を制御する。コントローラ１０は、例えば、クロック信号、スタートパルス等のタイミング信号を各回路に供給する。

走査線駆動回路６０は、コントローラ１０から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。

データ線駆動回路７０は、コントローラ１０から供給されるタイミング信号に基づいて、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。

電源回路２１０は、高電位電源線９１に高電位電源電位ＶＥＰを供給し、低電位電源線９２に低電位電源電位Ｖｓｓを供給し、第１の制御線９４に第１の電位Ｓ１を供給し、第２の制御線９５に第２の電位Ｓ２を供給する。尚、ここでは図示を省略するが、高電位電源線９１、低電位電源線９２、第１の制御線９４及び第２の制御線９５の各々は、電気的なスイッチを介して電源回路２１０に電気的に接続されている。

共通電位供給回路２２０は、共通電位線９３に共通電位Ｖｃｏｍを供給する。尚、ここでは図示を省略するが、共通電位線９３は、電気的なスイッチを介して共通電位供給回路２２０に電気的に接続されている。

尚、コントローラ１０、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０には、各種の信号が入出力されるが、本実施形態と特に関係のないものについては説明を省略する。

図２は、画素の電気的な構成を示す等価回路図である。

図２において、画素２０は、本発明に係る「画素スイッチング素子」の一例である画素スイッチング用トランジスタ２４と、メモリ回路２５と、スイッチ回路１１０と、画素電極２１と、共通電極２２と、電気泳動素子２３とを備えている。

画素スイッチング用トランジスタ２４は、例えばＮ型トランジスタで構成されている。画素スイッチング用トランジスタ２４は、そのゲートが走査線４０に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインがメモリ回路２５の入力端子Ｎ１に電気的に接続されている。画素スイッチング用トランジスタ２４は、データ線駆動回路７０（図１参照）からデータ線５０を介して供給される画像信号を、走査線駆動回路６０（図１参照）から走査線４０を介してパルス的に供給される走査信号に応じたタイミングで、メモリ回路２５の入力端子Ｎ１に出力する。

メモリ回路２５は、インバータ回路２５ａ及び２５ｂを有しており、ＳＲＡＭとして構成されている。

インバータ回路２５ａ及び２５ｂは、互いの入力端子に他方の出力端子が電気的に接続されたループ構造を有している。即ち、インバータ回路２５ａの入力端子とインバータ回路２５ｂの出力端子とが互いに電気的に接続され、インバータ回路２５ｂの入力端子とインバータ回路２５ａの出力端子とが互いに電気的に接続されている。インバータ回路２５ａの入力端子が、メモリ回路２５の入力端子Ｎ１として構成されており、インバータ回路２５ａの出力端子が、メモリ回路２５の出力端子Ｎ２として構成されている。

インバータ回路２５ａは、Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２を有している。Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２のゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。Ｎ型トランジスタ２５ａ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスタ２５ａ２のソースは、高電位電源電位ＶＥＰが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスタ２５ａ１及びＰ型トランジスタ２５ａ２のドレインは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。

インバータ回路２５ｂは、Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２を有している。Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２のゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。Ｎ型トランジスタ２５ｂ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスタ２５ｂ２のソースは、高電位電源電位ＶＥＰが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスタ２５ｂ１及びＰ型トランジスタ２５ｂ２のドレインは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。

メモリ回路２５は、その入力端子Ｎ１にハイレベルの画像信号が入力されると、その出力端子Ｎ２から低電位電源電位Ｖｓｓを出力し、その入力端子Ｎ１にローレベルの画像信号が入力されると、その出力端子Ｎ２から高電位電源電位ＶＥＰを出力する。即ち、メモリ回路２５は、入力された画像信号がハイレベルであるかローレベルであるかに応じて、低電位電源電位Ｖｓｓ又は高電位電源電位ＶＥＰを出力する。言い換えれば、メモリ回路２５は、入力された画像信号を、低電位電源電位Ｖｓｓ又は高電位電源電位ＶＥＰとして記憶可能に構成されている。

高電位電源線９１及び低電位電源線９２は、電源回路２１０からそれぞれ高電位電源電位ＶＥＰ及び低電位電源電位Ｖｓｓが供給可能に構成されている。高電位電源線９１は、スイッチ９１ｓを介して電源回路２１０に電気的に接続されており、低電位電源線９２は、スイッチ９２ｓを介して電源回路２１０に電気的に接続されている。スイッチ９１ｓ及び９２ｓは、コントローラ１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９１ｓがオン状態とされることで、高電位電源線９１と電源回路２１０とが電気的に接続され、スイッチ９１ｓがオフ状態とされることで、高電位電源線９１は電気的に切断されたハイインピーダンス状態とされる。スイッチ９２ｓがオン状態とされることで、低電位電源線９２と電源回路２１０とが電気的に接続され、スイッチ９２ｓがオフ状態とされることで、低電位電源線９２は電気的に切断されたハイインピーダンス状態とされる。

スイッチ回路１１０は、第１のトランスミッションゲート１１１及び第２のトランスミッションゲート１１２を備えている。

第１のトランスミッションゲート１１１は、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎを備えている。Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのソースは、第１の制御線９４に電気的に接続されている。Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスタ１１１ｐのゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されており、Ｎ型トランジスタ１１１ｎのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されている。

第２のトランスミッションゲート１１２は、Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎを備えている。Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのソースは、第２の制御線９５に電気的に接続されている。Ｐ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスタ１１２ｐのゲートは、メモリ回路２５の出力端子Ｎ２に電気的に接続されており、Ｎ型トランジスタ１１２ｎのゲートは、メモリ回路２５の入力端子Ｎ１に電気的に接続されている。

スイッチ回路１１０は、メモリ回路２５に入力される画像信号に応じて、第１の制御線９４及び第２の制御線９５のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極２１に電気的に接続する。

具体的には、メモリ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力されると、メモリ回路２５からＮ型トランジスタ１１１ｎ及びＰ型トランジスタ１１２ｐのゲートに低電位電源電位Ｖｓｓが出力されると共に、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１２ｎのゲートに高電位電源電位ＶＥＰが出力されることにより、第２のトランスミッションゲート１１２を構成するＰ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎのみがオン状態となり、第１のトランスミッションゲート１１１を構成するＰ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎはオフ状態となる。一方、メモリ回路２５の入力端子Ｎ１にローレベルの画像信号が入力されると、メモリ回路２５からＮ型トランジスタ１１１ｎ及びＰ型トランジスタ１１２ｐのゲートに高電位電源電位ＶＥＰが出力されると共に、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１２ｎのゲートに低電位電源電位Ｖｓｓが出力されることにより、第１のトランスミッションゲート１１１を構成するＰ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのみがオン状態となり、第２のトランスミッションゲート１１２を構成するＰ型トランジスタ１１２ｐ及びＮ型トランジスタ１１２ｎはオフ状態となる。つまり、メモリ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力された場合には、第２のトランスミッションゲート１１２のみがオン状態となり、一方、メモリ回路２５の入力端子Ｎ１にローレベルの画像信号が入力された場合には、第１のトランスミッションゲート１１１のみがオン状態となる。

第１の制御線９４及び第２の制御線９５は、電源回路２１０からそれぞれ第１の電位Ｓ１及び第２の電位Ｓ２が供給可能に構成されている。第１の制御線９４は、スイッチ９４ｓを介して電源回路２１０に電気的に接続されており、第２の制御線９５は、スイッチ９５ｓを介して電源回路２１０に電気的に接続されている。スイッチ９４ｓ及び９５ｓは、コントローラ１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９４ｓがオン状態とされることで、第１の制御線９４と電源回路２１０とが電気的に接続され、スイッチ９４ｓがオフ状態とされることで、第１の制御線９４は電気的に切断されたハイインピーダンス状態とされる。スイッチ９５ｓがオン状態とされることで、第２の制御線９５と電源回路２１０とが電気的に接続され、スイッチ９５ｓがオフ状態とされることで、第２の制御線９５は電気的に切断されたハイインピーダンス状態とされる。

複数の画素２０の各々の画素電極２１は、スイッチ回路１１０によって画像信号に応じて択一的に選択された制御線９４又は９５に電気的に接続される。その際、複数の画素２０の各々の画素電極２１は、スイッチ９４ｓ又は９５ｓのオンオフ状態に応じて、電源回路２１０から第１の電位Ｓ１又は第２の電位Ｓ２が供給される、或いはハイインピーダンス状態とされる。

より具体的には、ローレベルの画像信号が供給される画素２０については、第１のトランスミッションゲート１１１のみがオン状態となり、その画素２０の画素電極２１は、第１の制御線９４に電気的に接続され、スイッチ９４ｓのオンオフ状態に応じて電源回路２１０から第１の電位Ｓ１が供給され、又は、ハイインピーダンス状態とされる。一方、ハイレベルの画像信号が供給される画素２０については、第２のトランスミッションゲート１１２のみがオン状態となり、その画素２０の画素電極２１は、第２の制御線９５に電気的に接続され、スイッチ９５ｓのオンオフ状態に応じて電源回路２１０から第２の電位Ｓ２が供給され、又は、ハイインピーダンス状態とされる。

画素電極２１は、電気泳動素子２３を介して共通電極２２と互いに対向するように配置されている。

共通電極２２は、共通電位Ｖｃｏｍが供給される共通電位線９３に電気的に接続されている。共通電位線９３は、共通電位供給回路２２０から共通電位Ｖｃｏｍが供給可能に構成されている。共通電位線９３は、スイッチ９３ｓを介して共通電位供給回路２２０に電気的に接続されている。スイッチ９３ｓは、コントローラ１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９３ｓがオン状態とされることで、共通電位線９３と共通電位供給回路２２０とが電気的に接続され、スイッチ９３ｓがオフ状態とされることで、共通電位線９３は電気的に切断されたハイインピーダンス状態とされる。

電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。

次に、本実施形態に係る電気泳動表示装置の表示部の具体的な構成について、図３及び図４を参照して説明する。

図３は、本実施形態に係る電気泳動表示装置の表示部の部分断面図である。

図３において、表示部３は、素子基板２８と対向基板２９との間に電気泳動素子２３が挟持される構成となっている。尚、本実施形態では、対向基板２９側に画像を表示することを前提として説明する。

素子基板２８は、例えばガラスやプラスチック等からなる基板である。素子基板２８上には、ここでは図示を省略するが、図２を参照して上述した画素スイッチング用トランジスタ２４、メモリ回路２５、スイッチ回路１１０、走査線４０、データ線５０、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４、第２の制御線９５等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極２１がマトリクス状に設けられている。

対向基板２９は、例えばガラスやプラスチック等からなる透明な基板である。対向基板２９における素子基板２８との対向面上には、共通電極２２が複数の画素電極９ａと対向してベタ状に形成されている。共通電極２２は、例えばマグネシウム銀（ＭｇＡｇ）、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）等の透明導電材料から形成されている。

電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセル８０から構成されており、例えば樹脂等からなるバインダー３０及び接着層３１によって素子基板２８及び対向基板２９間で固定されている。尚、本実施形態に係る電気泳動表示装置１は、製造プロセスにおいて、電気泳動素子２３が予め対向基板２９側にバインダー３０によって固定されてなる電気泳動シートが、別途製造された、画素電極２１等が形成された素子基板２８側に接着層３１によって接着されている。

マイクロカプセル８０は、画素電極２１及び共通電極２２間に挟持され、１つの画素２０内に（言い換えれば、１つの画素電極２１に対して）１つ又は複数配置されている。

図４は、マイクロカプセルの構成を示す模式図である。尚、図４では、マイクロカプセルの断面を模式的に示している。

図４において、マイクロカプセル８０は、被膜８５の内部に分散媒８１と、複数の白色粒子８２と、複数の黒色粒子８３とが封入されてなる。マイクロカプセル８０は、例えば、５０ｕｍ程度の粒径を有する球状に形成されている。尚、白色粒子８２及び黒色粒子８３は、電気泳動粒子の一例である。

被膜８５は、マイクロカプセル８０の外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアガム等の透光性を有する高分子樹脂から形成されている。

分散媒８１は、白色粒子８２及び黒色粒子８３をマイクロカプセル８０内（言い換えれば、被膜８５内）に分散させる媒質である。分散媒８１としては、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒８１には、界面活性剤が配合されてもよい。

白色粒子８２は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。

黒色粒子８３は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。

このため、白色粒子８２及び黒色粒子８３は、画素電極２１と共通電極２２との間の電位差によって発生する電場によって、分散媒８１中を移動することができる。

これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。

図３及び図４において、画素電極２１と共通電極２２との間に、相対的に共通電極２２の電位が高くなるように電圧が印加された場合には、正に帯電された黒色粒子８３はクーロン力によってマイクロカプセル８０内で画素電極２１側に引き寄せられると共に、負に帯電された白色粒子８２はクーロン力によってマイクロカプセル８０内で共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０内の表示面側（即ち、共通電極２２側）に白色粒子８２が集まることで、表示部３の表示面にこの白色粒子８２の色（即ち、白色）を表示することができる。逆に、画素電極２１と共通電極２２との間に、相対的に画素電極２１の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子８２がクーロン力によって画素電極２１側に引き寄せられると共に、正に帯電された黒色粒子８３はクーロン力によって共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０の表示面側に黒色粒子８３が集まることで、表示部３の表示面にこの黒色粒子８３の色（即ち、黒色）を表示することができる。

更に、画素電極２１及び共通電極２２間における白色粒子８２及び黒色粒子８３の分布状態によって、白色と黒色との中間階調である、ライトグレー、グレー、ダークグレー等の灰色を表示することができる。また、白色粒子８２、黒色粒子８３に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等のカラー表示を行うことができる。

以下では、本実施形態の電気泳動表示装置の駆動方法について説明する。

先ず、通常の、即ち後述するペン入力等の外部入力以外における、本実施形態の駆動方法による表示動作について、主に図１及び図２を参照して説明する。

図１及び図２において、通常の表示動作では、各画素２０に対して画像信号の書き込みを行った後、画像信号に応じた表示を行う。

先ず、画像信号の書き込みの際には、走査線駆動回路６０は、走査線Ｙ１、Ｙ２、…、Ｙｍに順次に走査信号を供給すると共に、走査信号に基づいて一の走査線が選択される期間において、データ線駆動回路７０はデータ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。

これにより、各画素２０では、走査信号に応じて画素スイッチング用トランジスタ２４から画像信号がメモリ回路２５の入力端子Ｎ１に入力される。

この際、電源回路２１０は、画像信号の電位レベル（例えば５Ｖのハイレベル、又は例えば０Ｖのローレベル）に応じた、ハイレベル（例えば５Ｖ）の高電位電源電位ＶＥＰ及びローレベルの低電位電源電位Ｖｓｓ（例えば０Ｖ）を供給する。高電位電源電位ＶＥＰ及び低電位電源電位Ｖｓｓは夫々、オン状態とされたスイッチ９１ｓ及び９２ｓを介して高電位電源線９１及び低電位電源線９２に供給される。一方で、このように画像信号の書き込みを行う期間では、電源回路２１０及び共通電位供給回路２２０は夫々、共通電位Ｖｃｏｍ、第１の電位Ｓ１及び第２の電位Ｓ２の各々の供給を行わず、スイッチ９３ｓ、９４ｓ及び９５ｓはオフ状態となっている。よって、共通電位線９３、第１の制御線９４及び第２の制御線９５はハイインピーダンス状態にある。

続いて、各画素２０で、上述した画像信号の書き込みとは分離された工程として、画像信号に応じた表示を行う。

この際、電源回路２１０は、高電位電源電位ＶＥＰを例えば５Ｖから１５Ｖに昇圧させたハイレベルで供給する（つまり、画像信号のメモリ回路２５への書き込み時における高電位電源電位ＶＥＰを例えば５Ｖから１５Ｖに昇圧させる）と共に、ローレベルの低電位電源電位Ｖｓｓ（例えば０Ｖ）を供給する。また、電源回路２１０は、第１の電位Ｓ１をハイレベル（例えば１５Ｖ）として供給し、第２の電位Ｓ２をローレベル（例えば０Ｖ）として供給する。この場合、第１の電位Ｓ１が供給される期間において第２の電位Ｓ２は供給されず、第２の電位Ｓ２が供給される期間において第１の電位Ｓ１は供給されない。

更に、電源回路２１０は、好ましくは共通電位Ｖｃｏｍをローレベル（例えば０Ｖ）及びハイレベル（例えば１５Ｖ）のいずれかに周期的に変動させて供給する。これにより、所謂コモン振り駆動が行われる。

このように供給された高電位電源電位ＶＥＰ、低電位電源電位Ｖｓｓ、第１の電位Ｓ１、第２の電位Ｓ２及び共通電位Ｖｃｏｍは、スイッチ９１ｓ、９２ｓ、９３ｓ、９４ｓ及び９５ｓを介して図２に示す各種の配線９１、９２、９３、９４及び９５に供給される。但し、第１の電位Ｓ１が供給される期間においては、第１の制御線９４がスイッチ９４ｓを介して電源回路２１０に電気的に接続され、第２の制御線９５は対応するスイッチ９５ｓがオフ状態とされるため、ハイインピーダンス状態にある。一方で、第２の電位Ｓ２が供給される期間においては、第２の制御線９５がスイッチ９５ｓを介して電源回路２１０に電気的に接続され、第１の制御線９４は対応するスイッチ９４ｓがオフ状態とされるため、ハイインピーダンス状態にある。

表示部３において、各画素２０では、メモリ回路２５にはローレベル或いはハイレベルの画像信号が保持された状態にある。よって、各画素２０では、メモリ回路２５からの出力（高電位電源電位ＶＥＰ及び低電位電源電位Ｖｓｓ）に応じて、スイッチ回路１１０の第１のトランスミッションゲート１１１及び第２のトランスミッションゲート１１２の一方がオン状態にある。

具体的には、ローレベルの画像信号が入力された画素２０では、第１のトランスミッションゲート１１１のみがオン状態にあり、画素電極２１は第１の制御線９４に電気的に接続されている。また、ハイレベルの画像信号が入力された画素２０では、第２のトランスミッションゲート１１２のみがオン状態にあり、画素電極２１は第２の制御線９５に電気的に接続されている。

よって、ローレベルの画像信号が入力された画素２０では、第１の制御線９４から第１の電位Ｓ１（ハイレベル、例えば１５Ｖ）が画素電極２１に供給され、共通電位線９３から供給される共通電位Ｖｃｏｍがローレベル（例えば０Ｖ）のときに生じる共通電極２２との間の電位差に基づいて、黒色表示が行われる。一方で、ハイレベルの画像信号が入力された画素２０では、第２の制御線９５から第２の電位Ｓ２（ローレベル、例えば０Ｖ）が画素電極２１に供給され、共通電位線９３から供給される共通電位Ｖｃｏｍがハイレベル（例えば１５Ｖ）のときに生じる共通電極２２との間の電位差に基づいて、白色表示が行われる。

これにより、図１における表示部３では全画素２０で一括して第１の電位Ｓ１又は第２の電位Ｓ２に基づいて画像表示が行われる。また、上述したように各画素２０に画像信号を書き込んだ後に、電源回路２１０は高電位電源電位ＶＥＰを例えば１５Ｖに昇圧させて、高電位電源電位ＶＥＰ及び低電位電源電位Ｖｓｓの電位差に基づく、メモリ回路２５の電源電圧を昇圧させた状態で、且つ画素電極２１及び共通電極２２の電位差を例えば１５Ｖとして表示を行う。従って、メモリ回路２５を画素電極２１及び共通電極２２間を所定の電位差とするために要する電圧で常時駆動する場合と比較して、より低消費電力で表示動作を行うことができる。

次に、電気泳動表示装置１にペンタブレットやタッチセンサを搭載して、ペン入力等の外部入力を行う際の電気泳動表示装置の駆動方法について、図５を参照して説明する。

図５は、外部入力を行う際の各種信号の波形を概略的に示すタイミングチャートである。

図１において、電気泳動表示装置１では、上述したような一連の表示動作によるシーケンスに基づいて所定の画像を表示部３において表示させる。尚、この際、表示部３において表示された画像において、既に行われた外部入力に応じた内容が併せて表示される場合もある。

図５において、このように所定の画像表示がなされ、外部入力を待機している状態で、電源回路２１０からの各種の電位ＶＥＰ、Ｖｓｓ等の供給は好ましくは停止され、図２に示す各種配線９１、９２等はハイインピーダンス状態（Ｈｉ−Ｚ）にある。また、外部入力の際には共通電位供給回路２２０は、好ましくは共通電位Ｖｃｏｍを所定の電位、例えばローレベル（グランドレベル（ＧＮＤ）、０Ｖ）として供給する。

ペンタブレット等によりペン入力等の外部入力がなされると、各入力毎にコントローラ１０は制御信号（図５中、制御信号（１）、制御信号（２）、制御信号（３））を生成し、制御信号に基づいて、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０が駆動されることにより、以下のように各入力に応じた内容が表示部３において表示される。

この際、コントローラ１０からの制御信号に基づいて、各画素２０では画像信号の書き込み及び画像信号に応じた表示を同時並行的に行う。具体的には、図５において、外部入力の待機状態に入った後、１回目の外部入力に応じてコントローラ１０から制御信号（１）が出力される。図５において、制御信号（１）に応じて、電源回路２１０は、ハイレベル（例えば５Ｖ）の高電位電源電位ＶＥＰ及びローレベルの低電位電源電位Ｖｓｓ（例えば０Ｖ）を供給すると共に、第１の電位Ｓ１をハイレベル（例えば５Ｖ）として供給し、第２の電位Ｓ２をローレベル（例えばＧＮＤ、０Ｖ）として供給する。或いは、電源回路２１０は、後述するように黒色表示による部分的な表示変更を行うために、第２の電位Ｓ２を供給せず、第２の制御線９５をハイインピーダンス状態（Ｈｉ−Ｚ）に維持するようにしてもよい。

図５に示すように、高電位電源電位ＶＥＰ（及び低電位電源電位Ｖｓｓ）、第１の電位Ｓ１及び第２の電位Ｓ２は、制御信号（１）の出力後は、同時並行的に電源回路２１０から供給される。従って、このように供給された高電位電源電位ＶＥＰ（及び低電位電源電位Ｖｓｓ）、第１の電位Ｓ１、第２の電位Ｓ２及び共通電位Ｖｃｏｍは、スイッチ９１ｓ、９２ｓ、９３ｓ、９４ｓ及び９５ｓを介して図２に示す各種の配線９１、９２、９３、９４及び９５に同時並行的に供給されることとなる。

また、制御信号（１）に応じて、走査線駆動回路６０及びデータ線駆動回路７０が駆動され、図２における画素２０では、メモリ回路２５に画像信号が書き込まれる。

ここに図５に示すように各種の電位を供給した場合、既に説明したように画像信号に基づいて、第１の電位Ｓ１（例えば５Ｖ）が画素電極２１に供給された場合、共通電極２２の共通電位Ｖｃｏｍ（例えば０Ｖ）との電位差に基づき、画素２０において黒色表示が可能であるが、第２の電位Ｓ２（例えば０Ｖ）が画素電極２１に供給された場合、共通電極２２の共通電位Ｖｃｏｍ（例えば０Ｖ）との電位差は生じない。即ち本実施形態では外部入力に応じて黒色表示による表示変更のみが可能となっており、好ましくは制御信号（１）に応じて走査線駆動回路６０及びデータ線駆動回路７０が駆動され、表示部３において外部入力に応じて表示内容に変更を要する箇所の画素２０に対してのみローレベルの画像信号を供給する。

この場合、ローレベルの画像信号が入力された画素２０では、画像信号に基づくメモリ回路２５からの出力に応じて、スイッチ回路１１０の第１のトランスミッションゲート１１１がオン状態となり、画素電極２１は第１の制御線９４に電気的に接続される。

メモリ回路２５に画像信号が書き込まれるのと同時並行的に、上述したように第１の制御線９４及び第２の制御線９５には第１の電位Ｓ１及び第２の電位Ｓ２が供給されている。従って、メモリ回路２５に画像信号が書き込まれるのと同時並行的に、ローレベルの画像信号が入力された画素２０では、第１の制御線９４から第１の電位Ｓ１（ハイレベル、例えば５Ｖ）が画素電極２１に供給され、共通電極２２との間の電位差に基づいて、黒色表示が行われる。

図５において、２回目の外部入力以降の、コントローラ１０から出力される制御信号（２）、（３）についても、各々に応じて、制御信号（１）と同様の表示動作が行われて、各入力に応じた内容について表示部３において必要箇所のみ黒色表示による表示変更が行われる。

よって、本実施形態では、外部入力の際に画像信号の書き込みから表示に至るまでに要する時間的な長さを、既に説明したように画像信号の書き込みとは分離された工程として表示を行う場合と比較して短くすることができ、俊敏に外部入力に応じた内容を表示部３に表示することが可能となる。従って、外部入力に同期して入力内容に応じた応答表示を行うことができる。

ここに、上述したように外部入力に応じて必要箇所のみ変更を行う場合は、表示部３の全体を入力内容に応じて表示切替を行う場合と比較して、より俊敏に応答表示を行うことが可能となる。

また、図５を参照して説明したように、外部入力の際には、通常の表示動作と異なり、高電位電源電位ＶＥＰは例えば５Ｖに維持され、メモリ回路２５の電源電圧は昇圧されない。従って、画素２０において画像信号の書き込みと同時並行的に表示を低消費電力で行うことが可能となる。

尚、このように昇圧を行わない場合は、図５を参照して説明したように画素電極２１及び共通電極２２の電位差は例えば５Ｖとなっている。このように、画素電極２１及び共通電極２２の電位差が小さくなると（通常の表示動作では例えば１５Ｖ）、図４を参照して説明したような白色粒子８２及び黒色粒子８３の移動が円滑に行われず、コントラストの低下等を招き、表示品位が劣化するおそれがある。しかしながら、上述したような必要箇所のみを変更する場合には、表示部３に表示された画像全体の表示品位の劣化を防止することが可能である。

或いは、このような表示品位の劣化を防止するために、データ線駆動回路７０、走査線駆動回路６０等の駆動電圧を調整し、高電位電源電位ＶＥＰ及び第１の電位Ｓ１を夫々例えば１５Ｖに維持して、外部入力に応じた表示を行うようにしてもよい。

以上では、図５を参照して外部入力に応じて黒色表示により部分的な表示変更を行う場合について説明したが、白色表示により部分的な表示変更が行われるようにしてもよい。この場合、例えば制御信号に応じて、共通電位供給回路２２０からは第２の電位Ｓ２（例えばＧＮＤ、０Ｖ）と電位差が生じるように、共通電位Ｖｃｏｍ（例えば５Ｖ）が供給される。

次に、上述した電気泳動表示装置を適用した電子機器について、図６及び図７を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。

図６は、電子ペーパー１４００の構成を示す斜視図である。

図６に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。

図７は、電子ノート１５００の構成を示す斜視図である。

図７に示すように、電子ノート１５００は、図６で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、消費電力が小さく、高品質な画像表示を行うことが可能である。

尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気泳動表示装置及びその駆動方法、及び該電気泳動表示装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

本実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。 画素の電気的な構成を示す等価回路図である。 本実施形態に係る電気泳動表示装置の表示部の部分断面図である。 マイクロカプセルの構成を示す模式図である。 外部入力を行う際の各種信号の波形を概略的に示すタイミングチャートである。 電気泳動表示装置を適用した電子機器の一例たる電子ペーパーの構成を示す斜視図である。 電気泳動表示装置を適用した電子機器の一例たる電子ノートの構成を示す斜視図である。

符号の説明

１…電気泳動表示装置、３…表示部、２０…画素、２１…画素電極、２２…共通電極、２３…電気泳動素子、２４…画素スイッチング用トランジスタ、２５…メモリ回路、２８…素子基板、２９…対向基板、８０…マイクロカプセル、８２…白色粒子、８３…黒色粒子、１１０…スイッチ回路

Claims (5)

1. 一対の画素電極及び共通電極と、前記画素電極及び前記共通電極間の電位差に基づいて駆動される電気泳動素子と、画素スイッチング素子と、メモリ回路と、スイッチ回路とが夫々設けられた複数の画素を含む表示部を備えた電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、
   前記画素スイッチング素子を介して前記メモリ回路に画像信号を書き込む第１工程と、
   前記メモリ回路の前記画像信号に基づく出力に応じて前記スイッチ回路によりスイッチング制御を行い、所定の電位を前記画素電極に供給することで前記表示部に所定の画像を表示する第２工程と
   を含み、
   少なくとも前記電気泳動表示装置外からの外部入力に応じて前記電気泳動素子を駆動する際に、前記第１工程と同時並行的に前記第２工程を行う
   ことを特徴とする電気泳動表示装置の駆動方法。
2. 前記第１工程及び前記第２工程間において、前記メモリ回路に対して電源電圧を昇圧させて供給する第３工程を含み、
   少なくとも前記外部入力の際には、前記第３工程を行わない
   ことを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
3. 前記第２工程において、前記スイッチング制御により第１及び第２の電位のいずれか一方を前記スイッチ回路により前記画素電極に供給すると共に、
   少なくとも前記外部入力の際には、前記共通電極に共通電位を前記第１及び第２の電位のうちいずれか一方のみとの間で電位差が生じるように供給する
   ことを特徴とする請求項１又は２に記載の電気泳動表示装置の駆動方法。
4. 請求項１から３のいずれか一項に記載の電気泳動表示装置の駆動方法によって駆動されることを特徴とする電気泳動表示装置。
5. 請求項４に記載の電気泳動表示装置を備えることを特徴とする電子機器。

Images