JP2009246332A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2009246332A
JP2009246332A JP2008261675A JP2008261675A JP2009246332A JP 2009246332 A JP2009246332 A JP 2009246332A JP 2008261675 A JP2008261675 A JP 2008261675A JP 2008261675 A JP2008261675 A JP 2008261675A JP 2009246332 A JP2009246332 A JP 2009246332A
Authority
JP
Japan
Prior art keywords
pattern
region
fine
hard mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008261675A
Other languages
English (en)
Other versions
JP5323438B2 (ja
Inventor
Nam-Myun Cho
南勉 趙
Young-Hoon Song
永勳 宋
Meitetsu Kin
明哲 金
Young-Ju Park
榮周 朴
Shi-Yong Yi
時▲庸▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2009246332A publication Critical patent/JP2009246332A/ja
Application granted granted Critical
Publication of JP5323438B2 publication Critical patent/JP5323438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/08—Planarisation of organic insulating materials

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】同じ基板上にパターン密度またはパターン幅の相異なる多様な大きさ及び多様なピッチのパターンを同時に形成できる半導体素子の微細パターン形成方法を提供する。
【解決手段】第１領域及び第２領域を備える基板上に、第１領域のみに第１ピッチで反復配置される複数のモールドパターン１４０ａを形成するステップと、微細マスク層１５０を基板上の第１領域及び第２領域に同時に形成するステップと、第２領域のみに微細マスク層１５０の上面のうち一部を覆う上部ハードマスクパターン１６０ａを形成するステップと、上部ハードマスクパターン１６０ａをエッチングマスクとして、第１領域及び第２領域で微細マスク層１５０をエッチングし、第１領域に複数の微細スペーサ１５０ａを複数のモールドパターン１４０ａそれぞれの両側壁に形成すると同時に、第２領域に低密度マスクパターンを形成するステップと、を含む。
【選択図】 図１Ｇ

Description

本発明は、半導体素子の微細パターン形成方法に係り、特に、ＳＡＲＰ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｒｅｖｅｒｓｅ Ｐａｔｔｅｒｉｎｇ）工程を利用して微細ピッチのハードマスクパターンを形成するに当たって、基板上の相異なる領域で相異なるパターン密度で微細パターンを形成するための半導体素子の微細パターン形成方法に関する。
高集積化された半導体素子の製造時において、パターン微細化が必須である。狭い面積に多くの素子を集積させるためには、個別素子のサイズをなるべく小さく形成せねばならず、このためには形成しようとするパターンそれぞれの幅と前記パターン間の間隔との和であるピッチを小さくせねばならない。最近、半導体素子のデザインルールが急減するにつれて、半導体素子の具現に必要なパターンを形成するためのフォトリソグラフィ工程において、解像限界のために微細ピッチを持つパターンを形成するのに限界がある。特に、基板上にラインアンドスペースパターン（ｌｉｎｅ ａｎｄ ｓｐａｃｅ ｐａｔｔｅｒｎ、以下、“Ｌ／Ｓパターン”という）の形成のためのフォトリソグラフィ工程時に、解像限界によって微細ピッチを持つ所望のパターンを形成するのに限界がある。
前記のようなフォトリソグラフィ工程での解像限界を克服するために、微細ピッチを持つハードマスクパターンを形成するための多様な方法が提案された。
しかし、半導体基板上のセルアレイ領域のようにパターン密度が比較的高い領域と、周辺回路領域またはコア領域のようにパターン密度が比較的低い領域とで、相異なるパターン密度を持つ微細パターンを同時に形成するための新たな工程開発が要求される。
本発明の目的は、フォトリソグラフィ工程での解像限界を克服できる微細ピッチのパターンを具現するに当たって、同じ基板上にパターン密度、またはパターン幅の異なる多様なサイズ及び多様なピッチのパターンを同時に形成できる半導体素子の微細パターン形成方法を提供することである。
前記目的を達成するために、本発明による半導体素子の微細パターン形成方法では、第１領域及び第２領域を備える基板上に、前記第１領域及び前記第２領域のうち、前記第１領域のみに第１ピッチで反復配置される複数のモールドパターンを形成するステップと、前記第１領域で前記モールドパターンを覆う微細マスク層を、前記基板上の第１領域及び第２領域に同時に形成するステップと、前記第１領域及び前記第２領域のうち、前記第２領域のみに前記微細マスク層の上面のうち一部を覆う上部ハードマスクパターンを形成するステップと、前記上部ハードマスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記微細マスク層をエッチングし、前記第１領域には、前記微細マスク層の第１部分で形成される複数の微細スペーサを前記複数のモールドパターンそれぞれの両側壁に形成すると同時に、前記第２領域には前記微細マスク層の第２部分で形成される低密度マスクパターンを形成するステップと、を含む。
前記基板は被エッチング膜を備え、前記複数のモールドパターン及び前記微細マスク層はそれぞれ前記被エッチング膜上に形成され、前記複数の微細スペーサ及び低密度マスクパターンが形成された後、前記複数の微細スペーサ及び低密度マスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記被エッチング膜をエッチングするステップをさらに含む。
前記基板は、半導体基板と、前記半導体基板上に形成された下部ハードマスク層とを備え、前記複数のモールドパターン及び前記微細マスク層は、それぞれ前記下部ハードマスク層上に形成される。前記下部ハードマスク層は１種の物質からなる単一層、またはそれぞれ異なる物質からなる複数のハードマスク層が順次積層された多重層で形成される。
前記複数の微細スペーサ及び低密度マスクパターンが形成された後、前記複数の微細スペーサ及び前記低密度マスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記下部ハードマスク層を同時にエッチングして、前記第１領域及び前記第２領域でそれぞれ異なるパターン密度を持つ下部ハードマスクパターンを形成する。また、前記下部ハードマスクパターンが形成された後、前記下部ハードマスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記半導体基板をエッチングして、前記第１領域及び前記第２領域でそれぞれ異なる密度を持つ活性領域を同時に定義できる。
前記複数のモールドパターンと前記上部ハードマスクパターンとは、同じ物質からなってもよく、相異なる物質からなってもよい。
前記上部ハードマスクパターンを形成するステップは、前記第１領域及び前記第２領域で前記微細マスク層上に上部ハードマスク層を形成するステップと、前記第１領域及び前記第２領域のうち、前記第２領域のみに前記上部ハードマスク層の上面のうち一部を覆うマスクパターンを形成するステップと、前記マスクパターンをエッチングマスクとして、前記上部ハードマスク層をエッチングして前記上部ハードマスクパターンを形成するステップと、を含む。
本発明による半導体素子の微細パターン形成方法で、前記複数の微細スペーサ及び低密度マスクパターンが形成された後、前記複数のモールドパターン及び前記上部ハードマスクパターンを除去するステップをさらに含む。前記複数のモールドパターン及び前記上部ハードマスクパターンは、同時に除去されてもよく、順次除去されてもよい。
本発明による半導体素子の微細パターン形成方法によれば、基板上の相異なる領域で相異なるパターン密度を持つ微細マスクパターンを同時に形成した後、これをエッチングマスクとして利用して前記基板上の相異なる領域に相異なる密度を持つパターンを同時に形成する。したがって、基板上で形成しようとする単位素子の種類及び密度によって基板に多様な幅及び多様なピッチを持つ微細パターンを、単純化された工程により形成できる。特に、高密度パターン領域に具現しようとする微細パターンを形成するに当たって、フォトリソグラフィ工程での解像限界を克服できる微細ピッチのパターンを容易に形成でき、このような微細ピッチのパターンを形成する時に、高密度パターン領域での微細パターン形成工程を低密度パターン領域でのパターン形成工程と同時に進めることによって、同一層上に低密度パターン及び高密度パターンを同時に具現できる。したがって、高集積半導体素子の製造工程が単純化され、低コストになって製品競争力を向上させることができる。
次いで、本発明の望ましい実施形態について添付図面を参照して詳細に説明する。しかし、本発明の実施形態はいろいろな形態に変形でき、本発明の範囲が後述する実施形態に限定されると解釈されてはならない。図面で、層及び領域の厚さは明細書の明確性のために誇張されている。図面上で同じ符号は同じ要素を称する。
（第１実施形態）
図１Ａから図１Ｋは、本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために工程順序によって示した断面図である。
図１Ａを参照すれば、基板１００上に被エッチング膜１１０を形成し、被エッチング膜１１０上に下部ハードマスク層１２０、１３０を形成する。
本実施形態においては、下部ハードマスク層１２０、１３０は、第１ハードマスク層１２０及び第２ハードマスク層１３０が順次積層された二重層構造を持つ。しかし、本発明はこれに限定されるものではない。例えば、下部マスク層は１種の物質からなる単一層、またはそれぞれ異なる物質からなる複数のハードマスク層が順次積層された多重層で形成されることもある。
基板１００は、高密度パターン領域Ａ及び低密度パターン領域Ｂを備える。高密度パターン領域Ａは、例えば、半導体素子のセルアレイ領域のように単位面積当たりパターン密度が比較的高い領域である。低密度パターン領域Ｂは、単位面積当たりパターン密度が比較的低い領域であり、例えば、周辺回路領域またはコア領域、その中でも特に低電圧領域または高電圧領域でありうる。または、低密度パターン領域Ｂは、セルアレイ領域のうち形成しようとするパターンの密度が比較的低い領域でありうる。
基板１００は、シリコン基板で形成されうる。
被エッチング膜１１０は、形成しようとするパターンの用途によって多様な物質からなりうる。基板１００上にゲート電極を形成する場合には、被エッチング膜１１０は導電層、例えば、ドーピングされたポリシリコン層、またはドーピングされたポリシリコン層と金属シリサイド層との積層構造になりうる。そして、ビットラインを形成する場合には、被エッチング膜１００は、金属、例えば、タングステンまたはアルミニウムからなりうる。被エッチング膜１１０が絶縁層である場合、例えば、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＦＳＧ（ｆｌｕｏｒｉｎｅ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ＳｉＯＣ、ＳｉＬＫなどのように比較的低い誘電定数を持つ絶縁物質からなりうる。または、被エッチング膜１１０は、導電層と絶縁層との組み合わせで形成されうる。最終的に形成しようとする微細パターンが基板１００のエッチングにより形成される場合には、被エッチング膜１１０は省略できる。例えば、基板１００に活性領域を定義するために本発明による方法を利用する場合には、被エッチング膜１１０を省略できる。
第１ハードマスク層１２０及び第２ハードマスク層１３０は、それぞれ被エッチング膜１１０の材料、後続工程で第２ハードマスク層１３０上に形成される他のエッチングマスクの材料、及び形成しようとするパターンの用途によって、下部の被エッチング膜のエッチング時にエッチング耐性を持つことができる多様な物質からなりうる。第１ハードマスク層１２０及び第２ハードマスク層１３０は、所定のエッチング条件に対して相異なるエッチング選択比を持つ相異なる物質からなる。例えば、第１ハードマスク層１２０及び第２ハードマスク層１３０は、それぞれ酸化膜、窒化膜、及びポリシリコン膜で選択される相異なる膜で形成されうる。例えば、第１ハードマスク層１２０及び第２ハードマスク層１３０のうち一つは、熱酸化膜、ＣＶＤ酸化膜、ＵＳＧ膜（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓｆｉｌｍ）及びＨＤＰ酸化膜（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ ｏｘｉｄｅ ｆｉｌｍ）からなる群から選択されるいずれか一つの酸化膜で形成されうる。または、第１ハードマスク層１２０及び第２ハードマスク層１３０のうち一つは、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ、ＢＮのような窒化膜、またはポリシリコン膜で形成されうる。
図１Ｂを参照すれば、第２ハードマスク層１３０上にモールド層１４０及び反射防止膜１４２を順次形成し、高密度パターン領域Ａで、反射防止膜１４２上にフォトレジストパターン１４４を形成する。
モールド層１４０は、例えば、炭素含有膜、酸化膜、ポリシリコン膜、窒化膜、フォトレジスト膜、またはＡｌ、Ｗのような金属膜で形成されうる。モールド層１４０が炭素含有膜で形成される場合、モールド層１４０を構成する炭素含有膜は、芳香族環を含む炭化水素化合物またはその誘導体からなる有機化合物で形成されうる。例えば、モールド層１４０を構成する炭素含有膜は、フェニル、ベンゼン、またはナフタレンのような芳香族環を含む有機化合物からなりうる。前記炭素含有膜は、モールド層１４０を構成する有機化合物の総重量を基準に約８５〜９９重量％の比較的高い炭素含有量を持つ膜で形成されうる。前記炭素含有膜は、例えば、スピンコーティングにより形成されうる。前記炭素含有膜を形成するための例示的な方法で、第２ハードマスク層１３０上に有機化合物を約１０００〜５０００Åの厚さでスピンコーティングした後、得られた有機化合物層を約１５０〜３５０℃の温度下で１次ベイクして前記炭素含有膜を形成する。前記１次ベイクは約６０秒間行なわれうる。次いで、前記炭素含有膜を約３００〜５５０℃の温度下で２次ベイクして硬化させる。前記２次ベイクは約３０〜３００秒間行なわれうる。このように、前記炭素含有膜を硬化させることによって、前記炭素含有膜上に他の膜質を形成する時に約４００℃以上の比較的高温下で蒸着工程を行っても、蒸着工程中に前記炭素含有膜に悪影響が及ばなくなる。
反射防止膜１４２は、無機物または有機物からなりうる。例えば、反射防止膜１４２は、ＳｉＯＮ膜またはＢＡＲＣ膜（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ ｆｉｌｍ）で形成されうる。
フォトレジストパターン１４４は、高密度パターン領域Ａで最終的に形成しようとする微細パターンのピッチ（ＰＡ）より２倍大きいピッチ（２ＰＡ）を持つように形成できる。
図１Ｃを参照すれば、フォトレジストパターン１４４をエッチングマスクとして、反射防止膜１４２及びモールド層１４０をエッチングして複数のモールドパターン１４０ａを形成する。次いで、モールドパターン１４０ａ上に残っている反射防止膜１４２及びフォトレジストパターン１４４を除去する。
高密度パターン領域Ａで、複数のモールドパターン１４０ａは、最終的に形成しようとする微細パターンのピッチ（ＰＡ）より２倍大きい第１ピッチ（２ＰＡ）を持つように形成できる。
図１Ｄを参照すれば、モールドパターン１４０ａ及び第２ハードマスク層１３０上に微細マスク層１５０を形成する。微細マスク層１５０は、高密度パターン領域Ａでモールドパターン１４０ａの上面及び側壁と第２ハードマスク層１３０の上面とを均一な厚さで覆うと同時に、低密度パターン領域Ｂで第２ハードマスク層１３０の上面を均一な厚さで覆うように形成される。
微細マスク層１５０は、モールドパターン１４０ａ及び第２ハードマスク層１３０のエッチング時にエッチング耐性を持つことができる物質からなる。例えば、微細マスク層１５０は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程により形成される酸化膜、または窒化膜で形成されうる。例えば、モールドパターン１４０ａは、図１Ｂを参照して説明した炭素含有膜で形成され、微細マスク層１５０は、酸化膜で形成されうる。または、モールドパターン１４０ａは酸化膜で形成され、微細マスク層１５０は窒化膜で形成されうる。
図１Ｅを参照すれば、基板１００上の高密度パターン領域Ａ及び低密度パターン領域Ｂに、それぞれ微細マスク層１５０を完全に覆う上部ハードマスク層１６０を形成する。次いで、上部ハードマスク層１６０上に反射防止膜１６２を形成し、高密度パターン領域Ａに所定形状のフォトレジストパターン１６４を形成する。
フォトレジストパターン１６４は、低密度パターン領域Ｂで最終的に具現しようとするパターンと同じピッチ及び同じ形状を持つように形成できる。
反射防止膜１６２は無機物または有機物からなりうる。例えば、反射防止膜１６２は、ＳｉＯＮ膜またはＢＡＲＣ膜からなりうる。
上部ハードマスク層１６０は、炭素含有膜、例えば、芳香族環を含む炭化水素化合物またはその誘導体からなる有機化合物を含む炭素含有膜で形成されうる。例えば、上部ハードマスク層１６０を構成する炭素含有膜は、フェニル、ベンゼン、またはナフタレンのような芳香族環を含む有機化合物からなりうる。前記炭素含有膜は、前記上部ハードマスク層１６０を構成する有機化合物の総重量を基準に約８５〜９９重量％の比較的高い炭素含有量を持つ膜で形成されうる。前記炭素含有膜は、例えば、スピンコーティングにより形成できる。前記炭素含有膜を形成するための例示的な方法で、前記微細マスク層１５０上に有機化合物を約１０００〜５０００Åの厚さでスピンコーティングした後、得られた有機化合物層を約１５０〜３５０℃の温度下で１次ベイクして前記炭素含有膜を形成する。前記１次ベイクは、約６０秒間行なわれうる。次いで、前記炭素含有膜を約３００〜５５０℃の温度下で２次ベイクして硬化させる。前記２次ベイクは、約３０〜３００秒間行なわれうる。このように、前記炭素含有膜を硬化させることによって、前記炭素含有膜上に他の膜質を形成するとき、約４００℃以上の比較的高温下で蒸着工程を行っても、蒸着工程中に前記炭素含有膜に悪影響が及ばなくなる。
例示的な方法で、上部ハードマスク層１６０をモールドパターン１４０ａと同じ物質で形成できる。上部ハードマスク層１６０を形成するために炭素含有膜をスピンコーティング工程で形成する場合、高密度パターン領域Ａのうち、相互隣接した２個のモールドパターン１４０ａの間で前記微細マスク層１５０の上面に形成された段差によって形成されるリセスの内部にも、上部ハードマスク層１６０がボイドなしによく満たされうる。
図１Ｆを参照すれば、フォトレジストパターン１６４をエッチングマスクとして、反射防止膜１６２及び上部ハードマスク層１６０を異方性ドライエッチングして、低密度パターン領域Ｂに上部ハードマスクパターン１６０ａを形成する。
次いで、必要に応じて上部ハードマスクパターン１６０ａ上に残っている反射防止膜１６２及びフォトレジストパターン１６４を除去できる。反射防止膜１６２及びフォトレジストパターン１６４は、上部ハードマスク層１６０のエッチング過程中に消耗されてその一部または全部が除去されることもある。
図１Ｇを参照すれば、上部ハードマスクパターン１６０ａをエッチングマスクとして、高密度パターン領域Ａ及び低密度パターン領域Ｂで微細マスク層１５０を異方性ドライエッチングして第２ハードマスク層１３０の上面を露出させる。
その結果、高密度パターン領域Ａでは微細マスク層１５０が全面エッチングされて、複数のモールドパターン１４０ａそれぞれの両側壁を覆う複数の微細スペーサ１５０ａが形成される。これと同時に、低密度パターン領域Ｂでは、微細マスク層１５０に上部ハードマスクパターン１６０ａの形状が転写されて低密度マスクパターン１５０ｂが形成される。微細スペーサ１５０ａは、第１幅Ｗ１を持ち、低密度マスクパターン１５０ｂは、微細スペーサ１５０ａの第１幅Ｗ１より大きい第２幅Ｗ２を持つように形成される。
例えば、高密度パターン領域Ａで前数の微細スペーサ１５０ａは、複数のモールドパターン１４０ａのピッチ（２ＰＡ）の１／２であるピッチ（ＰＡ）で形成される。低密度パターン領域Ｂで低密度マスクパターン１５０ｂのピッチは、フォトレジストパターン１６４のピッチと同一である。
図１Ｈを参照すれば、モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａを除去する。
その結果、高密度パターン領域Ａでは、複数の微細スペーサ１５０ａの間に第２ハードマスク層１３０の上面が露出される。高密度パターン領域Ａでは、第２ハードマスク層１３０上に複数の微細スペーサ１５０ａのみが残り、低密度パターン領域Ｂでは、第２ハードマスク層１３０上に低密度マスクパターン１５０ｂのみが残る。
モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａを除去するために、ドライエッチング、ウェットエッチング、またはアッシング工程を利用できる。例えば、モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａが同じ炭素含有膜で形成された場合、モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａを除去するためにアッシング及びストリップ工程を利用できる。他の例として、モールドパターン１４０ａは酸化膜で形成され、上部ハードマスクパターン１６０ａは炭素含有膜で形成され、微細スペーサ１５０ａ及び低密度マスクパターン１５０ｂは窒化膜で形成された場合、モールドパターン１４０ａを先ずドライエッチング工程で除去した後、上部ハードマスクパターン１６０ａをアッシング及びストリップ工程で除去する方法、または上部ハードマスクパターン１６０ａをアッシング及びストリップ工程で先ず除去した後、モールドパターン１４０ａをウェットエッチング工程で除去する方法を利用できる。
場合によって、モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａを除去する工程を省略することもある。
図１Ｉを参照すれば、複数の微細スペーサ１５０ａ及び低密度マスクパターン１５０ｂをエッチングマスクとして、高密度パターン領域Ａ及び低密度パターン領域Ｂで同時に第２ハードマスク層１３０を異方性ドライエッチングして、高密度パターン領域Ａ及び低密度パターン領域Ｂに、それぞれ高密度第２ハードマスクパターン１３０ａ及び低密度第２ハードマスクパターン１３０ｂを形成する。
モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａが、それぞれ第２ハードマスク層１３０と同一物質または同一系列の類似した物質からなるか、所定のエッチング条件に対してこれら相互間のエッチング選択比が互いに同一または類似した場合には、前記図１Ｈを参照して説明したモールドパターン１４０ａ及び上部ハードマスクパターン１６０ａの除去工程を省略しても、図１Ｉの工程で複数の微細スペーサ１５０ａ及び低密度マスクパターン１５０ｂをエッチングマスクとして第２ハードマスク層１３０をエッチングするとき、モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａも共に除去されうる。
第２ハードマスク層１３０がエッチングされる間に、複数の微細スペーサ１５０ａ及び低密度マスクパターン１５０ｂの一部が消耗されうる。
図１Ｊを参照すれば、高密度第２ハードマスクパターン１３０ａ及び低密度第２ハードマスクパターン１３０ｂをエッチングマスクとして、高密度パターン領域Ａ及び低密度パターン領域Ｂで同時に第１ハードマスク層１２０を異方性ドライエッチングして、高密度パターン領域Ａ及び低密度パターン領域Ｂに、それぞれ高密度第１ハードマスクパターン１２０ａ及び低密度第１ハードマスクパターン１２０ｂを形成する。
第１ハードマスク層１２０がエッチングされる間、複数の微細スペーサ１５０ａ及び低密度マスクパターン１５０ｂと高密度第２ハードマスクパターン１３０ａ及び低密度第２ハードマスクパターン１３０ｂとの一部が消耗されうる。
図１Ｋを参照すれば、高密度第１ハードマスクパターン１２０ａ及び低密度第１ハードマスクパターン１２０ｂをエッチングマスクとして、被エッチング膜１１０を異方性ドライエッチングして、高密度パターン領域Ａ及び低密度パターン領域Ｂに、それぞれ高密度パターン１１０ａ及び低密度パターン１１０ｂを形成する。
被エッチング膜１１０がエッチングされる間、高密度第２ハードマスクパターン１３０ａ及び低密度第２ハードマスクパターン１３０ｂと、高密度第１ハードマスクパターン１２０ａ及び低密度第１ハードマスクパターン１２０ｂとの一部が消耗されうる。
高密度パターン領域Ａに形成された高密度パターン１１０ａは、低密度パターン領域Ｂに形成された低密度パターン１１０ｂに比べて小さなピッチで反復形成される微細パターンを構成する。高密度パターン１１０ａは、通常のフォトリソグラフィ工程での解像限界を超える微細ピッチのパターンで構成できる。
図１Ａから図１Ｋを参照して説明した方法のように、本実施形態による方法により基板上の相異なる領域で相異なるパターン密度を持つ微細マスクパターンを同時に形成した後、これをエッチングマスクとして利用して前記基板上の相異なる領域に相異なる密度を持つパターンを形成することによって、基板上で形成しようとする単位素子の種類及び密度によって、基板に多様な幅及び多様なピッチを持つ微細パターンを、単純化された工程により形成できる。
（第２実施形態）
図２Ａから図２Ｇは、本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために工程順序によって示した断面図である。
本実施形態では、図１Ａから図１Ｋに例示された第１実施形態による工程を利用して、基板１００の高密度領域Ａ及び低密度領域Ｂでそれぞれ異なる密度を持つ活性領域を形成する工程を例として説明する。
図２Ａから図２Ｇにおいて、図１Ａから図１Ｋと同じ参照符号は同一部材を表し、これらについての詳細な説明は省略する。
図２Ａを参照すれば、基板１００上の高密度パターン領域Ａ及び低密度パターン領域Ｂに、それぞれパッド酸化膜２１０及び窒化膜２１２を順次形成する。
次いで、図１Ａ及び図１Ｂを参照して説明したような方法で、窒化膜２１２上に第１ハードマスク層１２０、第２ハードマスク層１３０、モールド層１４０及び反射防止膜１４２を順次形成し、高密度パターン領域Ａで反射防止膜１４２上にフォトレジストパターン１４４を形成する。
図２Ｂを参照すれば、図１Ｃを参照して説明したような方法で、基板１００上の高密度パターン領域Ａで、第２ハードマスク層１３０上に複数のモールドパターン１４０ａを形成する。
次いで、図１Ｄを参照して説明したような方法で、高密度パターン領域Ａでモールドパターン１４０ａの上面及び側壁と第２ハードマスク層１３０の上面とを均一な厚さで覆うと同時に、低密度パターン領域Ｂで第２ハードマスク層１３０の上面を均一な厚さで覆う微細マスク層１５０を形成する。
図２Ｃを参照すれば、図１Ｅから図１Ｇを参照して説明したような方法で、高密度パターン領域Ａでモールドパターン１４０ａの両側壁に形成される複数の微細スペーサ１５０ａと、低密度パターン領域Ｂに形成される低密度マスクパターン１５０ｂとを同時に形成する。低密度マスクパターン１５０ｂは、微細スペーサ１５０ａの第１幅Ｗ１より大きい第２幅Ｗ２を持つように形成される。
図２Ｄを参照すれば、図１Ｈを参照して説明したような方法で、モールドパターン１４０ａ及び上部ハードマスクパターン１６０ａを除去した後、図１Ｉおよび図１Ｊを参照して説明したような方法で、複数の微細スペーサ１５０ａ及び低密度マスクパターン１５０ｂをエッチングマスクとして、高密度パターン領域Ａ及び低密度パターン領域Ｂで同時に第２ハードマスク層１３０を異方性ドライエッチングして、高密度の第２ハードマスクパターン１３０ａ及び低密度の第２ハードマスクパターン１３０ｂを形成した後、これをエッチングマスクとして第１ハードマスク層１２０を異方性ドライエッチングして、高密度パターン領域Ａ及び低密度パターン領域Ｂで、それぞれ窒化膜２１２上に高密度第１ハードマスクパターン１２０ａ及び低密度第１ハードマスクパターン１２０ｂを形成する。
図２Ｅを参照すれば、図１Ｋを参照して説明した通りに、高密度パターン領域Ａ及び低密度パターン領域Ｂで、それぞれ高密度第１ハードマスクパターン１２０ａ及び低密度第１ハードマスクパターン１２０ｂをエッチングマスクとして、窒化膜２１２を異方性ドライエッチングする。その結果、高密度パターン領域Ａ及び低密度パターン領域Ｂには、それぞれ高密度窒化膜パターン２１２ａ及び低密度窒化膜パターン２１２ｂが形成される。
図２Ｅには、高密度窒化膜パターン２１２ａ及び低密度窒化膜パターン２１２ｂ上に、高密度第１ハードマスクパターン１２０ａ及び低密度第１ハードマスクパターン１２０ｂが残っていないと図示されている。しかし、場合によって高密度窒化膜パターン２１２ａ及び低密度窒化膜パターン２１２ｂが形成された後、高密度窒化膜パターン２１２ａ及び低密度窒化膜パターン２１２ｂの上面に、それぞれ高密度第１ハードマスクパターン１２０ａ及び低密度第１ハードマスクパターン１２０ｂが残留していることもある。
図２Ｆを参照すれば、高密度窒化膜パターン２１２ａ及び低密度窒化膜パターン２１２ｂをエッチングマスクとして、パッド酸化膜２１０及び基板１００を異方性ドライエッチングする。その結果、高密度パターン領域Ａ及び低密度パターン領域Ｂには、それぞれ高密度活性領域２６０ａ及び低密度活性領域２６０ｂを限定する高密度トレンチ２６２ａ及び低密度トレンチ２６２ｂが形成される。
図２Ｇを参照すれば、高密度トレンチ２６２ａ及び低密度トレンチ２６２ｂの内部と、高密度窒化膜パターン２１２ａ及び低密度窒化膜パターン２１２ｂ上に絶縁物質を蒸着した後、これを高密度窒化膜パターン２１２ａ及び低密度窒化膜パターン２１２ｂが露出されるまでＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程により平坦化して、高密度トレンチ２６２ａ及び低密度トレンチ２６２ｂ内にそれぞれ素子分離膜２７０を形成する。
図２Ａから図２Ｇを参照して説明した方法のように、本実施形態による方法により基板上の相異なる領域で相異なるパターン密度を持つ微細マスクパターンを同時に形成した後、これをエッチングマスクとして利用して前記基板をエッチングしてトレンチを形成することによって、基板上で形成しようとする単位素子の種類及び密度によって、基板に多様な幅及び多様なピッチを持つ活性領域を比較的単純な工程により定義できる。
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によっていろいろな変形及び変更が可能である。
本発明は、半導体素子関連の技術分野に好適に用いられる。
本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。 本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために、工程順序によって示した断面図である。
符号の説明
１００：基板、１１０：被エッチング膜、１１０ａ：低密度パターン、１１０ｂ：高密度パターン、１２０：第１ハードマスク層、１２０ａ：高密度第１ハードマスクパターン、１２０ｂ：低密度第１ハードマスクパターン、１３０：第２ハードマスク層、１３０ａ：高密度第２ハードマスクパターン、１３０ｂ：低密度第２ハードマスクパターン、１４０：モールド層、１４０ａ：モールドパターン、１４２：反射防止膜、１４４：フォトレジストパターン、１５０：微細マスク層、１５０ａ：微細スペーサ、１５０ｂ：低密度マスクパターン、１６０：上部ハードマスク層、１６０ａ：上部ハードマスクパターン、１６２：反射防止膜、１６４：フォトレジストパターン、２１０：パッド酸化膜、２１２：窒化膜、２１２ａ：高密度窒化膜パターン、２１２ｂ：低密度窒化膜パターン、２６０ａ：高密度活性領域、２６０ｂ：低密度活性領域、２６２ａ：高密度トレンチ、２６２ｂ：低密度トレンチ、２７０：素子分離膜、Ａ：高密度パターン領域、Ｂ：低密度パターン領域

Claims (20)

  1. 第１領域及び第２領域を備える基板上に、前記第１領域及び前記第２領域のうち、前記第１領域のみに第１ピッチで反復配置される複数のモールドパターンを形成するステップと、
    前記第１領域で前記モールドパターンを覆う微細マスク層を、前記基板上の第１領域及び前記第２領域に同時に形成するステップと、
    前記第１領域及び前記第２領域のうち、前記第２領域のみに前記微細マスク層の上面のうち一部を覆う上部ハードマスクパターンを形成するステップと、
    前記上部ハードマスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記微細マスク層をエッチングし、前記第１領域には、前記微細マスク層の第１部分で形成される複数の微細スペーサを前記複数のモールドパターンそれぞれの両側壁に形成すると同時に、前記第２領域には前記微細マスク層の第２部分で形成される低密度マスクパターンを形成するステップと、を含むことを特徴とする半導体素子の微細パターン形成方法。
  2. 前記第１領域で前記複数の微細スペーサは、第１パターン密度で形成され、
    前記第２領域で前記低密度マスクパターンは、前記第１パターン密度よりさらに低い第２パターン密度で形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記基板は被エッチング膜を備え、前記複数のモールドパターン及び前記微細マスク層はそれぞれ前記被エッチング膜上に形成され、
    前記複数の微細スペーサ及び低密度マスクパターンが形成された後、前記複数の微細スペーサ及び低密度マスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記被エッチング膜をエッチングするステップをさらに含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記被エッチング膜は、導電層、絶縁層、またはこれらの組み合わせで形成されることを特徴とする請求項３に記載の半導体素子の微細パターン形成方法。
  5. 前記基板は、半導体基板と、前記半導体基板上に形成された下部ハードマスク層とを備え、
    前記複数のモールドパターン及び前記微細マスク層は、それぞれ前記下部ハードマスク層上に形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  6. 前記下部ハードマスク層は、１種の物質からなる単一層、またはそれぞれ異なる物質からなる複数のハードマスク層が順次積層された多重層で形成されることを特徴とする請求項５に記載の半導体素子の微細パターン形成方法。
  7. 前記下部ハードマスク層は、酸化膜、窒化膜及びポリシリコン膜で形成される群から選択されるいずれか一つの膜またはこれらの組み合わせで形成されることを特徴とする請求項６に記載の半導体素子の微細パターン形成方法。
  8. 前記複数の微細スペーサ及び低密度マスクパターンが形成された後、前記複数の微細スペーサ及び前記低密度マスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記下部ハードマスク層を同時にエッチングして、前記第１領域及び前記第２領域でそれぞれ異なるパターン密度を持つ下部ハードマスクパターンを形成するステップをさらに含むことを特徴とする請求項５に記載の半導体素子の微細パターン形成方法。
  9. 前記下部ハードマスクパターンが形成された後、前記下部ハードマスクパターンをエッチングマスクとして、前記第１領域及び前記第２領域で前記半導体基板をエッチングして、前記第１領域及び前記第２領域でそれぞれ異なる密度を持つ活性領域を同時に定義するステップをさらに含むことを特徴とする請求項８に記載の半導体素子の微細パターン形成方法。
  10. 前記複数のモールドパターンは、炭素含有膜、酸化膜、ポリシリコン膜、窒化膜、フォトレジスト膜、及び金属膜で形成される群から選択されるいずれか一つの膜で形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  11. 前記微細マスク層は、酸化膜または窒化膜で形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  12. 前記上部ハードマスクパターンは、炭素含有膜で形成されることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  13. 前記複数のモールドパターンと前記上部ハードマスクパターンとは、同じ物質からなることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  14. 前記複数のモールドパターンと前記上部ハードマスクパターンとは、相異なる物質からなることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  15. 前記上部ハードマスクパターンを形成するステップは、
    前記第１領域及び前記第２領域で前記微細マスク層上に上部ハードマスク層を形成するステップと、
    前記第１領域及び前記第２領域のうち、前記第２領域のみに前記上部ハードマスク層の上面のうち一部を覆うマスクパターンを形成するステップと、
    前記マスクパターンをエッチングマスクとして、前記上部ハードマスク層をエッチングして前記上部ハードマスクパターンを形成するステップと、を含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  16. 前記上部ハードマスク層は、スピンコーティング工程により形成されることを特徴とする請求項１５に記載の半導体素子の微細パターン形成方法。
  17. 前記複数の微細スペーサ及び低密度マスクパターンが形成された後、前記複数のモールドパターン及び前記上部ハードマスクパターンを除去するステップをさらに含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  18. 前記複数のモールドパターン及び前記上部ハードマスクパターンは、同時に除去されることを特徴とする請求項１７に記載の半導体素子の微細パターン形成方法。
  19. 前記複数のモールドパターン及び前記上部ハードマスクパターンは、アッシング及びストリップ工程を利用して同時に除去されることを特徴とする請求項１７に記載の半導体素子の微細パターン形成方法。
  20. 前記複数のモールドパターン及び前記上部ハードマスクパターンを除去するステップは、前記複数のモールドパターンを除去するための第１除去工程と、前記上部ハードマスクパターンを除去するための第２除去工程とを含み、
    前記第１除去工程及び第２除去工程は、それぞれドライエッチング工程、ウェットエッチング工程、及びアッシング工程中で選択されるいずれか一つの工程により行なわれ、
    前記第１除去工程及び第２除去工程は、相異なる工程で行なわれることを特徴とする請求項１７に記載の半導体素子の微細パターン形成方法。
JP2008261675A 2008-03-28 2008-10-08 半導体素子の微細パターン形成方法 Expired - Fee Related JP5323438B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020080029329A KR101448854B1 (ko) 2008-03-28 2008-03-28 반도체 소자의 미세 패턴 형성 방법
KR10-2008-0029329 2008-03-28
US12/217,782 2008-07-09
US12/217,782 US7998357B2 (en) 2008-03-28 2008-07-09 Method of fine patterning semiconductor device

Publications (2)

Publication Number Publication Date
JP2009246332A true JP2009246332A (ja) 2009-10-22
JP5323438B2 JP5323438B2 (ja) 2013-10-23

Family

ID=41117894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008261675A Expired - Fee Related JP5323438B2 (ja) 2008-03-28 2008-10-08 半導体素子の微細パターン形成方法

Country Status (4)

Country Link
US (1) US7998357B2 (ja)
JP (1) JP5323438B2 (ja)
KR (1) KR101448854B1 (ja)
CN (1) CN101546693B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005662A (ja) * 2013-06-21 2015-01-08 株式会社東芝 パターン形成方法
US20240387272A1 (en) * 2023-05-16 2024-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet device structure and method

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653149B1 (ko) * 2010-07-06 2016-09-02 에스케이하이닉스 주식회사 반도체 장치의 콘택홀 형성 방법
KR101169164B1 (ko) * 2010-10-27 2012-07-30 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
KR20130015145A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8557675B2 (en) 2011-11-28 2013-10-15 Globalfoundries Inc. Methods of patterning features in a structure using multiple sidewall image transfer technique
US8669186B2 (en) 2012-01-26 2014-03-11 Globalfoundries Inc. Methods of forming SRAM devices using sidewall image transfer techniques
KR102564551B1 (ko) 2016-01-26 2023-08-04 삼성전자주식회사 반도체 소자의 제조 방법
CN108231770B (zh) * 2016-12-22 2021-05-04 联华电子股份有限公司 形成图案的方法
US11127594B2 (en) * 2017-12-19 2021-09-21 Tokyo Electron Limited Manufacturing methods for mandrel pull from spacers for multi-color patterning
US10475648B1 (en) 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
US10658427B2 (en) * 2018-10-18 2020-05-19 Micron Technology, Inc. Memory for embedded applications
CN111383920B (zh) * 2018-12-29 2024-06-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110783272B (zh) * 2019-10-17 2022-05-27 上海华力集成电路制造有限公司 鳍式场效应晶体管的截断工艺方法
CN111430231A (zh) * 2020-05-21 2020-07-17 中国科学院微电子研究所 一种平坦化方法及半导体器件
US11444180B2 (en) * 2020-08-09 2022-09-13 Nanya Technology Corporation Method of forming uniform fin features
US11848209B2 (en) * 2021-02-26 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning semiconductor devices and structures resulting therefrom

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001188357A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 表示素子用基板への樹脂膜形成法及び装置、並びに該方法を用いた液晶表示装置の製造方法
JP2004361637A (ja) * 2003-06-04 2004-12-24 Tokyo Ohka Kogyo Co Ltd Ｌｃｄ製造用ポジ型ホトレジスト組成物及びレジストパターン形成方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
WO2007117718A2 (en) * 2006-04-07 2007-10-18 Micron Technology, Inc. Simplified pitch doubling process flow

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100354440B1 (ko) 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001188357A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 表示素子用基板への樹脂膜形成法及び装置、並びに該方法を用いた液晶表示装置の製造方法
JP2004361637A (ja) * 2003-06-04 2004-12-24 Tokyo Ohka Kogyo Co Ltd Ｌｃｄ製造用ポジ型ホトレジスト組成物及びレジストパターン形成方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
WO2007117718A2 (en) * 2006-04-07 2007-10-18 Micron Technology, Inc. Simplified pitch doubling process flow

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005662A (ja) * 2013-06-21 2015-01-08 株式会社東芝 パターン形成方法
US20240387272A1 (en) * 2023-05-16 2024-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet device structure and method

Also Published As

Publication number Publication date
KR20090103612A (ko) 2009-10-01
JP5323438B2 (ja) 2013-10-23
US7998357B2 (en) 2011-08-16
CN101546693B (zh) 2012-11-14
CN101546693A (zh) 2009-09-30
US20090246966A1 (en) 2009-10-01
KR101448854B1 (ko) 2014-10-14

Similar Documents

Publication Publication Date Title
JP5323438B2 (ja) 半導体素子の微細パターン形成方法
US7842601B2 (en) Method of forming small pitch pattern using double spacers
US7473647B2 (en) Method of forming pattern using fine pitch hard mask
US8623771B2 (en) Method for fabricating micropattern of semiconductor device
KR100843236B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
US7919414B2 (en) Method for forming fine patterns in semiconductor device
US7563712B2 (en) Method of forming micro pattern in semiconductor device
JP5356762B2 (ja) 半導体素子の微細パターンの形成方法
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
CN103794475B (zh) 自对准三重图形化方法
US8304175B2 (en) Patterning method
KR20090076743A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20100098843A (ko) 패턴 형성 방법
US20060154460A1 (en) Self-aligned contact method
CN111489960B (zh) 半导体结构及其形成方法
CN107045974B (zh) 制造半导体器件的方法
JP2008166750A (ja) ランディングプラグコンタクトを備える半導体素子の製造方法
KR100792386B1 (ko) 반도체 소자의 제조 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100876759B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20100039572A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130717

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees