JP2009260366A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2009260366A
JP2009260366A JP2009151783A JP2009151783A JP2009260366A JP 2009260366 A JP2009260366 A JP 2009260366A JP 2009151783 A JP2009151783 A JP 2009151783A JP 2009151783 A JP2009151783 A JP 2009151783A JP 2009260366 A JP2009260366 A JP 2009260366A
Authority
JP
Japan
Prior art keywords
semiconductor film
insulating film
film
semiconductor
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009151783A
Other languages
English (en)
Other versions
JP5235169B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009151783A priority Critical patent/JP5235169B2/ja
Publication of JP2009260366A publication Critical patent/JP2009260366A/ja
Application granted granted Critical
Publication of JP5235169B2 publication Critical patent/JP5235169B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0227—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using structural arrangements to control crystal growth, e.g. placement of grain filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ソース領域及びドレイン領域を含む半導体膜と、半導体膜の側面に接して設けられた第１の絶縁膜と、半導体膜及び第１の絶縁膜上に設けられた第２の絶縁膜と、第２の絶縁膜上に設けられたゲート電極と、ゲート電極上に設けられた第３の絶縁膜と、第２の絶縁膜及び前記第３の絶縁膜に設けられ、半導体膜の一部及び前記第１の絶縁膜の一部を露出させる開口と、開口を介して半導体膜に電気的に接続する配線又は電極と、を有し、第１の絶縁膜は、半導体膜の側面に接する部分が一部エッチングされ窪んでおり、配線又は電極は、第１の絶縁膜の窪んだ部分に入り込んでいることを特徴とする。
【選択図】図１５

Description

本発明は、結晶構造を有する半導体膜を用いて構成される半導体表示装置に係り、絶縁表面上に結晶成長させた結晶質半導体膜を用い、電界効果型トランジスタ、特に薄膜トランジスタを用いた半導体表示装置及びその作製方法に関する。
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型の半導体表示装置への応用開発が進められている。特に、多結晶半導体膜を用いたＴＦＴは、従来の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能である。
ところで半導体表示装置に用いる基板は、コストの面から単結晶シリコン基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすい。よって、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザーアニールを用いることは、ガラス基板上にポリシリコンＴＦＴを形成する場合において非常に有効である。
レーザーアニールの特徴は、輻射加熱或いは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが上げられている。
なお、ここでいうレーザーアニール法とは、半導体基板又は半導体膜に形成された損傷層を再結晶化する技術や、基板上に形成された半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザー発振装置、ＹＡＧレーザーに代表される固体レーザー発振装置であり、レーザー光の照射によって半導体の表面層を数十ナノ〜数十マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
レーザーはその発振方法により、パルス発振と連続発振の２種類に大別される。パルス発振のレーザーは出力エネルギーが比較的高いため、レーザービームの大きさを数ｃｍ2以上として量産性を上げることができる。特に、レーザービームの形状を光学系を用いて加工し、長さ１０ｃｍ以上の線状にすると、基板へのレーザー光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、半導体膜の結晶化には、パルス発振のレーザーを用いるのが主流となりつつあった。
しかし近年では、半導体膜の結晶化においてパルス発振のレーザーよりも連続発振のレーザーを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるＴＦＴの移動度が高くなり、粒界によるＴＦＴの特性のばらつきが抑えられる。そのため、連続発振のレーザーはにわかに脚光を浴び始めている。
パルス発振と連続発振とに大別されるレーザーアニール法を用いて作製される結晶質半導体膜は、一般的に複数の結晶粒が集合して形成される。その結晶粒の位置と大きさはランダムなものであり、結晶粒の位置や大きさを指定して結晶質半導体膜を形成する事は難しい。そのため前記結晶質半導体膜を島状にパターニングすることで形成された活性層中には、結晶粒の界面（粒界）が存在することがある。
なお粒界とは、結晶粒界とも呼ばれる、面欠陥に分類される格子欠陥の１つである。面欠陥には粒界の他に、双晶面や積層欠陥などが含まれるが、本明細書ではダングリングボンドを有する電気的に活性な面欠陥、つまり粒界と積層欠陥をまとめて粒界と総称する。
結晶粒内と異なり、粒界には非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性が低下することが知られている。よって、ＴＦＴの活性層、特にチャネル形成領域中に粒界が存在すると、ＴＦＴの移動度が著しく低下したり、オン電流が低減したり、また粒界において電流が流れるためにオフ電流が増加したりと、ＴＦＴの特性に重大な影響を及ぼす。また同じ特性が得られることを前提に作製された複数のＴＦＴにおいて、活性層中の粒界の有無によって特性がばらついたりする。
半導体膜にレーザー光を照射したときに、得られる結晶粒の位置と大きさがランダムになるのは、以下の理由による。レーザー光の照射によって完全溶融した液体半導体膜中に固相核生成が発生するまでには、ある程度の時間が掛かる。そして時間の経過と共に、完全溶融領域において無数の結晶核が発生し、該結晶核からそれぞれ結晶が成長する。この結晶核の発生する位置は無作為であるため、不均一に結晶核が分布する。そして、互いの結晶粒がぶつかり合ったところで結晶成長が終了するため、結晶粒の位置と大きさはランダムなものとなる。
よって、ＴＦＴの特性に重大な影響を及ぼすチャネル形成領域を、粒界の影響を排除して単一の結晶粒で形成することが理想的であるが、粒界の存在しない非晶質珪素膜をレーザーアニール法で形成するのは殆ど不可能であった。そのためレーザーアニール法を用いて結晶化された結晶質珪素膜を活性層とするＴＦＴで、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは、今日まで得られていない。
本発明は上述した問題に鑑み、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができるレーザー結晶化法を用いた、半導体表示装置の作製方法及び該作製方法を用いて作製された半導体表示装置の提供を課題とする。
本発明者らは、凹凸を有する絶縁膜上に半導体膜を形成し、該半導体膜にレーザー光を照射すると、結晶化された半導体膜の、絶縁膜の凸部上に位置する部分において選択的に粒界が形成されることを見出した。
図１６に、凹凸を有する下地膜上に形成された１５０ｎｍの非晶質半導体膜に、凸部の長手方向に沿って、連続発振の出力エネルギー５．５Ｗのレーザー光を、走査速度が５０ｃｍ／ｓｅｃとなるように照射したときの試料を、上面から観たＴＥＭの像を示す。また、説明を分かり易くするために、図１７に、図１６に示したＴＥＭの像を模式的に示す。
凸部８００１の幅は０．５μm、凹部の幅は０．５μｍ、凸部の厚さは２５０ｎｍである。図１６、図１７において、半導体膜のうち、８００１に示す領域は凸部の上部に位置する部分に相当し、８００２に示す領域は凹部の上部に位置する部分に相当する。なお凹部は、凸部が形成されていない窪んだ領域を指す。図１７に示すとおり、凸部８００１の上部において、半導体膜に粒界８００３が形成されている。
図１８は、図１６において示した試料と同じ条件で作製された試料を、セコエッチした後の、レーザー光の走査方向に対して垂直な方向における断面の、ＴＥＭ像である。凹凸を有する下地膜は３層の絶縁膜から構成されており、窒化珪素からなる第１の絶縁膜上に、ストライプ状の酸化珪素からなる第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を覆って酸化珪素からなる第３の絶縁膜が形成されている。
なおセコエッチは、Ｋ2Ｃｒ2Ｏ7とＨＦを混合した水溶液を用い、室温で７５秒行なった。
図１８に示すとおり、セコエッチにより凸部８００９上の粒界８００５が広がり、その位置がより明確になってる。なお、凸部８００９内に見える白い部分は、セコエッチにより、半導体膜の粒界が広がり、該粒界を通して酸化珪素がエッチングされてしまっていることを示している。
また図２１は、図１６、図１８において示した試料と同じ条件で作製された試料を、セコエッチした後の、上面から見たＴＥＭ像である。セコエッチの条件は図１８の場合と同じである。８５０１に示す領域は凸部の上部に位置する部分に相当し、８５０２に示す領域は凹部の上部に位置する部分に相当する。凸部８５０１の上部に位置する部分において見える白い部分は、セコエッチにより、半導体膜の粒界がエッチングされて広がっている部分を示しており、粒界が凸部８５０１の上部に選択的に形成されていることが明確になっている。
またレーザー光の照射により、図１８において示した写真では、半導体膜８００６の表面が平坦化されている。このことから本発明者らは、レーザー光の照射により一次的に半導体膜が溶融することで、絶縁膜の上部に位置していた半導体膜が凹部の底部方向に向かって体積移動し、そのため凸部の上に位置する半導体膜が薄くなり、応力に耐えられなくなったことが、凸部上に粒界が生じた要因の１つではないかと考えた。
また図１９（Ａ）〜図１９（Ｆ）に、凹凸を有する絶縁膜上に形成された半導体膜にレーザー光を照射した際の、半導体膜における温度分布の経時変化のシミュレーション結果を示す。グラフで下側の凹凸が酸化膜で形成した下地膜８００８を表している。また、上側のライン８００９がシリコンと空気層の境界であり、レーザー光が照射されている部分を示している。酸化膜厚、シリコン膜厚ともに２００ｎｍで凹凸間隔は１μｍとなっている。レーザー光照射の条件はガウシアンでピークエネルギー密度４５０００Ｗ／ｃｍ2で、σ＝７×１０-5ｓｅｃで設定した。
図１９（Ａ）がレーザー光の照射直後の温度分布を示しており、以下図１９（Ｂ）〜図１９（Ｆ）は、それぞれ2.5μsec後毎の温度分布を示している。
色が濃く示されている領域が、最も温度が高いと考えられる部分であり、図１９（Ａ）から図１９（Ｆ）へ状態が移行するにつれて、色の濃い部分が少なくなっているのがわかる。特に、シリコン８００９の温度は、時間の経過と共に、下地膜８００８の凹部上の部分が、凸部上の部分よりも先に温度が低下しているのがわかる。
図２０に、凹凸を有する絶縁膜上に形成された半導体膜にレーザー光を照射した際の、半導体膜の位置による温度の経時変化のシミュレーション結果を示す。
図２０に示すグラフは、縦軸が半導体膜の温度（Ｋ）を示しており、横軸が時間（秒）を示している。実線は凸部上に位置する半導体膜の温度を示しており、破線が凹部上に位置する半導体膜の温度を示している。図２０のシミュレーションでは、１６００Ｋにおいて相転移にともない温度降下が一次停止しているが、相転移の後、破線で示した凹部上の半導体膜が、凸部上の半導体膜に比べて先に温度降下が開始されており、早く相転移しているのがわかる。
これは、レーザー光の照射により半導体膜が溶融した後、該半導体膜内の熱が絶縁膜に放熱される際、絶縁膜と接している面積がより大きい部分において効率的に放熱が行われるためであると考えられる。よって、半導体膜と絶縁膜との接している面が平坦な部分よりも、接している面どうしが交わっている部分の方が絶縁膜への放熱が効率的である。また、絶縁膜の熱容量が大きい部分の方が、より効率的に放熱が行われる。例えば、凹部近傍の方が凸部近傍よりも、一定の範囲内における絶縁膜の体積が大きいため熱容量が大きいので、逃げた熱がこもりにくく、効率的に放熱が行われる。よって、凹部近傍の方が凸部近傍よりも結晶核が早く出来やすい。
そして時間の経過と共に、凹部近傍において生成された結晶核から、凸部上に向かって結晶成長が進む。そして隣り合う凹部近傍から進んだ結晶成長が、互いにその中間付近である凸部上においてぶつかり合うことが、凸部上に粒界が生じた要因の１つではないかと考えた。
いずれにしろ、このように結晶化された半導体膜は、凸部の上部において粒界が選択的に形成される一方、凹部に位置する部分には粒界が形成されにくい。
そこで本発明者らは、レーザー光で結晶化された半導体膜のうち、凹部上に設けられた粒界の比較的少ない部分をＴＦＴの活性層に用いることを考えた。
レーザー光は、連続発振であることが最も好ましいが、パルス発振のレーザー光を用いても良い。なおレーザー光の走査方向に対して垂直な方向における凸部の断面は、矩形を含む四角形が好ましく、または三角形であっても良い。
上記構成により、レーザー光の照射による結晶化の際、絶縁膜の凹部上に位置する半導体膜に、比較的粒界が形成されにくくすることができる。なお、絶縁膜の凹部上に位置する半導体膜は結晶性が優れているが、必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても絶縁膜の凸部上に位置する半導体膜に比較すると、その結晶粒は大きく、結晶性が比較的優れたものと言える。よって、絶縁膜の形状を設計した段階で、半導体膜の粒界の形成される位置をある程度予測することができる。つまり本発明では粒界が形成される位置を選択的に定めることができるので、活性層、より望ましくはチャネル形成領域に粒界がなるべく含まれないように、活性層をレイアウトすることが可能になる。
本発明では、絶縁膜の凹部上に位置する半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凸部または凹部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。
特に本発明では、半導体表示装置の画像を表示する画素部ではなく、画素部にビデオ信号やその他の信号を供給するための駆動回路において、上記構成を有するＴＦＴを用いる。駆動回路は画素部に比べて、高い周波数で駆動させる必要があるため、本発明の上記構成のＴＦＴを用いることは非常に有効である。また、活性層の結晶性が高められることで、活性層の大きさを抑えても所望の値のオン電流を得ることができるので、駆動回路全体の面積を抑えることができ、よって半導体表示装置全体に占める駆動回路の割合を抑えることができる。
また本発明では、敢えて画素部において上記構成の凸部は設けずに、平坦な下地膜上に島状の半導体膜を形成する。画素部は、ＴＦＴの活性層や容量の電極として機能する島状の半導体膜のレイアウトによって、透過率が左右される。そのため、島状の半導体膜のレイアウトに関しては、駆動回路に比べて画素部の方が設計上の制約が大きく複雑であり、並列に配置された凸部間に島状の半導体膜をレイアウトするのが難しい。さらに画素部は駆動回路に比べて高速動作が要求されていないので、上記構成を有する島状の半導体膜を活性層とするＴＦＴを用いなくとも、然程問題にはならず、かえって島状の半導体膜のレイアウトにおける設計上の制約が小さくなって望ましい。
なお、レーザー光のレーザービームのエッジの近傍は、中央付近に比べて一般的にエネルギー密度が低く、半導体膜の結晶性も劣る場合が多い。そのためレーザー光を走査する際に、後にＴＦＴのチャネル形成領域となる部分と、その軌跡のエッジとが重ならないようにするのが望ましい。また、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体に、一定のエネルギー密度のレーザー光を照射することが必要である。よって本発明では、レーザー光の走査により、均一なエネルギー密度を有する領域が、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体と完全に重なるような、エネルギー密度の分布を有するレーザービームを用いることが必要である。上記エネルギー密度の条件を満たすためには、レーザービームの形状を、矩形または線形等にすることが望ましいと考えられる。
さらにスリットを介し、レーザービームのうちエネルギー密度の低い部分を遮蔽するようにしても良い。スリットを用いることで、比較的均一なエネルギー密度のレーザー光を凹部の平らな面全体または凸部の平らな面全体に照射することができ、結晶化を均一に行うことができる。またスリットを設けることで、絶縁膜または半導体膜のパターン情報によって部分的にレーザービームの幅を変えることができ、チャネル形成領域、さらにはＴＦＴの活性層のレイアウトにおける制約を小さくすることができる。なおレーザービームの幅とは、走査方向と垂直な方向におけるレーザービームの長さを意味する。
また複数のレーザー発振装置から発振されたレーザー光を合成することで得られた１つのレーザービームを、レーザー結晶化に用いても良い。上記構成により、各レーザー光のエネルギー密度の弱い部分を補い合うことができる。
また半導体膜を成膜した後、大気に曝さないように（例えば希ガス、窒素、酸素等の特定されたガス雰囲気または減圧雰囲気にする）レーザー光の照射を行い、半導体膜を結晶化させても良い。上記構成により、クリーンルーム内における分子レベルでの汚染物質、例えば空気の清浄度を高めるためのフィルター内に含まれるボロン等が、レーザー光による結晶化の際に半導体膜に混入するのを防ぐことができる。
本発明では、下地膜の凹部上に位置する島状の半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凸部または凹部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。
特に本発明では、半導体表示装置の画像を表示する画素部ではなく、画素部にビデオ信号やその他の信号を供給するための駆動回路において、上記構成を有するＴＦＴを用いる。駆動回路は画素部に比べて、高い周波数で駆動させる必要があるため、本発明の上記構成のＴＦＴを用いることは非常に有効である。また、活性層の結晶性が高められることで、活性層の大きさを抑えても所望の値のオン電流を得ることができるので、駆動回路全体の面積を抑えることができ、よって半導体表示装置全体に占める駆動回路の割合を抑えることができる。
また本発明では、敢えて画素部において上記構成の凸部は設けずに、平坦な下地膜上に島状の半導体膜を形成する。画素部は、ＴＦＴの活性層や容量の電極として機能する島状の半導体膜のレイアウトによって、透過率が左右される。そのため、島状の半導体膜のレイアウトに関しては、駆動回路に比べて画素部の方が設計上の制約が大きく複雑であり、並列された凸部間に島状の半導体膜をレイアウトするのが難しい。さらに画素部は駆動回路に比べて高速動作が要求されていないので、上記構成を有する島状の半導体膜を活性層とするＴＦＴを用いなくとも、然程問題にはならず、かえって島状の半導体膜のレイアウトにおける設計上の制約が小さくなって望ましい。
本発明の半導体表示装置の作製工程を示す図。 本発明の半導体表示装置の作製工程を示す図。 本発明の半導体表示装置の作製工程を示す図。 本発明の半導体表示装置の作製工程を示す図。 本発明の作製方法を用いて形成されたインバーター及びトランスミッションゲートの上面図及び回路図。 本発明の半導体表示装置が有する素子基板の上面図と、画素部と走査線駆動回路の拡大図。 本発明のＴＦＴの作製工程を示す図。 本発明のＴＦＴの作製工程を示す図。 可撓性の基板を用いた本発明の半導体表示装置の概観図。 触媒元素を用いた本発明の半導体膜の結晶化の流れを示す図。 凸部を有する下地膜の作製方法を示す図。 本発明のＴＦＴの作製工程を示す図。 本発明の半導体表示装置の１つである発光装置の、コントローラーの構成を示すブロック図。 本発明の半導体表示装置を用いた電子機器の図。 下地膜上に形成された複数のＴＦＴの上面図及び断面図。 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させた後の、上面から見たＴＥＭの像。 図１６のＴＥＭの像の模式図。 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させ、セコエッチした後の、断面から見たＴＥＭの像。 凹凸を有する下地膜上に形成されたシリコンにレーザー光を照射したときの、温度分布の時間変化を示す図。 凹凸を有する下地膜上に形成されたシリコンにレーザー光を照射したときの、温度の時間変化を示す図。 凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させ、セコエッチした後の、上面から見たＴＥＭの像。 本発明の半導体表示装置の完成図。
次に、本発明の半導体表示装置の作製方法について説明する。
まず、図１（Ａ）に示すように、矩形またはストライプ形状の凸部１０１ａを有する下地膜１０１を基板上に形成する。図１（Ａ）のＡ−Ａ’における断面図が図１（Ｂ）に相当する。
基板（図示せず）は、後の工程の処理温度に耐えうる材質であれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラスなどのガラス基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いることができる。また、処理温度に耐えうる程度に耐熱性を有するプラスチック基板を用いてもよい。
また本実施の形態では、下地膜１０１として酸化珪素膜を用いた。なお、下地膜１０１の材料はこれに限定されず、後の工程における熱処理に耐え得る材料で、なおかつＴＦＴの特性に悪影響を与えうるアルカリ金属が、後に形成される半導体膜に混入するのを防ぐことができ、凹凸を形成することができる絶縁膜であれば良い。なおこの凹凸の形成の仕方については、後段において詳しく説明する。また、これらの他の絶縁膜を用いても良いし、単一の層からなる絶縁膜ではなく２層以上の絶縁膜の積層構造であってもよい。
次に、下地膜１０１を覆うように、半導体膜１０２を形成する。半導体膜１０２は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により成膜することができる。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶質半導体膜であっても良い。また珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。また、下地膜１０１を成膜した後、大気開放せずに連続的に成膜することで、半導体膜と下地膜との間に不純物が混入するのを防ぐことができる。
なお、凸部間の幅が大きすぎたり小さすぎたりすると、本発明の効果は得られない。また凸部の高さが高すぎると、後に形成される半導体膜が凸部のエッジ近傍において膜切れを起こす可能性が高くなる。また、低すぎても本発明の効果は得られない。凸部１０１ａの断面形状及びそのサイズついては、半導体膜の厚さとの兼ね合いを考慮し、設計者が適宜設定することができる。凸部間の幅Ｗｓは０．０１μｍ〜２μｍ、より望ましくは０．１μｍ〜１μｍ程度にするのが好ましい。また、凸部の高さＷｈは０．０１μｍ〜３μｍ、より望ましくは０．１μｍ〜２μｍ程度にするのが好ましい。または凸部の高さを小さくし、Ｗｈを０．０１μｍ〜１μｍ、より望ましくは０．０５μｍ〜０．２μｍ程度にしても良い。
次に、図２（Ａ）に示すように、半導体膜１０２にレーザー光を照射する。なお、図２（Ｂ）は、図２（Ａ）の破線Ａ−Ａ’における断面図に相当する。
本実施の形態では、図２（Ａ）において矢印で示したように、走査方向を矩形の凸部１０１ａの長手方向に揃えてレーザー光を照射したが、本発明はこの構成に限定されない。レーザー光の走査方向は設計者が適宜設定することが可能である。レーザー光の照射により、半導体膜１０２は一次的に溶融し、図２（Ｂ）において白抜きの矢印で示したように、凸部の上部から凹部に向かってその体積が移動する。そして表面が平坦化され、なおかつ結晶性が高められた半導体膜１０３が形成される。レーザー光のエネルギー密度は、レーザービームのエッジの近傍において低くなっており、そのためエッジの近傍は結晶粒が小さく、結晶の粒界に沿って突起した部分（リッジ）が出現する。そのため、レーザー光のレーザービームの軌跡のエッジと、チャネル形成領域となる部分または半導体膜１０２の凹部上に位置する部分とが重ならないように照射する。
本発明では公知のレーザーを用いることができる。レーザー光は連続発振であることが望ましいが、パルス発振であってもある程度本発明の効果を得ることができると考えられる。レーザーは、気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザーとして、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザーなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザーが適用される。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
またさらに、固体レーザーから発せられらた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
半導体膜１０３は、レーザー光の照射による体積移動により、下地膜１０１の凹部上において膜厚が厚くなり、逆に凸部１０１ａ上において膜厚が薄くなっている。そのため応力によって凸部上に粒界１０４が発生しやすく、逆に凹部上においては結晶性の良い状態が得られる。なお、凹部上において半導体膜１０３が必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても結晶粒が大きいので、結晶性は比較的優れたものとなっている。
なお、半導体膜の結晶化に際し、レーザー光の照射の工程と、触媒を用いて半導体膜を結晶化させる工程とを組み合わせていても良い。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることができる。
次に、図３（Ａ）に示すように、半導体膜１０３の表面をエッチングしていき、下地膜１０１の凸部１０１ａの上面を露出させる。なお、図３（Ｂ）は、図３（Ａ）の破線Ａ−Ａ’における断面図に相当する。上記工程により、下地膜１０１の凹部に存在する半導体膜１０５が形成される。半導体膜１０３の上面からの除去は、どのような方法を用いて行っても良く、例えばエッチングにより行っても良いし、ＣＭＰ法により行っても良い。
この上面からの除去により、凸部１０１ａ上の粒界が存在する部分が除去され、凸部１０１ａ間に相当する凹部の上には、後にチャネル形成領域となる結晶性の良い半導体膜が残される。
次に、図４（Ａ）に示すように半導体膜１０５をパターニングすることで、活性層となる島状の半導体膜１０６を形成する。なお、図４（Ｂ）は、図４（Ａ）
の破線Ａ−Ａ’における断面図に相当する。島状の半導体膜１０６は、凸部１０１ａ間に形成される凹部上にその一部が存在する。さらに、半導体膜１０６は、その一部が凸部１０１ａと接している。ＴＦＴのチャネル形成領域は、半導体膜１０５の凹部上に位置する部分を用いて形成されるように、そのチャネル長、チャネル幅を考慮して、凸部１０１ａのレイアウトを定めるのが望ましい。なお、ソース領域またはドレイン領域となる部分をも凹部上に存在する半導体膜で形成することで、ソース領域とドレイン領域の抵抗を下げることができる。
なお、図４では各島状の半導体膜１０６が、凸部１０１ａと重なっていないが、本発明はこの構成に限定されない。島状の半導体膜１０６の一部が凸部１０１ａ上に重なっていても良い。さらに、互いに分離した複数のチャネル形成領域と、全ての複数のチャネル形成領域を間に挟んでいるソース領域及びドレイン領域とを有し、全ての複数のチャネル形成領域が凸部１０１ａと重なっておらず、ソース領域及びドレイン領域は凸部と一部重なっている、所謂マルチチャネル型のＴＦＴであっても良い。
また、図４では凸部１０１ａが残ったままであるが、島状の半導体膜１０６を形成した後、凸部１０１ａを除去しても良い。図１２（Ａ）に凸部１０１ａを除去した後の島状の半導体膜１０６の様子を示す。また図１２（Ａ）のＡ−Ａ’における断面図を図１２（Ｂ）に示す。
上述した一連の工程によって得られた島状の半導体膜を活性層として用い、ＴＦＴを作製する。互いに分離した複数のチャネル形成領域を有するＴＦＴの作製工程及びその具体的な構造は様々である。代表的には、島状の半導体膜に不純物を添加し、ソース領域とドレイン領域を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とが行われる。
なお、本実施の形態ではレーザー光で結晶化した半導体膜の表面を、凸部が露出する程度に除去する工程の後に、パターニングにより島状の半導体膜を形成する工程を行なっているが、本発明はこの構成に限定されない。パターニングにより島状の半導体膜を形成する工程の後に、凸部が露出する程度に島状の半導体膜の表面を除去する工程を行なっても良い。また、半導体膜をパターニングしてからレーザーで結晶化するようにしても良い。
本発明では、絶縁膜の凹部上に位置する半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができ、ＴＦＴの特性のバラツキを抑えることができる。
そして、ＴＦＴを作製した後、目的とする回路の仕様に合わせて、各ＴＦＴのゲート電極、ソース領域、ドレイン領域を電気的に接続する配線を形成する。図５に、上記ＴＦＴを用いてインバーターとトランスミッションゲートを作製した例について説明する。
図５（Ａ）に、本発明の作製方法を用いて形成されたインバーターとトランスミッションゲートの上面図を、図５（Ｂ）にその回路図を示す。上述した一連の作製方法を用いて形成された島状の半導体膜を用いて、ｐチャネル型ＴＦＴ１１０、１１１、ｎチャネル型ＴＦＴ１１２、１１３を形成する。これらのＴＦＴ１１０〜１１３は、少なくとも活性層と、ゲート絶縁膜と、ゲート電極とをそれぞれ有している。そして各活性層にはチャネル形成領域と、該チャネル形成領域を挟んでいるソース領域とドレイン領域とが少なくとも設けられている。
なお、ソース領域またはドレイン領域となる不純物領域と、チャネル形成領域との間にＬＤＤ領域やオフセット領域を有していてもよい。
各ＴＦＴは凹部上に活性層を有しており、各活性層は凸部１０１ａ間に位置し、かつ凸部１０１ａとは重なっていない。そして、配線１１５〜１２０によって、各ＴＦＴのソース領域、ドレイン領域またはゲート電極が接続されることで、図５（Ｂ）に示した回路図を有する回路を形成することができる。具体的には、ｐチャネル型ＴＦＴ１１０とｎチャネル型ＴＦＴ１１２とでインバーターが形成されている。また、ｐチャネル型ＴＦＴ１１１とｎチャネル型ＴＦＴ１１３とでトランスミッションゲートが形成されている。Ａに入力された信号に同期して、Ｉｎから入力された信号がサンプリングされＯｕｔから出力される。
上記構成により、回路の仕様を変更するときに、予め用意されているＴＦＴまたは論理素子を接続する配線のレイアウトのみ変更すれば良い。例えば図５の場合では、配線のパターニング用のマスクと、配線のコンタクトホール用のマスクの少なくとも２枚変更すれば良い。よって、回路の設計変更に伴うコストを抑えることができ、なおかつ様々な仕様の回路を作製することができる。
なお、本発明は上記回路に限定されないことは言うまでもない。また、図５（Ａ）では、配線１１５〜１２０が同じ層に形成されているが、本発明はこれに限定されない。各ＴＦＴを接続する配線は、異なる層に形成されていても良い。各配線を異なる層に形成することで、複雑な接続が可能になり、同じ数のＴＦＴから形成することができる回路の種類が豊富になる。なおＴＦＴの接続は、ダマシンプロセス等によって作製された配線（プラグ）によって行なっても良い。
なお、上記工程において、レーザー光の照射後または結晶化後の半導体膜を下地膜の凸部が露出する程度にエッチングした後において、５００〜６００℃で１分から６０分程度加熱することで、半導体膜内において生じている応力を緩和することができる。
本発明の作製方法で、例えばＬＳＩを用いたＣＰＵ、各種ロジック回路の記憶素子（例えばＳＲＡＭ）、カウンタ回路、分周回路ロジック等を形成することができる。本発明は、様々な半導体表示装置に適用させることが可能である。
次に、上記構成を有する本発明の半導体表示装置の構成について説明する。図６（Ａ）に一般的な半導体表示装置の、基板の上面図を示す。図６（Ａ）では、基板４００１上に、後に画素部４００２と、画素部にビデオ信号やその他の信号または電源を供給するための駆動回路４００３、４００４を有している。なお図６（Ａ）では島状の半導体膜が形成された時点での様子を示している。
駆動回路４００４は走査線駆動回路であり、画素部４００２に複数形成される画素を順に選択するための回路である。駆動回路４００３は信号線駆動回路であり、走査線駆動回路４００４によって選択された画素に、所定のタイミングでビデオ信号を入力するための回路である。なお図６（Ａ）では、半導体表示装置の基板の、代表的な構成を示したものであり、本発明の半導体表示装置はこの構成に限定されない。
そして本発明では、駆動回路４００３、４００４において、図１に示したような、凸部を有する絶縁膜上においてレーザー光で結晶化された島状の半導体膜が形成されている。一方画素部４００２において形成される島状の半導体膜は、平坦な絶縁膜上に形成されている。
図６（Ｂ）に、図６（Ａ）の信号線駆動回路４００３の一部と画素部４００２を含む領域４００５の拡大図を示す。信号線駆動回路４００３は、ストライプ状または矩形状の複数の凸部４００６を有しており、該凸部４００６間に島状の半導体膜４００７を有している。島状の半導体膜４００７は図１に示した作製方法を用いて形成されている。
図示してはいないが、走査線駆動回路４００４においても同様に、ストライプ状または矩形状の複数の凸部が形成され、該凸部間に島状の半導体膜が形成されていても良い。ただし、基板上に形成される全ての凸部の長手方向を揃えた方が、ＴＦＴの特性のバラツキを抑えるためには、より望ましい。
駆動回路は画素部に比べて、高い周波数で駆動させる必要があるため、本発明の上記構成の島状の半導体膜を活性層としたＴＦＴを用いることは非常に有効である。また、活性層の結晶性が高められることで、活性層の大きさを抑えても所望の値のオン電流を得ることができるので、駆動回路全体の面積を抑えることができ、よって半導体表示装置全体に占める駆動回路の割合を抑えることができる。
また本発明では、敢えて画素部において上記構成の凸部は設けずに、平坦な下地膜上に島状の半導体膜を形成する。画素部は、ＴＦＴの活性層や容量の電極として機能する島状の半導体膜のレイアウトによって、透過率が左右される。そのため、島状の半導体膜のレイアウトに関しては、駆動回路に比べて画素部の方が設計上の制約が大きく複雑であり、並列された凸部間に島状の半導体膜をレイアウトするのが難しい。さらに画素部は駆動回路に比べて高速動作が要求されていないので、上記構成を有する島状の半導体膜を活性層とするＴＦＴを用いなくとも、然程問題にはならず、かえって島状の半導体膜のレイアウトにおける設計上の制約が小さくなって望ましい。
なお本実施の形態では、島状の半導体膜が凸部間にのみ存在している例を示したが、本発明はこの構成に限定されない。島状の半導体膜の一部が、凸部上に重なって形成されていても良いし、島状の半導体膜が部分的に凸部と接していてもいなくても良い。また、島状の半導体膜を形成した後、下地膜の凸部のみを除去するようにしても良い。
また、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法を用いて、駆動回路及び画素部に形成された半導体膜を結晶化した後、駆動回路においてのみレーザー光を用いてより結晶性が高められるように結晶化させても良い。
または、駆動回路及び画素部に形成された半導体膜に、膜厚方向において完全に溶解しないような低いエネルギーのレーザー光を照射して結晶化した後、駆動回路においてのみ膜厚方向において完全に溶解するような高いエネルギーのレーザー光を照射するようにしても良い。あるいは、駆動回路及においてのみ、形成された半導体膜に、膜厚方向において完全に溶解しないような低いエネルギーのレーザー光を照射して結晶化した後、膜厚方向において完全に溶解するような高いエネルギーのレーザー光を照射するようにしても良い。
以下、本発明の実施例について説明する。
本実施例では、実施の形態において島状の半導体膜を形成した後に、凸部を一部除去する例について説明する。
まず、実施の形態の図２に示した状態まで作製する。そして、図７（Ａ）に示すように、後の工程においてＴＦＴのチャネル形成領域となる部分のみを残してマスク１７０で覆う。そして、この状態で半導体膜１０３の表面をエッチングしていき、下地膜１０１の凸部１０１ａの上面を露出させる。なお、図７（Ｂ）は、図７（Ａ）の破線Ｂ−Ｂ’における断面図に相当する。また、図７（Ｃ）は、図７（Ａ）の破線Ｃ−Ｃ’における断面図に相当する。上記工程により、下地膜１０１の凹部に存在する半導体膜１７１が形成される。半導体膜１０３の上面からの除去は、どのような方法を用いて行っても良いが、本実施例ではエッチングで除去した。
この上面からの除去により、マスクで覆われていない部分において、凸部１０１ａ上の粒界が存在する部分が除去される。凸部１０１ａ間に相当する凹部の上には、後にチャネル形成領域となる結晶性の良い半導体膜が残される。
そして、図７に示した状態まで作製した後、半導体膜１７１をパターニングし、図８（Ａ）に示すように島状の半導体膜１７２を形成した。図８（Ｂ）は図８（Ａ）のＢ−Ｂ’における断面図に相当する。また、図８（Ｃ）は、図８（Ａ）
の破線Ｃ−Ｃ’における断面図に相当する。島状の半導体膜１７２は、チャネル形成領域となる部分と、ソース領域又はドレイン領域となる部分とで、厚さに差が生じている。またソース領域またはドレイン領域となる部分は、その一部が凸部１０１ａ上に重なっていても良い。
本実施例のようにソース領域とドレイン領域の一部が凸部１０１ａと重なっていることで、ソース領域とドレイン領域の表面を広く確保することができるので、ソース領域またはドレイン領域に接続される配線のコンタクトホールのレイアウトのマージンを大きくとることができる。
また、平坦な下地膜上の半導体膜の上に形成された絶縁膜にコンタクトホールを形成する際に、コンタクトホールのマスクがずれると、半導体膜の下に位置する下地膜がエッチングされて、該半導体膜に接するように形成された電極が断切れを起こすことがある。本発明では半導体膜の、特にソース領域とドレイン領域となる部分が、凸部と接するようにすることで、半導体膜の下に位置する下地膜の代わりに、凸部の一部がエッチングされるので、ソース領域またはドレイン領域に接する配線の断切れを防ぐことができる。
本実施例では、可撓性を有する基板を用いた本発明の半導体表示装置について説明する。可撓性を有する基板を用いた半導体表示装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。
基板が非平面の場合、課題となるのは、曲率をどこまで高められるかということである。基板の曲率を高めていくと、基板上に成膜された絶縁膜に生じる応力によって、該絶縁膜上に形成される半導体素子が、所望の特性を得られなくなるという事態が生じる。特に絶縁膜の厚さが増してくるとその傾向が強い。
そこで本実施例では、絶縁膜で形成された下地膜が有する凸部の長手方向と、基板の母線方向とを同じ向きに保つようにする。図９に、可撓性を有する基板を用いて形成された半導体表示装置を、湾曲させた様子を示す。基板５００１には、画素部５００２、走査線駆動回路５００３及び信号線駆動回路５００４が形成されている。基板５００１には、後の工程における処理温度に耐え得る素材を用いる。
走査線駆動回路５００３及び信号線駆動回路５００４において、凸部を有する下地膜５００５上に形成された島状の半導体膜を用いてＴＦＴが形成されている。そして、下地膜５００５の凸部の長手方向と、基板５００１の母線の方向とが実線の矢印で示すように共に一致している。このように下地膜の凸部の長手方向と、基板の母線の方向とを一致させることで、下地膜に生じる応力を分散させることができる。
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
本実施例では、半導体膜の結晶化に際し、レーザー光の照射の工程と、触媒を用いて半導体膜を結晶化させる工程とを組み合わせた例について説明する。触媒元素を用いる場合、例えば特開平６−３４９７３５号公報で開示された技術を用いることができる。
まず、図１０（Ａ）に示すように、基板上に絶縁膜からなる第１下地膜３５０を成膜する。第１下地膜３５０は本実施例では酸化窒化珪素を用いるがこれに限定されず、後に形成される第２下地膜３５１とエッチングにおける選択比が大きい絶縁膜であれば良い。本実施例では第１下地膜３５０をＣＶＤ装置でＳｉＨ4とＮ2Ｏを用いて５０〜２００nmの厚さになるように形成した。なお第１下地膜は単層であっても、複数の絶縁膜を積層した構造であってもよい。
次に第１下地膜３５０に接するように、絶縁膜からなる第２下地膜３５１を形成する。本実施例では第２下地膜３５１として、プラズマＣＶＤ法を用いて３０ｎｍ〜３００ｎｍの酸化珪素を形成する。
次に、図１０（Ｂ）に示すように、マスク３５２を形成し、第２下地膜３５１をエッチングする。なお本実施例では、フッ化水素アンモニウム（ＮＨ4ＨＦ2）
を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）をエッチャントとし、２０℃においてウエットエッチングを行う。このエッチングにより、矩形状の凸部３５３が形成される。本明細書では、第１下地膜３５０と凸部３５３とを合わせて１つの下地膜とみなす。
なお、第１下地膜３５０として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素を用い、第２下地膜３５１として酸化珪素膜を用いる場合、ＲＦスパッタ法を用いて第２下地膜３５１をパターニングすることが望ましい。第１下地膜３５０として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素は熱伝導度が高いので、発生した熱をすばやく拡散することができ、ＴＦＴの劣化を防ぐことができる。
次に図１０（Ｃ）に示すように、上記マスク３５２を設けたままで、スパッタリング法によって、厚さ５〜２００Å、例えば２０Åの珪化ニッケル膜３５４（化学式ＮｉＳｉｘ、０．４≦ｘ≦２．５、例えば、ｘ＝２．０）を成膜する。この珪化ニッケル膜を成膜するのは、VIII族（８族）元素であるニッケルを結晶化のための触媒元素として用いるためである。
珪化ニッケル膜３５４を成膜した後、マスク３５２を除去する。このとき、マスク３５２の周囲に成膜されていた珪化ニッケル膜３５４の一部３６２が除去され、残りが凸部３５３間に残存した状態になる。
上記状態で、図１０（Ｄ）に示すように、第１下地膜３５０、凸部３５３及び珪化ニッケル膜の一部３６２を覆うように、半導体膜を形成する。なおここでは非晶質珪素膜３５５を成膜する。本実施例では凸部の厚さが３０ｎｍ〜３００ｎｍであるので、非晶質珪素膜３５５の膜厚を５０〜２００ｎｍとするのが望ましく、ここでは６０ｎｍとする。
次に、レーザー光照射により、非晶質珪素膜３５５を結晶化させ、結晶質珪素膜３６３を形成する（図１０（Ｅ））。結晶質半導体膜３６３は、レーザー光の照射の際に一次的に溶融し、白抜きの矢印で示したように凸部３５３の上部から凹部に向かって体積移動し、表面が平坦化される。よって、凸部３５３上において膜厚が薄くなっている。また、凹部に位置する窒化ニッケル膜３５４から凸部３５３上にむかって実線の矢印で示した向きに結晶化が進むため、ニッケル元素が凸部３５３上に偏析する。よって凸部３５３上において、粒界３５６ができやすくなる。
次に、結晶質半導体膜３６３中の触媒元素をゲッタリングする工程について説明する。なお本実施例ではゲッタリングをレーザー光の照射後に行なっているが、結晶質半導体膜３６３をエッチングしてから行っても良い。
結晶質半導体膜３６３に珪素を主成分とするバリア層３５８を形成する（図１０（Ｆ））。なお、このバリア層３５８は極薄いものでよく、自然酸化膜であってもよいし、酸素を含む雰囲気下において紫外線の照射によりオゾンを発生させて酸化させる酸化膜であってもよい。また、このバリア層３５８として、炭素、即ち有機物の除去のために行われるヒドロ洗浄と呼ばれる表面処理に使用するオゾンを含む溶液で酸化させた酸化膜であってもよい。このバリア層３５８は、主にエッチングストッパーとして用いるものである。また、このバリア層３５８を形成した後、チャネルドープを行い、その後、強光を照射して活性化させてもよい。
次いで、バリア層３５８上にゲッタリング用の第１半導体膜３５９を形成する。このゲッタリング用の第１半導体膜３５９は非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。このゲッタリング用の第１半導体膜３５９の膜厚は、５〜５０ｎｍ、好ましくは１０〜２０ｎｍとする。ゲッタリング用の第１半導体膜３５９には、酸素（ＳＩＭＳ分析での濃度が５×１０18／ｃｍ3以上、好ましくは１×１０19／ｃｍ3以上）を含有させてゲッタリング効率を向上させることが望ましい。
次に、ゲッタリング用の第１半導体膜３５９上に希ガス元素を含む第２の半導体膜（ゲッタリングサイト）３６０を形成する。このゲッタリング用の第２半導体膜３６０はプラズマＣＶＤ法、減圧熱ＣＶＤ法、またはスパッタ法を用いた非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。第２の半導体膜は、成膜段階で希ガス元素を含む半導体膜であってもよいし、希ガス元素を含んでいない半導体膜の成膜後に希ガス元素を添加してもよい。本実施例では成膜段階で希ガス元素を含むゲッタリング用の第２半導体膜３６０を形成した後、さらに希ガス元素を選択的に添加してゲッタリング用の第２半導体膜３６０を形成した例を示した。また、ゲッタリング用の第１半導体膜と第２半導体膜とを大気に触れることなく連続的に成膜してもよい。また、第１の半導体膜の膜厚と第２の半導体膜の膜厚との和は３０〜２００ｎｍ、例えば５０ｎｍとすればよい。
本実施例は、ゲッタリング用の第１半導体膜３５９によって、結晶質半導体膜３６３と第２の半導体膜３６０との間隔を空けている。ゲッタリングの際、結晶質半導体膜３６３中に存在する金属等の不純物元素は、ゲッタリングサイトの境界付近に集まりやすい傾向があるため、本実施例のようにゲッタリング用の第１半導体膜３５９によって、ゲッタリングサイトの境界を結晶質半導体膜３６３から遠ざけてゲッタリング効率を向上させることが望ましい。加えて、ゲッタリング用の第１半導体膜３５９は、ゲッタリングの際、ゲッタリングサイトに含まれる不純物元素が拡散して第１の半導体膜の界面に達することがないようにブロッキングする効果も有している。また、ゲッタリング用の第１半導体膜３５９は、希ガス元素を添加する場合、結晶質半導体膜３６３にダメージを与えないように保護する効果も有している。
次いで、ゲッタリングを行う。ゲッタリングを行う工程としては、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に代えて強光を照射してもよい。また、熱処理に加えて強光を照射してもよい。また、加熱したガスを噴射して基板を加熱するようにしても良い。この場合、６００℃〜８００℃、より望ましくは６５０℃〜７５０℃で１〜６０分加熱を行えば良く。時間を短縮化することができる。このゲッタリングにより、図１０（Ｆ）中の実線の矢印に示したように第２半導体膜３６０に不純物元素が移動し、バリア層３５８で覆われた結晶質半導体膜３６３に含まれる不純物元素の除去、または不純物元素の濃度の低減が行われる。このゲッタリングにより、含まれる不純物元素がほとんど存在しない、即ち膜中の不純物元素濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるような結晶質半導体膜（ゲッタリング後）３５７が形成される。
次いで、バリア層３５８をエッチングストッパーとして、ゲッタリング用の第１半導体膜３５９と、第２の半導体膜３６０を選択的に除去する。
そしてバリア層３５８をエッチング条件を変えて除去した後、図１０（Ｅ）に示すように、凸部３５３の上面を露出させる程度に結晶質半導体膜（ゲッタリング後）３５７をエッチングし、エッチング後の結晶質半導体膜３６１が凹部に形成される。
なお、ゲッタリングは、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報等に記載された技術を用いても良い。
本実施例において、レーザー光ではなく、加熱することで、触媒による結晶化を促進させた後、別途レーザー光を照射するようにしても良い。また、レーザー光ではなく、加熱することで、触媒による結晶化を促進させた後、駆動回路においてのみ別途レーザー光を照射するようにしても良い。さらには、駆動回路においてのみ、触媒元素を添加してレーザー光で結晶化を促進してもよいし、駆動回路においてのみ、加熱することで、触媒による結晶化を促進させた後、別途レーザー光を照射するようにしても良い。
本実施例は、実施例１または２と組み合わせて実施することが可能である。
本実施例では、凹凸を有する下地膜の形成の仕方について説明する。
まず図１１（Ａ）に示すように基板２６０上に絶縁膜からなる第１下地膜を形成する。第１下地膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで形成する。
酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化珪素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
第１下地膜は２０〜２００nm（好ましくは３０〜６０nm）の厚さに基板の全面に形成した後、図１１（Ｂ）に示すように、フォトリソグラフィーの技術を用いマスク２６２を形成する。そして、エッチングにより不要な部分を除去して、矩形状の凸部２６３を形成する。第１下地膜２６１に対してはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングすると良い。
次いで、凸部２６３及び基板２６０を覆うように、絶縁膜からなる第２下地膜２６４を形成する。この層は第１下地膜２６１と同様に酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで５０〜３００nm（好ましくは１００〜２００nm）の厚さに形成する。
上記作製工程によって、凸部２６３及び第２下地膜２６４からなる下地膜が形成される。なお、第２下地膜２６４を形成した後、大気に曝さないように連続して半導体膜を成膜するようにすることで、半導体膜と下地膜の間に大気中の不純物が混入するのを防ぐことができる。
本実施例は実施例１〜３と自由に組み合わせて実施することが可能である。
凸部間の島状の半導体膜を有するＴＦＴは、駆動回路のみならず、半導体表示装置が有するその他の回路にも用いることができる。本実施例では、凸部間の島状の半導体膜を有するＴＦＴを用いた、コントローラの構成について説明する。
なお、本実施例ではＯＬＥＤ（Organic Light Emitting Device）を用いた発光装置のコントローラの構成について説明するが、本発明はこれに限定されず、液晶表示装置のコントローラであっても良いし、その他の半導体表示装置のコントローラであっても良い。また、コントローラ以外の駆動回路であっても良いし、表示装置以外の半導体表示装置であっても良い。
図１３に本実施例のコントローラの構成を示す。コントローラは、インターフェース（I/F）６５０と、パネルリンクレシーバー（Panel Link Receiver）６５１と、位相ロックドループ（PLL：Phase Locked Loop）６５２と、信号変換部（FPGA：Field Programmable Logic Device）６５３と、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）６５４、６５５と、ＲＯＭ（Read Only Memory）６５７と、電圧調整回路６５８と、電源６５９とを有している。なお本実施例ではＳＤＲＡＭを用いているが、ＳＤＲＡＭの代わりに、高速のデータの書き込みや読み出しが可能であるならば、ＤＲＡＭ（Dynamic Random Access Memory）や、ＳＲＡＭ（Static Random Access Memory）も用いることが可能である。
インターフェース６５０を介して半導体表示装置に入力されたデジタルビデオ信号は、パネルリンクレシーバー６５１においてパラレル−シリアル変換されてＲ、Ｇ、Ｂの各色に対応するデジタルビデオ信号として信号変換部６５３に入力される。
またインターフェース６５０を介して半導体表示装置に入力された各種信号をもとに、パネルリンクレシーバー６５１においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（AC Cont）が生成され、信号変換部６５３に入力される。
位相ロックドループ６５２では、半導体表示装置に入力される各種信号の周波数と、信号変換部６５３の動作周波数の位相とを合わせる機能を有している。信号変換部６５３の動作周波数は半導体表示装置に入力される各種信号の周波数と必ずしも同じではないが、互いに同期するように信号変換部６５３の動作周波数を位相ロックドループ６５２において調整する。
ＲＯＭ６５７は、信号変換部６５３の動作を制御するプログラムが記憶されており、信号変換部６５３はこのプログラムに従って動作する。
信号変換部６５３に入力されたデジタルビデオ信号は、一旦ＳＤＲＡＭ６５４、６５５に書き込まれ、保持される。信号変換部６５３では、ＳＤＲＡＭ６５４に保持されている全ビットのデジタルビデオ信号のうち、全画素に対応するデジタルビデオ信号を１ビット分づつ読み出し、信号線駆動回路に入力する。
また信号変換部６５３では、各ビットに対応する、ＯＬＥＤの発光期間の長さに関する情報を走査線駆動回路に入力する。
また電圧調整回路６５８は各画素のＯＬＥＤの陽極と陰極の間の電圧を、信号変換部６５３から入力される信号に同期して調整する。電源６５９は一定の高さの電圧を、電圧調整回路６５８、信号線駆動回路、走査線駆動回路及び画素部に供給している。
コントローラが有する種々の回路のうち、ＴＦＴを用いて作製することができる回路、例えばＣＰＵ、メモリ、各種プロセッサ等に、本発明を用いることが可能である。
本発明において用いられる駆動回路及びコントローラは、本実施例で示した構成に限定されない。本実施例は、実施例１〜４と自由に組み合わせて実施することが可能である。
本発明を用いて作製されるＴＦＴを搭載した半導体表示装置は、様々な電子機器への適用が可能である。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それら電子機器の具体例を図１４に示す。
図１４（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体表示装置を表示部２００３に用いることで、本発明の表示装置が完成する。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体表示装置を表示部２１０２に用いることで、本発明のデジタルスチルカメラが完成する。
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体表示装置を表示部２２０３に用いることで、本発明のノート型パーソナルコンピュータが完成する。
図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体表示装置を表示部２３０２に用いることで、本発明のモバイルコンピュータが完成する。
図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体表示装置を表示部Ａ、Ｂ２４０３、２４０４に用いることで、本発明の画像再生装置が完成する。
図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体表示装置を表示部２５０２に用いることで、本発明のゴーグル型ディスプレイが完成する。
図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明の半導体表示装置を表示部２６０２に用いることで、本発明のビデオカメラが完成する。
ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体表示装置を表示部２７０３に用いることで、本発明の携帯電話が完成する。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例１〜５に示したいずれの構成とも組み合わせて実施することが可能である。
本実施例では、凸部間に設けられた島状の半導体膜と、該島状の半導体膜が有する不純物領域と接続する配線との、接続の一実施例について説明する。
図１５（Ａ）に凸部９００を有する下地膜上に、形成されたＴＦＴの上面図を示す。また図１５（Ａ）のＡ−Ａ’における断面図を図１５（Ｂ）に示す。凸部９００間に設けられた島状の半導体膜９０１上にゲート絶縁膜９０２が形成されており、該ゲート絶縁膜９０２上にゲート電極９０３が形成されている。また、ゲート電極９０３及び該ゲート絶縁膜９０２を覆って、層間絶縁膜９０４が形成されている。
そして、ゲート絶縁膜９０２及び層間絶縁膜９０４に形成されたコンタクトホールを介して、層間絶縁膜９０４上に形成された配線９０５と島状の半導体膜９０１が有する不純物領域とが接している。
本実施例では、ゲート絶縁膜９０２及び層間絶縁膜９０４にコンタクトホールを開口する際に、凸部９００の一部を露出させる程度に広く開ける。本発明では、凹部上の島状の半導体膜のうち、ソース領域またはドレイン領域となる部分は、凸部と接しており、９０６の破線で囲んだ領域に示すように、凸部９００の一部が多少エッチングされても、平坦な下地膜上に形成した場合とは異なり、島状の半導体膜の下に位置する下地膜までエッチングされることがなく、配線が断線されにくい。凸部９００の一部を露出させる程度にコンタクトホールを広く開けることができると、配線を形成する際のデザインルールが緩くなり、さらに島状の半導体膜９０１と配線９０５との接続部における抵抗を下げることができる。
本実施例は、実施例１〜６と自由に組み合わせて実施することが可能である。
本発明は様々な半導体表示装置に適用できる。図２２（Ａ）を用いて本発明の半導体表示装置の一形態について説明する。
図２２（Ａ）に示す半導体表示装置は、基板３９０１に画素部３９０２、走査線駆動回路３９０１ａ、３９０１ｂ、信号線駆動回路３９０１ｃ、入出力端子部３９０８、配線又は配線群３９０４が備えられている。シールドパターン３９０５は走査線駆動回路３９０１ａ、３９０１ｂ、信号線駆動回路３９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群３９０４と一部が重なっていても良い。このようにすると、パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。外部入力端子部には、ＦＰＣ３９０３が固着されている。
本発明では、走査線駆動回路３９０１ａ、３９０１ｂ、信号線駆動回路３９０１ｃにおいて、下地膜に形成された凹凸を利用して結晶化された島状の半導体膜が形成されていて、該島状の半導体膜を用いて各種の素子が形成されている。
図２２（Ｂ）を用いて、基板３９０１に対するレーザ光の照射経路の一実施例について説明する。本実施例では、信号線駆動回路３９０１ｃ、走査線駆動回路３９０１ａ、３９０１ｂとなる半導体膜に、実線の矢印で示した一続きの走査経路に従ってレーザ光を照射する。そして、画素部３９０２となる半導体膜には、破線の矢印で示した走査経路に従って、レーザ光を照射する。この場合、信号線駆動回路３９０１ｃ、走査線駆動回路３９０１ａ、３９０１ｂの絶縁膜に設けられる凹凸は、実線の矢印で示したレーザ光の走査経路に沿うように形成する。
本実施例は、実施例１〜実施例７と自由に組み合わせて実施することが可能である。

Claims (8)

  1. ソース領域及びドレイン領域を含む半導体膜と、
    前記半導体膜の側面に接して設けられた絶縁膜と、
    前記半導体膜及び前記絶縁膜上に設けられた配線又は電極と、
    を有し、
    前記絶縁膜は、前記半導体膜の側面に接する部分が一部エッチングされ窪んでおり、
    前記配線又は前記電極は、前記絶縁膜の前記窪んだ部分に入り込んでいることを特徴とする半導体装置。
  2. ソース領域及びドレイン領域を含む半導体膜と、
    前記半導体膜の側面に接して設けられた絶縁膜と、
    前記半導体膜及び前記絶縁膜上に設けられた配線又は電極と、
    を有し、
    前記絶縁膜は、前記半導体膜の側面に接する部分が一部エッチングされ窪んでおり、
    前記配線又は前記電極は、前記絶縁膜の前記窪んだ部分に入り込んでおり、
    前記絶縁膜の前記窪んだ部分は、前記半導体膜の上面より下に位置し、
    前記絶縁膜の前記窪んだ部分に隣接する部分は、前記半導体膜の上面より上に位置していることを特徴とする半導体装置。
  3. ソース領域及びドレイン領域を含む半導体膜と、
    前記半導体膜の側面に接して設けられた第１の絶縁膜と、
    前記半導体膜及び前記第１の絶縁膜上に設けられた第２の絶縁膜と、
    前記第２の絶縁膜に設けられ、前記半導体膜の一部及び前記第１の絶縁膜の一部を露出させる開口と、
    を有し、
    前記第１の絶縁膜は、前記半導体膜の側面に接する部分が一部エッチングされ窪んでいることを特徴とする半導体装置。
  4. ソース領域及びドレイン領域を含む半導体膜と、
    前記半導体膜の側面に接して設けられた第１の絶縁膜と、
    前記半導体膜及び前記第１の絶縁膜上に設けられた第２の絶縁膜と、
    前記第２の絶縁膜上に設けられたゲート電極と、
    前記ゲート電極上に設けられた第３の絶縁膜と、
    前記第２の絶縁膜及び前記第３の絶縁膜に設けられ、前記半導体膜の一部及び前記第１の絶縁膜の一部を露出させる開口と、
    前記開口を介して前記半導体膜に電気的に接続する配線又は電極と、
    を有し、
    前記第１の絶縁膜は、前記半導体膜の側面に接する部分が一部エッチングされ窪んでおり、
    前記配線又は前記電極は、前記第１の絶縁膜の前記窪んだ部分に入り込んでいることを特徴とする半導体装置。
  5. 半導体膜と前記半導体膜の側面及び上面に接する絶縁膜とが形成された基板を用意し、
    前記絶縁膜をエッチングすることにより、前記絶縁膜のうち前記半導体膜の側面に接する部分が一部エッチングされ窪んだ部分が形成され、
    前記半導体膜及び前記絶縁膜上に、前記絶縁膜の前記窪んだ部分に入り込むように配線又は電極を形成することを特徴とする半導体装置の作製方法。
  6. 半導体膜と前記半導体膜の側面及び上面に接する絶縁膜とが形成された基板を用意し、
    前記絶縁膜をエッチングすることにより、前記絶縁膜のうち前記半導体膜の側面に接する部分が一部エッチングされ窪んだ部分が形成され、
    前記半導体膜及び前記絶縁膜上に、前記絶縁膜の前記窪んだ部分に入り込むように配線又は電極を形成し、
    前記絶縁膜の前記窪んだ部分は、前記半導体膜の上面より下に位置し、
    前記絶縁膜の前記窪んだ部分に隣接する部分は、前記半導体膜の上面より上に位置していることを特徴とする半導体装置の作製方法。
  7. ソース領域及びドレイン領域を含む半導体膜と、
    前記半導体膜の側面に接して設けられた第１の絶縁膜と、
    前記半導体膜及び前記第１の絶縁膜上に設けられた第２の絶縁膜と、
    を有し、
    前記第２の絶縁膜に、前記半導体膜の一部及び前記第１の絶縁膜の一部を露出させる開口を形成し、
    前記開口を形成する際に、前記第１の絶縁膜は、前記半導体膜の側面に接する部分が一部エッチングされ窪んだ部分が形成されていることを特徴とする半導体装置の作製方法。
  8. ソース領域及びドレイン領域を含む半導体膜と、
    前記半導体膜の側面に接して設けられた第１の絶縁膜と、
    前記半導体膜及び前記第１の絶縁膜上に設けられた第２の絶縁膜と、
    前記第２の絶縁膜上に設けられたゲート電極と、
    前記ゲート電極上に設けられた第３の絶縁膜と、
    を有し、
    前記第２の絶縁膜及び前記第３の絶縁膜に、前記半導体膜の一部及び前記第１の絶縁膜の一部を露出させる開口を形成し、
    前記開口を介して前記半導体膜に電気的に接続する配線又は電極を形成し、
    前記開口を形成する際に、前記第１の絶縁膜は、前記半導体膜の側面に接する部分が一部エッチングされ窪んだ部分が形成され、
    前記配線又は前記電極は、前記第１の絶縁膜の前記窪んだ部分に入り込むように形成されていることを特徴とする半導体装置の作製方法。
JP2009151783A 2002-03-26 2009-06-26 表示装置 Expired - Lifetime JP5235169B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009151783A JP5235169B2 (ja) 2002-03-26 2009-06-26 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002085938 2002-03-26
JP2002085938 2002-03-26
JP2009151783A JP5235169B2 (ja) 2002-03-26 2009-06-26 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003077174A Division JP4421202B2 (ja) 2002-03-26 2003-03-20 表示装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009260366A true JP2009260366A (ja) 2009-11-05
JP5235169B2 JP5235169B2 (ja) 2013-07-10

Family

ID=29533390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009151783A Expired - Lifetime JP5235169B2 (ja) 2002-03-26 2009-06-26 表示装置

Country Status (2)

Country Link
US (2) US6906343B2 (ja)
JP (1) JP5235169B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4137460B2 (ja) * 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6884668B2 (en) * 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR20070019401A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 유기 발광 표시 장치용 구동 필름, 구동 패키지, 이의 제조방법 및 이를 포함하는 유기 발광표시 장치
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
JP2008249968A (ja) * 2007-03-30 2008-10-16 Fujifilm Corp アクティブマトリクス方式の表示装置及びその製造方法
JP5371144B2 (ja) 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
JP5205012B2 (ja) * 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
KR102103913B1 (ko) 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20150070567A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 표시장치
KR102597464B1 (ko) * 2016-06-10 2023-11-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP4726706A1 (en) * 2024-10-11 2026-04-15 LG Display Co., Ltd. Thin film transistor substrate, manufacturing method thereof and display apparatus comprising the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151042A (ja) * 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
JPH04134827A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 半導体装置の製造方法
JPH08139325A (ja) * 1994-09-14 1996-05-31 Toshiba Corp 半導体装置
JPH10125923A (ja) * 1996-10-17 1998-05-15 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125663A (ja) 1983-01-05 1984-07-20 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JPH02143417A (ja) 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JPH04186725A (ja) 1990-11-21 1992-07-03 Hitachi Ltd レーザアニール装置及びアライメント法
US5828082A (en) * 1992-04-29 1998-10-27 Industrial Technology Research Institute Thin film transistor having dual insulation layer with a window above gate electrode
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3870420B2 (ja) * 1995-12-26 2007-01-17 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、エレクトロルミネッセンス装置の製造方法、表示装置の製造方法、及び電子機器の製造方法
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW451284B (en) * 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP2000068520A (ja) 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
EP1049144A4 (en) 1997-12-17 2006-12-06 Matsushita Electronics Corp THIN SEMICONDUCTOR FILM, MANUFACTURING METHOD, APPARATUS AND ARRANGEMENT
JP3316180B2 (ja) 1998-03-30 2002-08-19 株式会社半導体エネルギー研究所 薄膜半導体装置の作製方法
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
TW544727B (en) 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6780687B2 (en) 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP4836333B2 (ja) 2000-01-28 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
US6746901B2 (en) 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4683761B2 (ja) 2000-05-12 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6875998B2 (en) * 2002-03-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing the same, and method of designing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58151042A (ja) * 1982-03-03 1983-09-08 Fujitsu Ltd 半導体装置の製造方法
JPH04134827A (ja) * 1990-09-27 1992-05-08 Toshiba Corp 半導体装置の製造方法
JPH08139325A (ja) * 1994-09-14 1996-05-31 Toshiba Corp 半導体装置
JPH10125923A (ja) * 1996-10-17 1998-05-15 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法

Also Published As

Publication number Publication date
US6906343B2 (en) 2005-06-14
US20030218177A1 (en) 2003-11-27
US7615384B2 (en) 2009-11-10
US20050227376A1 (en) 2005-10-13
JP5235169B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
JP5235169B2 (ja) 表示装置
US7179699B2 (en) Method of fabricating semiconductor device
JP6526778B2 (ja) 表示パネル、電子機器
JP5137916B2 (ja) 半導体装置の作製方法
US7256760B2 (en) Semiconductor device
US6884668B2 (en) Semiconductor device and manufacturing method therefor
JP4059095B2 (ja) 相補型薄膜トランジスタ回路、電気光学装置、電子機器
JP2004006800A (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、集積回路、電子機器
JP4421202B2 (ja) 表示装置の作製方法
JP3980117B2 (ja) 半導体装置の作製方法
JP2004048029A (ja) 半導体装置の作製方法
JP4338988B2 (ja) 半導体装置の作製方法
JP4526773B2 (ja) 半導体装置の作製方法
JP4281834B2 (ja) 相補型薄膜トランジスタ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5235169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term