JP2009290783A - 通信システム、通信システムの制御方法、プログラム及び記憶媒体 - Google Patents

Abstract

【課題】スピーカケーブルの配線、電源配線の総数を削減でき、配線自体の簡単化が可能な通信システムを実現する。
【解決手段】複数のチャンネルで再生すべきオーディオ信号と電源電圧とを多重伝送する通信コントローラと、再生装置でオーディオ信号の再生を行う複数の通信アダプタと、を有する通信システムであって、通信コントローラは、コマンド伝送用の周波数帯域を設定するために、オーディオデータを変調するための変調キャリアクロックと、伝送するためのデータ伝送レートと、を第1の変調比率に基づきずらして、オーディオデータを変調するオーディオデータ変調回路と、オーディオデータ変調回路により設定されたコマンド伝送用の周波数帯域において、コマンドデータを変調するための変調キャリアクロックと、伝送するためのデータ伝送レートと、を第２の変調比率に基づきずらして、コマンドデータを変調するコマンドデータ変調回路と、を備える。
【選択図】図６

Description

本発明は、単一の信号ソースから複数チャンネルの再生機器へデータを同期伝送する通信技術に関する。

従来技術になるマルチチャンネルスピーカシステム（以降、「マルチＣＨＳＰシステム」と略称する）は、デジタルテレビ、ＤＶＤプレーヤ、ＡＶアンプ等と用いられ、ホームシアターを構成する。代表的なホームシアターの配線例は、図２０に示すような構成を有する。２００１はデジタルテレビ（以降、「ＤＴＶ」と略称）、２００２はＤＶＤプレーヤ（以降、「ＤＶＤ」と略称）である。２００３はオーディオビデオアンプ（以降、「ＡＶアンプ」と略称）、２００４〜２００９は、５．１ＣＨサラウンドを構成する６個のスピーカ（ＳＰ）である。例えば、２００４はサブウーファ（以降、「ＳＷ」と略称）、２００５はセンターＳＰ、２００６はメインのＬチャンネルＳＰ、２００７はメインのＲチャンネルＳＰ、２００８はリアＳＰのＬチャンネル、２００９はリアＳＰのＲチャンネルである。

これらの機器間の配線に関して、２０３０はＡＶアンプ２００３とＤＴＶ２００１とを繋ぐ配線である。代表的には、ＡＶアンプ２００３のＨＤＭＩ出力をＤＴＶ２００１のＨＤＭＩ入力に接続するためのＨＤＭＩケーブルである。２０３１は、代表的には、ＤＶＤ２００２のＨＤＭＩ出力とＡＶアンプ２００３のＨＤＭＩ入力とを繋ぐＨＤＭＩケーブルである。２０３２〜２０３７はＡＶアンプ２００３から６個の各ＳＰへそれぞれ接続されるＳＰケーブルである。一方、電源配線に関しては、２０４０はＤＴＶ２００１のＡＣ電源線、２０４１はＤＶＤの電源線、２０４２はＡＶアンプの電源線である。

図２０は、アナログスピーカケーブルによるフル有線配線の従来例を示す図であり、この場合、各ＳＰはＡＶアンプからの６本のＳＰケーブルで配線される。これらＳＰケーブルは、プラスマイナスの極性、ＬＲ（左右）のチャンネルの相違などに配慮して配線を行う必要があり、ユーザーにとっては、大きな負担になっている。

このＡＶアンプからの複雑な多数のＳＰ配線をどう簡単化するかが、第１の課題（配線簡単化）である。

本発明の第２の課題（デジタル化）は、アナログ接続による性能劣化を防ぐことである。特に、リアスピーカは、配線距離が長いため、接続ＳＰケーブルの抵抗による性能劣化を生じやすい。

また、どれかのスピーカへの配線が外れていても、気付きにくく、知らないうちに再生音の忠実性が失われているなどの問題点も潜在的に存在している。また、各スピーカの状態、たとえば、スタンバイなどのステータス情報、故障などの状況をユーザーに知らせる事が出来れば、更に利便性を改善できる。即ち、スピーカの状態をAVアンプなどの制御サイドで把握制御する事が出来るようにするのが第３の課題である。

第１乃至３の課題を解決する方法として、特許文献１、特許文献２に見られるように、光ディスク再生機からの再生オーディオ信号を、たとえば、ＩＥＥＥ１３９４で、ＳＰを含む再生機器へネットワーク接続する方法が提案されている。

また、特許文献３、特許文献４、特許文献５では、有線バス接続ネットワークテムによるサラウンドシステムが開示されている。バス接続ネットワークの例としては、ＵＳＢ、ＩＥＥＥ１３９４などが挙げられている。
特開２００１−２２３５８８号公報 特開２００２−２１７９１１号公報 特開２００５−１９８２４９号公報 特開２００５−１７５７４４号公報 特開２００５−１７５７４５号公報

しかしながら、これらの方式は、以下の新たな問題点を生じる。

（１）各ＳＰには電源供給が必要になるが、サラウンドシステムの消費電力は、各ＣＨ １００Ｗ内外であり、これらの電力をＵＳＢ（ＤＣ５Ｖ、０．５Ａ）、ＩＥＥＥ１３９４（ＤＣ８〜４０Ｖ、１．５Ａ）の接続ケーブルで供給することが出来ない。このため、各ＳＰ側で、個別に電源供給をうける必要がある。ＩＥＥＥ１３９４によるネットワーク配線（１３９４配線）の従来例として、電源を含む実配線の状態は、図２１のようになり、電源配線が厄介なものになる。図２１の２１４０〜２１４５が新たに加わる電源配線である。

（２）ケーブル長も５ｍくらいの制限があり、また、ケーブルも多芯構造であるため相対的に高価である。

（３）伝送プロトコルに対応するため、ＳＰなどの機器側に高機能のＣＰＵを実装する必要があり、高価になる。

（４）サラウンドシステムのオーディオ信号再生要件として、再生時間の管理を行う必要があるが、これは、たとえば、ＩＥＥＥ１３９４を例に挙げれば、その等時性データパケットに存在するタイムスタンプを使用して達成される。即ち、各機器は、夫々、同期したクロックを保持し、送られてくる受信データ中に存在するタイムスタンプ情報に基づいて、再生データの出力タイミングを制御する。そして、このためのハードウエアは、比較的高価なものになる。

（５）１３９４などは、標準Ｉ／Ｆなので、サラウンドシステムに用いる場合、想定外の機器を接続される可能性があり、エラー対応のため、余分な処理機能を搭載する必要が生じる。

本発明は、以下の項目の少なくともいずれか一つを実現することが可能な通信システムの提供を目的とする。

１． 個別のAC電源配線の無用化、そして、配線の簡単化。

２． 性能劣化の無いデジタル伝送。

３． スピーカの状態を把握する把握制御。

４．高機能ＣＰＵを使用せず、タイムスタンプ対応のハードウエア無しで、スピーカ（ＳＰ）などの再生装置側を構成することが可能なローコストの通信システムの提供。

上記の目的の少なくともいずれか一つを実現する本発明に係る通信システムは、複数のチャンネルで再生すべきオーディオ信号と電源電圧とを多重伝送する通信コントローラと、前記多重伝送された電源電圧の受信に従い起動して、再生装置で前記オーディオ信号の再生を行う複数の通信アダプタと、を有する通信システムであって、前記通信コントローラは、
コマンド伝送用の周波数帯域を設定するために、オーディオデータを変調するための変調キャリアクロックと、前記オーディオデータを伝送するためのデータ伝送レートと、を第1の変調比率に基づきずらして、前記オーディオデータを変調するオーディオデータ変調手段と、
前記オーディオデータ変調手段により設定された前記コマンド伝送用の周波数帯域において、コマンドデータを変調するための変調キャリアクロックと、前記コマンドデータを伝送するためのデータ伝送レートと、を第２の変調比率に基づきずらして、前記コマンドデータを変調するコマンドデータ変調手段と、
を備えることを特徴とする。

あるいは、上記の目的の少なくともいずれか一つを実現する本発明に係る通信システムの制御方法は、複数チャンネルで再生すべきオーディオ信号と電源電圧とを多重伝送する通信コントローラと、前記多重伝送された電源電圧の受信に従い起動して、再生装置で前記オーディオ信号の再生を行う複数の通信アダプタと、を有する通信システムの制御方法であって、
前記通信コントローラにおいて実行される処理として、
電源をＯＮし、前記電源から供給される電源電圧のみを通信アダプタに出力する電源電圧出力工程と、
前記通信アダプタに対してオーディオ変調データを出力するオーディオ変調データ出力工程と、
前記通信アダプタの有するアンプを起動するためのコマンドを送信するコマンド送信工程と、とを有し、
前記通信アダプタにおいて実行される処理として、
前記電源電圧出力工程において出力された前記電源電圧の受信により、前記通信アダプタが有するデジタルアンプ及びアンプ電源以外の部分を駆動する内部電源をONする内部電源駆動工程と、
前記オーディオ変調データ出力工程において出力された前記オーディオ変調データに基づき、基準クロックを生成し、前記基準クロックから前記デジタルアンプを駆動するためのデジタルアンプクロックを生成するデジタルアンプクロック生成工程と、
前記コマンド送信工程において出力されたコマンドの受信により、前記デジタルアンプ及びアンプ電源を起動する起動工程と、
前記デジタルアンプクロック生成工程において生成された前記デジタルアンプクロックにより前記デジタルアンプを駆動する駆動工程と、
を有することを特徴とする。

本発明に拠れば、スピーカケーブルの配線、電源配線の総数を削減でき、配線自体の簡単化が可能な通信システムを実現することができる。

また、オーディオ信号の各スピーカへの伝送がデジタル化されたので、配線長の影響による性能劣化がない通信システムの提供が可能になる。

また、双方向のコマンド伝送が実現され、通信コントローラ側から、スピーカ状態の把握が可能な通信システムを実現することができる。

また、高機能のＣＰＵを使用せず、タイムスタンプ対応のハードウエア無しで、簡単な変復調回路などで、再生装置側の通信アダプタを構成できるので、ローコストの通信システムの提供が可能になる。

以下、図面を参照して、本発明の好適な実施形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。

図１は、本発明の実施形態に係る通信スピーカシステムの一例を示すシステム構成を示す図である。図１において、参照番号１０１は、信号ソースである通信コントローラであり、参照番号１０２〜１０７は、夫々、各オーディオＣＨ用のスピーカに接続される通信アダプタである。複数のチャンネルに対応している通信アダプタ１０２〜１０７は、通信コントローラ１０１から送信されたオーディオ信号の再生処理を行う。参照番号１１０〜１１５は、たとえば、市販の８オーム型のＢｏｘスピーカである。５．１ＣＨサラウンドシステムの場合は、夫々、センターＳＰ、フロントＬ ＳＰ、フロントＲ ＳＰ、リアＬ ＳＰ、リアＲ ＳＰ、ＬＦＥ（又は「サブウーファ」）と呼ばれている。これらの通信アダプタとスピーカとの組合せで、複数のチャンネルに対応した通信制御スピーカが構成される。勿論、通信アダプタをスピーカ内に組込み、一体構造としても良いことは言うまでもない。

本発明の実施形態に係る通信システム（通信スピーカシステム）は、通信機能を有する通信コントローラ１０１と、スピーカの数だけの通信アダプタ１０２〜１０７とで構成される電源信号多重通信システムを提供する。

本発明の実施形態にかかる通信システムにおいて、信号とAC電源とを２芯平衡ケーブルに多重伝送する有線接続の通信方式を提案し、図１の配線（１１６〜１２１）は、その配線例を示す。

図１に示す通信コントローラ１０１の通信出力端子は、所定の２芯平衡デイジーケーブル１１６、１１７で、夫々、センター用の通信アダプタ１０２、フロントＬ用の通信アダプタ１０３の入力端子に接続されている。通信アダプタ１０３の出力端子は、サブウーファ用の通信アダプタ１０７の入力端子に、２芯平衡デイジーケーブル（単に、「デイジーケーブル」ともいう）１１８により接続されている。サブウーファ用の通信アダプタ１０７の出力端子は、リアL用の通信アダプタ１０５に、２芯平衡デイジーケーブル（単に、「デイジーケーブル」ともいう）１１９により接続されている。

同様に、通信アダプタ１０２の出力端子と通信アダプタ１０４の入力端子は、２芯平衡デイジーケーブル１２０により接続されている。また、通信アダプタ１０４の出力端子とリアＲ用の通信アダプタ１０６の入力端子は、２芯平衡デイジーケーブル１２１により接続されている。

これら平衡２芯デイジーケーブルには、例えば、５．１ＣＨのオーディオ信号とＡＣ電源とが多重化されて流れる。このデイジーケーブルに流れるＡＣ電源は、通信コントローラ１０１が有する外部ＡＣ電源端子から供給されている。通信コントローラでは、外部ＡＣ電源端子からのAC電源を、ＰＬＣ（Power Line Communication）などの通信信号がデイジー接続に入り込まないように、適切なフィルタリング処理を行った後に、使用する。

図３は、本発明の実施形態に係る有線接続に使用するケーブル例を示す図である。図３（ａ）は、デイジーケーブルの入力側の構造を示すもので、平衡２芯のケーブルに接続されたオスの挿入ピンを有するプラグの例である。これに対応して、機器（通信コントローラ、通信アダプタ）側には、メスの出力リセプタクル（図示せず）が存在する。出力リセプタクルには、機械的なプラグ挿入検知スイッチ（図示せず）が存在し、自動検知に使われる。

図３（ｂ）は、デイジーケーブルの出力側の構造を示すもので、平衡２芯のケーブルに接続されたメスの被挿入部品を有するプラグである。これに対応して、機器（ＳＰ用アダプタ）側には、オスの入力リセプタクル（図示せず）が存在する。入力リセプタクルには、機械的なプラグ挿入スイッチ（図示せず）が存在し、自動検知に使われる。

図２は、図１の通信コントローラ１０１、通信アダプタ１０２〜１０７の内部概略ブロック構成を示す図である。図２（ａ）は、通信コントローラ１０１、図２（ｂ）は、通信アダプタ１０２〜１０７の構成を示す。通信アダプタはスピーカで再生すべきデータの受信と、スピーカによる再生を制御する。

図２（ａ）で、参照番号２０１は、マルチＣＨオーディオ信号入力端子で、例えば、外部のＤＶＤプレーヤ（図示せず）と、ＨＤＭＩケーブルにて接続し、例えば、ドルビーデジタル方式によりエンコードされたマルチＣＨオーディオ信号の供給がなされる。参照番号２０２は、マルチＣＨオーディオデコーダで、例えば、ドルビーデジタル信号をデコードし、５．１ＣＨ分の６本のオーディオ生データを出力する。

参照番号２０３は、デジタルサラウンド処理回路で、各ＳＰへのオーディオ信号の周波数特性補正、遅延時間補正（タイムアラインメント）、振幅補正などを行う。補正後の６ＣＨオーディオデータは、通信用信号処理部２０４に送られ、フレーミングなどの処理（後述）を行う。処理を施した通信用オーディオ信号は、電源多重通信部２０５に送られる。

電源多重通信部２０５は、２系統の出力端子ＯＵＴ１（２０７）、ＯＵＴ２（２０８）を有する。これは、マルチスピーカの配置は、一般的にコントローラを中心に両側に、L系とR系と配置されるので、出力を２系統持つことにより、効率的配線を可能にするためである。

図２（ｂ）で、参照番号２５０は、１系統の入力端子ＩＮ（２５１）と１系統の出力端子ＯＵＴ（２５４）を有する電源多重通信部である。参照番号２５２はデジタルシグナルプロセッサー（ＤＳＰ）であり、たとえば、ＳＰの物理特性に依存する各種特性の補正などを行う。参照番号２５３は、例えば、Ｄ級のデジタルアンプであり、外部ＳＰ（内蔵されていても良い）を例えば、８オームで駆動する。使用されるスピーカが３Way独立駆動の場合は、デジタルアンプは３個実装される。

図１による本発明の通信スピーカシステムの設置、役割設定、配線は、以下のとおりである。

ユーザーは、まず、図２（ａ）の通信コントローラ１０１を所望の位置に配置する。次に、５．１ＣＨの場合は、図２（ｂ）に示す６個の通信制御ＳＰ機器（通信アダプタとスピーカを接続したもので、以下、単に「ＳＰ」とも標記する）を所望の位置に配置する。

サブウーファに対応する通信制御ＳＰ機器の配置に関しては、出力音響周波数が低いため、配置場所は自由であるが、他の５個の通信制御ＳＰ機器に関しては、所定の推奨配置が存在し、これらは、設置マニュアルなどで指示される。尚、低周波再生のため大きめのサブウーファを除き、他のスピーカには、５個とも同じものが使われ、置き場所によって役割が決まる。これらＳＰの配置が済むと、ユーザーは、たとえば、機械的な設定スイッチ（ロータリースイッチなど）により、各ＳＰにその役割を設定する（通信アダプタに設定する）。

ここで、役割とは、センター、フロントＬ、フロントＲ、リアＬ、リアＲ、サブウーファなどを指す。ユーザーは、役割の設定が済むと、通信アダプタを、順次、通信コントローラからデイジーケーブルを用い、順に配線を行う。

図１の場合では、通信コントローラ１０１のデイジーＯＵＴ１端子にデイジーケーブル１１７の入力プラグを繋ぎ、反対側の出力プラグをフロントＬ用の通信アダプタ１０３のデイジーＩＮ端子に繋ぐ。次に、フロントL用の通信アダプタ１０３のデイジーＯＵＴ端子にデイジーケーブル１１８の入力プラグを繋ぎ、反対側の出力プラグをサブウーファ用の通信アダプタ１０７のデイジーＩＮ端子に接続する。次に、サブウーファ用の通信アダプタ１０７のデイジーＯＵＴ端子に、デイジーケーブル１１９の入力プラグを繋ぎ、反対側の出力プラグをリアL用の通信アダプタ１０５のデイジーＩＮ端子に接続する。以下、同様に、センター用の通信アダプタ１０２、フロントR用の通信アダプタ１０４、リアR用の通信アダプタ１０６を接続する。

次に、図４、図５を用いて、通信コントローラ、通信アダプタの入出力手段におけるケーブル配線接続時の動作を説明する。

図４(a)は、通信コントローラ側の電源多重通信部の構成を示すブロック図である。同図で、参照番号４０１ａ、４０１ｂは、外部AC電源からの入力を受け付ける外部AC電源入力端子、参照番号４０２はローパスフィルター、参照番号４０３は整合抵抗、参照番号４０４、４０５は駆動アンプ、４０６は高周波トランスである。また、参照番号４０７ａ、４０７ｂは電源信号多重出力端子、参照番号４０８は送信用変調信号入力端子、参照番号４０９は変調信号受信出力である。

外部AC電源からの電源電圧は、入力端子４０１ａ、４０１ｂを通して、ローパスフィルター４０２に入力される。電源電圧は、ローパスフィルター４０２で外部電源上の不要ノイズ（PLCなどの宅内通信信号を含む）を更に除去され、ノイズの少ないAC電源として端子４０７ａ、４０７ｂに出力される。一方、伝送用変調信号は、送信用変調信号入力端子４０８経由で駆動アンプ４０４に供給され、整合抵抗４０３を経て、高周波トランス４０６に送られる。高周波トランス４０６の出力は、結合コンデンサ４１０ａ、４１０ｂを介してノイズフィルター出力の電源ラインに送られ、ここで電源と多重され、端子４０７ａ、４０７ｂに出力される。

図４（ｂ）は、通信制御スピーカ（ＳＰ）側の電源多重通信部の構成を示すブロック図である。図４（ｂ）において、参照番号４２０ａ、４２０ｂは受信電源多重オーディオ信号入力端子（入力手段）、参照番号４２１ａ、４２１ｂは内部用のAC電源出力端子、参照番号４２２は高周波トランス、参照番号４２３は整合抵抗である。参照番号４２４は整合抵抗への通電（ON/OFF）を制御するスイッチ、参照番号４２５は、機械的なケーブル接続検知回路（接続検知手段）である。

パススルー端子４２６ａ、４２６ｂは次段の通信アダプタ（通信制御SP）への出力端子（パススルー端子は出力手段として機能することが可能）である。参照番号４２７、４２８は駆動アンプ、参照番号４２９はSP側からのコマンド変調信号入力端子、参照番号４３０は受信オーディオ信号出力端子である。接続検知部４２５は、次段からの接続ケーブルのコネクタがパススルー端子４２６ａ、４２６ｂに接続されると、たとえば機械的に検知し電気信号に変換してスイッチ４２４を制御する。スイッチ４２４は、接続検知部４２５の検知結果に基づき、パススルー端子４２６a、４２６ｂからの出力を制御する出力制御手段として機能する。接続検知部４２５は、接続時にOFFの状態を検知する。

図５は、通信コントローラの出力端子OUT1と、Front L、Sub Woofer、Rear Lの通信制御SPとの接続方法を示す図である。図５において、参照番号５０１は、通信コントローラの電源多重送信部で、図４(a)で示した電源多重通信部を２系統（OUT1、OUT2）含む。参照番号５０８はそのうちのOUT1端子を示す。

参照番号５０９はFront Lスピーカの電源多重受信部で、図４(b)の電源多重通信部を使用している。参照番号５１８、５１９はSub Woofer、Rear Lに関する電源多重受信部である。参照番号５２４、５２５、５２６は電源多重信号を通すためのデイジー接続ケーブル（以下、単に「ケーブル」ともいう）である。ケーブル５２４の入力端を５０１のOUT1端子５０８に接続し、出力端をFront Lの入力端子５１０に接続する。この時点では、Front Lスピーカの電源多重受信部５０９の出力端子（OUT端子）５１１には、ケーブル５２５が接続されていないので整合抵抗ONOFFスイッチ５１４はONとなる。次に、ケーブル５２５の入力端子をFront Lスピーカの電源多重受信部５０９の出力端子（OUT端子）５１１に接続すると、スイッチはOFFとなり整合抵抗はOFFになる。

ケーブル５２５の出力端子がSub Woofer５１８の入力端子（IN端子）に接続されると、この時点では、OUT端子はデイジー接続ケーブル５２６により非接続のため、整合抵抗はONとなる。デイジー接続ケーブル５２６の入力端子がSub Woofer５１８のOUT端子に接続されるとSub Woofer５１８の整合抵抗は、OFFになる。最後のデイジー接続ケーブル５２６の出力端子を、Rear L５１９のIN端子に接続すると、Rear L５１９の整合抵抗５２３はONになる。

こうして、中間段のFront L、Sub Wooferの整合抵抗はOFF、最終段のRear Lの整合抵抗のみがONになる。これにより、高周波変調信号の伝送に好適なように配線ケーブルの最終端が整合される。この整合抵抗の抵抗値は、ケーブルの特性インピーダンスと一致させる必要がある。このインピーダンスマッチングにより、通信コントローラからの伝送信号を各通信アダプタで同時に受信する事ができる。

同様に、OUT2端子とCenter SP、Front R、Rear Rとの接続を行う。全接続が終了すると、ユーザーは、通信コントローラの電源をＯＮにする。通信コントローラの電源がＯＮになると、そのデイジーＯＵＴ（OUT1、OUT2）にＡＣ電源が重畳され、デイジー接続された各通信制御SPに順次、電源が供給され、各通信制御SP内のシスコン、通信部が起動される。この段階では、各SP内のデジタルアンプは休止状態にある。通信コントローラの電源ONと同時に接続先の全SP内のデジタルアンプが起動されると、AC電源の突入電流が積算され大きくなりすぎるので好ましくない。この状態で、各通信アダプタのシスコンは、所定の役割設定値（ロータリースイッチによる）を読み込み一時記憶する。

電源ON後、通信コントローラは、各通信アダプタとの間で、オーディオデータの伝送、及び、各種制御の指示を行う必要がある。その際に使用する本発明の実施形態にかかる通信方式を以下、説明する。

図１０は、通信方式におけるバンド構成（変調バンド構成）を示す図である。図１０に示すオーディオ伝送帯域は、たとえば、３MHzから28MHzとし、通信コントローラからのオーディオデータと制御情報の伝送に使用する。28MHｚ以上の帯域は、平衡２芯ケーブルでのデータ伝送には、不適切である。

一方、２MHｚから３MHzの帯域は、通信コントローラと通信アダプタ間のコマンド通信（コマンド伝送用）に使用する。２MHｚ以下の帯域は、各種スイッチング電源回路などからの高調波ノイズなどが含まれる可能性があるので、使用を避ける。夫々のバンドで使用するオーディオ変調方式、コマンド変調方式に関しては後述する。

図１３は、通信コントローラからのオーディオデータ、制御情報を含むオーディオ伝送フレームのフレーム構成を示す図である。これは、オーディオ伝送帯域で用いられる。オーディオ伝送フレームは、プリアンブル（８ビット）、オーディオデータ（１９２ビット、24ビットｘ８CHまで伝送可能）、制御情報（３２ビット）、CRC（１６ビット）、Gap（８ビット）よりなる各フィールドで構成される。これらの各フィールドを含む伝送フレームの周期は、たとえば、４８KＨzサンプリングレートの場合の２０．８３３μSecに設定される。プリアンブルは、PLLクロック同期を取るためのクロック信号であり、CRCは、オーディオデータと制御情報に対するものである。Gapは、プリアンブル期間の抜き出しタイミングを取るための無変調期間である。

図１４は、オーディオ伝送フレーム中の制御情報の詳細内容を示す図である。制御情報は、コマンド調停情報（8ビット）、制御種別（8ビット）、制御ヘッダー（8ビット）、制御コード（8ビット）より構成される。

コマンド調停情報は、８ビットより構成され、前半４ビットはFrom、後半４ビットはToという形式で、コマンドの流れる向きを指定する。コマンドの流れには、１ To 1、１ To All の２種類がある。例えば、Fromが、Hex0であれば、コントローラがコマンド送信元であり、Toが、Hex0であれば、送信先は全ての通信アダプタであり、コントローラからのブロードキャストコマンドを示す。Toが、Hex１〜HexFのどれかであれば、コントローラから、所定の通信アダプタへの１対１通信となる。一方、通信アダプタからコントローラへの返信に関しては、Fromが、Hex1〜HexFのどれかであり、Toは、Hex0である。通信コントローラは、状況に応じてコマンド調停情報を操作して、適切な通信頻度を通信アダプタとの間で確保できる。このコマンド調停情報により、通信コントローラと各通信アダプタ間で、衝突無しでコマンド通信が可能になる。

制御種別フィールドは、制御内容の種類を指定するものであり、例えば、リモコン制御、ステータス情報、設定データなどから選択される制御ヘッダーフィールドは、次に続く制御コードのレングス（長さ）、オーダー（順番）を設定する。これにより、複数の制御コードを集合して、長い制御コードを構成する事が出来る。このモードは、長い設定データを送るのに便利である。制御コードフィールドは、リモコン制御コード、ステータス、設定データなどの実際の制御内容をセットする個所である。

図１６は、オーディオ伝送フレームに用いる変調方式を示す図である。本発明における変調方式に必要な要件は、以下の要件１から要件４となる。

１．平衡２芯ケーブルによる伝送を前提とするので、伝送帯域を２８MHz以下に収める。

２．コマンド帯域として、３ＭＨｚ以下の帯域を空ける。

３．オーディオサンプリングデータの同期伝送の実現。

４．変復調がローコストで実現できること、などである。

図１６に示す変形マンチェスタ方式は、上記の要件１から要件４を満たすものである。図１６で、変調キャリアは、15.36ＭＨｚであり、これは、源クロック122.88ＭＨｚの１/８である。一方、オーディオデータのデータRateは、12.288Mbpsであり、これは、源クロック122.88Mhzの１/１０である。

変調方法は、変調キャリアの反転信号を作り、オーディオデータの１，０に応じて、変調キャリアクロック（変調キャリア）または反転変調キャリアクロック（反転変調キャリア）とをスイッチ（選択）する。

図１７(a)は、変調回路方式を例示する図であり、インバータとセレクタとで構成される。図１６では、オーディオデータが「１０１０１１００」の場合の変調タイミングを示す。ここで、「１」は、変調オーディオデータに含まれるＨｉｇｈデータを示し、「０」は、変調オーディオデータに含まれるＬｏｗデータを示す。復調に関しては、受信信号から、プリアンブルを抜き出し、プリアンブルから変調クロックをPLL再生する。プリアンブル期間は、データ８ビット分あり、１０サイクル分の変調キャリアが存在するので、十分に変調クロックを再生できる。

再生変調キャリアにより、受信オーディオデータとその反転信号とをスイッチすると、復調オーディオデータ出力が得られる。図１７(b)は、復調回路方式を例示する図であり、変調キャリアの再生回路、インバータ、セレクタとで構成される。再生キャリアの１，０により、受信オーディオデータを反転させても同様の復調が実現できる。この場合には、乗算器が用いられる。図１７(c)は、乗算器を用いる復調回路方式を例示する図であり、変調キャリアの再生回路と、乗算器、LPF（ローパスフィルター）とで構成される。LPFは、ノイズ除去に有効である。

変形マンチェスタ変調方式では、データ伝送レート（Dh）（12.288MHz）と変調キャリア（Fh）（15.36MHz）とを変調比率（第1の変調比率）α＝0.25の比率でずらしたことにより、上記の要件１、２が実現されている。

ここで、変調比率αは、変調キャリア（Fh）とデータ伝送レート（Dh）との比を、１＋α対１として表現するものである。このとき、図１０に示すように、αFh/(1+α)が、コマンド通信用に設定すべき所定量の低域帯域幅（低域周波数帯域）に相当する。

プリアンブル周期は、48KHzのオーディオサンプリング周波数に同期するので、要件３が満たされる。

要件４は、インバータ/セレクタによる変調回路と、変調キャリア再生回路/インバータ/セレクタによる復調回路、あるいは、変調キャリア再生回路/乗算器/LPFによる簡単な復調回路とで、変復調が実現できる。このため、極めてローコストで変復調を実現することができる。

図１１は、通信アダプタと通信コントローラとの間で、デイジー有線接続を介して送受信されるコマンドのフレーム構成を示す図である。コマンドフレームは、プリアンブル（16ビット）、コマンドデータ（40ビット）、CRC（8ビット）、Gap（21ビット＋80CLK（源クロック：基準クロック））よりなる各フィールドで構成される。これらの各フィールドを含むコマンドフレームの周期は、たとえば、６KHｚ、166.667μSecに設定される。即ち、コマンドフレームは、オーディオ伝送フレームの８周期分の長さを有する。

プリアンブルは、PLLクロック同期を取るためのクロック信号であり、CRCは、コマンドデータに対するものである。Gapは、プリアンブル期間の抜き出しタイミングを取るための無変調期間である。

図１２は、コマンドデータの内容を示す図である。コマンドデータは、アドレス（8ビット）、コマンド種別（8ビット）、コマンドヘッダー（8ビット）、コマンドコード（8ビット）、リザーブ（8ビット）よりなる各フィールド構成される。

アドレスは、8ビットより構成され、前半4ビットはFrom、後半4ビットはToという形式で、コマンドの送信元、送信先を規定する。このアドレスフィールドの内容は、オーディオ伝送フレームの制御情報（図１４）内のコマンド調停情報に、合致させる。即ち、親機である通信コントローラからの受信オーディオフレーム中のコマンド調停情報に従って、通信コントローラは、コマンドの送信を行う。こうする事により、単一のコマンド帯域を複数の通信アダプタ間で、衝突なしでシェア可能になる。

コマンドデータのコマンド種別フィールドは、制御内容の種類を指定するもので、たとえば、リモコン制御、ステータス情報、設定データなどから選択される。コマンドヘッダーフィールドは、次に続くコマンドコードのレングス（長さ）、オーダー（順番）を設定するもので、これにより、複数のコマンドコードを集合して、長いコマンドを構成することができる。このモードは、長いコマンドを送るのに便利である。

コマンドコードフィールドは、リモコン制御コード、ステータス、設定データなどの実際の制御内容をセットする個所である。リザーブドフィールドは、予備のデータフィールドである。

図１５は、コマンドフレーム（図１１）に用いる変調方式を示すタイミングチャートである。本発明の実施形態における変調方式に必要な要件は、以下の要件１から要件３となる。

１．コマンド帯域として、２MHzから３MHzの帯域を使用すること。

２．オーディオ伝送フレームとの同期が取れていること。

３．変復調がローコストで実現できること。

図１５に示す変形マンチェスタ方式は、上記の要件１から要件３を満たすものである。図１５において、変調キャリアは、2.56MHｚであり、これは、源クロック122.88MHｚの１/48である。一方、コマンドデータのデータRateは、0.512Mbpsであり、これは、源クロック122.88MHｚの１/240である。

変調方法は、変調キャリアの反転信号を作り、コマンドデータの1，0に応じて、変調キャリアまたは反転変調キャリアをスイッチ（選択）する。図１５において、コマンドデータは「１０１１００」であり、このコマンドデータに対応する変調キャリアの反転信号は、例えば、図１７（a）に例示する変調回路により生成される。ここで、変調したコマンドデータに含まれる「１」はＨｉｇｈデータを示し、「０」は、Ｌｏｗデータを示す。

復調に関しては、受信信号から、プリアンブルを抜き出し、プリアンブルから変調クロックをPLL再生する。プリアンブルの期間は、データ16ビット分あり、80サイクル分の変調キャリアが存在するので、十分に変調クロックを再生することができる。再生変調キャリアにより、受信コマンドデータとその反転信号とをスイッチすると、復調出力が得られる。図１７(b)は、復調回路を例示する図であり、受信した変調データ（受信変調データ）は、ピーク検知回路、間欠PLLタイミング生成回路、PLL回路により再生クロック（CLK）が生成される。変調キャリアの再生回路には、この再生クロック（CLK）と、受信変調データと、が入力される。変調キャリアの再生回路は、インバータ、セレクタとを有し、復調データを出力する。また、再生キャリアの１，０により、受信コマンドデータを反転させても同様の復調が実現できる。この場合には、乗算器が用いられる。

図１７(c)は、乗算器を用いる復調回路を例示する図であり、復調回路は、変調キャリアの再生回路と、乗算器、LPF（ローパスフィルター）とで構成される。LPFは、ノイズ除去に有効である。

コマンド変復調に際しては、オーディオ伝送フレームの変復調で使用するクロック類を利用して、必要なクロック類を2次生成することで、コマンド変調キャリア再生回路を省略することが可能である。本実施形態にかかる本変形マンチェスタ変調方式では、データRate（0.512Mbps）と変調キャリア（2.56MHz）とを第２の変調比率β＝5の比率でずらしたことにより、要件１が満たされている。

ここで、第２の変調比率βは、変調キャリア（FL）とデータ伝送レート（DL）との比をβ対１として表現するものである。このとき、図１０に示すように、2 FL/βが、確保すべき所定量の低域帯域幅に相当する。因みに、β＝２の場合が、本来のマンチェスタ変調方式である。

また、プリアンブル周期は、４８KHｚのオーディオサンプリング周波数の１/８に同期するので、要件２が満たされる。要件３はインバータ/セレクタによる簡単な構成の変調回路と、変調キャリア再生回路/インバータ/セレクタによる簡単な構成の復調回路、あるいは、変調キャリア再生回路/乗算器/LPFによる簡単な復調回路とで、変復調が実現できる。このため、極めてローコストである。

次に、システムの動作を説明する。図６、８は本発明の実施形態に係るシステムの詳細を示すブロック図である。図６は、ソース機器、即ち、親機である通信コントローラ１０１（図１、２）の構成を示すブロック図である。図８は、子機である通信アダプタ１０２〜１０７（図１、２）の構成を説明するためのブロック図である。

図６で、マルチＣＨオーディオ入力端子６０１は、たとえば、外部のDVD再生機と接続され、マルチＣＨオーディオデータが入力される。マルチＣＨオーディオデコーダ６０２は、圧縮されたマルチCHオーディオデータをデコードし、たとえば、５．１ＣＨ圧縮オーディオデータから、６ＣＨの個別オーディオPCM信号を分離し、出力する。これら、６ＣＨの個別オーディオ信号は、デジタルサラウンド音響処理回路６０３に送られ、周波数特性補正、遅延時間補正（タイムアラインメント）、振幅補正などが施される。

これらマルチＣＨオーディオ入力端子６０１、マルチＣＨオーディオデコーダ６０２、デジタルサラウンド音響処理回路６０３は、夫々、図２の参照番号２０１、２０２、２０３に対応する。

所定の補正処理が施されたオーディオデータは、所定の形式で、オーディオ伝送フレーム生成回路６０４に送られ、ここで、図１３に示すオーディオ伝送フレームが構成される。オーディオ伝送フレーム内の制御情報はシスコン６０６により設定制御される。

オーディオ伝送フレーム生成回路６０４の処理で必要になる各種タイミングは、クロック生成部６０５で生成される。クロック生成部６０５は、デジタルサラウンド音響処理回路６０３経由で得られる外部オーディオクロック（外部マルチCHオーディオ入力のサンプル周波数に関連するクロック）を基に必要な全クロックを生成する。オーディオ伝送フレーム生成回路６０４の出力は、オーディオ変調回路６０９（オーディオデータ変調手段）に送られ、ここで、図１６に示すオーディオ変形マンチェスタ符号に変調される。具体的な変調回路の構成は、図１７(a)に例示したものとなる。オーディオ変調信号は、BPF６１２にて、帯域成型されたのち、加算器６１４に送られる。

一方、コマンドフレーム生成回路６０７は、図１１に示すコマンドフレームを生成する。コマンドフレーム内の各フィールドの設定制御は、シスコン６０６が行う。コマンドフレームの生成に必要な処理の各種タイミングは、クロック生成部６０５で生成される。

コマンドフレーム生成回路６０７の出力は、コマンド変調回路６１０（コマンドデータ変調手段）に送られ、ここで、図１５に示すコマンド変形マンチェスタ符号に変調される。具体的な回路構成は、図１７(a)に例示したものとなる。コマンド変調信号は、BPF６１３にて、帯域成型されたのち、加算器６１４に送られ、ここで、オーディオ変調信号とコマンド変調信号とが加算された加算信号となる。

加算器６１４の出力（加算信号）は、ケーブル駆動用パワーアンプ（ＰＡ）６２６、６２７に送られ、ケーブル駆動用パワーアンプ（ＰＡ）６２６、６２７は加算信号を十分な電圧レベルにまで増幅し、夫々、多重分離回路６２４、６２５に送る。

一方、多重分離回路６２４、６２５から出力される通信コントローラ１０１からの受信コマンドに関しては、それぞれ、コマンド帯域分離用BPF６１６、６１７を介して、加算器６１５に送られる。加算器６１５からの受信コマンドは、コマンド復調回路６１１に入力され、コマンド復調回路６１１は、入力された受信コマンドを復調する。具体的な回路構成は、例えば、図１７(c)のような回路構成となる。ここで、コマンド復調回路６１１内の受信コマンド変調キャリア再生PLL回路は、受信コマンド変調キャリアと送信コマンド変調キャリアとが、事実上、同期が取れているために、省略することも可能である。この場合は、変調キャリア2.56ＭＨｚは、コマンドフレーム生成回路６０７から供給される。コマンド復調回路６１１の復調コマンドデータは、コマンドバッファ６０８に送られ、コマンドバッファ６０８は、復調コマンドデータをシスコン６０６に送信する。

一方、AC電源系に関しては、外部ＡＣ電源プラグ６１８は、屋内のＡＣ電源コンセントに接続される。ノイズ除去フィルタ６１９は、外部ＡＣ電源プラグ６１８からのノイズを除去するで、後の伝送信号多重に悪影響を与えないよう所定の帯域のノイズを減衰させる。もし、屋内のＡＣ電源線にＰＬＣなどのパケット伝送信号が存在する場合には、特に、除去が重要である。ＤＣ電源回路６２０は、内部使用のＤＣ電源を生成する。ノイズ除去後のＡＣ電源は、更にノイズ除去ローパスフィルター（ＬＰＦ）６２１を介して、リレー６２２に送られる。ここでの２回目のノイズ除去の目的は、途中経路の平行ケーブル配線が拾う内部回路の電磁ノイズを、多重分離の直前で除去するためである。リレー６２２の出力側には、過電流検知回路６２３が配置され、接続ケーブルなどで短絡が生じた場合に、危険を避けるために電源出力を直ちにリレーにて遮断する。過電流検知回路６２３のAC電源出力は、多重分離回路６２４、６２５に送られる。

多重分離回路６２４の多重動作により、パワーアンプ６２６、６２７からの伝送信号は、デイジー出力端子６３０、６３１に夫々、電源電圧と多重されて送出される。一方、デイジー出力端子６３０、６３１からの受信コマンド信号に関しては、コマンド帯域分離用BPF６１６、６１７、加算器６１５を介して、コマンド復調回路６１１に送られる。

図７は、図６のクロック生成部６０５の機能をより詳細に示すブロック図である。図７に示す外部オーディオクロックは、例えば、４８KHzのサンプリング周波数であり、PLL回路７０２は、外部オーディオクロックにより基準クロック（源クロック）122.88MHzを生成する。源クロックを１/１０分周器７０３で分周して12.288MHzを得る（「１/１０」は分周比を示す）。これが、オーディオデータRateに対応する。

これを更に、１/２５６分周器７０５（「１/２５６」は分周比を示す）で分周すると48KHzが得られ、これがオーディオフレーム周期に対応する。一方、源クロックを１/８分周器７０４（「１/８」は分周比（第1の分周比）を示す）で分周したものは15.36MHzとなり、これが、オーディオ変調キャリアに対応する。コマンドフレーム関係では、１/２５６分周器７０５の出力を更に、１/８分周器７０８（「１/８」は分周比を示す）で分周して６KHzを得る。これがコマンドフレーム周期に対応する。

１/１０分周器７０３の出力を更に、１/２４分周器７０６（「１/２４」は分周比を示す）で分周して0.512MHzを得る。これが、コマンドデータRateに対応する。１/８分周器７０４の出力を更に、１/６分周器７０７（「１/６」は分周比を示す）で分周して2.56MHzを得る。これがコマンド変調キャリアクロックに対応する。ここで、１/８分周器７０４の分周比と１/６分周器７０７の分周比とを乗算した分周比「１／４８」は、基準クロック（１２２．８８ＭＨｚ）から、コマンド変調キャリアクロックを生成するための分周比（第２の分周比）となる。こうして得られたタイミングクロックに基づき、オーディオ伝送フレーム、コマンドフレームが構成される。

次に、通信アダプタの説明を行う。図８は、子親機である通信アダプタ１０２〜１０７（図１、２）の構成を示すブロック図である。

図８において、デイジー有線入力端子８０１は、受信した電源多重伝送信号を多重分離回路８０３に送信する。多重分離回路８０３の詳細構成は、図４（ｂ）に示すとおりであり、入力された電源多重信号（オーディオ＋AC電源）からＡＣ電源、受信信号が取り出される。多重分離回路８０３には、例えば、図４（ｂ）に示すパススルー端子４２６ａ、４２６ｂが用意されており（図８のパススルー出力端子８０２が対応する）、次段の通信アダプタへのデイジー出力となっている。スイッチ４２４は、次段とデイジー接続ケーブルの挿入の有無により、整合抵抗４２３への通電（ON/OFF）を制御する。

多重分離回路８０３で分離された通信コントローラ１０１からの受信データは、低ノイズアンプ（ＬＮＡ）８０６に送られ、所定の増幅を受けた後、夫々、オーディオ伝送帯域分離用BPF８０７、コマンド帯域分離用BPF８０８に送られる。

まず、オーディオ伝送帯域分離用BPF８０７で得られた変調オーディオ伝送フレームは、高周波アンプ８０９を経て、オーディオ復調器８５０に送られる。オーディオ復調器８５０において、受信した変調オーディオ伝送フレーム信号から、受信オーディオ変調キャリア再生PLL回路（８６０、８７０、８８０）で、オーディオ変調キャリア15.36MＨzを再生し、復調を行う。オーディオ復調器８５０で復調された受信オーディオ伝送フレームは、図１３のフレーム構成を有する。受信オーディオ伝送フレームは、乗算器８８１、ＬＰＦ８９０を経て、オーディオ自CH信号抽出・自CH宛制御情報抽出回路８２０（以下、単に「抽出回路８２０」ともいう）に送られる。

抽出回路８２０には、自身の役割コードがシスコン８２４よりあらかじめ設定されており、抽出回路８２０は、自身の役割コードに対応したオーディオCHデータを抜き出し、DSP回路８２３に送る。更に、抽出回路８２０は、抽出した制御情報をシスコン８２４に送信する。

DSP回路８２３は、所定の処理、例えば、スピーカ（ＳＰ）全体の周波数特性の補正などを行った後、３Wayの各レンジ帯域にオーディオ信号を分離する。そして、DSP回路８２３は、夫々のレンジのオーディオ信号をデジタルアンプ８２５、８２６、８２７に送信する。ここで、所定の電力レベルまで増幅を受けた後、各オーディオスピーカドライバ８２８、８２９、８３０に供給され、音響が再生される。

デジタルアンプクロックが伝送クロックと同期すれば、夫々のクロック間の干渉によるビートノイズが生じなくなる。そのため、オーディオクロック再生回路８１６によって受信オーディオ変調キャリアから再生される各種クロックからの2次クロックによりデジタルアンプ８２５、８２６、８２７を動作させると性能面でも制御面でも好都合である。

通信コントローラ１０１が、オーディオ変調出力をON/OFF制御することにより、間接的に、デジタルアンプクロックのON/OFF制御ができる。即ち、オーディオ変調出力をOFFすることで、接続されている全通信アダプタの全デジタルアンプを一斉にスタンバイモードに移行させることが可能になる。

一方、各デジタルアンプの起動に際しては、各デジタルアンプ/アンプ電源の電源コンデンサによるの突入電流が合算されて巨大になり、AC電源配線各部の接点劣化などを防ぐ必要がある。これらを防止するため、コマンドにより順次、起動する（スタンバイ解除）することが、必要である。これは、通信コントローラ１０１と各通信アダプタ１０２〜１０７との間で、コマンド通信が実現できた事により、付随的に実現することが可能になる。

図８の素子８３１、８３２、８３３は、例えば、ＡＮＤロジック回路で構成されており、デジタルアンプ/アンプ電源の起動、スタンバイ移行に関連する実行手段として機能する。シスコン８２４は、オーディオクロック再生回路８１６の動作を制御し、オーディオクロック再生回路８１６からの出力は、ＡＮＤロジック回路のゲート（素子８３１、８３２、８３３）に入力される。素子８３１、８３２、８３３からの出力に基づき、デジタルアンプ８２５、８２６、８２７の動作が制御される。

通信コントローラ１０１が、オーディオ変調出力をＯＦＦにすると、通信アダプタ１０２〜１０７のオーディオクロック再生回路８１６のデジタルアンプクロックは、ＯＦＦになる。そして、素子８３１〜８３３へのデジタルアンプクロックが無くなり（ＯＦＦになり）、デジタルアンプ８２５、８２６、８２７の動作クロックが無くなる（ＯＦＦになる）。その結果、通信アダプタ１０２〜１０７のデジタルアンプ８２５、８２６、８２７は、スタンバイに移行する。

デジタルアンプの起動に関しては、通信コントローラ１０１がオーディオ変調出力をＯＮにすると、通信アダプタのオーディオクロック再生回路８１６からデジタルアンプクロックが、素子８３１〜８３３へ出力される。その後、シスコン８２４は、通信コントローラ１０１からの起動コマンドに応じて、アンプ起動制御ライン８３４、８４５、８３６を制御し、デジタルアンプクロックへの動作クロックの供給をＯＮにする。こうして、デジタルアンプ８２５、８２６、８２７が順次起動される。

図１８は、デジタルアンプ起動時の通信コントローラ１０１と通信アダプタ１０２〜１０７間の制御フローを説明する図である。

ステップＳ１８０１において、通信コントローラ１０１は、電源をＯＮし、電源から供給された電源電圧のみを通信アダプタに出力する（電源電圧出力工程）。

ステップＳ１８０２において、通信アダプタは、通信コントローラからの電源を受信して、通信アダプタの有するデジタルアンプ及びアンプ電源以外の所定部分のみを駆動する内部電源をONにする（内部電源駆動工程）。

ステップＳ１８０３において、通信コントローラ１０１は、通信アダプタに対してオーディオ変調データを出力する（オーディオ変調データ出力工程）。ステップＳ１８０４において、通信アダプタ１０２〜１０７は、通信コントローラから出力されたオーディオ変調データに基づき、基準クロックを生成する。そして、通信アダプタ１０２〜１０７は、基準クロックからデジタルアンプを駆動するためのデジタルアンプクロックを生成する（デジタルアンプクロック生成工程）。

ステップＳ１８０５において、通信コントローラ１０１は、デジタルアンプ８２５、８２６、８２７を起動するコマンドを通信アダプタに送信する（コマンド送信工程）。

ステップＳ１８０６にいおいて、通信アダプタ１０２〜１０７のシスコン８２４は、通信コントローラ１０１から送信されたコマンドに基づき各デジタルアンプ及びアンプ電源を起動する（起動工程）。

そして、ステップＳ１８０７において、通信アダプタ１０２〜１０７のシスコン８２４は、先のステップＳ１８０４において生成されたデジタルアンプクロックによりデジタルアンプを駆動する（駆動工程）。

図１９は、デジタルアンプスタンバイ移行時の通信コントローラと通信アダプタ間の制御フローを説明する図である。

ステップＳ１９０１において、通信コントローラ１０１は、オーディオ変調出力を停止（ＯＦＦ）する制御を実行する（停止工程）。ステップＳ１９０２において、通信アダプタ１０２〜１０７は、通信コントローラ１０１におけるオーディオ変調データの出力の停止に従いデジタルアンプクロックの生成を停止する。そして、通信アダプタ１０２〜１０７は、各デジタルアンプとそのアンプ電源を、スタンバイ状態に移行する（スタンバイ状態移行工程）。

説明を図８に戻し、コマンド帯域分離用BPF８０８で得られた受信コマンドフレームは、高周波アンプ８０９を経て、コマンド復調回路８１０に送られる。ここで、コマンド復調回路８１０内の受信コマンド変調キャリア再生PLL回路（８１１、８１２、８１３）は、受信オーディオ変調キャリアと受信コマンド変調キャリアとが、事実上、同期が取れているので、省略可能である。この場合は、受信コマンド変調キャリア2.56MHzは、コマンドクロック再生回路８１７から供給する。

高周波アンプ８０９から受信した受信コマンドフレームと、コマンドクロック再生回路８１７から受信した受信コマンド変調キャリアと、はコマンド復調回路８１０に入力される。コマンド復調回路８１０の受信コマンド変調キャリア再生PLL回路（８１１、８１２、８１３）、乗算器８１４、ローパスフィルタ８１５は、入力された受信コマンドフレームと、受信コマンド変調キャリアと、に基づき、受信コマンドフレームを生成する。コマンド復調回路８１０で復調された受信コマンドフレームは、図１１で説明したコマンドフレームの構成を有する。コマンド復調回路８１０で復調された受信コマンドフレームは、コマンド抽出回路８２２に送られる。

コマンド抽出回路８２２は、自身のアドレス（Toアドレス）がシスコン８２４によって予め設定されており、自身宛ての受信コマンドのみを受信コマンドフレームから抽出してバッファー（記憶手段）に格納し、シスコン８２４に送信する。

受信オーディオ伝送フレーム内の制御情報に含まれる制御コード（図１４参照）や、受信コマンドが自身宛てのコマンドコード（図１２参照）の場合、シスコン８２４は、応答コマンドを通信コントローラ１０１に返す必要がある。この場合、シスコン８２４は、制御情報に含まれるコマンド調停情報に基づいて、自身のコマンド送信可能タイミングを確認し、そのタイミングに合せて、コマンドを送信する。例えば、シスコン８２４は、応答コマンドフレーム生成手段として機能して、コマンドフレーム生成回路８２１に、予め、送信コマンドデータ（応答コマンドフレーム）の内容を設定しておき、送信準備OKとしておく。この後、コマンドフレーム生成回路８２１は、オーディオ自CH信号抽出・自CH宛制御情報抽出回路８２０から抽出された制御情報に含まれる自CHコマンド送信可能タイミングに基づき、コマンドフレームをコマンド変調回路８１９に送出する。これにより、コマンドフレームの送信は、受信オーディオ伝送フレームに同期し、且つ、受信コマンドフレームとの衝突が回避された通信が実現される。

コマンド変調回路８１９のコマンド変調出力は、BPF８１８にて、帯域成型され、ケーブル駆動用のパワーアンプ８０５に送られる。パワーアンプ８０５にて、所定の電圧レベルまで増幅されて、多重分離回路８０３に送られ、デイジー有線入力端子８０１及びパススルー出力端子８０２に送出される。デイジーケーブル配線は、最終段の通信アダプタのみで整合終端されているので、コマンド変調信号は、通信コントローラ１０１にまで、確実に到達する。

図９は、図８のオーディオクロック再生回路８１６、コマンドクロック再生回路８１７の詳細な構成を示すブロック図である。

図９で、15.36MHz PLLクロックは、オーディオ復調器８５０で再生されたオーディオ変調キャリアであり、これから、PLL回路９０２は基準クロック（源クロック）122.88MHzを生成する。

１/１０分周器９０３（「１/１０」は分周比を示す）は、源クロックを分周して12.288MHzを得る。これが、オーディオデータRateクロックに対応する。これを更に、１/２５６分周器９０５（「１/２５６」は分周比を示す）は分周して48KHzを得る。これがオーディオフレーム周期に対応する。一方、１/８分周器９０４（「１/８」は分周比を示す）は、源クロックを分周して、15.36MHzを得る。これが、オーディオ変調キャリアクロックになる。これを、更に１/２０分周器９０６（「１/２０」は分周比を示す）は分周して、７６８ＫHｚを得て、これをデジタルアンプクロックに使用する。

受信コマンドフレーム関係では、2.56MHz PLLクロックから、PLL回路９０９は基準クロック（源クロック）122.88MHzを生成する。

１/１０分周器９１０（「１/１０」は分周比を示す）は源クロックを分周し、更に１/２５６分周器９１２（「１/２５６」は分周比を示す）で分周し、続けて、１/８分周器９１５（「１/８」は分周比を示す）で分周して６KHzを得る。これがコマンドフレーム周期に対応する。

１/１０分周器９１０の出力を更に、１/２４分周器９１３（「１/２４」は分周比を示す）で分周して0.512MHzを得る。これが、コマンドデータRateクロックに対応する。

また、１/８分周器９１１（「１/８」は分周比を示す）は、源クロックを分周し、更に、１/６分周器９１４（「１/６」は分周比を示す）で分周して2.56MHzを得る。これがコマンド変調キャリアクロックに対応する。こうして得られた各種タイミングクロックに基づき、受信したオーディオ伝送フレーム、受信したコマンドフレームが処理される。

以上説明したように、本発明の実施形態に拠れば、スピーカケーブルの配線、電源配線の総数を削減でき、配線自体の簡単化が可能な通信システムを実現することができる。

また、オーディオ信号の各スピーカへの伝送がデジタル化されたので、配線長の影響による性能劣化がない通信システムの提供が可能になる。

また、双方向のコマンド伝送が実現され、通信コントローラ側から、スピーカ状態の把握が可能な通信システムを実現することができる。

また、高機能のＣＰＵを使用せず、タイムスタンプ対応のハードウエア無しで、簡単な変復調回路などで、再生装置側の通信アダプタを構成できるので、ローコストの通信システムの提供が可能になる。

（他の実施形態）
なお、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録したコンピュータ可読の記憶媒体を、システムあるいは装置に供給することによっても、達成されることは言うまでもない。また、システムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。

この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。

また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される。また、プログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態が実現される場合も含まれることは言うまでもない。

本発明の実施形態に係る通信スピーカシステムの一例を示すシステム構成を示す図である。 図１の通信コントローラ１０１、通信アダプタ１０２〜１０７の内部概略ブロック構成を示す図である。 本発明の実施形態に係る有線接続に使用するケーブル例を示す図である。 (a)は、通信コントローラ側の電源多重送信出力部の構成を示すブロック図であり、（ｂ）は、通信制御スピーカ（ＳＰ）側の電源多重通信部の構成を示すブロック図である。 通信コントローラの出力端子OUT1と、Front L、Sub Woofer、Rear Lの通信制御SPとの接続方法を示す図である。 通信コントローラの構成を示すブロック図である。 図６のクロック生成部６０５の機能をより詳細に示すブロック図である。 通信アダプタの構成を説明するためのブロック図である。 図８のオーディオクロック再生回路８１６、コマンドクロック再生回路８１７の詳細な構成を示すブロック図である。 通信方式におけるバンド構成を示す図である。 通信アダプタと通信コントローラとの間で、デイジー有線接続を介して送受信されるコマンドのフレーム構成を示す図である。 コマンドデータの内容を示す図である。 通信コントローラからのオーディオデータ、制御情報を含むオーディオ伝送フレームのフレーム構成を示す図である。 オーディオ伝送フレーム中の制御情報の詳細内容を示す図である。 コマンドフレーム（図１１）に用いる変調方式を示すタイミングチャートである。 オーディオ伝送フレームに用いる変調方式を示す図である。 (a)は、変調回路方式を例示する図であり、(b)は、復調回路を例示する図であり、(c)は、乗算器を用いる復調回路を例示する図である。 デジタルアンプ起動時の通信コントローラ１０１と通信アダプタ１０２〜１０７間の制御フローを示す図である。 デジタルアンプスタンバイ移行時の通信コントローラと通信アダプタ間の制御フローを説明する図である。 アナログスピーカケーブルによるフル有線配線の従来例を示す図である。 ＩＥＥＥ１３９４によるネットワーク配線の従来例を示す図である。

符号の説明

１０１ 通信コントローラ
１０２〜１０７ 通信アダプタ
６０４ オーディオ伝送フレーム生成回路
６０５ クロック生成部
６０７ コマンドフレーム生成回路
８１６ オーディオクロック再生回路
８１７ コマンドクロック再生回路

Claims (13)

1. 複数のチャンネルで再生すべきオーディオ信号と電源電圧とを多重伝送する通信コントローラと、前記多重伝送された電源電圧の受信に従い起動して、再生装置で前記オーディオ信号の再生を行う複数の通信アダプタと、を有する通信システムであって、前記通信コントローラは、
   コマンド伝送用の周波数帯域を設定するために、オーディオデータを変調するための変調キャリアクロックと、前記オーディオデータを伝送するためのデータ伝送レートと、を第1の変調比率に基づきずらして、前記オーディオデータを変調するオーディオデータ変調手段と、
   前記オーディオデータ変調手段により設定された前記コマンド伝送用の周波数帯域において、コマンドデータを変調するための変調キャリアクロックと、前記コマンドデータを伝送するためのデータ伝送レートと、を第２の変調比率に基づきずらして、前記コマンドデータを変調するコマンドデータ変調手段と、
   を備えることを特徴とする通信システム。
2. 前記オーディオデータの変調キャリアクロックと、前記オーディオデータのデータ伝送レートとの比は、（１＋前記第1の変調比率）：１であることを特徴とする請求項１に記載の通信システム。
3. 前記通信コントローラは、
   基準クロックの分周により前記オーディオデータの変調キャリアクロックと、前記変調キャリアクロックを反転させた反転変調キャリアクロックと、を生成するクロック生成手段を更に備え、
   前記オーディオデータ変調手段は、
   前記オーディオデータを変調したオーディオデータに含まれるＨｉｇｈデータまたはＬｏｗデータに応じて、前記変調キャリアクロックまたは前記反転変調キャリアクロックを選択して、前記変調したオーディオデータを出力することを特徴とする請求項１に記載の通信システム。
4. 前記コマンドデータの変調キャリアクロックと、前記コマンドデータのデータ伝送レートとの比は、前記第２の変調比率：１であることを特徴とする請求項１に記載の通信システム。
5. 前記クロック生成手段は、更に、
   前記基準クロックの分周により前記コマンドデータの変調キャリアクロックと、前記変調キャリアクロックを反転させた反転変調キャリアクロックと、を生成し、
   前記コマンドデータ変調手段は、
   前記コマンドデータを変調したコマンドデータに含まれるＨｉｇｈデータまたはＬｏｗデータに応じて、前記変調キャリアクロックまたは前記反転変調キャリアクロックを選択して、前記変調したコマンドデータを出力することを特徴とする請求項３に記載の通信システム。
6. 前記クロック生成手段は、
   単一の基準クロックから第1の分周比に基づき前記オーディオデータの変調キャリアクロックを生成し、第２の分周比に基づき前記コマンドデータの変調キャリアクロックを生成することを特徴とする請求項３または５に記載の通信システム。
7. 前記通信コントローラは、
   複数のチャンネルに対応したオーディオデータと、前記オーディオデータの処理を制御するための制御情報と、を含む伝送フレームを生成する伝送フレーム生成手段と、
   前記通信コントローラと前記複数の通信アダプタとの間で通信するコマンドデータを有し、前記伝送フレームと同期するコマンドフレームを生成するコマンドフレーム生成手段と、を更に備え、
   前記オーディオデータ変調手段は、前記伝送フレーム生成手段により生成された前記伝送フレームを変調して出力し、
   前記コマンドデータ変調手段は、前記コマンドフレーム生成手段により生成された前記コマンドフレームを変調して出力することを特徴とする請求項１に記載の通信システム。
8. 前記通信アダプタは、
   前記通信コントローラの前記オーディオデータ変調手段より出力された前記伝送フレームから前記通信アダプタに対応する制御情報を抽出する制御情報抽出手段と、
   前記通信コントローラの前記コマンドデータ変調手段より出力されたコマンドフレームから前記通信アダプタに対応するコマンドデータを抽出するコマンド抽出手段と、
   前記コマンド抽出手段により抽出されたコマンドデータに対応する応答コマンドフレームを生成する応答コマンドフレーム生成手段と、を備え、
   前記応答コマンドフレーム生成手段は、前記制御情報抽出手段により抽出された前記制御情報に基づき、前記通信コントローラから出力されるコマンドフレームの受信と衝突するのを回避するように、前記応答コマンドフレームの出力タイミングを制御することを特徴とする請求項１または７に記載の通信システム。
9. 前記通信アダプタは、
   前記通信コントローラから多重伝送されたオーディオ信号と電源電圧との入力を受け付ける入力手段と、
   前記入力手段により受け付けられた前記オーディオ信号と電源電圧とを、次段の通信アダプタに出力する出力手段と、
   前記次段の通信アダプタとの接続の有無を検知する接続検知手段と、
   前記接続検知手段の検知結果に基づき、前記出力手段からの出力を制御する出力制御手段と、
   を更に備えることを特徴とする請求項８に記載の通信システム。
10. 複数チャンネルで再生すべきオーディオ信号と電源電圧とを多重伝送する通信コントローラと、前記多重伝送された電源電圧の受信に従い起動して、再生装置で前記オーディオ信号の再生を行う複数の通信アダプタと、を有する通信システムの制御方法であって、
    前記通信コントローラにおいて実行される処理として、
    電源をＯＮし、前記電源から供給される電源電圧のみを通信アダプタに出力する電源電圧出力工程と、
    前記通信アダプタに対してオーディオ変調データを出力するオーディオ変調データ出力工程と、
    前記通信アダプタの有するアンプを起動するためのコマンドを送信するコマンド送信工程と、とを有し、
    前記通信アダプタにおいて実行される処理として、
    前記電源電圧出力工程において出力された前記電源電圧の受信により、前記通信アダプタが有するデジタルアンプ及びアンプ電源以外の部分を駆動する内部電源をONする内部電源駆動工程と、
    前記オーディオ変調データ出力工程において出力された前記オーディオ変調データに基づき、基準クロックを生成し、前記基準クロックから前記デジタルアンプを駆動するためのデジタルアンプクロックを生成するデジタルアンプクロック生成工程と、
    前記コマンド送信工程において出力されたコマンドの受信により、前記デジタルアンプ及びアンプ電源を起動する起動工程と、
    前記デジタルアンプクロック生成工程において生成された前記デジタルアンプクロックにより前記デジタルアンプを駆動する駆動工程と、
    を有することを特徴とする通信システムの制御方法。
11. 前記通信コントローラにおいて実行される処理として、
    前記オーディオ変調データの出力を停止する停止工程と、
    前記通信アダプタにおいて実行される処理として、
    前記停止工程におけるオーディオ変調データの出力の停止に従い、デジタルアンプクロックの生成を停止し、前記デジタルアンプ及びアンプ電源をスタンバイ状態に移行するスタンバイ状態移行工程と、
    を更に備えることを特徴とする請求項１０に記載の通信システムの制御方法。
12. 請求項１０または１１に記載の通信システムの制御方法をコンピュータに実行させることを特徴とするプログラム。
13. 請求項１２に記載のプログラムを格納したことを特徴とするコンピュータにより読み取り可能な記憶媒体。

Images