JP2010141272A - エピタキシャルウェーハとその製造方法 - Google Patents

エピタキシャルウェーハとその製造方法 Download PDF

Info

Publication number
JP2010141272A
JP2010141272A JP2008318897A JP2008318897A JP2010141272A JP 2010141272 A JP2010141272 A JP 2010141272A JP 2008318897 A JP2008318897 A JP 2008318897A JP 2008318897 A JP2008318897 A JP 2008318897A JP 2010141272 A JP2010141272 A JP 2010141272A
Authority
JP
Japan
Prior art keywords
epitaxial
oxygen concentration
silicon
epitaxial wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008318897A
Other languages
English (en)
Other versions
JP2010141272A5 (ja
Inventor
Toshiaki Ono
敏昭 小野
Yumi Hoshino
由美 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008318897A priority Critical patent/JP2010141272A/ja
Priority to US12/634,899 priority patent/US9362114B2/en
Publication of JP2010141272A publication Critical patent/JP2010141272A/ja
Publication of JP2010141272A5 publication Critical patent/JP2010141272A5/ja
Priority to US15/138,526 priority patent/US9991386B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/796—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions having memorised stress for introducing strain in the channel regions, e.g. recrystallised polysilicon gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H10P36/20—Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body

Landscapes

  • Recrystallisation Techniques (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】歪み層形成に供されるウェーハで転位発生に対して耐性が高いエピタキシャルウェーハを提供する。
【解決手段】シリコン単結晶から切り出されたシリコン基板表面にシリコンエピタキシャル層が成膜堆積されたエピタキシャルウェーハであって、
前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ とされてなる。
【選択図】なし

Description

本発明は、エピタキシャルウェーハとその製造方法に係り、特に、デバイス特性を向上するために歪み層を形成する工程に供するエピタキシャルウェーハに用いて好適な技術に関する。
微細化が進むシリコンデバイスでは、デバイス特性の向上策としてデバイス活性層であるウェーハ表面近傍に歪を付加されることがある。
例えば、単結晶シリコン基板上にＳｉＧｅ層をエピタキシャル成長させ、該ＳｉＧｅ層の上に歪みＳｉ層をエピタキシャル成長させた歪みシリコンウェーハや、ＳｉＧｅ層に換えて表面窒化によるウェーハや、ＳＯＩウェーハが提案されている。
上記歪みＳｉ層には、Ｓｉに比べて格子定数が大きいＳｉＧｅ層によって、引っ張り歪みが生じているものであり、この歪みによって、Ｓｉのバンド構造が変化し縮退が解けてキャリア移動度が高まるので、この歪みＳｉ層をチャネル領域として用いることによって、通常のバルクシリコンを用いた半導体基板の場合と比べて、１．５倍以上のキャリア移動の高速化が可能となる。このため、歪みシリコンウェーハは、高速ＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴ等に好適である。
特許第２７９２７８５号公報 特開２００２−１１８２５４号公報 特開２００６−２３７２３５号公報 特開２００２−３５９２０１号公報
しかし、ウェーハ表面近傍に付加される歪によって発生する膜応力は非常に大きいので、この歪からウェーハ表面側に向けて転位が発生するためこれを抑制したいという要求があった。
特に、シリコンエピタキシャル層を成膜し、その表面にＳｉＧｅ等の歪み形成層を成膜するウェーハにおいては、基板表面となるエピタキシャル層には、その成膜状態がＣＶＤであるためこのエピタキシャル層中の酸素濃度が低すぎて、発生した転位の伸展を防止することができないため、デバイス工程において転位ピットが発生するという問題があった。
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
１．転位発生に対して耐性が高いエピタキシャルウェーハを提供すること。
２．このようなシリコンウェーハの製造方法を提供すること。
３．歪み層を形成した後のデバイス工程等において、高い膜応力が発生しても転位耐性を有するエピタキシャルウェーハを提供可能とすること。
発明者らは、鋭意研究を重ね、高膜応力の発生する歪み層成膜とその後工程のデバイス製造へと供されるエピタキシャルウェーハにおいては、その表面酸素濃度が転位発生に関係することを突き止めた。これは、次のように考えられる。
歪み層が形成される表面となるシリコンウェーハの表面にはエピタキシャル層が成膜されているが、このエピタキシャル層は気相成長によるＣＶＤで成膜され、理論的にはこのエピタキシャル層内に酸素はなく、現実的にも酸素濃度ゼロか、ほとんど存在していない状態である。このために、歪み層の存在によりこの低酸素部分付近に強い歪み（応力）がかかるとデバイスプロセスなどの後工程における熱処理において転位が発生してしまうと考えられる。したがって、このエピタキシャル層における低酸素濃度状態を改善すればよい。具体的には、以下に示すように、エピタキシャル層における酸素濃度を所定の範囲または所定の分布状態に制御することによって、転位発生を抑制することが可能になることを見出したものである。
さらに詳細には、上述したエピタキシャル層内の酸素濃度制御には、バルク側からの外方拡散（Out-diffusion）による酸素濃度上昇、および、この外方拡散で表面側（外側）の酸素濃度が足りない場合には、その低酸素部分を研磨、エッチング等によって除去することで所定の酸素濃度となっている部分を表面に位置する手法が考えられる。
さらに、エピタキシャル層内の酸素濃度制御としては、酸素を含む雰囲気ガス（酸化雰囲気）によって形成された表面酸化膜からの内方拡散（In-diffusion；注入）を利用して酸素濃度上昇をおこなうことが考えられ、この場合、バルク側からの外方拡散の効果も加味されるため、より短時間、低温での熱処理で済むと考えられる。これらの熱処理には、縦型炉によるバッチ式の処理、および、枚葉炉におけるＲＴＡ処理など、酸素濃度制御が可能であればその方式は問わないものとされる。
本発明の本発明のエピタキシャルウェーハは、シリコン単結晶から切り出されたシリコン基板表面にシリコンエピタキシャル層が成膜堆積されたエピタキシャルウェーハであって、
前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)とされてなることにより上記課題を解決した。
本発明本発明において、上記のエピタキシャルウェーハには、前記シリコンエピタキシャル層表面に、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じる歪み層が形成されてなることがより好ましい。
本発明本発明のエピタキシャルウェーハの製造方法は、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長後に非酸化性雰囲気で前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)となるように処理する酸素濃度設定熱処理工程を有することが可能である。
また、また、本発明において、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長される前記シリコンエピタキシャル層の膜厚が２μｍ以下とされてなる手段を採用することもできる。
また、また、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長後に非酸化性雰囲気で前記シリコンエピタキシャル層の酸素濃度を上昇させる酸素濃度設定熱処理工程と、
前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)となるように表面を除去処理する表面除去工程と、を有することができる。
本発明本発明においては、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長される前記シリコンエピタキシャル層の膜厚が２μ〜４μｍとされるとともに、前記表面除去工程により除去される膜厚が０．６〜２．６μｍとされてなることが望ましい。
さらにさらに、上記のいずれか記載のエピタキシャルウェーハの製造方法であって、
前記酸素濃度設定熱処理工程における熱処理温度が９００℃以上シリコンの融点以下とされてなることが可能である。
本発明の本発明のエピタキシャルウェーハの製造方法は、シリコン単結晶から切り出されたシリコン基板表面にシリコンエピタキシャル層が成膜堆積されたエピタキシャルウェーハの製造方法であって、
エピタキシャル成長後に酸化性雰囲気にて、温度Ｘ（℃）と、処理時間Ｙ（ｓｅｃ）とされる処理条件により前記シリコンエピタキシャル層の酸素濃度を上昇させる酸素濃度設定熱処理工程を有し、
前記処理温度Ｘと処理時間Ｙとが、
処理温度Ｘが８００℃〜１４００℃の範囲、処理時間Ｙが１８０ｍｉｎ以下で、かつ、
Ｙ ≧ １．２１×１０１０ ｅｘｐ（−０．０１７６Ｘ）
の関係を満たすように設定されてなることにより上記課題を解決した。
本発明本発明においては、上記のエピタキシャルウェーハの製造方法であって、
前記シリコンエピタキシャル層表面の酸化膜を除去する酸化膜除去工程を有することが好ましい。
本発明本発明においては、上記のいずれか記載のエピタキシャルウェーハの製造方法において、
前記シリコンエピタキシャル層表面に、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じる歪み層を形成する歪み層形成工程を有することができる。
本発明の本発明のエピタキシャルウェーハは、シリコン単結晶から切り出されたシリコン基板表面にシリコンエピタキシャル層が成膜堆積されたエピタキシャルウェーハであって、
前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)とされてなることにより、エピタキシャル層表面に歪み層を形成した後の熱処理等によって、膜応力が増大した場合でも、転位の発生を抑制することが可能となる。
これにより、デバイス工程にて歪み層が形成されるシリコンエピタキシャルウェーハとして、高速ＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴ等に好適などに提供した際に特性の優れたウェーハを提供することが可能となる。
ここで、エピタキシャル膜表面とは、酸素濃度を意味するものとする。また、この酸素濃度は、二次イオン質量分析装置（ＳＩＭＳ）でデプスプロファイルを測定した酸素濃度のうち、深さ８０〜２００ｎｍ位置、好ましくは１００ｎｍにおけるものを意味する。これは、ＳＩＭＳ測定においては、ウェーハ最表面においては試料汚染の影響から測定できないためこれを排除するとともに、外方拡散および内方拡散による影響を正確に判定するという目的による。
本発明本発明において、上記のエピタキシャルウェーハには、前記シリコンエピタキシャル層表面に、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じる歪み層が形成されてなることで、このような膜応力を生じた場合でも、歪み層の形成されたエピタキシャル層における酸素濃度が上記の範囲に設定されているので、転位発生を抑制することができる状態で、所望のデバイス特性を有するデバイス構造を有するデバイス製造へシリコンウェーハを供することが可能となる。
本発明本発明のエピタキシャルウェーハの製造方法は、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長後に非酸化性雰囲気で前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)となるように処理する酸素濃度設定熱処理工程を有することで、非酸化性雰囲気による熱処理によりバルク側基板シリコンに固溶している酸素がエピタキシャル層に外方拡散（Out-diffusion）し、その結果、成膜時にはほとんど含有されていなかったエピタキシャル層における酸素濃度を上記の範囲まで上昇させることができ、これにより転位発生を抑制することが可能なシリコンウェーハを製造することが可能となる。
このようにバルク側からの外方拡散による酸素濃度上昇をおこなう場合、つまり、非酸化性雰囲気による熱処理では、酸素濃度デプスプロファイルはバルク側が最も高く、表面側（外側）が最も低い酸素濃度を有することになる。この規定では、エピタキシャル膜中の酸素濃度最低値を上記の範囲とすることを意味している。また、この酸素濃度最低値となる部分が、後工程において歪み層が形成される位置に最も近い部分であるため、酸素濃度が上記の条件範囲を満たすことによって、歪み層による転位発生およびこの転位がウェーハ厚み方向に伸展することを確実に抑制することが可能となる。
また、また、本発明において、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長される前記シリコンエピタキシャル層の膜厚が２μｍ以下とされてなることにより、転位が伸展しない短時間低温の熱処理においても、バルク側からの外方拡散により転位抑制に必要な酸素濃度をエピタキシャル層の膜厚方向ほぼ全体で実現することができる。つまり、酸素濃度設定熱処理工程において、酸素濃度はエピタキシャル層のバルク側から表面側に向けて上昇してくるが、上記の範囲よりエピタキシャル層が厚い場合には、この酸素濃度設定熱処理工程終了時点において、外方拡散による酸素濃度の上昇が転位抑制基準値に達しない部分が表面側（外側）に残る可能性がある。エピタキシャル層の膜厚を上記の範囲とすることにより、このように外方拡散による酸素濃度上昇が充分におこなわれ、転位抑制基準値以下の酸素濃度を有する部分が残ることを防止することが可能となる。
また、また、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長後に非酸化性雰囲気で前記シリコンエピタキシャル層の酸素濃度を上昇させる酸素濃度設定熱処理工程と、
前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)となるように表面を除去処理する表面除去工程と、を有することにより、酸素濃度設定熱処理工程終了時点において、外方拡散による酸素濃度の上昇が転位抑制基準値に達しない部分が表面側（外側）に残った場合であっても、表面除去工程によって、転位抑制基準値以下の酸素濃度を有する部分を除去して、エピタキシャル層における酸素濃度が上記の転位抑制可能となる条件範囲を満たすように設定でき、この結果、転位発生を抑制することが可能なシリコンウェーハを製造することが可能となる。
本発明本発明においては、上記のエピタキシャルウェーハの製造方法であって、
エピタキシャル成長される前記シリコンエピタキシャル層の膜厚が２μ〜４μｍとされるとともに、前記表面除去工程により除去される膜厚が０．６〜２．６μｍとされてなることにより、バルク側からの外方拡散および表面除去により転位抑制に必要な酸素濃度をエピタキシャル層の膜厚方向ほぼ全体で実現することができる。つまり、酸素濃度設定熱処理工程終了時点において、外方拡散による酸素濃度の上昇が転位抑制基準値に達しない部分が表面側（外側）に残った場合であっても、表面除去工程によって、転位抑制基準値以下の酸素濃度を有する部分を除去して、エピタキシャル層における酸素濃度が上記の転位抑制可能となる条件範囲を満たすように設定でき、この結果、転位発生を抑制することが可能なシリコンウェーハを製造することが可能となる。
さらにさらに、上記のいずれか記載のエピタキシャルウェーハの製造方法であって、
前記酸素濃度設定熱処理工程における熱処理温度が９００℃以上シリコンの融点以下とされてなることにより、バルク側からの外方拡散により転位抑制に充分な酸素をエピタキシャル層の膜厚方向に供給し、表面除去を必要とするかまたはこれをおこなわないエピタキシャル層ほぼ全体で転位抑制に必要な酸素濃度を実現することができる。
本発明の本発明のエピタキシャルウェーハの製造方法は、シリコン単結晶から切り出されたシリコン基板表面にシリコンエピタキシャル層が成膜堆積されたエピタキシャルウェーハの製造方法であって、
エピタキシャル成長後に酸化性雰囲気にて、温度Ｘ（℃）と、処理時間Ｙ（ｓｅｃ）とされる処理条件により前記シリコンエピタキシャル層の酸素濃度を上昇させる酸素濃度設定熱処理工程を有し、
前記処理温度Ｘと処理時間Ｙとが、
処理温度Ｘが８００℃〜１４００℃、８００〜１２５０℃の範囲、処理時間Ｙが１８０ｍｉｎ以下で、かつ、
Ｙ ≧ １．２１×１０１０ ｅｘｐ（−０．０１７６Ｘ）
の関係を満たすように設定されてなることにより、主として、酸素を含む雰囲気ガス（酸化性雰囲気）によって形成された表面酸化膜からの内方拡散（In-diffusion；注入）を利用して酸素濃度上昇をおこなうことができ、この結果、エピタキシャル層表面に歪み層を形成した後の熱処理等によって、膜応力が増大した場合でも、転位の発生を抑制することが可能となる酸素濃度をエピタキシャル層において実現する酸素濃度制御をおこなうことが可能となる。
この場合、非酸化性雰囲気処理で説明したバルク側からの外方拡散の効果も加味されるため、より短時間、低温での熱処理で酸素濃度設定が可能となるため、この熱処理によるスリップ発生等を防止することが可能となる。さらにまた、１．０〜８．０×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)程度とされるような低酸素濃度として引き上げられた単結晶インゴットからスライスされたウェーハであるか、および／または低温短時間の熱処理となる場合であって、外方拡散による酸素供給が不足する場合であっても、転位抑制に必要な範囲の酸素濃度を実現することができる。
また、エピタキシャル層表面側（外側）の酸素濃度を内側（バルク側）に比べて高くすることが可能となるため、発生した転位伸展を直近で止めることが可能となる。
本発明本発明においては、上記のエピタキシャルウェーハの製造方法であって、
前記シリコンエピタキシャル層表面の酸化膜を除去する酸化膜除去工程を有することができ、この酸化膜除去工程として、研磨あるいはＨＦ等によるエッチングなどの表面除去処理を採用することが好ましい。これにより、表面にエピタキシャル層を成膜したままの表面状態に対応するウェーハを製造することが可能となる。
本発明本発明においては、上記のいずれか記載のエピタキシャルウェーハの製造方法において、
前記シリコンエピタキシャル層表面に、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じる歪み層を形成する歪み層形成工程を有することで、このような膜応力を生じた場合でも、歪み層の形成されたエピタキシャル層における酸素濃度を上記の範囲に設定することが可能となり、このため、転位発生を抑制することができる状態で、所望のデバイス特性を有するデバイス構造を有するデバイス製造へシリコンウェーハを供することができる。
本発明によれば、歪み層により高い膜応力を発生した場合でも、転位抑制が可能なエピタキシャルウェーハを提供することが可能となるという効果を奏することができる。
以下、本発明に係るエピタキシャルウェーハとその製造方法の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるエピタキシャルウェーハを示す正断面図、図２は、本実施形態におけるエピタキシャルウェーハの製造方法を示すフローチャートであり、図において、符号Ｗはエピタキシャルウェーハを示すものである。
本実施形態のエピタキシャルウェーハＷは、図１に示すように、ＣＺ法等によって引き上げられた単結晶インゴットからスライスされたシリコン基板Ｗ０の表面に、エピタキシャル層Ｗ１が成膜されたものとされる。
エピタキシャル層Ｗ１の膜厚Ｔ１は１．５〜２．５μｍ、好ましくは２μｍ程度とされる。このエピタキシャル層Ｗ１の表面酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ とされてなる。
この表面酸素濃度Ｏｉは、深さＤ１の値が８０〜２００ｎｍ位置、好ましくは１００ｎｍに位置する測定点Ｗｋにおける酸素濃度とされている。
本実施形態のエピタキシャルウェーハＷは、図２に示すように、ウェーハ準備工程Ｓ０１、エピタキシャル層成膜工程Ｓ０２、酸素濃度設定熱処理工程Ｓ０３、歪み層形成工程Ｓ０５、熱処理工程Ｓ０６とを有する本実施形態の製造方法によって製造される。
本実施形態の製造方法において、図２に示すウェーハ準備工程Ｓ０１は、ＣＺ（チョクラルスキー）法や、ＭＣＺ（磁場印加チョクラルスキー）法等によって、引き上げられた単結晶シリコンインゴットを、スライス、面取り、研削、ラッピング、エッチング、研磨、洗浄、ＤＫ等の熱処理を含む必要な各工程によって、表面が鏡面研磨されたシリコンウェーハＷ０を準備する全ての工程を含むものとされる。
図２に示すエピタキシャル層成膜工程Ｓ０２においては、所定の膜厚のシリコンエピタキシャル層Ｗ１をシリコンウェーハＷ０表面に成膜する。この際、トリクロロシラン等のガス雰囲気で、１１５０〜１２８０℃の処理条件で成膜をおこなう。なおボロン、リン等の必要なドーパントを添加することもできる。この際、エピタキシャル層Ｗ１の膜厚Ｔ１は、１．５〜２．５μｍ、好ましくは２μｍ程度となるように成膜がおこなわれる。このように膜厚Ｔ１を設定することにより、酸素濃度設定熱処理工程Ｓ０３における非酸化性雰囲気における外方拡散によって、酸素濃度設定熱処理工程Ｓ０３後に表面を除去することなく必要な酸素濃度をエピタキシャル層Ｗ１に与えることが可能となる。
図２に示す酸素濃度設定熱処理工程Ｓ０３においては、熱処理温度が９００℃以上シリコンの融点以下とされ、かつ、エピタキシャル層Ｗ１の表面酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ となるように処理温度・時間等の条件が設定される。
この際、縦型炉によるバッチ式の処理、および、枚葉炉におけるＲＴＡ処理など、酸素濃度の制御として上記の範囲に設定可能であればその方式は限定されない。さらに、酸素濃度制御可能となる条件であれば、昇温速度、降温速度の設定も自由である。
本実施形態における酸素濃度設定熱処理工程Ｓ０３においては、その雰囲気ガスは非酸化性雰囲気として処理をおこなう。具体的には、Ａｒ、水素、ＨＣｌ、窒素、不活性ガス、あるいはこれらの混合ガス雰囲気が選択される。
この酸素濃度設定熱処理工程Ｓ０３により、シリコンウェーハＷ０から外方拡散された酸素によって所定の状態に酸素濃度の設定されたエピタキシャル層Ｗ１を有するエピタキシャルウェーハＷが製造される。このとき、エピタキシャル層Ｗ０１の酸素濃度は、図７（ａ）に示すようにシリコン基板Ｗ０側から表面側に徐々に低下し、測定点Ｗｋで１．０×１２１７ａｔｏｍｓ／ｃｍ３ 以上となるデプスプロファイルを有することになる。
図２に示す歪み層形成工程Ｓ０５においては、本実施形態のエピタキシャルウェーハＷにおける所定の状態に酸素濃度の設定されたエピタキシャル層Ｗ１表面に、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じる歪み層を、後述するように形成する。
図２に示す熱処理工程Ｓ０６は、例えばデバイス工程における熱処理とされ、この熱処理工程Ｓ０６においては歪み層によって、８０ＭＰａ〜１０００ＭＰａとされる膜応力を生じた場合であっても本実施形態のエピタキシャルウェーハＷであれば転位の発生を抑制することが可能となる。
以下、本発明に係るエピタキシャルウェーハとその製造方法の第２実施形態を、図面に基づいて説明する。
図３は、本実施形態におけるエピタキシャルウェーハを示す正断面図、図４は、本実施形態におけるエピタキシャルウェーハの製造方法を示すフローチャートである。
本実施形態において、上述した第１実施形態と異なるのは、エピタキシャル層Ｗ２の膜厚Ｔ２、表面除去工程Ｓ０４に関する部分であり、それ以外で対応する構成要素には同一の符号を付してその説明を省略する。
本実施形態のエピタキシャルウェーハＷは、図３に示すように、シリコン基板Ｗ０の表面に、エピタキシャル層Ｗ２が成膜されたものとされる。
エピタキシャル層Ｗ２の膜厚Ｔ２は１．５〜２．５μｍ、好ましくは２μｍ程度とされる。
本実施形態の製造方法においては、図４に示すように、ウェーハ準備工程Ｓ０１、エピタキシャル層成膜工程Ｓ２２、酸素濃度設定熱処理工程Ｓ０３、表面除去工程Ｓ０４、歪み層形成工程Ｓ０５、熱処理工程Ｓ０６とを有するものとされる。
本実施形態の製造方法において、図４に示すエピタキシャル層成膜工程Ｓ２２においては、所定の膜厚のシリコンエピタキシャル層Ｗ２をシリコンウェーハＷ０表面に成膜する。この際、エピタキシャル層Ｗ２の膜厚Ｔ２は、２〜４μｍ程度、あるいは、３．５〜４．５μｍ、好ましくは４μｍ程度となるように成膜がおこなわれる。このように膜厚Ｔ２を設定することにより、酸素濃度設定熱処理工程Ｓ０３における外方拡散によって、酸素濃度設定熱処理工程Ｓ０３後の表面除去工程Ｓ０４において表面を除去することで必要な酸素濃度をエピタキシャル層Ｗ２に与えることが可能となる。
図４に示す表面除去工程Ｓ０４においては、外方拡散によっても酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ となる条件を満たさない表面付近の低酸素部分を除去するものであり、除去をおこなう手段としては、ウェーハ準備工程Ｓ０１における研磨工程と同等の研磨処理、あるいは、エッチング工程と同様なＨＦ処理等が適応可能であるが、酸素濃度の低い部分が充分除去可能であればこれらの手段に限定されない。表面除去工程Ｓ０４が研磨処理でおこなわれる場合には、その研磨代を０．３〜３μｍ程度、あるいは、０．６〜２．６μｍ、に設定することができる。
本実施形態のエピタキシャルウェーハＷであれば、図４に示す熱処理工程Ｓ０６において歪み層によって、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じた場合であっても低酸素部分が除去されているので転位の発生を抑制することが可能となる。
以下、本発明に係るエピタキシャルウェーハとその製造方法の第３実施形態を、図面に基づいて説明する。
図５は、本実施形態におけるエピタキシャルウェーハを示す正断面図、図６は、本実施形態におけるエピタキシャルウェーハの製造方法を示すフローチャートである。
本実施形態において、上述した第１、２実施形態と異なるのは、エピタキシャル層Ｗ３、酸素濃度設定熱処理工程Ｓ３３、表面除去工程Ｓ３４に関する部分であり、それ以外で対応する構成要素には同一の符号を付してその説明を省略する。
本実施形態のエピタキシャルウェーハＷは、図５に示すように、シリコン基板Ｗ０の表面に、エピタキシャル層Ｗ３が成膜されたものとされる。
エピタキシャル層Ｗ３の膜厚Ｔ２は３．５〜４．５μｍ、好ましくは４μｍ程度とされる。
本実施形態の製造方法においては、図６に示すように、ウェーハ準備工程Ｓ０１、エピタキシャル層成膜工程Ｓ３２、酸素濃度設定熱処理工程Ｓ３３、表面除去工程Ｓ３４、歪み層形成工程Ｓ０５、熱処理工程Ｓ０６とを有するものとされる。
本実施形態の製造方法において、図６に示すエピタキシャル層成膜工程Ｓ３２においては、所定の膜厚のシリコンエピタキシャル層Ｗ３をシリコンウェーハＷ０表面に成膜する。この際、エピタキシャル層Ｗ３の膜厚Ｔ３は、２〜６μｍ程度、あるいは、３．５〜５．５μｍ、好ましくは４μｍ程度となるように成膜がおこなわれる。
図６に示す酸素濃度設定熱処理工程Ｓ３３においては、熱処理温度が９００℃以上シリコンの融点以下とされ、かつ、エピタキシャル層Ｗ３の表面酸素濃度が１．０×１０１７〜１０×１２１７ａｔｏｍｓ／ｃｍ３ となるように処理温度・時間等の条件が設定される。
この際、縦型炉によるバッチ式の処理、および、枚葉炉におけるＲＴＡ処理など、酸素濃度の制御として上記の範囲に設定可能であればその方式は限定されない。さらに、酸素濃度制御可能となる条件であれば、昇温速度、降温速度の設定も自由である。
本実施形態における酸素濃度設定熱処理工程Ｓ３３においては、その雰囲気ガスは酸化性雰囲気として処理をおこなう。具体的には、酸素、酸素を含む不活性ガス雰囲気、酸素と非酸化性ガスの混合ガス雰囲気が選択される。酸素と非酸化性混合ガスの混合ガス雰囲気で処理される場合は酸素ガス濃度を３%以上にすることが望ましい。
この酸素濃度設定熱処理工程Ｓ３３により、エピタキシャル層Ｗ３の表面に酸化膜が形成されるとともに、内方拡散された酸素によって所定の状態に酸素濃度の設定されたエピタキシャル層Ｗ３を有するエピタキシャルウェーハＷが製造される。
同時に、シリコンウェーハＷ０からの外方拡散によってもエピタキシャル層Ｗ３の酸素濃度が上昇する。このため、エピタキシャル層Ｗ０３の酸素濃度は、図７（ｂ）に示すようにＭ字形を有することになる。
図６に示す表面除去工程Ｓ３４においては、シリコンエピタキシャル層Ｗ３表面に形成された酸化膜を除去する酸化膜除去工程とされ、具体的には、希釈ＨＦ溶液中によってウェーハ表面の酸化膜を除去することができる。
本実施形態のエピタキシャルウェーハＷであれば、図６に示す熱処理工程Ｓ０６において歪み層によって、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じた場合であっても低酸素部分が除去されているので転位の発生を抑制することが可能となる。
以下、上記の各実施例において製造されたエピタキシャルウェーハＷが供される歪み層形成工程Ｓ０５について説明する。
図８は、本発明のエピタキシャルウェーハが供されるデバイス製造工程で歪み層が形成された半導体基板の一例としての断面構造を示すものである。
歪み層形成工程Ｓ０５においては、エピタキシャルウェーハＷ表面に部分的に形成されてデバイスの一部分となる歪み層を形成するものとされる。この歪み層は、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じるものとされる。この歪み層は、具体的には、図８に示すように、ゲート領域Ｇの直下を除いて、ソース領域Ｓ，ドレイン領域ＤとしてエピタキシャルウェーハＷ表面に部分的に形成されて、矢印ｔｅで示すように、ウェーハ表面の面内方向に膜応力を生じるＳｉＧｅ膜、窒化膜、ＳｉＣ等とされる。また、膜応力を発生するものであれば、図８に示す構成に限定されるものではなく、またその形成方法も特に限定されるものではない。
従って、歪み層形成工程Ｓ０５はデバイス製造工程に含まれることができ、本発明におけるエピタキシャルウェーハＷは、このようなデバイス製造工程に供されるウェーハとされる。
以下、本発明に係る実施例について説明する。
＜実施例１＞
直径３００ｍｍのＣＺ単結晶ウェーハから切り出され、鏡面加工が施されたウェーハに所定の膜厚のＳｉエピタキシャル成長を実施したウェーハを実験例１とした。この実験例と同様にしたサンプルに、その後１０００℃／０．５ｈｒの処理をＡｒ雰囲気で縦型炉を用いて実施して実験例２〜６として。また実験例７〜１２としてはＲＴＡ処理炉を用いて１１５０℃／３０ｓｅｃ処理をＡｒ雰囲気で実施している。このように熱処理されたウェーハをその後、表面側から所定研磨量研磨しサンプル作成した。これらの諸元を表１に示す。
Figure 2010141272
表１においては、また各サンプルにおいて、ＳＩＭＳを用いてウェーハ表層の酸素濃度を測定した結果を示す。ＳＩＭＳ測定の場合、ウェーハ最表面は試料汚染の影響から測定は不可能である。そこで、汚染影響のない１００ｎｍ深さの酸素濃度を”表面酸素濃度”として表１に示している。
次に応力負荷試験について説明するが、上記サンプルのウェーハ表面側に深さ１００ｎｍ， 幅５０μｍ、長さ１ｍｍのライン状のくぼみを作成し、長さ３ｃｍ、幅１．５ｃｍに切り出した。この切り出されたサンプルを支点間距離２ｃｍにて３点曲げ試験を実施した。この際、ウェーハ表面側に引張応力を負荷しており、試験温度は８００℃である。加えた加重は５０Ｎであった。その後、サンプルは室温まで冷却され、Wright etching を２μｍ実施し、ライン状くぼみから発生した転位Ｐｉｔを測定した。
表１においては、転位Ｐｉｔが１×１０５ 個／ｃｍ２ 以上の場合を×で、転位Ｐｉｔが１×１０４ ／ｃｍ２ 以下の場合を○で、転位Ｐｉｔが検出されない場合を◎とした。
エピタキシャル成長直後では表面酸素濃度が検出できない。これはエピタキシャル成長はＣＶＤ成長であり、エピ成長膜中には不純物である酸素がほとんど存在していないからである。このようなウェーハに熱処理を加えると、基板中の酸素が表面側に熱拡散し、エピタキシャル膜中に酸素が存在するようになる。
また、ウェーハ表面酸素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３ を超えると転位の発生が抑制されていることがわかる。
これは、ウェーハ表面に作成したライン状くぼみに３点曲げ試験し応力負荷した際に、応力集中して転位が発生するが、その応力集中部で酸素濃度が高い場合に転位の発生の臨界応力が増大し、その発生を抑制したことに起因すると考えられる。
実験例７〜１２を比較すれば、成長させたエピタキシャル層が薄いほど、浅い研磨代で転位発生抑制の効果が得られることがわかる。これは、酸素は基板から表面側への熱拡散であり、エピタキシャル成長膜厚が薄いほど、エピ層中の酸素濃度が高濃度になるからであると考えられる。
＜実施例２＞
直径３００ｍｍのＣＺ単結晶ウェーハから切り出され、鏡面加工が施されたウェーハに所定の膜厚のＳｉエピタキシャル成長を実施した。成長したエピタキシャル膜厚は４μｍである。その後、種々の熱処理を実施した。処理時間が１８０ｓｅｃ以下のものは酸化性雰囲気のＲＴＡ炉にて、１８０ｓｅｃ以上のものはＮ２とＯ２の混合雰囲気（Ｏ２＝１０％）として縦型炉にて処理した。熱処理後、希釈ＨＦ溶液中で形成した酸化膜を除去し、実施例１と同様な応力負荷試験を実施した。その結果を図９に示す。
この結果から、酸化性雰囲気では、エピタキシャル層表面が酸化され、酸素が表面よりIn-diffusion(注入)されること、および、酸素が基板側より熱拡散されること、によりエピタキシャル層の酸素濃度が高濃度化することがわかる。転位抑制効果を得るためには、温度Ｘ（℃）と、処理時間Ｙ（ｓｅｃ）とが、
Ｙ ≧ １．２１×１０１０ ｅｘｐ（−０．０１７６Ｘ）
の関係を満たす様に熱処理条件を設定する必要があることがわかる。
本発明に係るエピタキシャルウェーハの第１実施形態を示す正断面図である。 本発明に係るエピタキシャルウェーハの製造方法における第１実施形態を示すフローチャートである。 本発明に係るエピタキシャルウェーハの第２実施形態を示す正断面図である。 本発明に係るエピタキシャルウェーハの製造方法における第２実施形態を示すフローチャートである。 本発明に係るエピタキシャルウェーハの第３実施形態を示す正断面図である。 本発明に係るエピタキシャルウェーハの製造方法における第３実施形態を示すフローチャートである。 本発明におけるエピタキシャル層における膜厚方向の酸素濃度分布を示す模式図である。 本発明のエピタキシャルウェーハが供されるデバイス製造工程で歪み層が形成された半導体基板の一例としての断面構造を示すものである。 本発明の実施例における酸素濃度設定熱処理工程の温度と処理時間との関係および熱処理の結果を示すグラフである。
符号の説明
Ｗ…エピタキシャルウェーハ
Ｗ１、Ｗ２、Ｗ３…エピタキシャル層

Claims (10)

  1. シリコン単結晶から切り出されたシリコン基板表面にシリコンエピタキシャル層が成膜堆積されたエピタキシャルウェーハであって、
    前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)とされてなることを特徴とするエピタキシャルウェーハ。
  2. 請求項１記載のエピタキシャルウェーハには、前記シリコンエピタキシャル層表面に、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じる歪み層が形成されてなることを特徴とするエピタキシャルウェーハ。
  3. 請求項１記載のエピタキシャルウェーハの製造方法であって、
    エピタキシャル成長後に非酸化性雰囲気で前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)となるように処理する酸素濃度設定熱処理工程を有することを特徴とするエピタキシャルウェーハの製造方法。
  4. 請求項２記載のエピタキシャルウェーハの製造方法であって、
    エピタキシャル成長される前記シリコンエピタキシャル層の膜厚が２μｍ以下とされてなることを特徴とするエピタキシャルウェーハの製造方法。
  5. 請求項１記載のエピタキシャルウェーハの製造方法であって、
    エピタキシャル成長後に非酸化性雰囲気で前記シリコンエピタキシャル層の酸素濃度を上昇させる酸素濃度設定熱処理工程と、
    前記シリコンエピタキシャル層表面の酸素濃度が１．０×１０１７〜１２×１０１７ａｔｏｍｓ／ｃｍ３ (ＡＳＴＭ Ｆ−１２１，１９７９)となるように表面を除去処理する表面除去工程と、を有することを特徴とするエピタキシャルウェーハの製造方法。
  6. 請求項５記載のエピタキシャルウェーハの製造方法であって、
    エピタキシャル成長される前記シリコンエピタキシャル層の膜厚が２μ〜４μｍとされるとともに、前記表面除去工程により除去される膜厚が０．６〜２．６μｍとされてなることを特徴とするエピタキシャルウェーハの製造方法。
  7. 請求項３から６のいずれか記載のエピタキシャルウェーハの製造方法であって、
    前記酸素濃度設定熱処理工程における熱処理温度が９００℃以上シリコンの融点以下とされてなることを特徴とするエピタキシャルウェーハの製造方法。
  8. シリコン単結晶から切り出されたシリコン基板表面にシリコンエピタキシャル層が成膜堆積されたエピタキシャルウェーハの製造方法であって、
    エピタキシャル成長後に酸化性雰囲気にて、温度Ｘ（℃）と、処理時間Ｙ（ｓｅｃ）とされる処理条件により前記シリコンエピタキシャル層の酸素濃度を上昇させる酸素濃度設定熱処理工程を有し、
    前記処理温度Ｘと処理時間Ｙとが、
    処理温度Ｘが８００℃〜１４００℃の範囲、処理時間Ｙが１８０ｍｉｎ以下で、かつ、
    Ｙ ≧ １．２１×１０１０ ｅｘｐ（−０．０１７６Ｘ）
    の関係を満たすように設定されてなることを特徴とするエピタキシャルウェーハの製造方法。
  9. 請求項７記載のエピタキシャルウェーハの製造方法であって、
    前記シリコンエピタキシャル層表面の酸化膜を除去する酸化膜除去工程を有することを特徴とするエピタキシャルウェーハの製造方法。
  10. 請求項３から９のいずれか記載のエピタキシャルウェーハの製造方法において、
    前記シリコンエピタキシャル層表面に、１０ＭＰａ〜１０００ＭＰａとされる膜応力を生じる歪み層を形成する歪み層形成工程を有することを特徴とするエピタキシャルウェーハの製造方法。
JP2008318897A 2008-12-15 2008-12-15 エピタキシャルウェーハとその製造方法 Pending JP2010141272A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008318897A JP2010141272A (ja) 2008-12-15 2008-12-15 エピタキシャルウェーハとその製造方法
US12/634,899 US9362114B2 (en) 2008-12-15 2009-12-10 Epitaxial wafer and method of manufacturing the same
US15/138,526 US9991386B2 (en) 2008-12-15 2016-04-26 Epitaxial wafer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008318897A JP2010141272A (ja) 2008-12-15 2008-12-15 エピタキシャルウェーハとその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012277376A Division JP5704155B2 (ja) 2012-12-19 2012-12-19 エピタキシャルウェーハの製造方法
JP2012277377A Division JP5516713B2 (ja) 2012-12-19 2012-12-19 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010141272A true JP2010141272A (ja) 2010-06-24
JP2010141272A5 JP2010141272A5 (ja) 2012-02-16

Family

ID=42241050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008318897A Pending JP2010141272A (ja) 2008-12-15 2008-12-15 エピタキシャルウェーハとその製造方法

Country Status (2)

Country Link
US (2) US9362114B2 (ja)
JP (1) JP2010141272A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129133A1 (ja) * 2014-02-26 2015-09-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
JP2015216371A (ja) * 2014-05-09 2015-12-03 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体デバイスを形成するための方法および半導体デバイス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060914A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハ
US7998867B2 (en) * 2007-11-08 2011-08-16 Sumco Corporation Method for manufacturing epitaxial wafer
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
TWI541864B (zh) 2012-12-06 2016-07-11 世創電子材料公司 磊晶晶圓及其製造方法
JP6610056B2 (ja) * 2015-07-28 2019-11-27 株式会社Ｓｕｍｃｏ エピタキシャルシリコンウェーハの製造方法
CN106571296A (zh) * 2015-10-13 2017-04-19 上海新昇半导体科技有限公司 晶圆的形成方法
CN106591944B (zh) * 2015-10-15 2018-08-24 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133121A (ja) * 1989-10-19 1991-06-06 Showa Denko Kk 半導体デバイス用シリコン基板及びその製造方法
JP2002217413A (ja) * 2001-01-19 2002-08-02 Univ Nagoya 半導体装置製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659400A (en) * 1985-06-27 1987-04-21 General Instrument Corp. Method for forming high yield epitaxial wafers
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
JPH05326467A (ja) 1992-05-15 1993-12-10 Toshiba Corp 半導体基板及びその製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP3884203B2 (ja) 1998-12-24 2007-02-21 株式会社東芝 半導体装置の製造方法
JP3988307B2 (ja) 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP4269541B2 (ja) 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
US6514886B1 (en) * 2000-09-22 2003-02-04 Newport Fab, Llc Method for elimination of contaminants prior to epitaxy
JP4506035B2 (ja) 2001-05-31 2010-07-21 株式会社Sumco 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
US6995079B2 (en) * 2003-08-29 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Ion implantation method and method for manufacturing semiconductor device
JP4711167B2 (ja) 2004-08-25 2011-06-29 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US7691714B2 (en) * 2005-01-25 2010-04-06 Texas Instruments Incorporated Semiconductor device having a dislocation loop located within a boundary created by source/drain regions and a method of manufacture therefor
JP4654710B2 (ja) 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
US7323392B2 (en) * 2006-03-28 2008-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistor with a highly stressed channel
KR20080102065A (ko) * 2007-05-18 2008-11-24 삼성전자주식회사 에피택시얼 실리콘 구조물 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
JP4550870B2 (ja) * 2007-07-23 2010-09-22 株式会社東芝 半導体装置の製造方法
JP5012554B2 (ja) 2008-02-19 2012-08-29 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP2010016312A (ja) 2008-07-07 2010-01-21 Sumco Corp エピタキシャルウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133121A (ja) * 1989-10-19 1991-06-06 Showa Denko Kk 半導体デバイス用シリコン基板及びその製造方法
JP2002217413A (ja) * 2001-01-19 2002-08-02 Univ Nagoya 半導体装置製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129133A1 (ja) * 2014-02-26 2015-09-03 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
JP2015162522A (ja) * 2014-02-26 2015-09-07 株式会社Sumco エピタキシャルシリコンウェーハの製造方法及びエピタキシャルシリコンウェーハ
KR20160122802A (ko) 2014-02-26 2016-10-24 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조방법 및 에피택셜 실리콘 웨이퍼
US9818609B2 (en) 2014-02-26 2017-11-14 Sumco Corporation Epitaxial-silicon-wafer manufacturing method and epitaxial silicon wafer
KR101925515B1 (ko) * 2014-02-26 2018-12-06 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조방법 및 에피택셜 실리콘 웨이퍼
DE112014006413B4 (de) 2014-02-26 2020-06-04 Sumco Corporation Herstellungsverfahren für epitaktischen Siliciumwafer
JP2015216371A (ja) * 2014-05-09 2015-12-03 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体デバイスを形成するための方法および半導体デバイス
US9847229B2 (en) 2014-05-09 2017-12-19 Infineon Technologies Ag Method for forming a semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US20100151692A1 (en) 2010-06-17
US9991386B2 (en) 2018-06-05
US9362114B2 (en) 2016-06-07
US20160240677A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP2010141272A (ja) エピタキシャルウェーハとその製造方法
JP6156188B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP2009149481A (ja) 半導体基板の製造方法
JP7342392B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
EP2187429B1 (en) Bonding wafer manufacturing method
JP5704155B2 (ja) エピタキシャルウェーハの製造方法
JP4700324B2 (ja) 半導体基板の製造方法
US11888036B2 (en) Method for setting a nitrogen concentration of a silicon epitaxial film in manufacturing an epitaxial silicon wafer
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5516713B2 (ja) エピタキシャルウェーハの製造方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2012204369A (ja) エピタキシャルウェーハの製造方法
JP2005079134A (ja) 半導体基板およびその製造方法
JP4590876B2 (ja) エピタキシャルシリコンウェーハの製造方法及びその方法で製造されたシリコンウェーハ
US20150187597A1 (en) Method to improve slip resistance of silicon wafers
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
EP1675166A2 (en) Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
EP2172967A1 (en) Method for manufacturing silicon carbide
KR20230065995A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130319