JP2010141282A - 部品内蔵基板及びその製造方法 - Google Patents

部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP2010141282A
JP2010141282A JP2009103689A JP2009103689A JP2010141282A JP 2010141282 A JP2010141282 A JP 2010141282A JP 2009103689 A JP2009103689 A JP 2009103689A JP 2009103689 A JP2009103689 A JP 2009103689A JP 2010141282 A JP2010141282 A JP 2010141282A
Authority
JP
Japan
Prior art keywords
component
resin
layer
substrate
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009103689A
Other languages
English (en)
Other versions
JP5589302B2 (ja
Inventor
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009103689A priority Critical patent/JP5589302B2/ja
Publication of JP2010141282A publication Critical patent/JP2010141282A/ja
Application granted granted Critical
Publication of JP5589302B2 publication Critical patent/JP5589302B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 部品内蔵基板及びその製造方法に関し、部品内蔵基板を用いたシステムインパッケージ或いはモジュールの低背化、小面積化且つ低コスト化を可能にする。
【解決手段】 内蔵部品を搭載した部品内蔵基板の基板最表面実装部より低い層に外付け部品を接続する端子を有する部品内蔵基板の前記外付け部品を接続する端子の露出部を囲む表面実装部の下層を構成する第2の樹脂シートを、他の層のボンディング用の第1の樹脂シートより樹脂の流動性が低い樹脂シートにする。
【選択図】 図1

Description

本発明は部品内蔵基板及びその製造方法に関するものであり、例えば、システムインパッケージ或いはモジュールに用いる部品内蔵基板を、低背化、小面積化及び低コスト化するための構成に関するものである。
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、プリント配線板の微細化、多層化、及び電子部品の高密度実装化が急速に進み、プリント配線板に対して半導体チップなどの電子部品を多層回路基板内に内蔵する部品内蔵基板の開発が行われている。
これは、部品を薄いコア基板に実装した後、部品搭載エリアを開口したビルドアップ基板用のビルドアップ絶縁材料、又は、プリプレグ(ガラスファイバクロス含有樹脂或いはカーボンファイバクロス含有樹脂のBステージ状態)等の絶縁材料で積層・硬化して形成するものが主流である(例えば、特許文献1或いは特許文献2参照)。
この場合、コア基板に実装された半導体素子等の内蔵部品は、部品搭載部を開口したプリプレグ等で埋め込む際に、側面からのプリプレグの樹脂と上面からのプリプレグの樹脂により表面及び側面が埋め込まれることになる。
なお、プリプレグを用いない場合に、半導体チップを搭載した実装基板を貫通ピラーを設けた枠状樹脂基板を介して積層することも提案されている。その場合、枠状樹脂基板の熱や応力に起因する変形による半導体チップの信頼性の低下を防止するために、半導体チップを枠状樹脂基板を構成する樹脂より低弾性の樹脂で覆うことも提案されている(例えば、特許文献3参照)。
特開2004−163722号公報 特開2008−244191号公報 特開2006−120935号公報
しかし、高密度システムインパッケージ或いはモジュールは、部品内蔵基板を用いることによって面積は小さくなるが、システムインパッケージ或いはモジュールの厚さが厚くなるという問題が新たに生ずる。
即ち、部品内蔵基板の表面実装部に薄い半導体チップだけではなくコンデンサ、抵抗或いは水晶発振子等の背の高い電子部品を実装すると、背の高い電子部品によってシステムインパッケージ或いはモジュールの厚さが厚くなる。
部品内蔵基板を用いない場合は、薄くできるが、面積は大きいままであり、システムインパッケージ或いはモジュールの低背化と小面積化の両立が課題である。また、部品内蔵基板を製造後に機械加工により「ざぐり」を形成し、実装高さを低くしシステムインパッケージ、又は、モジュールの低背化を図る方法も考えられるが、「ざぐり」工程は非常に高コストという問題がある。
そこで、本発明者は、部品内蔵基板製造後に「ざぐり」を形成しない方法として、予め開口部を形成したプリント板基材を接着性を有する樹脂シート、例えば、Bステージのプリプレグ等で貼り合わせる方法を試みた。
しかし、樹脂シートを構成する接着樹脂の流動性が高い場合は、開口部の接続端子の領域にまで接着樹脂が流れ出すという問題がある。
したがって、本発明は、部品内蔵基板を用いたシステムインパッケージ或いはモジュールの低背化、小面積化且つ低コスト化を可能にすることを目的とする。
本発明の一観点からは、内蔵部品を搭載した部品内蔵基板の基板最表面実装部より低い層に外付け部品を接続する端子を有する部品内蔵基板であって、前記外付け部品を接続する端子の露出部を囲む表面実装部の下層を構成する第2の樹脂シートが、他の層のボンディング用の第1の樹脂シートより樹脂の流動性が低い樹脂シートである部品内蔵基板が提供される。
また、本発明の別の観点からは、内蔵部品を搭載した部品内蔵基板の基板最表面実装部より低い層に外付け部品を接続する端子を有する部品内蔵基板であって、前記外付け部品を接続する端子の露出部を囲む表面実装部の下層を構成する流動性樹脂シートの内の内蔵部品の上部及び側面に接する部分の少なくとも一部に、前記流動性樹脂シートより硬化前に流動性が高くなる樹脂が含まれている部品内蔵基板が提供される。
また、本発明の別の観点からは、部品内蔵基板の中間層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の第1の樹脂シートを重ねた状態で予め外付け部品用の第1の開口部を形成する工程と、前記部品内蔵基板の表面層となる回路を形成した繊維強化樹脂層に前記第1の樹脂シートを構成する樹脂よりも低流動性の樹脂を用いた半硬化のボンディング用の第2の樹脂シートを重ねた状態で予め前記内蔵部品の実装箇所に対応する第2の開口部を形成する工程と、前記第2の開口部を形成した表面層及び前記第1の開口部を形成した中間層を内蔵部品を搭載した下層基板上に一括積層して圧接する工程とを有する部品内蔵基板の製造方法が提供される。
さらに、本発明の別の観点からは、樹脂シートの内蔵部品に対向する位置に、前記樹脂シートより流動性の高い第1の樹脂シートを部分的に貼り付ける工程と、前記部品内蔵基板の表面層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の樹脂シートを重ねた状態で予め外付け部品用の第2の開口部を形成する工程と、前記内蔵部品の上部に前記樹脂シートより硬化前に流動性が高くなる高流動性樹脂を設ける工程と、前記第1の開口部を形成した表面層及び前記第2の開口部を形成した中間層を前記内蔵部品を搭載した下層基板上に一括積層して圧接する工程とを有する部品内蔵基板の製造方法が提供される。
開示の部品内蔵基板及びその製造方法によれば、表面層における開口部の接続端子の領域にまで接着樹脂が流れ出すことがない。また、内蔵部品の蓋部(上部)の役割を果たすため、良好な樹脂埋め込み性を有する接着性の樹脂シートや樹脂シートより硬化前に流動性が高くなる樹脂を部品内蔵基板に適用することにより、低背化システムインパッケージ、又は、モジュールを実現することができる。
また、「ざぐり」工程を必要としない部品内蔵基板を用いているので、高密度システムインパッケージ或いはモジュールにおいて、低背化と小面積化の両立が低コストで可能となる。
本発明の実施の形態の説明図である。 ボイド発生とボイド対策の説明図である。 本発明の実施例1の部品内蔵基板の途中までの製造工程の説明図である。 本発明の実施例1の部品内蔵基板の図3以降の製造工程の説明図である。 本発明の実施例2の部品内蔵基板の途中までの製造工程の説明図である。 本発明の実施例2の部品内蔵基板の図5以降の製造工程の説明図である。 本発明の実施例3の部品内蔵基板の途中までの製造工程の説明図である。 本発明の実施例3の部品内蔵基板の図7以降の製造工程の説明図である。 本発明の実施例4の部品内蔵基板の途中までの製造工程の説明図である。 本発明の実施例4の部品内蔵基板の図9以降の製造工程の説明図である。 本発明の実施例5の部品内蔵基板の途中までの製造工程の説明図である。 本発明の実施例5の部品内蔵基板の図11以降の製造工程の説明図である。 本発明の実施例6の部品内蔵基板の途中までの製造工程の説明図である。 本発明の実施例6の部品内蔵基板の図13以降の製造工程の説明図である。 本発明の実施例7の部品内蔵基板の途中までの製造工程の説明図である。 本発明の実施例7の部品内蔵基板の図15以降の製造工程の説明図である。
ここで、図1及び図2を参照して本発明の実施の形態の部品内蔵基板を説明する。図1は本発明の実施の形態の説明図であり、図1(a)に示すように、1層分のガラス繊維強化樹脂或いはカーボン繊維強化樹脂等の繊維強化樹脂2,8からなる両面銅張り積層板の両側に配線3,9を形成した中間層1を1枚と表面層7を1枚準備する。なお、中間層1には、高背表面実装部品を実装するための実装分品用端子4を形成しておく。
中間層1には樹脂フローが15%以上のBステージの高流動性の第1の樹脂シート5を、表面層7には樹脂フローが15%未満のBステージの低流動性の第2の樹脂シート10を貼り付ける。また、中間層1には内蔵部品実装部を開口して開口部6を形成し、表面層7には基板完成後に実装する背の高い高背表面実装部品の搭載場所を開口して開口部11を形成する。
ここで述べる樹脂の流動性については、JIS規格C6521の試験方法による樹脂フローが15%未満のものを低流動性とし、同試験で樹脂フローが15%以上のもの高流動性とするものであり、以下同じである。尚、通常の一般的なプリプレグは、同試験において樹脂フローが20〜40%である。また、樹脂の流動性について加熱時の溶融粘度で表すと、低流動性というのは、積層時の溶融粘度が50000poise以上、高流動性というのは、積層時の溶融粘度が20000poise未満と表すことができる。
樹脂の流動性の低い樹脂シートとしては、シリカ(SiO)、アルミナ(Al)、タルク(MgSiO)等の無機フィラーを70wt%以上混合したエポキシ樹脂等の熱硬化樹脂シート、又は、無機フィラーを含有しない場合は、ポリイミド樹脂等の熱可塑性樹脂シートを選択することができる。また、樹脂分の流動性の低いガラスクロス或いはカーボンファイバクロスを含有したプリプレグでも良い。
次いで、ガラス繊維強化樹脂或いはカーボン繊維強化樹脂等の繊維強化樹脂13からなる多層積層したコア基板12を準備する。このコア基板12に設けた配線14に例えば、ベアチップ等の内蔵部品15をフリップチップ実装する。フリップチップ実装方法としては、公知のNCP(Non Conductive Paste)を用いた圧接工法、超音波接合工法、半田ボールを用いる方法、電極に半田を付着させる方法、等を用いることができる。一般的にNCPを用いた圧接工法以外は、フリップチップ実装後にアンダーフィルで充填を行う。なお、図においては、コア基板12は、2層分の繊維強化樹脂13を積層した3層積層基板としているが、積層数は任意である。
次いで、図1(b)に示すように、3つのパーツの表面層7、中間層1、コア基板12を互いに位置合わせした状態で重ねて一括積層する。一括積層の条件としては、2〜7MPa、150〜200℃の中から選ぶ。その後、所定の位置をドリルで加工しスルーホールを形成する。次に、スルーホールめっきを行ってスルービアを形成し、ソルダーレジストを形成することで部品内蔵基板が完成する。
完成した部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しが少なく、既に形成してある実装部品用端子4を第2の樹脂シートに由来する樹脂が覆うことを防ぐことができる。この部品内蔵基板の表面層7の実装部にベアチップ等の低背表面実装部品16をフリップチップ実装するとともに、開口部11に露出する実装部品用端子4には、コンデンサ或いは水晶発振子等の高背表面実装部品17を実装する。
但し、第2の樹脂シートの樹脂フローが小さすぎる場合には、実装部品用端子4の領域にまで第2の樹脂シートに由来する樹脂が流れ出さないが、内蔵部品15の蓋部(上部)に用いる場合には、樹脂不足が生じるという問題があるのでこの事情を図2を参照して説明する。
図2(a)は、ボイド発生の説明図であり、第2の樹脂シートの樹脂フローが小さすぎる場合には、内蔵部品15の上部において樹脂不足が生じ、硬化後の硬化樹脂層18にボイド19が形成される場合がある。
そこで、図2(b)に示すように、内蔵部品15の上部に対応する位置に樹脂フローが15%以上のBステージの高流動性樹脂シート20を貼り付ける。3つのパーツの表面層7、中間層1、コア基板12を互いに位置合わせした状態で重ねて一括積層した場合、この高流動性樹脂シート20に由来する樹脂が内蔵部品15の上面及び側面を良好に埋め込むことになり、ボイドは発生しない。
また、スルーホール及びスルービアの形成は必須ではなく、スルーホール及びスルービアを形成しない方法として、上下の配線層の接続に印刷法で形成する突起状の銀ペーストバンプを用いる方法、即ち、所謂「B2 it」法(必要ならば、特開2005−322871号公報参照)を用いても良い。
また、ソルダーレジスト形成前に、公知のビルドアッププロセスを用いて、ビルドアップ多層配線をさらに形成しても良い。この場合には、ドライフィルム型絶縁膜ではなく、ガラスクロス等を含んだ比較的ハードな絶縁樹脂シートを用い、高背表面実装部品の実装箇所に対応する位置に開口部を設けておけば良い。
また、高流動性樹脂シートを用いる代わりにコア基板12上に実装したベアチップ等の内蔵部品15の上部にのみ流動性樹脂シートより硬化前に流動性が高くなる樹脂を塗布しても良い。このような硬化前に流動性が高くなる樹脂としては、硬化前の溶融粘度が20000poise未満が好ましい。例えば、樹脂としては、エポキシ樹脂、シアネートエステル樹脂、等が好ましい。また、シリカ、アルミナ、タルク等の無機フィラーを含有していても良い。
以上を前提として、次に、図3及び図4を参照して、本発明の実施例1の部品内蔵基板の製造工程を説明する。まず、図3(a)に示すように、例えば、0.1mm厚さの1層分のガラス繊維強化樹脂22,32からなる両面銅張り積層板の両側に配線23,33を形成した中間層21を1枚と表面層31を1枚準備する。なお、中間層21には表面実装端子24を形成し、表面層31には配線33と同時にパッド34を形成する。
この中間層21には例えば、樹脂フローが40%で0.1mm厚さのBステージのプリプレグ25を貼り付ける。また、中間層21には、内蔵部品実装部に対応する箇所をプリプレグ25と一緒に開口して開口部26を形成する。一方、表面層31には例えば、樹脂フローが1%で0.06mm厚さのBステージの低流動性プリプレグ35を貼り付ける。
この表面層31には基板完成後に実装する背の高い表面実装部品の搭載場所となる開口部36を低流動性プリプレグ35と一緒に開口する。
また、例えば、0.2mm厚さの2層分のガラス繊維強化樹脂42からなる3層積層基板41をコア基板として準備する。なお、3層積層基板41には配線43とともに、Si半導体素子45に設けたAuバンプ46と接続するパッド44を形成しておく。
この3層積層基板41に例えば、5×5mmのサイズで厚さ0.08mmのSi半導体素子45をNCP47を用いた圧接工法で接合して部品搭載コア層とする。この圧接工法の条件は、例えば、温度を200℃とし、1バンプ当たりの荷重を45gとする。なお、NCP47を用いるため、アンダーフィル工程は不要となる。
次いで、図3(b)に示すように、Si半導体素子45を搭載した3層積層基板41上に中間層21及び表面層31を互いに位置合わせして順次重ねて、例えば、3MPa、180℃で一括積層する。なお、プリプレグ25及び低流動性プリプレグ35はそれぞれ硬化樹脂層27,37となる。
次いで、図4(c)に示すように、所定の位置をドリルで加工しスルーホールを形成したのち、スルーホールめっきを行いスルービア48を形成する。
次いで、図4(d)に示すように、積層基板の両面にソルダーレジスト49を形成したのち、ソルダーレジスト49から露出する配線33,43に、ニッケルめっき、続けて金めっき(いずれも図示を省略)の表面処理を行うことによって、部品内蔵基板が完成する。
このように作製した部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しがなく、既に形成してある表面実装端子部を樹脂が覆うことを防いでいることを確認できた。
また、部品内蔵基板の断面観察を行ったところ、Si半導体素子45の周囲に樹脂不足に起因するボイド等は観察されなかった。これは、Si半導体素子45の上部の蓋に相当するBステージの低流動性プリプレグ35は、樹脂フローが1%で流動性は低いが、中間層21のプリプレグ25は樹脂フローが40%であり流動性が高いため、中間層21のプリプレグ25からSi半導体素子45の上部にまで、樹脂が供給できたものと考えられる。
次に、図5及び図6を参照して、本発明の実施例2の部品内蔵基板の製造工程を説明する。まず、図5(a)に示すように、例えば、0.1mm厚さの1層分のガラス繊維強化樹脂22,32からなる両面銅張り積層板の両側に配線23,33を形成した中間層21を1枚と表面層31を1枚準備する。なお、中間層21には表面実装端子24を形成し、表面層31には配線33と同時にパッド34を形成する。
この中間層21には例えば、樹脂フローが25%で0.06mm厚さのBステージのプリプレグ25を貼り付ける。また、中間層21には、内蔵部品実装部に対応する箇所をプリプレグ25と一緒に開口して開口部26を形成する。
一方、表面層31には例えば、樹脂フローが1%で0.06mm厚さのBステージの低流動性プリプレグ35を貼り付ける。この表面層31には基板完成後に実装する背の高い表面実装部品の搭載場所となる開口部36を低流動性プリプレグ35と一緒に開口する。
また、表面層31のBステージの低流動性プリプレグ35の更にその上に、内蔵部品実装部に対応する領域のみに例えば、樹脂フローが40%でBステージの0.04mm厚さの熱硬化性エポキシ樹脂からなる高流動性樹脂層38を貼り付ける。
また、例えば、0.2mm厚さの2層分のガラス繊維強化樹脂42からなる3層積層基板41をコア基板として準備する。なお、3層積層基板41には配線43とともに、Si半導体素子45に設けたAuバンプ46と接続するパッド44を形成しておく。
この3層積層基板41に例えば、7×7mmのサイズで厚さ0.09mmのSi半導体素子45をNCP47を用いた圧接工法で接合して部品搭載コア層とする。この圧接工法の条件は、例えば、温度を200℃とし、1バンプ当たりの荷重を45gとする。なお、NCP47を用いるため、アンダーフィル工程は不要となる。
次いで、図5(b)に示すように、Si半導体素子45を搭載した3層積層基板41上に中間層21及び表面層31を互いに位置合わせして順次重ねて、例えば、3MPa、180℃で一括積層する。なお、プリプレグ25、低流動性プリプレグ35及び高流動性樹脂層38はそれぞれ硬化樹脂層27,37,39となる。
次いで、図6(c)に示すように、所定の位置をドリルで加工しスルーホールを形成したのち、スルーホールめっきを行いスルービア48を形成する。
次いで、図6(d)に示すように、積層基板の両面にソルダーレジスト49を形成したのち、ソルダーレジスト49から露出する配線33,43に、ニッケルめっき、続けて金めっき(いずれも図示を省略)の表面処理を行うことによって、部品内蔵基板が完成する。
このように作製した部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しがなく、既に形成してある表面実装端子部を樹脂が覆うことを防いでいることを確認できた。
また、部品内蔵基板の断面観察を行ったところ、Si半導体素子45の周囲に樹脂不足に起因するボイド等は観察されなかった。これは、Si半導体素子45に対応する位置に設けた熱硬化性エポキシ樹脂からなる高流動性樹脂層38の流動性が高いため、この熱硬化性エポキシ樹脂によりSi半導体素子45の上部及び側面に樹脂が供給できたものと考えられる。
次に、図7及び図8を参照して、本発明の実施例3の部品内蔵基板の製造工程を説明する。まず、図7(a)に示すように、例えば、0.1mm厚さの1層分のガラス繊維強化樹脂22,32からなる両面銅張り積層板の両側に配線23,33を形成した中間層21を1枚と表面層31を1枚準備する。なお、中間層21には表面実装端子24を形成し、表面層31には配線33と同時にパッド34を形成する。また、中間層21の表裏に設けた配線23はスルービア(図示は省略)で予め接続しておくとともに、表面層31の表裏に設けた配線33もスルービア(図示は省略)で予め接続しておく。なお、ここでいうスルービアは後述する突起状の銀ペーストバンプで形成しても良いし、或いは、スルーホール形成後にめっきで形成しても良い。
この中間層21の表面のビア部には、平均高さが例えば、0.12mmの突起状の銀ペーストバンプ28を予め形成しておくとともに、中間層21の裏面には例えば、樹脂フローが30%で0.1mm厚さのBステージのプリプレグ25を貼り付ける。また、中間層21には、内蔵部品実装部に対応する箇所をプリプレグ25と一緒に開口して開口部26を形成する。
一方、表面層31には例えば、樹脂フローが2%で0.05mm厚さのBステージの熱可塑性ポリイミド樹脂層51を貼り付ける。この表面層31には基板完成後に実装する背の高い表面実装部品の搭載場所となる開口部36を熱可塑性ポリイミド樹脂層51と一緒に開口する。また、表面層31のBステージの熱可塑性ポリイミド樹脂層51の更にその上に、内蔵部品実装部に対応する領域のみに例えば、樹脂フローが40%でBステージの0.05mm厚さの熱硬化性エポキシ樹脂層52を貼り付ける。
また、例えば、0.2mm厚さの2層分のガラス繊維強化樹脂62からなる3層積層基板61をコア基板として準備する。この3層積層基板61には配線63とともに、Si半導体素子67に設けたAuバンプ68と接続するパッド64を形成しておく。なお、3層積層基板62も突起状の銀ペーストバンプ65でビア接続してあるとともに、この3層積層基板61の部品搭載側の面のビア部にも予め平均高さが例えば、0.18mmの突起状の銀ペーストバンプ66を予め形成しておく。
この3層積層基板61に例えば、Auバンプ68を形成した6×6mmのサイズで厚さ0.1mmのSi半導体素子67を載置し、加熱してはんだ接合する。その後、アンダーフィル材を例えば、100℃で充填したのち、150℃、1時間で硬化させてアンダーフィル樹脂69とする。
次いで、図7(b)に示すように、Si半導体素子67を搭載した3層積層基板61上に中間層21及び表面層31を互いに位置合わせして順次重ねて、例えば、3MPa、200℃で一括積層する。なお、プリプレグ25、熱可塑性ポリイミド樹脂層51及び熱硬化性エポキシ樹脂層52はそれぞれ硬化樹脂層27,53,54となる。
また、3層積層基板61の表面に設けた配線63と中間層21の裏面に設けた配線23は銀ペーストバンプ66で接続され、中間層21の表面に設けた配線23と表面層31の裏面に設けた配線33とは銀ペーストバンプ28で接続される。
次いで、図8(c)に示すように、積層基板の両面にソルダーレジスト70を形成したのち、ソルダーレジスト70から露出する配線33,63に、ニッケルめっき、続けて金めっき(いずれも図示を省略)の表面処理を行うことによって、部品内蔵基板が完成する。
作製した実施例3の部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しがなく、既に形成してある表面実装端子部を樹脂が覆うことを防いでいることを確認できた。また、この部品内蔵基板の断面観察を行ったところ、Si半導体素子67の周囲に樹脂不足に起因するボイド等は観察されなかった。
次に、図9及び図10を参照して、本発明の実施例4の部品内蔵基板の製造工程を説明する。まず、図9(a)に示すように、例えば、0.1mm厚さの1層分のガラス繊維強化樹脂22,32からなる両面銅張り積層板の両側に配線23,33を形成した中間層21を1枚と表面層31を1枚準備する。なお、中間層21には表面実装端子24を形成し、表面層31には配線33と同時にパッド34を形成する。また、中間層21の表裏に設けた配線23はスルービア(図示は省略)で予め接続しておくとともに、表面層31の表裏に設けた配線33もスルービア(図示は省略)で予め接続しておく。なお、ここでいうスルービアも後述する突起状の銀ペーストバンプで形成しても良いし、或いは、スルーホール形成後にめっきで形成しても良い。
この中間層21の表面のビア部には、平均高さが例えば、0.12mmの突起状の銀ペーストバンプ28を予め形成しておくとともに、中間層21の裏面には例えば、樹脂フローが30%で0.1mm厚さのBステージのプリプレグ25を貼り付ける。また、中間層21には、内蔵部品実装部に対応する箇所をプリプレグ25と一緒に開口して開口部26を形成する。
一方、表面層31には例えば、樹脂フローが2%で0.05mm厚さのBステージのシリカフィラーを80wt%含有させたフィラー入り熱硬化性エポキシ樹脂層55を貼り付ける。この表面層31には基板完成後に実装する背の高い表面実装部品の搭載場所となる開口部36をフィラー入り熱硬化性エポキシ樹脂層55と一緒に開口する。また、表面層31のBステージのフィラー入り熱硬化性エポキシ樹脂層55の更にその上に、内蔵部品実装部に対応する領域のみに例えば、樹脂フローが40%でBステージの0.05mm厚さの熱硬化性エポキシ樹脂層52を貼り付ける。
また、例えば、0.2mm厚さの2層分のガラス繊維強化樹脂62からなる3層積層基板61をコア基板として準備する。この3層積層基板61には配線63とともに、Si半導体素子67に設けたAuバンプ68と接続するパッド64を形成しておく。なお、3層積層基板62も突起状の銀ペーストバンプ65でビア接続してあるとともに、この3層積層基板61の部品搭載側の面のビア部にも予め平均高さが例えば、0.18mmの突起状の銀ペーストバンプ66を予め形成しておく。
この3層積層基板61に例えば、Auバンプ68を形成した6×6mmのサイズで厚さ0.1mmのSi半導体素子67を載置し、加熱してはんだ接合する。その後、アンダーフィル材を例えば、100℃で充填したのち、150℃、1時間で硬化させてアンダーフィル樹脂69とする。
次いで、図9(b)に示すように、Si半導体素子67を搭載した3層積層基板61上に中間層21及び表面層31を互いに位置合わせして順次重ねて、例えば、3MPa、170℃で一括積層する。なお、プリプレグ25、熱硬化性エポキシ樹脂層52及びフィラー入り熱硬化性エポキシ樹脂層55はそれぞれ硬化樹脂層27,54,56となる。
また、3層積層基板61の表面に設けた配線63と中間層21の裏面に設けた配線23は銀ペーストバンプ66で接続され、中間層21の表面に設けた配線23と表面層31の裏面に設けた配線33とは銀ペーストバンプ28で接続される。
次いで、図10(c)に示すように、積層基板の両面にソルダーレジスト70を形成したのち、ソルダーレジスト70から露出する配線33,63に、ニッケルめっき、続けて金めっき(いずれも図示を省略)の表面処理を行うことによって、部品内蔵基板が完成する。
作製した実施例4の部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しがなく、既に形成してある表面実装端子部を樹脂が覆うことを防いでいることを確認できた。また、この部品内蔵基板の断面観察を行ったところ、Si半導体素子67の周囲に樹脂不足に起因するボイド等は観察されなかった。
以上を前提として、次に、図11及び図12を参照して、本発明の実施例5の部品内蔵基板の製造工程を説明する。まず、図11(a)に示すように、例えば、0.1mm厚さの1層分のガラス繊維強化樹脂22,32からなる両面銅張り積層板の両側に配線23,33を形成した中間層21を1枚と表面層31を1枚準備する。なお、中間層21には表面実装端子24を形成し、表面層31には配線33と同時にパッド34を形成する。
この中間層21、表面層31には例えば、樹脂フローが3%で0.1mm厚さのBステージの低流動性プリプレグ71,72を貼り付ける。また、中間層21には、内蔵部品実装部に対応する箇所を低流動性プリプレグ71と一緒に開口して開口部26を形成する。一方、表面層31には基板完成後に実装する背の高い表面実装部品の搭載場所となる開口部36を低流動性プリプレグ72と一緒に開口する。
また、例えば、0.2mm厚さの2層分のガラス繊維強化樹脂42からなる3層積層板41をコア基板として準備する。なお、3層積層板41には配線43とともに、Si半導体素子45に設けたAuバンプ46と接続するパッド44を形成しておく。
この3層積層板41に例えば、5×5mmのサイズで厚さ0.08mmのSi半導体素子45をNCP47を用いた圧接工法で接合して部品搭載コア層とする。この圧接工法の条件は、例えば、温度を200℃とし、1バンプ当たりの荷重を45gとする。なお、NCP47を用いるため、アンダーフィル工程は不要となる。
次いで、Si半導体素子45を実装後、例えば、ポッティング法を用いてこのSi半導体素子45の上部のみに硬化前の溶融粘度が4000poiseとなる、シリカフィラー40wt%含有したシアネートエステル樹脂からなる高流動性樹脂73を形成する。なお、この場合の高流動性樹脂73の厚さ数μm〜数十μmとする。
次いで、図11(b)に示すように、Si半導体素子45を搭載した3層積層板41上に中間層21及び表面層31を互いに位置合わせして順次重ねて、例えば、3MPa、180℃で一括積層する。なお、低流動性プリプレグ71,72、及び、高流動性樹脂73はそれぞれ硬化樹脂層81,82,83となる。
次いで、図12(c)に示すように、所定の位置をドリルで加工しスルーホールを形成したのち、スルーホールめっきを行いスルービア48を形成する。
次いで、図12(d)に示すように、積層基板の両面にソルダーレジスト49を形成したのち、ソルダーレジスト49から露出する配線33,43に、ニッケルめっき、続けて金めっき(いずれも図示を省略)の表面処理を行うことによって、部品内蔵基板が完成する。
このように作製した部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しがなく、既に形成してある表面実装端子部を樹脂が覆うことを防いでいることを確認できた。
また、部品内蔵基板の断面観察を行ったところ、Si半導体素子45の周囲に樹脂不足に起因するボイド等は観察されなかった。また、Si半導体素子45の上部に塗布したシリカフィラー40wt%含有したシアネートエステル樹脂からなる高流動性樹脂73が、Si半導体素子45の上部及び側面の一部に樹脂が供給できていることを確認した。
次に、図13及び図14を参照して、本発明の実施例6の部品内蔵基板の製造工程を説明する。まず、図13(a)に示すように、例えば、0.1mm厚さの1層分のガラス繊維強化樹脂22,32からなる両面銅張り積層板の両側に配線23,33を形成した中間層21を1枚と表面層31を1枚準備する。なお、中間層21には表面実装端子24を形成し、表面層31には配線33と同時にパッド34を形成する。
この中間層21、表面層31には例えば、樹脂フローが1%で0.1mm厚さのBステージの低流動性プリプレグ74,75を貼り付ける。また、中間層21には、内蔵部品実装部に対応する箇所を低流動性プリプレグ74と一緒に開口して開口部26を形成する。一方、表面層31には基板完成後に実装する背の高い表面実装部品の搭載場所となる開口部36を低流動性プリプレグ75と一緒に開口する
また、表面層31のBステージの低流動性プリプレグ75の更にその上に、内蔵部品実装部に対応する領域のみに例えば、樹脂フローが40%でBステージの0.04mm厚さの熱硬化性エポキシ樹脂からなる高流動性樹脂層38を貼り付ける。
また、例えば、0.2mm厚さの2層分のガラス繊維強化樹脂42からなる3層積層板41をコア基板として準備する。なお、3層積層板41には配線43とともに、Si半導体素子45に設けたAuバンプ46と接続するパッド44を形成しておく。
この3層積層板41に例えば、7×7mmのサイズで厚さ0.09mmのSi半導体素子45をNCP47を用いた圧接工法で接合して部品搭載コア層とする。この圧接工法の条件は、例えば、温度を200℃とし、1バンプ当たりの荷重を45gとする。なお、NCP47を用いるため、アンダーフィル工程は不要となる。
次いで、Si半導体素子45を実装後、例えば、ポッティング法を用いてこのSi半導体素子45の上部のみに硬化前の溶融粘度が5000poiseとなる、シリカフィラー20wt%、及び、アルミナフィラー5wt%を含有したエポキシ樹脂からなる高流動性樹脂76を形成する。なお、この場合の高流動性樹脂76の厚さは数μm〜数十μmとする。
次いで、図13(b)に示すように、Si半導体素子45を搭載した3層積層板41上に中間層21及び表面層31を互いに位置合わせして順次重ねて、例えば、3MPa、200℃で一括積層する。なお、低流動性プリプレグ74,75は硬化樹脂層84,85になるとともに、高流動性樹脂層38及び高流動性樹脂76が混合して硬化樹脂層86となる。
次いで、図14(c)に示すように、所定の位置をドリルで加工しスルーホールを形成したのち、スルーホールめっきを行いスルービア48を形成する。
次いで、図14(d)に示すように、積層基板の両面にソルダーレジスト49を形成したのち、ソルダーレジスト49から露出する配線33,43に、ニッケルめっき、続けて金めっき(いずれも図示を省略)の表面処理を行うことによって、部品内蔵基板が完成する。
このように作製した部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しがなく、既に形成してある表面実装端子部を樹脂が覆うことを防いでいることを確認できた。
また、部品内蔵基板の断面観察を行ったところ、Si半導体素子45の周囲に樹脂不足に起因するボイド等は観察されなかった。また、Si半導体素子45の上部に塗布したシリカフィラー20wt%、及び、アルミナフィラー5wt%を含有したエポキシ樹脂からなる高流動性樹脂76が、Si半導体素子45の上部及び側面の一部に樹脂が供給できていることを確認した。
次に、図15及び図16を参照して、本発明の実施例7の部品内蔵基板の製造工程を説明する。まず、図15(a)に示すように、例えば、0.1mm厚さの1層分のガラス繊維強化樹脂22,32からなる両面銅張り積層板の両側に配線23,33を形成した中間層21を1枚と表面層31を1枚準備する。
なお、中間層21には表面実装端子24を形成し、表面層31には配線33と同時にパッド34を形成する。また、中間層21の表裏に設けた配線23はスルービア(図示は省略)で予め接続しておくとともに、表面層31の表裏に設けた配線33もスルービア(図示は省略)で予め接続しておく。ここでいうスルービアは、次に説明する突起状の銀ペーストバンプでも形成しても良いし、スルーホール形成後にめっきで形成しても良い。
この中間層21の表面のビア部には、平均高さが例えば、0.12mmの突起状の銀ペーストバンプ28を予め形成しておくとともに、中間層21、表面層31には例えば、樹脂フローが2%で0.1mm厚さのBステージの低流動性プリプレグ77,78を貼り付ける。また、中間層21には、内蔵部品実装部に対応する箇所を低流動性プリプレグ77と一緒に開口して開口部26を形成する。一方、表面層31には基板完成後に実装する背の高い表面実装部品の搭載場所となる開口部36を低流動性プリプレグ78と一緒に開口する。
また、例えば、0.2mm厚さの2層分のガラス繊維強化樹脂62からなる3層積層板61をコア基板として準備する。この3層積層板61には配線63とともに、Si半導体素子67に設けたAuバンプ68と接続するパッド64を形成しておく。なお、3層積層基板62も突起状の銀ペーストバンプ65でビア接続してあるとともに、この3層積層板61の部品搭載側の面のビア部にも予め平均高さが例えば、0.18mmの突起状の銀ペーストバンプ66を予め形成しておく。
この3層積層板61に例えば、Auバンプ68を形成した6×6mmのサイズで厚さ0.1mmのSi半導体素子67を載置し、加熱してはんだ接合する。その後、アンダーフィル材を例えば、100℃で充填したのち、150℃、1時間で硬化させてアンダーフィル樹脂69とする。
次いで、Si半導体素子67を実装し、アンダーフィル硬化後、例えば、ポッティング法を用いてこのSi半導体素子67の上部のみに硬化前の溶融粘度が3500poiseとなる、シリカフィラー30wt%含有したシアネートエステル樹脂からなる高流動性樹脂79を形成する。なお、この場合の高流動性樹脂79の厚さは数μm〜数十μmとする。
次いで、図15(b)に示すように、Si半導体素子67を搭載した3層積層板61上に中間層21及び表面層31を互いに位置合わせして順次重ねて、例えば、3MPa、200℃で一括積層する。なお、低流動性プリプレグ77,78及び高流動性樹脂79はそれぞれ硬化樹脂層87,88,89となる。
また、3層積層基板61の表面に設けた配線63と中間層21の裏面に設けた配線23は銀ペーストバンプ66で接続され、中間層21の表面に設けた配線23と表面層31の裏面に設けた配線33とは銀ペーストバンプ28で接続される。
次いで、図16(c)に示すように、積層基板の両面にソルダーレジスト70を形成したのち、ソルダーレジスト70から露出する配線33,63に、ニッケルめっき、続けて金めっき(いずれも図示を省略)の表面処理を行うことによって、部品内蔵基板が完成する。
作製した実施例7の部品内蔵基板は、表面実装部品の実装場所に側面からの樹脂の染み出しがなく、既に形成してある表面実装端子部を樹脂が覆うことを防いでいることを確認できた。また、この部品内蔵基板の断面観察を行ったところ、Si半導体素子67の周囲に樹脂不足に起因するボイド等は観察されなかった。
ここで、実施例1乃至実施例7を含む本発明の実施の形態に関して、以下の付記を開示する。
(付記1) 内蔵部品を搭載した部品内蔵基板の基板最表面実装部より低い層に外付け部品を接続する端子を有する部品内蔵基板であって、前記外付け部品を接続する端子の露出部を囲む表面実装部の下層を構成する流動性樹脂シートが、他の層のボンディング用の樹脂シートより樹脂の流動性が低い樹脂シートである部品内蔵基板。
(付記2) 前記内蔵部品の少なくとも側面の一部が、前記低流動性樹脂シートより流動性の高い樹脂で覆われている付記1に記載の部品内蔵基板。
(付記3) 内蔵部品を搭載した部品内蔵基板の基板最表面実装部より低い層に外付け部品を接続する端子を有する部品内蔵基板であって、前記外付け部品を接続する端子の露出部を囲む表面実装部の下層を構成する流動性樹脂シートの内の前記内蔵部品の上部及び側面と接する部分の一部に、前記流動性樹脂シートより硬化前に流動性が高くなる高流動性樹脂が含まれている部品内蔵基板。
(付記4) 前記流動性樹脂シート及び前記高流動性樹脂の少なくとも一方が、無機物を含んでいる付記3に記載の部品内蔵基板。
(付記5) 前記流動性樹脂シートを構成する樹脂のJIS規格C6521の試験方法による樹脂フローが15%未満である付記1乃至4のいずれか1に記載の部品内蔵基板。
(付記6) 部品内蔵基板の中間層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の第1の樹脂シートを重ねた状態で予め外付け部品用の第1の開口部を形成する工程と、前記部品内蔵基板の表面層となる回路を形成した繊維強化樹脂層に前記第1の樹脂シートよりも低流動性の樹脂を用いた半硬化のボンディング用の第2の樹脂シートを重ねた状態で予め前記内蔵部品の実装位置に対応する第2の開口部を形成する工程と、前記第2の開口部を形成した表面層及び前記第1の開口部を形成した中間層を内蔵部品を搭載した下層基板上に一括積層して圧接する工程と、を有する部品内蔵基板の製造方法。
(付記7) 前記第2の樹脂シートの前記内蔵部品に対向する位置に、前記第2の樹脂シートより流動性の高い第3の樹脂シートを部分的に貼り付けた付記6に記載の部品内蔵基板の製造方法。
(付記8) 前記第2の樹脂シートが、熱硬化性の樹脂シート或いは熱可塑性の樹脂シートのいずれかである付記6または7に記載の部品内蔵基板の製造方法。
(付記9) 部品内蔵基板の中間層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の樹脂シートを重ねた状態で予め前記内蔵部品の実装位置に対応する第1の開口部を形成する工程と、前記部品内蔵基板の表面層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の樹脂シートを重ねた状態で予め外付け部品用の第2の開口部を形成する工程と、前記内蔵部品の上部に前記樹脂シートより硬化前に流動性が高くなる高流動性樹脂を設ける工程と、前記第2の開口部を形成した表面層及び前記第1の開口部を形成した中間層を、前記内蔵部品を搭載した下層基板上に一括積層して圧接する工程と、を有する部品内蔵基板の製造方法。
(付記10) 前記樹脂シートの前記内蔵部品に対向する位置に、前記樹脂シートより流動性の高い第2の樹脂シートを部分的に貼り付けた付記9に記載の部品内蔵基板の製造方法。
1 中間層
2 繊維強化樹脂
3 配線
4 実装部品用端子
5 第1の樹脂シート
6 開口部
7 表面層
8 繊維強化樹脂
9 配線
10 第2の樹脂シート
11 開口部
12 コア基板
13 繊維強化樹脂
14 配線
15 内蔵部品
16 低背表面実装部品
17 高背表面実装部品
18 硬化樹脂層
19 ボイド
20 高流動性樹脂シート
21 中間層
22 ガラス繊維強化樹脂
23 配線
24 表面実装端子
25 プリプレグ
26 開口部
27 硬化樹脂層
28 銀ペーストバンプ
31 表面層
32 ガラス繊維強化樹脂
33 配線
34 パッド
35 低流動性プリプレグ
36 開口部
37 硬化樹脂層
38 高流動性樹脂層
39 硬化樹脂層
41,61 3層積層基板
42,62 ガラス繊維強化樹脂
43,63 配線
44,64 パッド
45,67 Si半導体素子
46,68 Auバンプ
47 NCP
48 スルービア
49,70 ソルダーレジスト
51 熱可塑性ポリイミド樹脂層
52 熱硬化性エポキシ樹脂層
53 硬化樹脂層
54 硬化樹脂層
55 フィラー入り熱硬化性エポキシ樹脂層
56 硬化樹脂層
65,66 銀ペーストバンプ
69 アンダーフィル樹脂
71,72,74,75,77,78 低流動性プリプレグ
73,76,79 高流動性樹脂
81,82,83,84,85,86,87,88,89 硬化樹脂層

Claims (8)

  1. 内蔵部品を搭載した部品内蔵基板の基板最表面実装部より低い層に外付け部品を接続する端子を有する部品内蔵基板であって、
    前記外付け部品を接続する端子の露出部を囲む表面実装部の下層を構成する流動性樹脂シートが、他の層のボンディング用の樹脂シートより樹脂の流動性が低い樹脂シートである部品内蔵基板。
  2. 前記内蔵部品の少なくとも側面の一部が、前記低流動性樹脂シートより流動性の高い樹脂で覆われている請求項1に記載の部品内蔵基板。
  3. 内蔵部品を搭載した部品内蔵基板の基板最表面実装部より低い層に外付け部品を接続する端子を有する部品内蔵基板であって、
    前記外付け部品を接続する端子の露出部を囲む表面実装部の下層を構成する流動性樹脂シートの内の前記内蔵部品の上部及び側面と接する部分の一部に、前記流動性樹脂シートより硬化前に流動性が高くなる高流動性樹脂が含まれている部品内蔵基板。
  4. 前記流動性樹脂シートを構成する樹脂のJIS規格C6521の試験方法による樹脂フローが15%未満である請求項1乃至請求項3のいずれか1項に記載の部品内蔵基板。
  5. 部品内蔵基板の中間層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の第1の樹脂シートを重ねた状態で予め外付け部品用の第1の開口部を形成する工程と、 前記部品内蔵基板の表面層となる回路を形成した繊維強化樹脂層に前記第1の樹脂シートよりも低流動性の樹脂を用いた半硬化のボンディング用の第2の樹脂シートを重ねた状態で予め前記内蔵部品の実装位置に対応する第2の開口部を形成する工程と、
    前記第2の開口部を形成した表面層及び前記第1の開口部を形成した中間層を内蔵部品を搭載した下層基板上に一括積層して圧接する工程と、
    を有する部品内蔵基板の製造方法。
  6. 前記第2の樹脂シートの前記内蔵部品に対向する位置に、前記第2の樹脂シートより流動性の高い第3の樹脂シートを部分的に貼り付けた請求項5に記載の部品内蔵基板の製造方法。
  7. 前記第2の樹脂シートが、熱硬化性の樹脂シート或いは熱可塑性の樹脂シートのいずれかである請求項5または請求項7に記載の部品内蔵基板の製造方法。
  8. 部品内蔵基板の中間層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の樹脂シートを重ねた状態で予め前記内蔵部品の実装位置に対応する第1の開口部を形成する工程と、
    前記部品内蔵基板の表面層となる回路を形成した繊維強化樹脂層に半硬化のボンディング用の樹脂シートを重ねた状態で予め外付け部品用の第2の開口部を形成する工程と、
    前記内蔵部品の上部に前記樹脂シートより硬化前に流動性が高くなる高流動性樹脂を設ける工程と、
    前記第2の開口部を形成した表面層及び前記第1の開口部を形成した中間層を、前記内蔵部品を搭載した下層基板上に一括積層して圧接する工程と、
    を有する部品内蔵基板の製造方法。
JP2009103689A 2008-11-12 2009-04-22 部品内蔵基板及びその製造方法 Expired - Fee Related JP5589302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009103689A JP5589302B2 (ja) 2008-11-12 2009-04-22 部品内蔵基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008289438 2008-11-12
JP2008289438 2008-11-12
JP2009103689A JP5589302B2 (ja) 2008-11-12 2009-04-22 部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010141282A true JP2010141282A (ja) 2010-06-24
JP5589302B2 JP5589302B2 (ja) 2014-09-17

Family

ID=42351115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009103689A Expired - Fee Related JP5589302B2 (ja) 2008-11-12 2009-04-22 部品内蔵基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5589302B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015178A (ja) * 2010-06-29 2012-01-19 Elna Co Ltd フレックスリジッド配線基板及びその製造方法
JP2013243175A (ja) * 2012-05-17 2013-12-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5737478B2 (ja) * 2012-07-05 2015-06-17 株式会社村田製作所 部品内蔵基板
US9159693B2 (en) 2012-12-21 2015-10-13 Samsung Electro-Mechanics Co., Ltd. Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP2016207952A (ja) * 2015-04-28 2016-12-08 富士通株式会社 部品内蔵基板
US11876029B2 (en) 2019-02-14 2024-01-16 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component module, and electronic component module
JP7714833B1 (ja) * 2025-01-08 2025-07-29 株式会社メイコー 部品内蔵基板の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715098A (ja) * 1993-06-22 1995-01-17 Nec Corp 印刷配線板およびその製造方法
JPH0946050A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 多層基板
JPH11251748A (ja) * 1998-03-03 1999-09-17 Hitachi Chem Co Ltd 半導体搭載用プリント基板の製造方法
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004022985A (ja) * 2002-06-19 2004-01-22 Mitsubishi Plastics Ind Ltd 半導体装置内蔵多層配線基板及びその製造方法
JP2007049004A (ja) * 2005-08-11 2007-02-22 Cmk Corp プリント配線板とその製造方法
JP2007214535A (ja) * 2006-01-13 2007-08-23 Cmk Corp 半導体素子内蔵プリント配線板及びその製造方法
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008159682A (ja) * 2006-12-21 2008-07-10 Fujikura Ltd 多層プリント配線板およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715098A (ja) * 1993-06-22 1995-01-17 Nec Corp 印刷配線板およびその製造方法
JPH0946050A (ja) * 1995-07-26 1997-02-14 Matsushita Electric Works Ltd 多層基板
JPH11251748A (ja) * 1998-03-03 1999-09-17 Hitachi Chem Co Ltd 半導体搭載用プリント基板の製造方法
JP2002270712A (ja) * 2001-03-14 2002-09-20 Sony Corp 半導体素子内蔵多層配線基板と半導体素子内蔵装置、およびそれらの製造方法
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2004022985A (ja) * 2002-06-19 2004-01-22 Mitsubishi Plastics Ind Ltd 半導体装置内蔵多層配線基板及びその製造方法
JP2007049004A (ja) * 2005-08-11 2007-02-22 Cmk Corp プリント配線板とその製造方法
JP2007214535A (ja) * 2006-01-13 2007-08-23 Cmk Corp 半導体素子内蔵プリント配線板及びその製造方法
WO2007135737A1 (ja) * 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008159682A (ja) * 2006-12-21 2008-07-10 Fujikura Ltd 多層プリント配線板およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012015178A (ja) * 2010-06-29 2012-01-19 Elna Co Ltd フレックスリジッド配線基板及びその製造方法
JP2013243175A (ja) * 2012-05-17 2013-12-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP5737478B2 (ja) * 2012-07-05 2015-06-17 株式会社村田製作所 部品内蔵基板
KR101613912B1 (ko) 2012-07-05 2016-04-20 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
US9918381B2 (en) 2012-07-05 2018-03-13 Murata Manufacturing Co., Ltd. Component-embedded substrate
US9159693B2 (en) 2012-12-21 2015-10-13 Samsung Electro-Mechanics Co., Ltd. Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
JP2016207952A (ja) * 2015-04-28 2016-12-08 富士通株式会社 部品内蔵基板
US11876029B2 (en) 2019-02-14 2024-01-16 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component module, and electronic component module
JP7714833B1 (ja) * 2025-01-08 2025-07-29 株式会社メイコー 部品内蔵基板の製造方法

Also Published As

Publication number Publication date
JP5589302B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
US9391027B2 (en) Embedded semiconductor device package and method of manufacturing thereof
CN104428892B (zh) 用于基板核心层的方法和装置
CN101189717B (zh) 内装半导体元件的印刷布线板及其制造方法
JP4881460B2 (ja) 電子部品内蔵型多層基板
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US8184448B2 (en) Bare chip embedded PCB
JP5589302B2 (ja) 部品内蔵基板及びその製造方法
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
JP4783843B2 (ja) 電子部品内蔵型プリント基板
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20110045098A (ko) 전자 부품 내장 배선판 및 그의 제조 방법
JP2010157709A (ja) プリント配線板及びその製造方法
JP2013197245A (ja) プリント配線板
KR20160120011A (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
CN102281712A (zh) 叠层电路基板、粘结片及它们的制造方法
KR101109356B1 (ko) 임베디드 인쇄회로기판의 제조방법
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2009272435A (ja) 部品内蔵基板及びその製造方法
JP2007221117A (ja) 部品内蔵基板およびその製造方法
JP2009111332A (ja) 印刷回路基板の製造方法
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
KR20100028209A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees