JP2010141286A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2010141286A JP2010141286A JP2009161439A JP2009161439A JP2010141286A JP 2010141286 A JP2010141286 A JP 2010141286A JP 2009161439 A JP2009161439 A JP 2009161439A JP 2009161439 A JP2009161439 A JP 2009161439A JP 2010141286 A JP2010141286 A JP 2010141286A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- film
- metal
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】本発明は、半導体素子及びその製造方法を開示する。
【解決手段】本発明は、コア/周辺回路領域でトランジスタの接合領域とメタルラインを、ビットラインを利用して連結せずメタルプラグを利用して連結することにより、コア/周辺回路領域に形成されるビットライン等もセル領域と同様に均一な形態のパターンを有することができるようにする。これを介し、本発明ではコア/周辺回路領域におけるビットラインパターニングの不良を防止し、ビットライン形成時にSPT(Spacer Pattern Technology)を適用することができる。
【選択図】図2
【解決手段】本発明は、コア/周辺回路領域でトランジスタの接合領域とメタルラインを、ビットラインを利用して連結せずメタルプラグを利用して連結することにより、コア/周辺回路領域に形成されるビットライン等もセル領域と同様に均一な形態のパターンを有することができるようにする。これを介し、本発明ではコア/周辺回路領域におけるビットラインパターニングの不良を防止し、ビットライン形成時にSPT(Spacer Pattern Technology)を適用することができる。
【選択図】図2
Description
本発明は、半導体素子及びその製造方法に関し、より詳しくは、コア/周辺回路領域、特にコア領域におけるビットラインパターニングの不良を最少化することができる、半導体素子及びその製造方法に関する。
一般に、DRAMのような半導体装置は、メモリセルアレイ領域(memory cell array area)及びコア/周辺回路領域(core and peripheral area)に区分される。
メモリセルアレイ領域は、複数のワードライン、複数のビットライン、及びワードラインとビットラインが交差する領域に配列される複数のメモリセルが形成される領域である。このようなメモリセルアレイは、ワードラインとビットラインを選択することにより駆動させることができる。
コア/周辺回路領域は、メモリセルアレイ領域の周辺に形成され、メモリセルを駆動及び制御するための回路等が形成される領域である。このとき、コア領域はビットラインと連結されるビットラインセンスアンプ(BLSA)領域、及びワードラインと連結されるサブワードラインドライブ(SWD)領域を含む。
最近、このような半導体素子のデザインルールが漸次小さくなるにつれ、セルアレイ領域だけでなく、コア/周辺回路領域でもビットラインのライン(line)/スペース(space)の間隔が漸次小さくなっている。
特に、コア領域に形成されるビットラインパターンは、セル領域に形成されるビットラインパターンと異なり不定形のパターン形態を有するので、ビットラインパターニング不良が多く発生している実情である。
メモリセルアレイ領域は、複数のワードライン、複数のビットライン、及びワードラインとビットラインが交差する領域に配列される複数のメモリセルが形成される領域である。このようなメモリセルアレイは、ワードラインとビットラインを選択することにより駆動させることができる。
コア/周辺回路領域は、メモリセルアレイ領域の周辺に形成され、メモリセルを駆動及び制御するための回路等が形成される領域である。このとき、コア領域はビットラインと連結されるビットラインセンスアンプ(BLSA)領域、及びワードラインと連結されるサブワードラインドライブ(SWD)領域を含む。
最近、このような半導体素子のデザインルールが漸次小さくなるにつれ、セルアレイ領域だけでなく、コア/周辺回路領域でもビットラインのライン(line)/スペース(space)の間隔が漸次小さくなっている。
特に、コア領域に形成されるビットラインパターンは、セル領域に形成されるビットラインパターンと異なり不定形のパターン形態を有するので、ビットラインパターニング不良が多く発生している実情である。
図1は、従来のコア領域に形成されるパターン等の形態を示す図である。
素子分離領域及び活性領域が形成された半導体基板10の上部にゲート絶縁膜(図示省略)が形成され、ゲート絶縁膜の上部にはゲート12が形成される。
ゲート12間の半導体基板10には不純物が注入されソース/ドレーン領域(図示省略)が形成されることにより、ゲート12及びソース/ドレーン領域を含むトランジスタが形成される。このようなトランジスタは、センスアンプを構成するトランジスタになり得る。
トランジスタの上部にはビットライン16が形成され、ビットライン16はビットラインコンタクト14を介しトランジスタのソース/ドレーン領域と連結される。
ビットライン16の上部にはビットラインと交差する方向にメタルライン20が形成され、メタルライン30はメタルラインコンタクト18を介しビットライン16と連結される。
ところが、このようなコア領域に形成されるビットライン16は、セルアレイ領域に形成されるビットライン(図示省略)と異なり、ビットラインの位置に従いパターンの形態と幅が変化する。即ち、コア領域に形成されるビットラインパターンは、中間に折り曲げられた斜線パターン及びアイランドパターンを有する。これに伴い、隣接するビットライン等の幅が互いに異なり、ビットライン等の間のスペースがばらついて形成される。
これは、図1のように、メタルライン20がビットライン16を介しソース/ドレーン領域と連結される場合、当該ビットライン領域をアイランド形態に形成しなければならないためである。
このように、コア領域ではビットラインパターンがストライプ(stripe)形態に形成されず不定形の形態に形成されるので、ビットラインの形成時にパターニングの不良が多く発生している。
さらに、40nm以下級の技術ではSPT(Spacer Patterning Technology)工程方法を用いるのが必須であるが、図1のようにラインが不定形に形成される場合、SPTで配線を具現するのが不可能である。
素子分離領域及び活性領域が形成された半導体基板10の上部にゲート絶縁膜(図示省略)が形成され、ゲート絶縁膜の上部にはゲート12が形成される。
ゲート12間の半導体基板10には不純物が注入されソース/ドレーン領域(図示省略)が形成されることにより、ゲート12及びソース/ドレーン領域を含むトランジスタが形成される。このようなトランジスタは、センスアンプを構成するトランジスタになり得る。
トランジスタの上部にはビットライン16が形成され、ビットライン16はビットラインコンタクト14を介しトランジスタのソース/ドレーン領域と連結される。
ビットライン16の上部にはビットラインと交差する方向にメタルライン20が形成され、メタルライン30はメタルラインコンタクト18を介しビットライン16と連結される。
ところが、このようなコア領域に形成されるビットライン16は、セルアレイ領域に形成されるビットライン(図示省略)と異なり、ビットラインの位置に従いパターンの形態と幅が変化する。即ち、コア領域に形成されるビットラインパターンは、中間に折り曲げられた斜線パターン及びアイランドパターンを有する。これに伴い、隣接するビットライン等の幅が互いに異なり、ビットライン等の間のスペースがばらついて形成される。
これは、図1のように、メタルライン20がビットライン16を介しソース/ドレーン領域と連結される場合、当該ビットライン領域をアイランド形態に形成しなければならないためである。
このように、コア領域ではビットラインパターンがストライプ(stripe)形態に形成されず不定形の形態に形成されるので、ビットラインの形成時にパターニングの不良が多く発生している。
さらに、40nm以下級の技術ではSPT(Spacer Patterning Technology)工程方法を用いるのが必須であるが、図1のようにラインが不定形に形成される場合、SPTで配線を具現するのが不可能である。
本発明は、半導体素子の製造工程を改良し、コア領域に形成されるビットライン等もセル領域と同様に均一の形態のパターンを有することができるようにすることにより、コア領域におけるビットラインパターニングの不良を防止しようとする。
本発明に係る半導体素子は、半導体基板上に形成されたトランジスタと、前記トランジスタの上部に形成されたビットラインと、前記トランジスタの第1の接合領域と前記ビットラインとを連結させるビットラインコンタクトと、前記トランジスタの第2の接合領域をメタルラインまたはメタルラインコンタクトと連結させるメタルプラグとを含む。
本発明に係る半導体素子において、前記トランジスタは、コア/周辺回路領域に形成されたトランジスタであり得る。このとき、前記第2の接合領域はソース接合領域またはゲート接合領域であり、前記メタルプラグの上部は隣接したビットラインの上部の一部または全部と重畳され得る。
本発明において前記ビットラインは、隣接したビットラインと一定の間隔を有し、ストライプタイプで形成され得る。
本発明において前記メタルプラグは、タングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成され得る。
このようなメタルプラグは、前記第2の接合領域に連結されるよう前記第2の接合領域の上部に形成された第1のメタルプラグと、前記第1のメタルプラグと前記メタルラインまたは前記メタルラインコンタクトを連結させる第2のメタルプラグを含むように形成され得る。このとき、前記第1のメタルプラグは前記ビットラインコンタクトと同一の物質で形成され、前記第2のメタルプラグはタングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成され得る。
本発明に係る半導体素子は、前記メタルプラグと前記第2の接合領域との接触面に形成されたシリサイド膜をさらに含むことができ、前記シリサイド膜はTiSi2膜、TiNSi2膜及びCoSi2膜中いずれか1つであり得る。
本発明に係る半導体素子において、前記トランジスタは、コア/周辺回路領域に形成されたトランジスタであり得る。このとき、前記第2の接合領域はソース接合領域またはゲート接合領域であり、前記メタルプラグの上部は隣接したビットラインの上部の一部または全部と重畳され得る。
本発明において前記ビットラインは、隣接したビットラインと一定の間隔を有し、ストライプタイプで形成され得る。
本発明において前記メタルプラグは、タングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成され得る。
このようなメタルプラグは、前記第2の接合領域に連結されるよう前記第2の接合領域の上部に形成された第1のメタルプラグと、前記第1のメタルプラグと前記メタルラインまたは前記メタルラインコンタクトを連結させる第2のメタルプラグを含むように形成され得る。このとき、前記第1のメタルプラグは前記ビットラインコンタクトと同一の物質で形成され、前記第2のメタルプラグはタングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成され得る。
本発明に係る半導体素子は、前記メタルプラグと前記第2の接合領域との接触面に形成されたシリサイド膜をさらに含むことができ、前記シリサイド膜はTiSi2膜、TiNSi2膜及びCoSi2膜中いずれか1つであり得る。
本発明の第1の実施形態に係る半導体素子の製造方法は、半導体基板上にトランジスタを含む第1の層間絶縁膜を形成するステップと、前記第1の層間絶縁膜内に前記トランジスタの第1の接合領域と連結されるビットラインコンタクトを形成するステップと、前記第1の層間絶縁膜の上部にビットラインを含む第2の層間絶縁膜を形成するステップと、前記第1の層間絶縁膜及び前記第2の層間絶縁膜を貫通し、前記トランジスタの第2の接合領域と連結されるメタルプラグを形成するステップと、前記メタルプラグと連結されるメタルラインコンタクトを形成するステップとを含む。
本発明において前記メタルプラグを形成するステップは、前記第2の層間絶縁膜及び前記第1の層間絶縁膜を順次食刻し、前記トランジスタの第2の接合領域を露出させるコンタクトホールを形成するステップと、前記コンタクトホールの下部にシリサイド膜を形成するステップと、前記コンタクトホールが埋め込まれるよう前記シリサイド膜の上部にプラグ用金属膜を形成するステップとを含むことができる。
本発明において前記コンタクトホールは、前記第2の層間絶縁膜及び前記第1の層間絶縁膜を乾式食刻して形成され得る。
本発明において前記コンタクトホールを形成するステップは、ビットラインハードマスク膜とビットラインスペーサとの食刻選択比を利用したSAC(Self Align Contact)食刻方法で形成され得る。
本発明において前記シリサイド膜を形成する方法は、前記コンタクトホールの表面に非晶質金属膜を形成するステップと、熱処理工程を行なって前記非晶質金属膜を前記シリサイド膜に変形させるステップとを含むことができる。
本発明において前記シリサイド膜を形成する他の方法は、前記コンタクトホールの表面に非晶質金属膜を形成するステップと、前記コンタクトホールの下部にのみ非晶質金属膜が残留するよう前記非晶質金属膜を選択食刻するステップと、熱処理工程を行なって前記残留した非晶質金属膜を前記シリサイド膜に変形させるステップとを含むことができる。
本発明において前記メタルプラグを形成するステップは、前記第2の層間絶縁膜及び前記第1の層間絶縁膜を順次食刻し、前記トランジスタの第2の接合領域を露出させるコンタクトホールを形成するステップと、前記コンタクトホールの下部にシリサイド膜を形成するステップと、前記コンタクトホールが埋め込まれるよう前記シリサイド膜の上部にプラグ用金属膜を形成するステップとを含むことができる。
本発明において前記コンタクトホールは、前記第2の層間絶縁膜及び前記第1の層間絶縁膜を乾式食刻して形成され得る。
本発明において前記コンタクトホールを形成するステップは、ビットラインハードマスク膜とビットラインスペーサとの食刻選択比を利用したSAC(Self Align Contact)食刻方法で形成され得る。
本発明において前記シリサイド膜を形成する方法は、前記コンタクトホールの表面に非晶質金属膜を形成するステップと、熱処理工程を行なって前記非晶質金属膜を前記シリサイド膜に変形させるステップとを含むことができる。
本発明において前記シリサイド膜を形成する他の方法は、前記コンタクトホールの表面に非晶質金属膜を形成するステップと、前記コンタクトホールの下部にのみ非晶質金属膜が残留するよう前記非晶質金属膜を選択食刻するステップと、熱処理工程を行なって前記残留した非晶質金属膜を前記シリサイド膜に変形させるステップとを含むことができる。
本発明の第2の実施形態に係る半導体素子の製造方法は、半導体基板上にトランジスタを含む第1の層間絶縁膜を形成するステップと、前記第1の層間絶縁膜内に前記トランジスタの第1の接合領域と連結されるビットラインコンタクト、及び前記トランジスタの第2の接合領域と連結される第1のメタルプラグコンタクトを形成するステップと、前記第1の層間絶縁膜の上部にビットラインを含む第2の層間絶縁膜を形成するステップと、前記第2の層間絶縁膜を食刻して前記第1のメタルプラグと連結される第2のメタルプラグを形成するステップと、前記第2のメタルプラグと連結されるメタルラインコンタクトを形成するステップとを含むことができる。
本発明において前記第2の層間絶縁膜の食刻は、ビットラインハードマスク膜とビットラインスペーサとの食刻選択比を利用したSAC(Self Align Contact)食刻方法を用いることができる。
本発明において前記第2の層間絶縁膜の食刻は、ビットラインハードマスク膜とビットラインスペーサとの食刻選択比を利用したSAC(Self Align Contact)食刻方法を用いることができる。
本発明は、コア/周辺回路領域のビットラインもセル領域でのようにストライプ形態に形成可能であり、これをもってビットラインに対するパターニングの不良を防止することができる。
さらに、ビットラインがストライプ形態に形成されることにより、コア/周辺回路領域のビットライン形成時にもSPT工程を適用するのが可能になる。
さらに、ビットラインがストライプ形態に形成されることにより、コア/周辺回路領域のビットライン形成時にもSPT工程を適用するのが可能になる。
以下、図等を参照しながら本発明の好ましい実施形態をより詳しく説明する。以下の説明で、明細書全体に亘って同じ参照番号で表示されている部分等は、同じ構成要素等を意味する。
図2は、本発明に係る半導体素子のコア領域に形成されるパターン等の形態を示す平面図である。図3は、図2でA-A1に沿って切断した断面の形態を示す断面図であって、本発明の第1の実施形態に係る構成を示す。
素子分離領域及び活性領域が形成された半導体基板100の上部にゲート絶縁膜(図示省略)が形成され、ゲート絶縁膜の上部にはゲート110が形成される。ゲートは、ゲート絶縁膜の上部に形成されたゲート電極112、ゲート電極112の上部に形成されたゲートハードマスク膜114、及びゲート電極112とゲートハードマスク膜114の側壁に形成されたゲートスペーサ116を含む。
図2は、本発明に係る半導体素子のコア領域に形成されるパターン等の形態を示す平面図である。図3は、図2でA-A1に沿って切断した断面の形態を示す断面図であって、本発明の第1の実施形態に係る構成を示す。
素子分離領域及び活性領域が形成された半導体基板100の上部にゲート絶縁膜(図示省略)が形成され、ゲート絶縁膜の上部にはゲート110が形成される。ゲートは、ゲート絶縁膜の上部に形成されたゲート電極112、ゲート電極112の上部に形成されたゲートハードマスク膜114、及びゲート電極112とゲートハードマスク膜114の側壁に形成されたゲートスペーサ116を含む。
ゲート110の間の半導体基板100には、不純物が注入されソース/ドレーン領域(図示省略)が形成されることにより、ゲート110及びソース/ドレーン領域を含むトランジスタが形成される。このようなトランジスタは、センスアンプを構成するトランジスタになり得る。
ゲート110の上部には層間絶縁膜120が形成され、層間絶縁膜120の上部にはビットライン140が形成される。このとき、層間絶縁膜116は酸化膜で形成され、酸化膜はHDP(High Density Plasma)酸化膜、PSG(Phosphosilicate Glass)酸化膜、PE-TEOS(Plasma Enhanced Tetra-Ethoxy Silicate)及びこれらの積層構造中いずれか1つでなり得る。
ゲート110の上部には層間絶縁膜120が形成され、層間絶縁膜120の上部にはビットライン140が形成される。このとき、層間絶縁膜116は酸化膜で形成され、酸化膜はHDP(High Density Plasma)酸化膜、PSG(Phosphosilicate Glass)酸化膜、PE-TEOS(Plasma Enhanced Tetra-Ethoxy Silicate)及びこれらの積層構造中いずれか1つでなり得る。
層間絶縁膜120の上部にはビットライン140が形成され、層間絶縁膜120及びビットライン140の上部には層間絶縁膜150が形成される。ビットライン140はビットライン電極142、ビットライン電極142の上部に形成されたビットラインハードマスク膜144、及びビットラインハードマスク膜144とビットライン電極142の側壁に形成されたビットラインスペーサ146を含む。特に、本発明でコア領域に形成されたビットライン140は、図3でのようにラインの幅とスペースが一定のストライプ(stripe)形態に形成される。
このようにビットライン140をストライプ形態に形成するため、本発明ではメタルラインコンタクト180の下部にアイランドタイプのビットラインを形成せずにメタルプラグ160を形成する。即ち、トランジスタのソース/ドレーン接合領域中ドレーン接合領域は、従来のようにビットラインコンタクト130を介しビットライン電極142と連結されるようにする反面、ソース接合領域はメタルプラグ160を介しメタルラインコンタクト180と直接連結されるようにする。このとき、メタルプラグ160はタングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成され得る。
このようにビットライン140をストライプ形態に形成するため、本発明ではメタルラインコンタクト180の下部にアイランドタイプのビットラインを形成せずにメタルプラグ160を形成する。即ち、トランジスタのソース/ドレーン接合領域中ドレーン接合領域は、従来のようにビットラインコンタクト130を介しビットライン電極142と連結されるようにする反面、ソース接合領域はメタルプラグ160を介しメタルラインコンタクト180と直接連結されるようにする。このとき、メタルプラグ160はタングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成され得る。
このようなメタルプラグ160の上部は、図3に示されているように、隣接した2つのビットラインの上部と一部または全部が重畳されるように十分広く形成されることにより、メタルラインコンタクト180とのオーバーラップ(overlap)マージンを十分確保することができるようにする。そして、メタルプラグ160の下部面に接する接合領域には、コンタクト抵抗を低減させるためにシリサイド膜(図示省略)が形成され得る。このようなシリサイド膜には、TiSi2 膜、TiNSi2膜、CoSi2膜中いずれか1つが形成され得る。
層間絶縁膜150及びメタルプラグ160の上部にはメタルラインコンタクト180を含む層間絶縁膜170が形成され、層間絶縁膜170の上部にはメタルラインコンタクト180と連結されるメタルライン190が形成される。
このように、本発明では、コア領域でビットラインを用いずメタルプラグ160を用いて接合領域とメタルライン190を連結させることにより、コア領域のビットライン140もストライプ形態に均一に形成することができるようになる。
層間絶縁膜150及びメタルプラグ160の上部にはメタルラインコンタクト180を含む層間絶縁膜170が形成され、層間絶縁膜170の上部にはメタルラインコンタクト180と連結されるメタルライン190が形成される。
このように、本発明では、コア領域でビットラインを用いずメタルプラグ160を用いて接合領域とメタルライン190を連結させることにより、コア領域のビットライン140もストライプ形態に均一に形成することができるようになる。
図4a〜図4dは、前述した図3の構造を有する半導体素子の製造方法を説明するための工程断面図である。
図4aに示されているように、例えば、素子分離領域及び活性領域が形成されたセンスアンプ(SA)領域の半導体基板100の上部にゲート絶縁膜(図示省略)を形成する。次に、ゲート絶縁膜の上部にはゲート電極用金属層及びハードマスク膜を順次形成する。このとき、ゲート電極用金属にはタングステンシリサイドが用いられ、ハードマスク膜には窒化膜が用いられ得る。
次に、ゲートマスクを利用して金属層及びハードマスク膜を選択食刻してゲート電極112及びゲートハードマスク膜114が積層された積層構造を形成する。次に、ゲート電極112の両側の半導体基板100に不純物を注入してソース/ドレーン領域を形成することによりセンスアンプ用トランジスタを形成する。
次に、ゲート電極112及びゲートハードマスク膜114の積層構造及び半導体基板100の上部にスペーサ用窒化膜(図示省略)を形成したあと、これをエッチバック(Etch-back)してゲート電極112及びゲートハードマスク膜114の側壁にスペーサ116を形成する。
次に、ゲート110及び半導体基板100の上部に絶縁膜を形成したあと、これを平坦化することにより層間絶縁膜120を形成する。このとき、層間絶縁膜120はHDP酸化膜、PSG酸化膜、PE-TEOS及びこれらの積層構造中いずれか1つで形成され得る。
図4aに示されているように、例えば、素子分離領域及び活性領域が形成されたセンスアンプ(SA)領域の半導体基板100の上部にゲート絶縁膜(図示省略)を形成する。次に、ゲート絶縁膜の上部にはゲート電極用金属層及びハードマスク膜を順次形成する。このとき、ゲート電極用金属にはタングステンシリサイドが用いられ、ハードマスク膜には窒化膜が用いられ得る。
次に、ゲートマスクを利用して金属層及びハードマスク膜を選択食刻してゲート電極112及びゲートハードマスク膜114が積層された積層構造を形成する。次に、ゲート電極112の両側の半導体基板100に不純物を注入してソース/ドレーン領域を形成することによりセンスアンプ用トランジスタを形成する。
次に、ゲート電極112及びゲートハードマスク膜114の積層構造及び半導体基板100の上部にスペーサ用窒化膜(図示省略)を形成したあと、これをエッチバック(Etch-back)してゲート電極112及びゲートハードマスク膜114の側壁にスペーサ116を形成する。
次に、ゲート110及び半導体基板100の上部に絶縁膜を形成したあと、これを平坦化することにより層間絶縁膜120を形成する。このとき、層間絶縁膜120はHDP酸化膜、PSG酸化膜、PE-TEOS及びこれらの積層構造中いずれか1つで形成され得る。
次に、図4bに示されているように、層間絶縁膜120を選択食刻してドレーン接合領域の半導体基板100を露出させるビットラインコンタクトホール(図示省略)を形成する。次に、ビットラインコンタクトホール(図示省略)が埋め込まれるようポリシリコン層を形成したあと、層間絶縁膜120が露出するまで平坦化食刻することによりビットラインコンタクト130を形成する。即ち、従来にはトランジスタの両側に形成された2つのソース/ドレーン接合領域の上部にビットラインコンタクトを形成したが、本発明では2つのソース/ドレーン接合領域のうちドレーン接合領域にのみビットラインコンタクトを形成する。
次に、層間絶縁膜120及びビットラインコンタクト130の上部にビットライン電極用金属層及びハードマスク膜を順次形成したあと、ビットラインマスクを利用して金属層及びハードマスク膜を選択食刻し、ビットライン電極142及びビットラインハードマスク膜144が積層された積層構造を形成する。そして、ビットライン電極142及びビットラインハードマスク膜144の積層構造を含む全面にスペーサ用窒化膜(図示省略)を形成したあと、これをエッチバック(Etch-back)してビットライン電極142及びビットラインハードマスク膜144の側壁にスペーサ146を形成する。このとき、ビットライン140はビットラインコンタクト130とは連結されるように形成されるが、後続する工程でメタルプラグ160が形成される領域には形成されない。
次に、ビットライン140及び層間絶縁膜120の上部に層間絶縁膜150を形成する。
次に、層間絶縁膜120及びビットラインコンタクト130の上部にビットライン電極用金属層及びハードマスク膜を順次形成したあと、ビットラインマスクを利用して金属層及びハードマスク膜を選択食刻し、ビットライン電極142及びビットラインハードマスク膜144が積層された積層構造を形成する。そして、ビットライン電極142及びビットラインハードマスク膜144の積層構造を含む全面にスペーサ用窒化膜(図示省略)を形成したあと、これをエッチバック(Etch-back)してビットライン電極142及びビットラインハードマスク膜144の側壁にスペーサ146を形成する。このとき、ビットライン140はビットラインコンタクト130とは連結されるように形成されるが、後続する工程でメタルプラグ160が形成される領域には形成されない。
次に、ビットライン140及び層間絶縁膜120の上部に層間絶縁膜150を形成する。
次に、図4cに示されているように、センスアンプトランジスタのソース接合領域が露出するまで層間絶縁膜150、120を選択的に乾式食刻してメタルプラグコンタクトホール(図示省略)を形成する。このとき、ビットライン電極142の絶縁のため、ビットラインハードマスク膜144に用いられた窒化膜と、スペーサ146に用いられた窒化膜との食刻選択比を利用したSAC(Self Align Contact)食刻方法が用いられる。
次に、メタルプラグコンタクトホールの内部面に非晶質金属膜(図示省略)を形成する。このとき、非晶質金属膜にはチタニウム(Ti)、チタニウム窒化膜(TiN)、コバルト(Co)またはこれらの合金が用いられ得る。
次に、非晶質金属膜に対し熱処理工程を行ってメタルプラグコンタクトホールの下部に形成された金属膜をシリサイド膜に変形させる。あるいは、例えば、高周波食刻工程を行ってメタルプラグコンタクトホールの下部に形成された金属膜を除く残りの金属膜を除去したあと熱処理工程を行なうことにより、残留した金属膜をシリサイド膜に変形させることができる。このとき、熱処理は窒素(N2)雰囲気で850℃〜900℃の温度で行なうことができる。
このように、ソース接合領域にシリサイド膜を形成することにより、後続する工程で形成されるメタルプラグとの接触抵抗を低下させることができるようになる。
次に、メタルプラグコンタクトホールの内部面に非晶質金属膜(図示省略)を形成する。このとき、非晶質金属膜にはチタニウム(Ti)、チタニウム窒化膜(TiN)、コバルト(Co)またはこれらの合金が用いられ得る。
次に、非晶質金属膜に対し熱処理工程を行ってメタルプラグコンタクトホールの下部に形成された金属膜をシリサイド膜に変形させる。あるいは、例えば、高周波食刻工程を行ってメタルプラグコンタクトホールの下部に形成された金属膜を除く残りの金属膜を除去したあと熱処理工程を行なうことにより、残留した金属膜をシリサイド膜に変形させることができる。このとき、熱処理は窒素(N2)雰囲気で850℃〜900℃の温度で行なうことができる。
このように、ソース接合領域にシリサイド膜を形成することにより、後続する工程で形成されるメタルプラグとの接触抵抗を低下させることができるようになる。
次に、メタルプラグコンタクトホールが完全に埋め込まれるようプラグ層(図示省略)を形成する。このとき、プラグ層はタングステン(W)、アルミニウム(Al)、銅(Cu)またはこれらの合金中いずれか1つで形成され得る。このようなプラグ層を、CMPまたは乾式食刻エッチバック方法で層間絶縁膜150が露出するまで平坦化させることによりメタルプラグ160を形成する。本実施形態では、前述のようにSAC食刻方法を用いてメタルプラグコンタクトホールを形成するので、メタルプラグ160の上部を隣接したビットライン上部の一部または全部と重畳されるように十分広く形成することにより、後続する工程でメタルラインコンタクトとのオーバーラップマージンを十分確保することができるようになる。
次に、図4dに示されているように、層間絶縁膜150及びメタルプラグ160の上部に層間絶縁膜170を形成したあと、メタルラインコンタクトマスクを利用してメタルプラグ160が露出するまで層間絶縁膜170を選択食刻し、メタルラインコンタクトホール(図示省略)を形成する。
次に、メタルラインコンタクトホールが埋め込まれるように導電物を形成したあと、これを平坦化食刻してメタルラインコンタクト180を形成する。次に、メタルラインコンタクト180が形成された層間絶縁膜170の上部に金属層を形成したあと、これをパターニングしてメタルライン190を形成する。
次に、メタルラインコンタクトホールが埋め込まれるように導電物を形成したあと、これを平坦化食刻してメタルラインコンタクト180を形成する。次に、メタルラインコンタクト180が形成された層間絶縁膜170の上部に金属層を形成したあと、これをパターニングしてメタルライン190を形成する。
図5は、本発明の第2の実施形態に係る半導体素子の構成を示す断面図である。
図5の半導体素子は、図3の半導体素子と比べてメタルプラグの構成が異なる。
半導体素子が高集積化されるほどビットライン間の間隔が狭くなるので、前述した第1の実施形態でのように、2つの層の層間絶縁膜120、150を一度に食刻してメタルプラグ160を形成するのは漸次難しくなり得る。よって、本実施形態では、メタルプラグを一度の食刻及び埋込み工程で形成せず、二段階に分けて形成する。
即ち、図3におけるメタルプラグ160はプラグ物質を一度に埋め込んで形成された一体型プラグであるが、図5に示したメタルプラグ162は第1のメタルプラグ164及び第2のメタルプラグ166が積層された複層構造を有する。このとき、第1のメタルプラグ164はビットラインコンタクト130が形成されるとき共に形成でき、第2のプラグ164は図3に示したメタルプラグ160と同じ物質で形成され得る。
図5の半導体素子は、図3の半導体素子と比べてメタルプラグの構成が異なる。
半導体素子が高集積化されるほどビットライン間の間隔が狭くなるので、前述した第1の実施形態でのように、2つの層の層間絶縁膜120、150を一度に食刻してメタルプラグ160を形成するのは漸次難しくなり得る。よって、本実施形態では、メタルプラグを一度の食刻及び埋込み工程で形成せず、二段階に分けて形成する。
即ち、図3におけるメタルプラグ160はプラグ物質を一度に埋め込んで形成された一体型プラグであるが、図5に示したメタルプラグ162は第1のメタルプラグ164及び第2のメタルプラグ166が積層された複層構造を有する。このとき、第1のメタルプラグ164はビットラインコンタクト130が形成されるとき共に形成でき、第2のプラグ164は図3に示したメタルプラグ160と同じ物質で形成され得る。
図6a〜図6cは、図5に示した構造を有する半導体素子の製造方法を説明するための工程断面図である。
図6aにおいて、層間絶縁膜120を形成する工程までは前述した図4aに対する説明と同一なので、これに対する説明は省略する。
層間絶縁膜120が形成されれば、ドレーン接合領域だけでなく、メタルプラグ162が形成されるソース接合領域の半導体基板100が露出するまで層間絶縁膜120を選択食刻してビットラインコンタクトホール(図示省略)を形成する。即ち、前述した第1の実施形態ではドレーン接合領域にのみビットラインコンタクトホールを形成したが、本実施形態ではメタルプラグ162が形成されるソース接合領域にもビットラインコンタクトホールを形成する。
次に、ビットラインコンタクトホールが埋め込まれるようポリシリコン層を形成したあと、層間絶縁膜120が露出するまで平坦化食刻することにより、ビットラインコンタクト130及び第1のメタルプラグ164を形成する。
次に、前述した第1の実施形態でのように、ビットライン140及び層間絶縁膜150を形成する。
図6aにおいて、層間絶縁膜120を形成する工程までは前述した図4aに対する説明と同一なので、これに対する説明は省略する。
層間絶縁膜120が形成されれば、ドレーン接合領域だけでなく、メタルプラグ162が形成されるソース接合領域の半導体基板100が露出するまで層間絶縁膜120を選択食刻してビットラインコンタクトホール(図示省略)を形成する。即ち、前述した第1の実施形態ではドレーン接合領域にのみビットラインコンタクトホールを形成したが、本実施形態ではメタルプラグ162が形成されるソース接合領域にもビットラインコンタクトホールを形成する。
次に、ビットラインコンタクトホールが埋め込まれるようポリシリコン層を形成したあと、層間絶縁膜120が露出するまで平坦化食刻することにより、ビットラインコンタクト130及び第1のメタルプラグ164を形成する。
次に、前述した第1の実施形態でのように、ビットライン140及び層間絶縁膜150を形成する。
次に、図6bに示されているように、第1のメタルプラグ164が露出するまで層間絶縁膜150を選択食刻してメタルプラグコンタクトホール(図示省略)を形成する。このとき、ビットライン電極142の絶縁のためビットラインハードマスク膜144に用いられた窒化膜と、スペーサ146に用いられた窒化膜との食刻選択比を利用したSAC食刻方法が用いられる。
次に、メタルプラグコンタクトホールが完全に埋め込まれるようプラグ層(図示省略)を形成する。このとき、プラグ層はタングステン(W)、アルミニウム(Al)、銅(Cu)またはこれらの合金中いずれか1つで形成され得る。このようなプラグ層を、CMPまたは乾式食刻エッチバック方法で層間絶縁膜150が露出するまで平坦化させることにより第2のメタルプラグ166を形成する。本実施形態では、前述したように、SAC食刻方法を用いてメタルプラグコンタクトホールを形成するので、第2のメタルプラグ160の上部を隣接したビットライン上部の一部または全部と重畳されるように十分広く形成することにより、後続する工程でメタルラインコンタクトとのオーバーラップマージンを十分確保することができるようになる。
次に、メタルプラグコンタクトホールが完全に埋め込まれるようプラグ層(図示省略)を形成する。このとき、プラグ層はタングステン(W)、アルミニウム(Al)、銅(Cu)またはこれらの合金中いずれか1つで形成され得る。このようなプラグ層を、CMPまたは乾式食刻エッチバック方法で層間絶縁膜150が露出するまで平坦化させることにより第2のメタルプラグ166を形成する。本実施形態では、前述したように、SAC食刻方法を用いてメタルプラグコンタクトホールを形成するので、第2のメタルプラグ160の上部を隣接したビットライン上部の一部または全部と重畳されるように十分広く形成することにより、後続する工程でメタルラインコンタクトとのオーバーラップマージンを十分確保することができるようになる。
次に、図6cに示されているように、層間絶縁膜150及び第2のメタルプラグ166の上部に層間絶縁膜170を形成したあと、メタルラインコンタクトマスクを利用して第2のメタルプラグ160が露出するまで層間絶縁膜170を選択食刻し、メタルラインコンタクトホール(図示省略)を形成する。
次に、メタルラインコンタクトホールが埋め込まれるように導電物を形成したあと、これを平坦化食刻してメタルラインコンタクト180を形成する。次に、メタルラインコンタクト180が形成された層間絶縁膜170の上部に金属層を形成したあと、これをパターニングしてメタルライン190を形成する。
次に、メタルラインコンタクトホールが埋め込まれるように導電物を形成したあと、これを平坦化食刻してメタルラインコンタクト180を形成する。次に、メタルラインコンタクト180が形成された層間絶縁膜170の上部に金属層を形成したあと、これをパターニングしてメタルライン190を形成する。
前述した実施形態は本発明の好ましい実施形態であって、本発明がこれに限定されるのではない。
例えば、前述した実施形態では、メタルプラグ160及び第1のメタルプラグ164がトランジスタのソース領域に接合される場合を説明したが、図7でのようにトランジスタのゲート電極112と接合されるように形成することもできる。即ち、トランジスタのゲート110の上部にゲート電極112を露出させるメタルプラグコンタクトホールを形成したあとこれを導電物に埋め込むことにより、メタルプラグ160または第1のメタルプラグ164を形成することができる。
さらに、前述した実施形態ではビットラインパターンの不定形の問題がコア領域で主に発生するので、実施形態をコア領域に限定して説明したが、これに限定されず周辺回路の領域にも適用可能である。
例えば、前述した実施形態では、メタルプラグ160及び第1のメタルプラグ164がトランジスタのソース領域に接合される場合を説明したが、図7でのようにトランジスタのゲート電極112と接合されるように形成することもできる。即ち、トランジスタのゲート110の上部にゲート電極112を露出させるメタルプラグコンタクトホールを形成したあとこれを導電物に埋め込むことにより、メタルプラグ160または第1のメタルプラグ164を形成することができる。
さらに、前述した実施形態ではビットラインパターンの不定形の問題がコア領域で主に発生するので、実施形態をコア領域に限定して説明したが、これに限定されず周辺回路の領域にも適用可能である。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更なども、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
100 半導体基板
110 ゲート
112 ゲート電極
114 ゲートハードマスク膜
116 ゲートスペーサ
120、150、170 層間絶縁膜
130 ビットラインコンタクト
140 ビットライン
142 ビットライン電極
144 ビットラインハードマスク膜
146 ビットラインスペーサ
160、162 メタルプラグ
164 第1のメタルプラグ
166 第2のメタルプラグ
180 メタルラインコンタクト
190 メタルライン
110 ゲート
112 ゲート電極
114 ゲートハードマスク膜
116 ゲートスペーサ
120、150、170 層間絶縁膜
130 ビットラインコンタクト
140 ビットライン
142 ビットライン電極
144 ビットラインハードマスク膜
146 ビットラインスペーサ
160、162 メタルプラグ
164 第1のメタルプラグ
166 第2のメタルプラグ
180 メタルラインコンタクト
190 メタルライン
Claims (20)
- 半導体基板上に形成されたトランジスタと、
前記トランジスタの上部に形成されたビットラインと、
前記トランジスタの第1の接合領域と前記ビットラインとを連結させるビットラインコンタクトと、
前記トランジスタの第2の接合領域をメタルラインまたはメタルラインコンタクトと連結させるメタルプラグと
を含む半導体素子。 - 前記トランジスタは、コア/周辺回路領域に形成されたトランジスタであることを特徴とする請求項1に記載の半導体素子。
- 前記第2の接合領域は、ソース接合領域またはゲート接合領域であることを特徴とする請求項2に記載の半導体素子。
- 前記メタルプラグの上部は、隣接したビットラインの上部の一部または全部と重畳されることを特徴とする請求項2に記載の半導体素子。
- 前記ビットラインは、隣接したビットラインと一定の間隔を有することを特徴とする請求項2に記載の半導体素子。
- 前記ビットラインは、ストライプタイプで形成されることを特徴とする請求項2に記載の半導体素子。
- 前記メタルプラグは、タングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成されたことを特徴とする請求項1に記載の半導体素子。
- 前記メタルプラグは、前記第2の接合領域に連結されるよう前記第2の接合領域の上部に形成された第1のメタルプラグと、
前記第1のメタルプラグと前記メタルラインまたは前記メタルラインコンタクトを連結させる第2のメタルプラグを含むことを特徴とする請求項1に記載の半導体素子。 - 前記第1のメタルプラグは、前記ビットラインコンタクトと同一の物質で形成されることを特徴とする請求項8に記載の半導体素子。
- 前記第2のメタルプラグは、タングステン(W)、アルミニウム(Al)、銅(Cu)及びこれらの合金中いずれか1つで形成されたことを特徴とする請求項8または9に記載の半導体素子。
- 前記メタルプラグと前記第2の接合領域との接触面に形成されたシリサイド膜をさらに含むことを特徴とする請求項1に記載の半導体素子。
- 前記シリサイド膜は、TiSi2膜、TiNSi2膜及びCoSi2膜中いずれか1つであることを特徴とする請求項11に記載の半導体素子。
- 半導体基板上にトランジスタを含む第1の層間絶縁膜を形成するステップと、
前記第1の層間絶縁膜内に前記トランジスタの第1の接合領域と連結されるビットラインコンタクトを形成するステップと、
前記第1の層間絶縁膜の上部にビットラインを含む第2の層間絶縁膜を形成するステップと、
前記第1の層間絶縁膜及び前記第2の層間絶縁膜を貫通し、前記トランジスタの第2の接合領域と連結されるメタルプラグを形成するステップと、
前記メタルプラグと連結されるメタルラインコンタクトを形成するステップと
を含む半導体素子の製造方法。 - 前記メタルプラグを形成するステップは、
前記第2の層間絶縁膜及び前記第1の層間絶縁膜を順次食刻し、前記トランジスタの第2の接合領域を露出させるコンタクトホールを形成するステップと、
前記コンタクトホールの下部にシリサイド膜を形成するステップと、
前記コンタクトホールが埋め込まれるよう前記シリサイド膜の上部にプラグ用金属膜を形成するステップと
を含むことを特徴とする請求項13に記載の半導体素子の製造方法。 - 前記コンタクトホールは、前記第2の層間絶縁膜及び前記第1の層間絶縁膜を乾式食刻して形成されることを特徴とする請求項14に記載の半導体素子の製造方法。
- 前記コンタクトホールを形成するステップは、ビットラインハードマスク膜とビットラインスペーサとの食刻選択比を利用したSAC食刻方法を用いることを特徴とする請求項15に記載の半導体素子の製造方法。
- 前記シリサイド膜を形成するステップは、
前記コンタクトホールの表面に非晶質金属膜を形成するステップと、
熱処理工程を行なって前記非晶質金属膜を前記シリサイド膜に変形させるステップと
を含む請求項14に記載の半導体素子の製造方法。 - 前記シリサイド膜を形成するステップは、
前記コンタクトホールの表面に非晶質金属膜を形成するステップと、
前記コンタクトホールの下部にのみ非晶質金属膜が残留するよう前記非晶質金属膜を選択食刻するステップと、
熱処理工程を行なって前記残留した非晶質金属膜を前記シリサイド膜に変形させるステップと
を含む請求項14に記載の半導体素子の製造方法。 - 半導体基板上にトランジスタを含む第1の層間絶縁膜を形成するステップと、
前記第1の層間絶縁膜内に前記トランジスタの第1の接合領域と連結されるビットラインコンタクト、及び前記トランジスタの第2の接合領域と連結される第1のメタルプラグコンタクトを形成するステップと、
前記第1の層間絶縁膜の上部にビットラインを含む第2の層間絶縁膜を形成するステップと、
前記第2の層間絶縁膜を食刻して前記第1のメタルプラグと連結される第2のメタルプラグを形成するステップと、
前記第2のメタルプラグと連結されるメタルラインコンタクトを形成するステップと
を含む半導体素子の製造方法。 - 前記第2の層間絶縁膜の食刻は、ビットラインハードマスク膜とビットラインスペーサとの食刻選択比を利用したSAC食刻方法を用いることを特徴とする請求項19に記載の半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080126006A KR101037476B1 (ko) | 2008-12-11 | 2008-12-11 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010141286A true JP2010141286A (ja) | 2010-06-24 |
Family
ID=42239467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009161439A Pending JP2010141286A (ja) | 2008-12-11 | 2009-07-08 | 半導体素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20100148228A1 (ja) |
| JP (1) | JP2010141286A (ja) |
| KR (1) | KR101037476B1 (ja) |
| CN (1) | CN101752378B (ja) |
| TW (1) | TW201023343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019151043A1 (ja) * | 2018-02-05 | 2019-08-08 | 東京エレクトロン株式会社 | Ｄｒａｍ及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101094380B1 (ko) * | 2008-12-29 | 2011-12-15 | 주식회사 하이닉스반도체 | 금속콘택을 갖는 반도체장치 제조 방법 |
| KR20120126433A (ko) * | 2011-05-11 | 2012-11-21 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US10818341B1 (en) | 2019-06-07 | 2020-10-27 | Nanya Technology Corporation | Sub-word line driver circuit with variable-thickness gate dielectric layer, semiconductor memory device having the same and method of forming the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479341B1 (en) * | 1998-03-02 | 2002-11-12 | Vanguard International Semiconductor Corporation | Capacitor over metal DRAM structure |
| JP3246442B2 (ja) * | 1998-05-27 | 2002-01-15 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100295061B1 (ko) * | 1999-03-29 | 2001-07-12 | 윤종용 | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 |
| KR100366620B1 (ko) * | 1999-09-02 | 2003-01-09 | 삼성전자 주식회사 | 자기정합 콘택을 갖는 반도체 메모리장치 및 그 제조방법 |
| JP2001102550A (ja) * | 1999-09-02 | 2001-04-13 | Samsung Electronics Co Ltd | 自己整合コンタクトを有する半導体メモリ装置及びその製造方法 |
| US6544888B2 (en) * | 2001-06-28 | 2003-04-08 | Promos Technologies, Inc. | Advanced contact integration scheme for deep-sub-150 nm devices |
| US6665207B2 (en) * | 2001-11-14 | 2003-12-16 | Micron Technology, Inc. | ROM embedded DRAM with dielectric removal/short |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR20040059930A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 코발트-니켈 합금 실리사이드를 이용한 셀프얼라인비트라인 콘택저항 감소방법 |
| KR100545865B1 (ko) * | 2003-06-25 | 2006-01-24 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100520227B1 (ko) * | 2003-12-26 | 2005-10-11 | 삼성전자주식회사 | 반도체 메모리장치의 제조방법 및 그에 따른 구조 |
-
2008
- 2008-12-11 KR KR1020080126006A patent/KR101037476B1/ko not_active Expired - Fee Related
-
2009
- 2009-06-30 US US12/495,599 patent/US20100148228A1/en not_active Abandoned
- 2009-07-08 JP JP2009161439A patent/JP2010141286A/ja active Pending
- 2009-07-20 TW TW098124395A patent/TW201023343A/zh unknown
- 2009-07-21 CN CN2009101576188A patent/CN101752378B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019151043A1 (ja) * | 2018-02-05 | 2019-08-08 | 東京エレクトロン株式会社 | Ｄｒａｍ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100148228A1 (en) | 2010-06-17 |
| KR101037476B1 (ko) | 2011-05-26 |
| CN101752378A (zh) | 2010-06-23 |
| CN101752378B (zh) | 2013-09-18 |
| KR20100067435A (ko) | 2010-06-21 |
| TW201023343A (en) | 2010-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11251188B2 (en) | Semiconductor memory device and a method of fabricating the same | |
| JP4456880B2 (ja) | 半導体装置及びその製造方法 | |
| US9236501B2 (en) | Dummy bit line MOS capacitor and device using the same | |
| JP5717943B2 (ja) | 半導体装置およびその製造方法 | |
| JP5073157B2 (ja) | 半導体装置 | |
| KR20130089120A (ko) | 미세 패턴들을 포함하는 반도체 소자 제조방법 | |
| US20110260288A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6709972B2 (en) | Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions | |
| JPH09191084A (ja) | 半導体装置及びその製造方法 | |
| JP2009021598A (ja) | コンタクトスペーサを備えるコンタクト構造体の形成方法及びそれを用いた半導体素子の製造方法 | |
| JP2009252830A (ja) | 半導体装置の製造方法 | |
| US8148250B2 (en) | Method for manufacturing semiconductor device for preventing occurrence of short circuit between bit line contact plug and storage node contact plug | |
| JP4363679B2 (ja) | 半導体装置の製造方法 | |
| JP2011003598A (ja) | 半導体装置の製造方法 | |
| JP2010141286A (ja) | 半導体素子及びその製造方法 | |
| CN100550345C (zh) | 用于制造半导体器件的方法 | |
| US7749846B2 (en) | Method of forming contact structure and method of fabricating semiconductor device using the same | |
| KR20020061713A (ko) | 다중층의 스토리지 노드 콘택 플러그를 갖는 반도체메모리 소자 및 그 제조방법 | |
| KR100929301B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH08125144A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2007103652A (ja) | 半導体装置およびその製造方法 | |
| WO2014123176A1 (ja) | 半導体装置及びその製造方法 | |
| US20080057694A1 (en) | Method for manufacturing semiconductor device | |
| KR100844939B1 (ko) | 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법 | |
| KR20250026688A (ko) | 집적회로 소자 |