JP2010147331A - 電子デバイスおよびその製造方法 - Google Patents

電子デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2010147331A
JP2010147331A JP2008324445A JP2008324445A JP2010147331A JP 2010147331 A JP2010147331 A JP 2010147331A JP 2008324445 A JP2008324445 A JP 2008324445A JP 2008324445 A JP2008324445 A JP 2008324445A JP 2010147331 A JP2010147331 A JP 2010147331A
Authority
JP
Japan
Prior art keywords
electrode
base material
hole
electronic device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008324445A
Other languages
English (en)
Inventor
Keiichiro Hayashi
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008324445A priority Critical patent/JP2010147331A/ja
Publication of JP2010147331A publication Critical patent/JP2010147331A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01208—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using permanent auxiliary members, e.g. using solder flow barriers, spacers or alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】小型化・高密度化が図れるほか、ガラス基材及び絶縁性基材として廉価な一般的に使用される材料を利用する電子デバイス及びその製造方法を提供する。
【解決手段】表面に第２電極２を設けたガラス基材１と、貫通孔３ｃを形成した絶縁性基材３とを、貫通孔３ｃに第２電極２が位置するように取り付け、絶縁性基材の、ガラス基材１とは反対側の表面に導体膜５を形成し、貫通孔３ｃには貫通電極４を形成し、貫通電極４を介して第２電極２と導体膜とを電気的に接続する。
【選択図】図１

Description

本発明は、ガラス基材に絶縁基材が取り付けられた、積層構造を有する基材から構成される電子デバイスおよびその製造方法に関する。
近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においてもベアチップ実装に適した電子デバイスが強く要望されるようになってきた。このような電子デバイスでは、温度サイクル試験において信頼度の高い接続構造が必要である。
例えば、特許文献１には、ＬＥＤチップと、厚み方向の一表面にＬＥＤチップを収納する収納凹所が形成された実装基板を有するパッケージとを備え、パッケージは、実装基板に形成されＬＥＤチップに電気的に接続される配線パターンと、配線パターンを介してＬＥＤチップに電気的に接続され配線基板の回路パターン上にろう材からなる接合部を介して固着される外部接続用電極とを有し、外部接続用電極は、配線パターンとは別体であって弾性変形可能な形状に形成されていることを特徴とする発光装置が開示されている。
この技術について簡単に説明すると、パッケージの実装基板と配線基板との熱膨張率の差に起因して接合部に発生する応力を緩和するように外部接続用電極が弾性変形することにより、パッケージの外部接続用電極と配線基板の回路パターンとの間を接続している接合部にクラックが生じるのを防止することができるという効果がある。
特開２００６−３０３３９６号公報
しかしながら、特許文献１に記載された技術では、弾性変形可能な形状に形成された外部接続用電極は、配線パターンとは別体に形成するための工程が必要になる、また、弾性変形可能な形状に形成された外部接続用電極と配線パターンを電気的に接続させるときに、高温の共晶合金接合するときにＬＥＤパッケージを加熱・加圧する工程が必要になる、などの製造工程が複雑になる問題があった。また、弾性変形可能な形状に形成された外部接続用電極の材料は廉価な一般的に使用される金属材料を使用できないため、汎用性が低下するという問題があった。
本発明は、上記事情に鑑みてなされたもので、小型化・高密度化が図れるのに加えて、工程の大幅な簡素化が図れ、かつ電子機器を支持する基材として廉価な一般的に使用されるガラス基材及び絶縁性基材を利用することができる電子デバイス、および電子デバイスの製造方法を提供することを目的とするものである。
本発明の電子デバイスは、表面に電極が設けられたガラス基材と、貫通孔が形成された絶縁性基材とを備え、前記貫通孔に前記電極が位置するように、前記ガラス基材が前記絶縁性基材に取り付けられ、前記絶縁性基材の、前記ガラス基材とは反対側の表面に導体膜が形成され、前記貫通孔には貫通電極が形成され、前記貫通電極を介して前記電極と前記導体膜が電気的に接続されている。
また、前記導体膜と前記貫通電極は、メッキ法により同時に一体的に形成されている。
本発明の電子デバイスは、表面に電極が設けられたガラス基材と、貫通孔が形成された絶縁性基材とを備え、前記貫通孔に前記電極が位置するように、前記ガラス基材が前記絶縁性基材に取り付けられ、前記絶縁性基材の、前記ガラス基材とは反対側の表面に導体膜が形成され、前記貫通孔には、ディスペンス又は印刷法により形成された貫通電極が形成され、前記貫通電極を介して前記電極と前記導体膜が電気的に接続されている。
また、前記導体膜は印刷法により前記貫通電極とともに形成されるようにした。
また、前記絶縁性基材には、前記ガラス基材のほかに他の無機、有機、金属のパッケージが、前記導体膜に電気的に接続された状態で取り付けられるようにした。
本発明による電子デバイスの製造方法は、貫通孔を有する絶縁性基材の一方の面に、ガラス基材の電極形成面を接合する接合工程と、前記絶縁性基材の一方の面とは逆側の他方の面にレジストパターンを形成するレジストパターン形成工程と、前記絶縁性基材の一方の面とは逆側の他方の面から、前記レジストパターンを用いたメッキ法により、前記ガラス基材の電極と前記絶縁性基材の他方の面に形成される導体膜とを電気的に接続するよう、前記絶縁性基材の貫通孔に貫通電極を形成する金属メッキ工程と、前記レジストパターンを除去するレジストパターン除去工程と、を有する。
また、前記レジストパターンを用いたメッキ法により、前記貫通電極と同時に、前記導体膜を一体的に形成するようにした。
また、前記接合工程の前に、前記絶縁性基材の他方の面に導電性を有するメッキ用シード層を設けるシード層形成工程を有するようにした。
本発明による電子デバイスの製造方法は、絶縁性基材の一方の面にガラス基材の電極形成面を接合する接合工程と、前記絶縁性基材の他方の面から、ディスペンスまたは印刷法により、ガラス基材の電極と前記絶縁性基材の他方の面に形成される導体膜とを電気的に接続するよう、前記絶縁性基材の貫通孔に貫通電極を形成するディスペンスまたは印刷工程と、を有する。
また、前記ディスペンスまたは印刷法により、前記貫通電極と同時に、前記導体膜を一体的に形成するようにした。
また、前記接合工程の前に、前記絶縁性基材に前記貫通孔を形成する孔明け工程を有するようにした。
また、前記接合工程の前に、前記絶縁性基材に前記貫通孔を形成する孔明け工程及び貫通孔の内壁面に導体を形成する無電解メッキ工程を有するようにした。
また、前記接合工程の後に、前記ガラス基材の電極に重なるよう、前記絶縁性基材に前記貫通孔を形成する孔明け工程を有するようにした。
また、前記接合工程の前に、前記絶縁性基材の他方の面に導体膜を接着する、または導体膜をメッキする導体膜形成工程を有するようにした。
また、前記接合工程の前に、前記絶縁性基材の他方の面に導体膜を接着する、または導体膜をメッキする導体膜形成工程及び貫通孔の内壁面に導体を形成する無電解メッキ工程を有するようにした。
また、前記接合工程の前に、前記絶縁性基材の他方の面に導体膜を接着する、または導体膜をメッキする導体膜形成工程及び貫通孔の内壁面に導体を形成する無電解メッキ工程、及び前記絶縁性基材の一方の面に導体膜を接着する、または導体膜をメッキする導体膜形成工程を有するようにした。
また、前記ディスペンスまたは印刷工程で印刷した、前記貫通電極および前記導体膜を加熱硬化させる硬化工程を有するようにした。
本発明の電子デバイスは、絶縁性基材の所定の位置に設けた貫通孔に貫通電極を形成し、この貫通電極を介して導体膜とガラス基材の電極とを直接接続するので、小型化・高密度化が図れるほか、ガラス基材や絶縁性基材として廉価な一般的に使用される材料を利用することも可能となる。
また、前記貫通電極をメッキ法により形成する場合には、導電ペーストを貫通孔に充填し接続する方法よりも接続抵抗値が低く、高温多湿環境における非常に高い接続の信頼性を得ることができる。
図１から図１３を用いて、可撓性絶縁基材３をガラス基材１に接着して貫通孔３ｃ及び貫通電極４等を形成する製造方法を、図１４及び図１５を用いて、絶縁部材５８をガラス基材１に塗布して可撓性絶縁基材３を形成する製造方法を説明する。
＜第１実施形態＞
図１は、本発明に係る電子デバイスの一実施形態を表し、絶縁性基材をガラス基材１に接着した状態の断面図である。この実施形態は、絶縁性基材として薄い可撓性フィルムからなる可撓性絶縁基材３を使用した例である。
図１において、ガラス基材１には第２電極２としての電極パッドが設けられている。ガラス基材１は、ソーダガラスの他に耐熱ガラス等を使用することができる。ガラス基材１には、ＩＣチップが実装されていてもよいし、例えばＬＥＤ、水晶振動子等を実装したガラスパッケージであってもよい。また、ガラス基材１上の第２電極２は、微量のシリコンや銅を含むアルミニウム電極で構成してあるが、その表面にニッケル、銅、金などの各種電極材料を設けても差し支えない。ガラス基材１は、前記可撓性絶縁基材３の一方の面３ａに取り付けられる。なお、ここでは、可撓性絶縁基材３において、ガラス基材１が接合される面を一方の面３ａ、それとは逆側の面を他方の面３ｂという。
この場合に、ガラス基材１は、第２電極２の位置が可撓性絶縁基材３に予め形成した貫通孔３ｃに合致するように、ガラス基材１の電極パッド形成面を位置決めして、可撓性絶縁基材３の一方の面３ａに接着する。可撓性絶縁基材３の他方の面３ｂには導体膜からなる金属を設ける。この導体膜としての金属箔層５は、所定の導体パターンを有する。導体パターンは、回路を形成するための導体パターン（狭義の意の導体パターン）のみならず、外部接続のためのリード端子の場合を含む。また、可撓性絶縁基材３の貫通孔３ｃには、メッキ法により貫通電極４を形成している。この貫通電極４を介してガラス基材１の第２電極２と金属箔層５の導体パターンとを電気的に接続している。本実施形態においてはアディティブ法により導体パターンを形成するので、ガラス基材１の第２電極２と導体パターンとをバンプを介さずに直接接続することができる。
また、ガラス基材１の表面に金属インク等を液状の導体部材を塗布し、その後硬化して可撓性絶縁基材３と貫通孔３ｃを形成し、この貫通孔３ｃ及び可撓性絶縁基材３の上に第２電極２に直に接続する貫通電極４及び導体パターンを形成することができる。
次に、上記可撓性絶縁基材３をガラス基材１に接着する製造方法の第１実施形態について図２および図３（ａ）〜（ｅ）を参照しながら説明する。図２は、可撓性絶縁基材３をガラス基材１に接着する製造方法を示す工程フロー図であり、図３（ａ）〜（ｅ）は、可撓性絶縁基材３とガラス基材１の各工程における断面図である。
まず、熱可塑性フィルム基材からなる可撓性絶縁基材３を用意する。この可撓性絶縁基材３は、回路パターンを形成する工程とガラス基材１を実装する工程における熱プロセスに耐えるだけの耐熱性を備えている必要がある。従って、上記アラミドフィルムとは異なるプラスチックフィルムを用いてもよい。具体的には、ポリカーボネイト、ポリエーテルサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリイミド、ポリアミド、液晶ポリマーなどから選択される。耐熱性や耐薬品性を考慮した場合、ポリイミドフィルムが好適である。また、低誘電損失など電気的特性を考慮した場合、液晶ポリマーが好適である。このほかに可撓性のガラス繊維補強樹脂板を採用することも可能である。ガラス繊維補強樹脂板の樹脂としては、エポキシ、ポリフェニレンサルファイド、ポリフェニレンエーテル、マレイミド（共）重合樹脂、ポリアミド、ポリイミドなどが挙げられる。
図３（ｂ）に示すように、可撓性絶縁基材３の所定の箇所にドライエッチング、ウエットエッチングおよびレーザー加工法などを利用して貫通孔３ｃを形成する。即ち、孔明け工程（ステップＳ１）である。
次に、図３（ｃ）に示すように、可撓性絶縁基材３の一方の面３ａにガラス基材１の第２電極２と貫通孔３ｃとを位置合わせして接着して固定する。即ち、ガラス基材１を可撓性絶縁基材３へ接着する接着工程（ステップＳ２）である。次に、図３（ｃ）に示すように、可撓性絶縁基材３の一方の面３ａとは逆側の他方の面３ｂに導体パターンをアディティブ法で製造するためのレジストパターン１４を形成する。つまり、レジストパターン形成工程（ステップＳ３）である。メッキ金属が付着するのを防止するレジストパターン１４の形成は、薄膜形成後公知のフォトリソグラフィ工程を用いた方法でも、あるいは印刷法を用いた方法でもよい。また、インクジェット法により選択的にレジストパターン１４を塗布して形成してもよい。
次に、図３（ｄ）に示すように、貫通孔３ｃにメッキをして貫通電極４を形成すると同時に、可撓性絶縁基材３の他方の面３ｂ上に、導体パターンを有する金属箔層５を形成する。即ち金属メッキ工程（ステップＳ４）である。次に、図３（ｅ）に示すように、レジストパターン１４を剥離し、導体パターンによる回路を形成する。即ち、レジストパターン除去工程（ステップＳ５）を経て、図１に示すように、ガラス基材１及び可撓性絶縁基材３の構成を得ることができる。
なお、本実施形態では、メッキ法により、導体パターンを有する金属箔層５と貫通電極４とを同時一体的に形成しているが、これに限られることなく、メッキ法により貫通電極４のみを設け、金属箔層５はエッチング法により形成しても良い。また、導体パターンを有する金属箔層５と貫通電極４を金属インクを塗布して同一工程により形成してもよい。
＜第２実施形態＞
図４（ａ）〜（ｅ）は、本発明に係る可撓性絶縁基材３を接着する製造方法を説明するための各工程における可撓性絶縁基材３及びガラス基材１の断面図であり、可撓性絶縁基材３をガラス基材１に接着する製造方法の第２実施形態である。
本第２実施形態では、まず、図４（ａ）に示すように、他方の面３ｂの表面にメッキ用シード層１１を例えばスパッタリング等により堆積した可撓性絶縁基材３を準備する（シード層形成工程）。この可撓性絶縁基材３としては、前記可撓性絶縁基材を接着する製造方法の第１実施形態で説明したものと同様な材料を用いている。メッキ用シード層１１には可撓性絶縁基材３とのメッキの密着性を上げるため、ニッケルおよびクロムの材料またはそれらの複合材料を用いることができる。
次に、図４（ｂ）に示すように、可撓性絶縁基材３の所定の箇所に、ドライエッチング、ウエットエッチングおよびレーザー加工法などを利用して、メッキ用シード層１１ごと貫通するように貫通孔３ｃを形成する（孔明け工程）。
次に、図４（ｃ）に示すように可撓性絶縁基材３のメッキ用シード層１１に相対する面、つまり可撓性絶縁基材３の前記他方の面とは逆側の一方の面３ａにガラス基材１の電極形成面を、第２電極２と貫通孔３ｃとを位置合わせして固定して接着する（接着工程）。また、図４（ｃ）に示すように導体パターンをセミアディティブ法で製造するためのレジストパターン１４を、メッキ用シード層１１上に形成する（レジストパターン形成工程）。
次に、図４（ｄ）に示すように、貫通孔３ｃにメッキ処理を施して貫通電極４を形成すると同時に、導体パターンを有する金属箔層５を形成する（金属メッキ工程）。次に、図４（ｅ）に示すように、レジストパターン１４を剥離し、かつメッキ用シード層１１をエッチングすることにより、導体パターンによる回路を有する、図１に示すガラス基材１及び可撓性絶縁基材３を得る。
この方法では、可撓性絶縁基材３の他方の面３ｂに予めメッキ用シード層１１を形成しているので、可撓性絶縁基材３上に金属メッキによって導体パターンを有する金属箔層５を作成するとき、該金属箔層５と可撓性絶縁基材３との接着強度を高めることができ、電子デバイスの品質を向上させることができる。
＜第３実施形態＞
図５（ａ）〜（ｆ）は、本発明に係る可撓性絶縁基材３を接着する方法を説明するための各工程における可撓性絶縁基材３及びガラス基材１の断面図であり、可撓性絶縁基材３をガラス基材１に接着する製造方法の第３実施形態である。
本第３実施形態では、まず、図５（ａ）に示すように、片面、つまり他方の面３ｂに金属箔層５を張り付けた可撓性絶縁基材３を準備する。この可撓性絶縁基材３としては、可撓性絶縁基材３を接着する製造方法の第１実施形態と同様な材料が用いられる。金属箔層５の張り付け方法は接着材による銅箔張り合わせ法、キャスティング法、ラミネート法、およびスパッタリング・メッキ法いずれの方法でも良い。次に、図５（ｂ）に示すように、可撓性絶縁基材３の所定の箇所にドライエッチング、ウエットエッチングおよびレーザー加工法などを利用して金属箔層５ごと貫通するように貫通孔３ｃを形成する。
次に、図５（ｃ）に示すように可撓性絶縁基材３の金属箔層５に相対する面、つまり一方の面３ａに予め設けられた離型フィルムを剥離し、この剥離した一方の面３ａにガラス基材１の電極形成面を、第２電極２が貫通孔３ｃに合致するよう位置合わせして固定する。
次に、図５（ｄ）に示すように、貫通孔３ｃにメッキ処理を施して貫通電極４を形成する。このとき、貫通孔３ｃ以外のところは、金属メッキが付着しないようにレジスト材で覆ってもよく、あるいはそのまま金属箔層５上に金属メッキを付着させても良い。金属箔層５上の金属メッキ層は、後述するエッチング工程で金属箔層５とともに除去すればよい。
次に、図５（ｅ）に示すように、金属箔層５の所定の導体パターンを作成するために、レジストパターン１４を形成し、金属箔層５の所定部分をエッチングすることにより導体パターンによる回路を形成する。次に、図５（ｆ）に示すように、レジストパターン１４を剥離することで、図１に示すようなガラス基材１及び可撓性絶縁基材３を得る。
なお、本第３実施形態では、貫通電極４をメッキ法によって形成する例を挙げて、可撓性絶縁基材３の一方の面に予め金属箔層５を設けているが、このように予め可撓性絶縁基材３の一方の面に金属箔層５を設けることは、後述する貫通電極４を印刷法により形成する場合にも、適用することができる。
＜第３実施形態＞
図６は、本発明に係る電子デバイスの一実施形態を表し、可撓性絶縁基材３をガラス基材１に接着した状態の断面図である。図６において、ＩＣチップ等が搭載されているガラス基材１の片面所定位置には第２電極２が形成されている。ガラス基材１は、前記可撓性絶縁基材３の一方の面３ａに取り付けられる。なお、ここでは、可撓性絶縁基材３において、ガラス基材１が接着される面を一方の面３ａ、それとは逆側の面を他方の面３ｂという。
この場合に、ガラス基材１は、第２電極２の位置が可撓性絶縁基材３に予め形成された貫通孔３ｃに合致するように、位置決めされた状態で、可撓性絶縁基材３の一方の面３ａに接着されている。可撓性絶縁基材３の他方の面３ｂには金属箔層５が形成されている。この金属箔層５には、所定の導体パターンが形成されている。導体パターンには、金属箔層５の端部に外部接続のためのリード端子も含まれる。また、可撓性絶縁基材３の貫通孔３ｃには、印刷法により貫通電極４が設けられている。この貫通電極４を介してガラス基材１の第２電極２と金属箔層５の導体パターンとが電気的に接続されている。
上記電子デバイスでは、印刷法で導体パターンを形成することにより、ガラス基材１の第２電極２と導体パターンとをバンプを介さずに直接接続している。
＜第４実施形態＞
次に、上記電子デバイスの製造方法について図７および図８（ａ）〜（ｄ）を参照しながら説明する。図７は、電子デバイスの製造方法の各工程を説明するフローチャート、図８（ａ）〜（ｄ）は各工程の電子デバイスの製作途中の断面図であり、本発明に係る可撓性絶縁基材３をガラス基材１に接着する製造方法の第４実施形態を示す。
ガラス基材１は、前述のガラス基材１を接着する製造方法の第１実施形態で説明した実装部品と同様、ソーダガラスや耐熱ガラスを使用することができる。また、ＩＣやＬＥＤを実装したガラス基材を使用することができる。また、ガラス基材１上の第２電極２についても前述のガラス基材１を接着する製造方法の第１実施形態で説明したガラス基材１と同様、微量のシリコンや銅を含むアルミニウム電極で構成したもの、あるいは、その表面にニッケル、銅、金などの各種電極材料を設けたものであっても差し支えない。
まず、図８（ａ）に示すように可撓性絶縁基材３としては、前記ガラス基材１を接着する製造方法の第１実施形態で用いたものと同様の材料が用いられる。
図８（ｂ）に示すように、可撓性絶縁基材３の所定の箇所にドライエッチング、ウエットエッチング、レーザ加工法、パンチ加工、ドリル加工などを利用して貫通孔３ｃを形成する。つまり、孔明け工程（ステップＳ１１）である。
次に、図８（ｃ）に示すように可撓性絶縁基材３の一方の面３ａにガラス基材１の電極形成面を、第２電極２が貫通孔３ｃに合致するよう位置合わせした状態で、固定して接着する。即ち、ガラス基材１の可撓性絶縁基材３への接着工程（ステップＳ１２）である。電極形成面の可撓性絶縁基材３への接着方法としては、接着材を用いる方法、あるいは可撓性絶縁基材３を溶着する方法がある。
次に、図８（ｄ）に示すように、可撓性絶縁基材３の一方の面３ａとは逆側の他方の面３ｂから、前記貫通孔３ｃ内に導電ペースト２４を充填する。図９は、導電ペースト２４を印刷法により塗布する例を表している。即ち、貫通孔３ｃを形成した可撓性絶縁基材３の表面に印刷マスク３５を形成する。その上に、導電ペースト２４を載置してスキージ５７を用いて塗布し、貫通孔３ｃに導電ペースト２４を充填する。この方法によれば、可撓性絶縁基材３の他方の面３ｂに形成する印刷マスク３５に導体パターンを形成すれば、導電ペースト２４により導体パターンを同時に形成することができる。つまり、貫通電極４および金属箔層５を形成するための印刷工程（ステップＳ１３）である。
次に、加熱炉等を利用して可撓性絶縁基材３やガラス基材１ごと導電ペースト２４を所定温度まで加熱し、この導電ペースト２４を硬化させる。つまり、加熱工程（ステップＳ１４）である。これにより、導体パターンおよびリード端子を有する金属箔層５を得るとともに、導体パターンとガラス基材１とを電気的に接合する貫通電極４を得る。
その後、可撓性絶縁基材３を切断して、図６に示すような、可撓性絶縁基材３を接着したガラス基材１を製造することができる。つまり、切断工程（ステップＳ１５）である。
なお、上述した電子デバイスの製造方法は、一連の工程で、多数のガラス基材１が可撓性絶縁基材３に取り付けられ、可撓性絶縁基材３を切断して個々のガラス基材１及び可撓性絶縁基材３を形成しているが、これに限られることなく、１つだけ単独にガラス基材１と可撓性絶縁基材３とを作成するようにしてもよい。
上述した製造方法によれば、貫通電極４や導体パターンを形成するのに印刷法を用いているので、コストを無理なく低減できる。また、ガラス基材１等を導体パターンに電気的に接続するにあたり、印刷法を用いてそのまま直に配線しているので、ガラス基材１及び可撓性絶縁基材３の多品種化を実現できる。
また、予め孔加工を行った後に可撓性絶縁基材３にガラス基材１を取り付けているので、先に、ガラス基材１を可撓性絶縁基材３に取り付けその後レーザー加工等により貫通孔を形成する方法に比べて、ガラス基材１にダメージを与えるおそれがなく、電子デバイスの品質を向上させることができる。
なお、本実施形態では、印刷法により、導体パターンを有する金属箔層５と貫通電極４とを同時一体的に形成しているが、これに限られることなく、印刷法により貫通電極４のみを設け、金属箔層５は、エッチング法により形成しても良い。
＜第１変形例＞
図１０は、本発明の第４実施形態の電子部品パッケージの製造方法の第１変形例を示す断面図である。この第１変形例が前述と異なるところは、可撓性絶縁基材３に組み付ける電子部品として、ガラス基材１に加えて、他の電子部品パッケージであるコントローラ４１等を組み付けた点である（図では、半導体コントローラパッケージ４１を組み付ける場合しか示していない）。
すなわち、図１０（ｂ）で示す孔明け工程において、可撓性絶縁基材３に貫通孔３ｃを形成するときに、ガラス基材１を電気的に接続するための貫通電極用の貫通孔に加えて、他の電子部品を電気的に接続するための貫通電極用の貫通孔３ｃも予め明けておく。
次に、図１０（ｃ）に示すように、ガラス基材１の他にコントローラ等の他の電子部品も、それらの各電極２，４２が貫通孔３ｃに合致するよう位置合わせし、この状態で電極２，４２を可撓性絶縁基材３に固定して接合する。
次に、図１０（ｄ）で示す印刷工程では、前記貫通孔３ｃ内に導電ペーストを充填すると同時に、可撓性絶縁基材３の他方の面３ｂ上に、導体パターン４５を形成するための導電ペーストを、印刷マスクまたはディスペンサー、インクジェットを利用して塗布する。
その後、導電ペーストを可撓性絶縁基材３と電子部品パッケージパッケージを加熱することにより、導電ペーストを硬化させる。これにより、ガラス基材１の他、コントローラ等の他の電子部品も一体的に組み付けた電子モジュール部品を得ることができる。
＜第２変形例＞
図１１は、本発明の第４実施形態の半導体パッケージの製造方法の第２変形例を示す断面図である。この第２変形例が前述した第１の変形例と異なるところは、一連の工程で、半導体パッケージを多数形成しておき、その後、可撓性絶縁基材の適宜箇所を切断することにより、個々の半導体装置を作成することである。なお、第１の変形例と同一構成要素には同一符号を付してその説明を省略する。
このような製造方法では、一連の工程で多数の半導体パッケージを作成することができ、大幅なコスト削減が実現できる。
なお、これら、ガラス基材１に加え他の電子部品を可撓性絶縁基材にも組み付けることや、多数の半導体装置を同時に作成して後工程で各半導体装置に切断することは、貫通電極をディスペンス法及び印刷法により形成する場合のみならず、貫通電極をメッキ法により形成する場合にも適用可能である。
＜第５実施形態＞
可撓性絶縁基材３をガラス基材１に接着する製造方法の第５実施形態について、図１２、図１３（ａ）〜（ｇ）を参照しながら説明する。図１２は、可撓性絶縁基材３をガラス基材１に接着する製造方法の各工程を説明するフロー図、図１３（ａ）〜（ｇ）は、その製造方法の各工程の可撓性絶縁基材３及びガラス基材１の製作途中の断面図である。同一の部分及び同一の機能を有する部分は同一の符号を付した。
本第５実施形態では、まず、図１３（ａ）に示すように、可撓性絶縁基材３を準備する。この可撓性絶縁基材３としては、前記可撓性絶縁基材３を接着する製造方法の第１実施形態で説明したものと同様な材料が用いられる。次に、図１３（ｂ）に示すように、可撓性絶縁基材３の一方の面３ａ（図１３（ｂ）における下側の面）にガラス基材１の電極形成面を固定して接着する。即ち、ガラス基材１に可撓性絶縁基材３を接着する接着工程である（ステップＳ２１）である。このとき、ガラス基材１の可撓性絶縁基材３への位置合わせは、ガラス基材１の外形を基準に行っても良く、あるいはガラス基材１の隅部等に予め設けられた位置合わせようのマークを基準に行っても良い。
次に、図１３（ｃ）に示すように、可撓性絶縁基材３の接着面と相対する面つまり他方の面３ｂに、レジストパターン１４を、ガラス基材１の第２電極２に対向する部分を除いた所定箇所に形成する。即ち、貫通孔形成用のレジストパターン形成工程（ステップＳ２２）である。なお、このように可撓性絶縁基材３をガラス基材１に接着後にレジストパターン１４を所定箇所に堆積、塗布形成するのでなく、初めからレジストが全面に張り付いた可撓性絶縁基材３にガラス基材１を接着し、その後にレジストパターンを選択的に形成してもよい。
次に、図１３（ｄ）に示すように、可撓性絶縁基材３においてレジストパターン１４が形成されていない箇所に、ドライエッチングあるいはウエットエッチング等の加工法を利用して貫通孔３ｃを形成する。即ち、可撓性絶縁基材３のエッチング工程（ステップＳ２３）である。レジストパターン１４を形成する際に、ガラス基材１に予め形成された位置合わせようのマークを利用してガラス基材１の第２電極２の正確な位置を割り出したり、あるいは直接第２電極２の位置を認識しながら形成する。
次に、図１３（ｅ）に示すように貫通電極および導体パターンをアディティブ法で製造するためのレジストパターン１４を形成する。即ち、メッキ用のレジストパターン形成工程（ステップＳ２４）である。このとき、前記レジストパターン１４は、すべて一旦取り除きその後、新たにレジストパターン１４を形成しても良く、あるいは前記レジストパターン１４を利用できる場合には、それを再利用しつつその一部を除去することにより、レジストパターン１４を形成しても良い。
次に、図１３（ｆ）に示すように、レジストパターン１４を利用したメッキ法により、貫通孔３ｃに貫通電極４を製作すると同時に、所定の導体パターンを有する金属箔層５を作成する。即ち、金属メッキ工程（ステップＳ２５）である。次に、図１３（ｇ）に示すように、レジストパターン１４を剥離することで（レジストパターン除去工程（ステップＳ２６））、所望の可撓性絶縁基材３を接着したガラス基材１を得る。
この本第５実施形態では、可撓性絶縁基材３の一方の面３ａにガラス基材１の電極形成面を、ガラス基材１の外形基準、あるいはガラス基材１に予め設けたマーク基準で位置合わせして接着するため、可撓性絶縁基材３を接着する製造方法の第１〜第４実施形態で説明したように、可撓性絶縁基材３に予め貫通孔３ｃを形成して、当該貫通孔３ｃにガラス基材１の第２電極２が合致するよう、ガラス基材１を位置合わせして接着する場合に比べて、高精度の位置合わせが不要になる分、簡易で安価な設備を利用して高速接着が可能となる。
また、前記可撓性絶縁基材３を接着する製造方法の第１〜第４実施形態においては、可撓性絶縁基材３に予め形成した貫通孔３ｃに第２電極２が合致するよう、ガラス基材１を位置合わせして接着した。このため、ガラス基材１の第２電極２のサイズが２０μｍ角以下になると、例え、高精度位置合わせ装着装置を使用した場合であっても、接着時のばらつきは±５μｍ程度生ずる。例えば、５μｍ程度の位置が生ずると、貫通孔３ｃとガラス基材１の第２電極２とを接合した場合に、環境試験においては当該接合の信頼性が低下して、断線が発生するおそれが出てくる。
これに対し、本第５実施形態においては、ガラス基材１を可撓性絶縁基材３に接着した後に、ガラス基材１の第２電極２の形成面側に予め形成した基準マークに合わせて、あるいは第２電極２自体に合わせて、レジストパターン１４を形成する。そのために、位置ずれはレジストパターン１４のマスク精度の程度となり、サブミクロンのレベルとなる。従って、貫通孔３ｃをガラス基材１の第２電極２に高精度の位置合わせを行うことを可能とした。
さらに、次工程の金属メッキ工程はウェットプロセスである。そのため、金属メッキ工程と同様の設備で可撓性絶縁基材３の所定位置に貫通孔３ｃを形成することができる。これにより、製造設備に多額の費用がかからず、かつ、製作時間の短縮化を図ることができる。
なお、上記のように先に可撓性絶縁基材３をガラス基材１に接着し、その後ガラス基材１の第２電極２に合わせて可撓性絶縁基材３に貫通孔３ｃを形成し、この貫通孔３ｃに貫通電極４を形成しているが、この貫通電極４の形成はメッキ法のみならず印刷法によっても形成することができる。
なお、本発明の技術範囲は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、前述した可撓性絶縁基材３を接着する製造方法の第１〜第３実施形態においては、貫通電極４のメッキ可能な金属としては、金、ニッケル、銅およびこれらの合金の一種以上のものが使用できる。また、貫通電極４の形状は問わないものの、円柱状であることが望ましい。すなわち、貫通電極４を円柱状にすることにより、金属メッキされたガラス基材１の第２電極２の表面全体が円柱状の貫通電極４と強固に金属接合する。これにより、ガラス基材１や可撓性絶縁基材３に外部から圧力が加えられて金属疲労が生じた場合でも、金属破断を抑制することができ、導通不良の発生を防止することができる。
また、上記可撓性絶縁基材３を接着する製造方法の第４実施形態では、貫通電極４と金属箔層５とを導電ペーストを充填塗布することにより１工程で形成しているが、これに代えて、貫通孔３ｃへ充填する充填工程と、金属箔層５を塗布する塗布工程とに分離してもよい。
＜第６実施形態＞
可撓性絶縁基材３をガラス基材１に形成する製造方法の第６実施形態について、図１４、図１５（ａ）〜（ｄ）を参照しながら説明する。図１４は、可撓性絶縁基材３をガラス基材１に形成する製造方法の各工程を説明するフロー図、図１５（ａ）〜（ｄ）は、各工程における可撓性絶縁基材３とガラス基材１の断面図である。同一の部分又は同一の機能を有する部分には同一の符号を付している。
まず、第２電極２を表面に形成したガラス基材１を準備する。次に、図１４（ａ）に示すように、ガラス基材１の表面に第２電極２の一部５９を除いて液状の絶縁部材５８を塗布する。即ち、絶縁部材塗布工程（ステップＳ３１）である。絶縁部材５８は、液状の絶縁部材５８をインクジェット又はディスペンサーを用いて、或いは印刷法により塗布する。
ここで、ガラス基材１は、可撓性絶縁基材３をガラス基材１に接着する製造方法の第１実施形態で説明したガラス基材１と同様に、公知の各種ＩＣチップや表面に電極を形成した各種電子素子を使用することができ、ガラス基材１に形成した第２電極２は、微量のシリコンは銅を含むアルミニウム電極で構成したもの、あるいは、その表面にニッケル、銅、金などの各種電極材料を設けたものを使用することができる。絶縁部材５８は、可撓性絶縁基材３をガラス基材１に接着する製造方法の第１実施形態で説明したと同様の材料の液状絶縁部材を使用する。例えば、可撓性絶縁基材３としてポリイミドを形成するときは、絶縁部材５８はポリイミド溶液を使用する。
次に、絶縁部材５８を形成したガラス基材１を加熱処理し、図１５（ｂ）に示すように、絶縁部材５８を硬化し、絶縁部材５８を塗布しない一部５９を貫通孔３ｃとする可撓性絶縁基材３を形成する。即ち、可撓性絶縁基材形成工程（ステップＳ３２）である。加熱処理は、絶縁部材５８に紫外線を照射して加熱する、或いは、ガラス基材１を加熱炉等に投入して加熱する。次に、図１５（ｃ）に示すように、貫通孔３ｃに導体部材６０を塗布する。即ち、導体部材塗布工程（ステップＳ３３）である。導体部材６０として、インクジェットやディスペンサーを用いて塗布する金属インクを使用することができる。また、導体部材６０として、導電ペースト２４を印刷法により塗布することもできる。導体部材６０は、貫通孔３ｃの一部に、又は充填するように塗布するとともに、可撓性絶縁基材３上に形成して電極パターンとすることができる。
次に、加熱炉等を利用して可撓性絶縁基材３及びガラス基材１ごと金属インク又は導電ペースト２４からなる導体部材６０を所定の温度まで加熱して硬化させる。即ち、加熱工程（ステップＳ３４）である。これにより、図１５（ｄ）に示すように、貫通孔３ｃには貫通電極４を、可撓性絶縁基材３の上にはリード端子を有する金属箔層５や図示しない導体パターンを形成することができる。貫通電極４は、ガラス基材１の第２電極２と回路基板１の第１電極２とを電気的に接続する。
なお、上記実施形態においては、絶縁部材５８を塗布した後に硬化させて可撓性絶縁基材３を形成し、その後導体部材６０を塗布又は印刷して加熱し、貫通電極４や導体パターンを形成したが、これに代えて、絶縁部材５８を塗布した後に導体部材６０を塗布又は印刷し、その後に加熱処理を行って、可撓性絶縁基材３と貫通電極４及び導体パターンとを同時に形成してもよい。
また、上述した電子デバイスの製造方法は、一連の工程で、多数のガラス基材１が可撓性絶縁基材３に取り付けられ、可撓性絶縁基材３を切断して個々のガラス基材１及び可撓性絶縁基材３を形成してもよいし、これに限られることなく、一つだけ単独にガラス基材１と可撓性絶縁基材３とを製作してもよい。
本実施形態によれば、可撓性絶縁基材３、貫通電極４及び導体パターンをインクジェット法や印刷法を用いて形成するので、可撓性絶縁基材３に貫通孔３ｃを穿設し、可撓性絶縁基材３上の導体パターンを形成するためのレジスト膜の形成、加工等を行う必要がないので、製造コストを低減することができる。また、ガラス基材１と導体パターンとをインクジェット法や印刷法により直に電気的に接続可能なので、ガラス基材１及び可撓性絶縁基材３の多品種化に容易に対応することができる。
また、可撓性絶縁基材３を選択的に塗布することにより、予め孔加工を行ったり、可撓性絶縁基材３にガラス基材１を取り付け、その後、レーザー加工やエッチング加工等により貫通孔３ｃを形成する必要が無く、ガラス基材１に加熱によるダメージを与える恐れも無く、簡単な加工で製造コストを抑え、かつ、電子デバイスの品質を向上させることができる。
本発明に係る電子デバイスに用いられる絶縁性基材をガラス基材に接着した状態の断面図である。 本発明に係る電子デバイスの絶縁性基材を接着する第１実施形態の製造工程を表す工程フロー図である。 本発明に係る電子デバイスの絶縁性基材を接着する第１実施形態の製造方法を表す説明図である。 本発明に係る電子デバイスの絶縁性基材を接着する第２実施形態の製造方法を表す説明図である。 本発明に係る電子デバイスの絶縁性基材を接着する第３実施形態の製造方法を表す説明図である。 本発明に係る電子デバイスに用いられる絶縁性基材をガラス基材に接着した状態の断面図である。 本発明に係る電子デバイスの絶縁性基材を接着する第４実施形態の製造工程を表す工程フロー図である。 本発明に係る電子デバイスの絶縁性基材を接着する第４実施形態の製造方法を表す説明図である。 本発明に係る電子デバイスの絶縁性基材に貫通電極及び金属箔層を形成する状態を表す説明図である。 本発明の第４実施形態の第１変形例の製造方法を表す説明図である。 本発明の第４実施形態の第２変形例の製造方法を表す説明図である。 本発明に係る電子デバイスの絶縁性基材を接着する第５実施形態の製造工程を表す工程フロー図である。 本発明に係る電子デバイスの絶縁性基材を接着する第５実施形態の製造方法を表す説明図である。 本発明に係る電子デバイスの絶縁性基材を形成する第６実施形態の製造工程を表す工程フロー図である。 本発明に係る電子デバイスの絶縁性基材を形成する第６実施形態の製造方法を表す説明図である。
符号の説明
１ ガラス基材
２ 第２電極
３ 可撓性絶縁基材
３ｃ 貫通孔
４ 貫通電極
５ 金属箔層

Claims (17)

  1. 表面に電極が設けられたガラス基材と、貫通孔が形成された絶縁性基材とを備え、
    前記貫通孔に前記電極が位置するように、前記ガラス基材が前記絶縁性基材に取り付けられ、
    前記絶縁性基材の、前記ガラス基材とは反対側の表面に導体膜が形成され、
    前記貫通孔には貫通電極が形成され、
    前記貫通電極を介して前記電極と前記導体膜が電気的に接続されている電子デバイス。
  2. 前記導体膜と前記貫通電極は、メッキ法により同時に一体的に形成されていることを特徴とする請求項１に記載の電子デバイス。
  3. 表面に電極が設けられたガラス基材と、貫通孔が形成された絶縁性基材とを備え、
    前記貫通孔に前記電極が位置するように、前記ガラス基材が前記絶縁性基材に取り付けられ、
    前記絶縁性基材の、前記ガラス基材とは反対側の表面に導体膜が形成され、
    前記貫通孔には、ディスペンス又は印刷法により形成された貫通電極が形成され、
    前記貫通電極を介して前記電極と前記導体膜が電気的に接続されている電子デバイス。
  4. 前記導体膜は印刷法により前記貫通電極とともに形成されることを特徴とする請求項３に記載の電子デバイス。
  5. 前記絶縁性基材には、前記ガラス基材のほかに他の無機、有機、金属のパッケージが、前記導体膜に電気的に接続された状態で取り付けられていることを特徴とする請求項１〜４のいずれか１項に記載の電子デバイス。
  6. 貫通孔を有する絶縁性基材の一方の面に、ガラス基材の電極形成面を接合する接合工程と、
    前記絶縁性基材の一方の面とは逆側の他方の面にレジストパターンを形成するレジストパターン形成工程と、
    前記絶縁性基材の一方の面とは逆側の他方の面から、前記レジストパターンを用いたメッキ法により、前記ガラス基材の電極と前記絶縁性基材の他方の面に形成される導体膜とを電気的に接続するよう、前記絶縁性基材の貫通孔に貫通電極を形成する金属メッキ工程と、
    前記レジストパターンを除去するレジストパターン除去工程と、を有することを特徴とする電子デバイスの製造方法。
  7. 前記レジストパターンを用いたメッキ法により、前記貫通電極と同時に、前記導体膜を一体的に形成することを特徴とする請求項６に記載の電子デバイスの製造方法。
  8. 前記接合工程の前に、前記絶縁性基材の他方の面に導電性を有するメッキ用シード層を設けるシード層形成工程を有することを特徴とする請求項６に記載の電子デバイスの製造方法。
  9. 絶縁性基材の一方の面にガラス基材の電極形成面を接合する接合工程と、
    前記絶縁性基材の他方の面から、ディスペンスまたは印刷法により、ガラス基材の電極と前記絶縁性基材の他方の面に形成される導体膜とを電気的に接続するよう、前記絶縁性基材の貫通孔に貫通電極を形成するディスペンスまたは印刷工程と、を有することを特徴とする電子デバイスの製造方法。
  10. 前記ディスペンスまたは印刷法により、前記貫通電極と同時に、前記導体膜を一体的に形成することを特徴とする請求項９に記載の電子デバイスの製造方法。
  11. 前記接合工程の前に、前記絶縁性基材に前記貫通孔を形成する孔明け工程を有することを特徴とする請求項６〜１０のいずれか１項に記載の電子デバイスの製造方法。
  12. 前記接合工程の前に、前記絶縁性基材に前記貫通孔を形成する孔明け工程及び貫通孔の内壁面に導体を形成する無電解メッキ工程を有することを特徴とする請求項６〜１０のいずれか１項に記載の電子デバイスの製造方法。
  13. 前記接合工程の後に、前記ガラス基材の電極に重なるよう、前記絶縁性基材に前記貫通孔を形成する孔明け工程を有することを特徴とする請求項６〜１０のいずれか１項に記載の電子デバイスの製造方法。
  14. 前記接合工程の前に、前記絶縁性基材の他方の面に導体膜を接着する、または導体膜をメッキする導体膜形成工程を有することを特徴とする請求項６または９に記載の電子デバイスの製造方法。
  15. 前記接合工程の前に、前記絶縁性基材の他方の面に導体膜を接着する、または導体膜をメッキする導体膜形成工程及び貫通孔の内壁面に導体を形成する無電解メッキ工程を有することを特徴とする請求項６または９に記載の電子デバイスの製造方法。
  16. 前記接合工程の前に、前記絶縁性基材の他方の面に導体膜を接着する、または導体膜をメッキする導体膜形成工程及び貫通孔の内壁面に導体を形成する無電解メッキ工程、及び前記絶縁性基材の一方の面に導体膜を接着するまたは導体膜をメッキする導体膜形成工程を有することを特徴とする請求項６または９に記載の電子デバイスの製造方法。
  17. 前記ディスペンスまたは印刷工程で印刷した、前記貫通電極および前記導体膜を加熱硬化させる硬化工程を有することを特徴とする請求項９に記載の電子デバイスの製造方法。
JP2008324445A 2008-12-19 2008-12-19 電子デバイスおよびその製造方法 Pending JP2010147331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008324445A JP2010147331A (ja) 2008-12-19 2008-12-19 電子デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008324445A JP2010147331A (ja) 2008-12-19 2008-12-19 電子デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2010147331A true JP2010147331A (ja) 2010-07-01

Family

ID=42567422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008324445A Pending JP2010147331A (ja) 2008-12-19 2008-12-19 電子デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2010147331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3413343A3 (en) * 2017-06-08 2018-12-19 Dyconex AG Electronic module and method for producing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3413343A3 (en) * 2017-06-08 2018-12-19 Dyconex AG Electronic module and method for producing same
US10932386B2 (en) 2017-06-08 2021-02-23 Dyconex Ag Electronic module and method for producing same

Similar Documents

Publication Publication Date Title
US9820375B2 (en) Rigid-flex module and manufacturing method
US8116066B2 (en) Method of manufacturing electronic component built-in substrate
CN101010994B (zh) 制造电子模块的方法
FI117369B (fi) Menetelmä elektroniikkamoduulin valmistamiseksi
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
JP5997260B2 (ja) 印刷回路基板及びその製造方法
CN100576977C (zh) 裸芯片嵌入式pcb及其制造方法
CN101816068B (zh) Ic装载用基板及其制造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
WO2007091582A1 (ja) 多層配線板の製造法
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
CN105390472A (zh) 用于嵌入式半导体器件封装的电气互连结构及其制造方法
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2005347513A (ja) 半導体装置およびその製造方法
CN102077701A (zh) 印刷电路板、印刷电路板的制造方法以及电子设备
JP2010147331A (ja) 電子デバイスおよびその製造方法
CN107770946A (zh) 印刷布线板及其制造方法
KR20070068268A (ko) 배선 기판의 제조 방법
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP5039908B2 (ja) 半導体装置の製造方法
JP2017201674A (ja) プリント配線板およびその製造方法
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법