JP2010186902A

JP2010186902A - セラミック電子部品

Info

Publication number: JP2010186902A
Application number: JP2009030693A
Authority: JP
Inventors: Yukie Yada; 由紀恵矢田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2009-02-13
Filing date: 2009-02-13
Publication date: 2010-08-26
Anticipated expiration: 2029-02-13
Also published as: JP5338354B2

Abstract

【課題】部品サイズを大きくすることなく、撓みクラックやはんだクラックから電子部品本体を保護することができるセラミック電子部品を提供する。
【解決手段】外部端子電極３，４は、それぞれセラミック本体２の端面２ｃ，２ｄ上に形成された主部３１，４１と、主部３１，４１に電気的に絶縁された副部３２，４２とで構成されている。主部３１，４１は内部電極パターンに電気的に接続されている。一方、副部３２は、複数の円形状分割片３２ａを左側端面２ｄに対して平行に千鳥状に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の左側端面２ｄ寄りに設けられている。副部４２は、複数の円形状分割片４２ａを右側端面２ｃに対して平行に千鳥状に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の右側端面２ｃ寄りに設けられている。
【選択図】図１

Description

この発明は、コンデンサやインダクタなどのセラミック電子部品に関する。

自動車には、エンジンなどのパワートレイン系システムを制御したり、エアコンなどのボディ系システムを制御したりするために、ＥＣＵ（ＥｌｅｃｔｒｉｃＣｏｎｔｒｏｌＵｎｉｔ）と称する制御装置が搭載されている。このＥＣＵには、種々の電子部品が実装されている。そして、近年、エアバッグ点数の増加やシステムのインテリジェント化に伴い、一台の自動車に搭載されるＥＣＵの数は増加の一途をたどっている。これに伴い、ＥＣＵおよびこれに実装される電子部品の小型化が要求されており、積層セラミックコンデンサなどのセラミック電子部品が多用されるようになってきている。

さらに、最近では、ＥＣＵをエンジンやギアボックスの付近に搭載する傾向があり、セラミック電子部品は、例えば１５０℃以上の高温での動作を要求されるようになってきている。すなわち、セラミック電子部品は従来より厳しい温度サイクルのもとで使用されることになる。外部環境において温度サイクルが生じると、セラミック電子部品には実装基板の熱膨張収縮に起因する撓み応力などの外部応力が加わり、セラミック電子部品に撓みクラックやはんだクラックが生じることがある。

図１２は従来の一般的なセラミック電子部品５０を示す外観斜視図である。電子部品５０は、表裏面５２ａ，５２ｂと端面５２ｃ，５２ｄと側面５２ｅ，５２ｆとを有するセラミック本体５２と、セラミック本体５２内の内部電極５８，５９と、セラミック本体５２の両端部にそれぞれ設けられた外部端子電極５４，５５と、を備えている。外部端子電極５４，５５はそれぞれ、表裏面５２ａ，５２ｂおよび側面５２ｅ，５２ｆに延在する回り込み部５４ａ，５５ａ（寸法はＥ）を有している。

そして、図１３に示すように、撓みクラックＣ１とは、実装基板Ｐが撓むことにより、セラミック本体５２に生じるクラックをいう。具体的には、実装基板Ｐの電極パターン６０に電子部品５０をはんだ６２を介して実装する際に電子部品５０に応力がかかる場合や、ユーザが使用する際に実装基板Ｐが撓んで電子部品５０に応力がかかる場合に、撓みクラックＣ１が発生する。

また、図１４に示すように、はんだクラックＣ２は、実装基板Ｐや電子部品５０が温度などによって伸縮することにより、はんだ６２に生じるクラックをいう。近年、はんだが鉛フリーはんだへ移行したため、温度変化範囲が大きくなり、セラミック電子部品にとっては厳しい環境になってきている。

そこで、このようなクラックＣ１，Ｃ２の発生を防止するために、例えば特許文献１に記載するような新たな金属端子を追加したセラミック電子部品が提案されている。

特開２０００−２３５９３２号公報

しかしながら、特許文献１の構造では、新たに追加された金属端子によって電子部品の高さ寸法が大きくなり、電子部品の低背化を阻害してしまうという不具合があった。

それゆえに、この発明の主たる目的は、部品サイズを大きくすることなく、撓みクラックやはんだクラックから電子部品本体を保護することができるセラミック電子部品を提供することである。

また、図１１に示すセラミック電子部品５０において、外部端子電極５４，５５の機能は主に二つあり、一つは端面５２ｃ，５２ｄの外部端子電極５４，５５による内部電極５８，５９との導通確保およびはんだ食われの防止である。もう一つの機能は、回り込み部５４ａ，５５ａによる撓み耐性の向上および実装安定性である。ここで、端面５２ｃ，５２ｄの外部端子電極５４，５５は必要であるが、回り込み部５４ａ，５５ａは電機特性上、必ずしも必要ではなく、むしろ外部端子電極５４，５５間のギャップ寸法Ｇが短くなるため、表面耐電圧が低下するおそれがある。言い換えると、回り込み部５４ａ，５５ａが存在するために、ギャップ寸法Ｇが短くなり、表面放電開始電圧が下がるため、電子部品５０を小型化できない要因の一つとなっている。従って、撓みクラックやはんだクラックから電子部品５０を保護することができ、実装性に問題がなければ、回り込み部５４ａ，５５ａは不要でさえある。また、撓み耐性を高めるために、必要以上に回り込み部５４ａ，５５ａを大きくしている傾向もある。

この発明は、互いに対向する第１主面および第２主面と、互いに対向する第１側面および第２側面と、互いに対向する第１端面および第２端面と、を有するセラミック本体と、セラミック本体の第１端面側の端部に設けられた第１外部端子電極と、セラミック本体の第２端面側の端部に設けられ、第１外部端子電極に電気的に絶縁された第２外部端子電極と、を備え、第１外部端子電極は、第１端面上に設けられた第１主部と、第２主面上の第１端面寄りに設けられ、第１主部に電気的に絶縁された第１副部と、を有し、第２外部端子電極は、第２端面上に設けられた第２主部と、第２主面上の第２端面寄りに設けられ、第２主部に電気的に絶縁された第２副部と、を有していること、を特徴とする、セラミック電子部品である。

この発明では、外部端子電極が、セラミック本体の端面に設けられた主部と、主面（実装面）上の端面寄りに設けられ、主部に電気的に絶縁された副部とで構成されている。従って、主部がセラミック本体の内部電極と堅固に接合することによって、外部端子電極と内部電極との電気的接続が確保される。一方、副部は主部と物理的に分離しているため、撓みクラックやはんだクラックが発生しても、副部によってクラックの方向が変わったり、クラックが分散したりして、大きなクラックに成長せず、最小限の損壊ですむ。

また、この発明は、第１外部端子電極の第１主部が、第１主面および第２主面に回り込むように設けられ、第２外部端子電極の第２主部が、第１主面および第２主面に回り込むように設けられていることを特徴とする。これにより、セラミック本体の主面上の副部の高さと主部の高さとが略揃い、電子部品を実装基板に実装する際の安定性が向上する。

また、この発明は、第１外部端子電極の第１主部が、第１側面および第２側面に回り込むように設けられ、第２外部端子電極の第２主部が、第１側面および第２側面に回り込むように設けられていることを特徴とする。これにより、外部端子電極とセラミック本体との接合強度が向上し、外部端子電極と内部電極との電気的接続信頼性がより一層高くなる。

また、この発明は、第１外部端子電極の第１副部が、第１主面上の第１端面寄りにも設けられ、第２外部端子電極の第２副部が、第１主面上の第２端面寄りにも設けられていることを特徴とする。これにより、電子部品の上下の方向性がなくなり、表面と裏面のいずれを実装面としても、撓みクラックやはんだクラックから電子部品を保護することができる。

さらに、この発明は、第１外部端子電極の第１副部が、第１側面上の第１端面寄りおよび第２側面上の第１端面寄りにも設けられ、第２外部端子電極の第２副部が、第１側面上の第２端面寄りおよび第２側面上の第２端面寄りにも設けられていることを特徴とする。これにより、電子部品の表面、裏面および二つの側面のいずれを実装面としても、撓みクラックやはんだクラックから電子部品を保護することができる。

さらに、この発明は、第１外部端子電極の第１副部が、第１端面に対して平行に配設された複数の分割片にて構成され、第２外部端子電極の第２副部が、第２端面に対して平行に配設された複数の分割片にて構成されていることを特徴とする。副部を複数の分割片にて構成することにより、副部によるクラックの方向変化やクラックの分散の効果が向上する。

さらに、この発明は、第１外部端子電極の第１副部が、第１主面、第１側面、第２主面および第２側面にわたって連続して環状に配設され、第２外部端子電極の第２副部が、第１主面、第１側面、第２主面および第２側面にわたって連続して環状に配設されていることを特徴とする。これにより、副部が複数の分割片にて構成されている場合と比較して、副部の構成が簡素となり、副部の形成が容易になる。

この発明によれば、外部端子電極が、セラミック本体の端面に設けられた主部と、主部に電気的に絶縁された副部とで構成されている。従って、主部がセラミック本体の内部電極と堅固に接合することによって、外部端子電極と内部電極との電気的接続を確保することができる。一方、副部は主部と物理的に分離しているため、撓みクラックやはんだクラックが発生しても、副部によってクラックの方向が変わったり、クラックが分散したりして、大きなクラックに成長せず、最小限の損壊で抑えられる。この結果、新たな部品を追加して部品サイズを大きくすることなく、撓みクラックやはんだクラックから電子部品本体を保護することができるセラミック電子部品が得られる。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

本発明に係る第１の実施形態のセラミック電子部品を示す外観斜視図である。図１のＩ−Ｉ断面図である。セラミック本体の分解斜視図である。撓みクラックを示す一部断面図である。はんだクラックを示す一部断面図である。本発明に係る第２の実施形態のセラミック電子部品を示す外観斜視図である。本発明に係る第３の実施形態のセラミック電子部品を示す外観斜視図である。本発明に係る第４の実施形態のセラミック電子部品を示す外観斜視図である。本発明に係る第５の実施形態のセラミック電子部品を示す外観斜視図である。本発明に係る第６の実施形態のセラミック電子部品を示す外観斜視図である。本発明に係る第７の実施形態のセラミック電子部品を示す外観斜視図である。従来のセラミック電子部品を示す外観斜視図である。従来のセラミック電子部品の撓みクラックを説明するための断面図である。従来のセラミック電子部品のはんだクラックを説明するための断面図である。

（第１の実施形態）
本発明に係る第１の実施形態のセラミックコンデンサについて、製造方法と共に説明する。なお、以下はセラミックコンデンサを個産した場合を例にして説明するが、量産する場合には、複数のセラミックコンデンサを含むマザー積層体として製造される。図１は表面実装タイプのセラミックコンデンサ１０の外観斜視図であり、図２は図１のＩ−Ｉ断面図であり、図３はセラミック本体２の分解斜視図である。セラミックコンデンサ１０は、表裏面２ａ，２ｂと端面２ｃ，２ｄと側面２ｅ，２ｆとを有するセラミック本体２と、セラミック本体２の両端部にそれぞれ形成された外部端子電極３，４と、を備えている。

セラミック本体２は、図３に示すように、内部電極パターン２２，２３を表面に形成したセラミックグリーンシート２０ｃ〜２０ｈと、電極パターンが形成されていない外層用セラミックグリーンシート２０ａ，２０ｂ，２０ｉ，２０ｊとを積み重ねて構成した積層体である。セラミックグリーンシート２０ａ〜２０ｊの材料としては、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃などの主成分からなる誘電体セラミックに、周知の有機バインダや有機溶剤が添加されているものが用いられる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。セラミックグリーンシート２０ｃ〜２０ｇの厚みは、焼成後の内部電極パターン２２，２３間のセラミック層の厚みが０．５〜１０μｍになるように設定することが好ましい。

内部電極パターン２２，２３は、セラミックグリーンシート２０ｃ〜２０ｈ上に、例えばスクリーン印刷などにより導電性ペーストを塗布して形成される。内部電極パターン２２はセラミックグリーンシート２０ｃ，２０ｅ，２０ｇの左辺に露出している。内部電極パターン２３はセラミックグリーンシート２０ｄ，２０ｆ，２０ｈの右辺に露出している。そして、内部電極パターン２２，２３は、積層された状態ではセラミックグリーンシート２０ｃ〜２０ｇを間にして対向するように配置されている。この対向部分により所定の電気特性が得られる。なお、インダクタの場合には、このような対向パターンではなく、螺旋状のコイル導体パターンがセラミック本体２内に配設される。内部電極パターン２２，２３の材料としては、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕ、もしくは、これらのいずれか一つを主成分とする合金が用いられる。内部電極パターン２２，２３の厚みは、焼成後に０．３〜２．０μｍになるように設定することが好ましい。

以上のセラミックグリーンシート２０ａ〜２０ｊは、図３に示すように積層されてセラミック積層体とされる。このとき、必要に応じてセラミック積層体を静水圧プレスなどにより積層方向にプレスしてもよい。次に、セラミック積層体を所定のサイズにカットした後、バレル研磨してセラミック積層体のコーナー部および稜部に丸みを形成する。次に、セラミック積層体を焼成する。焼成温度はセラミックグリーンシート２０ａ〜２０ｊや内部電極パターン２２，２３の材料にもよるが、９００〜１３００℃であることが好ましい。こうして、セラミック本体２が形成される。

次に、セラミック本体２の両端部にそれぞれ外部端子電極３，４が形成される。外部端子電極３と４は電気的に絶縁されている。外部端子電極３は、セラミック本体２の左側端面２ｄ上に形成された主部３１と、主部３１に電気的に絶縁された副部３２とで構成されている。主部３１は内部電極パターン２２に電気的に接続され、表裏面２ａ，２ｂおよび側面２ｅ，２ｆに若干回り込むように設けられている（なお、主部３１は端面２ｄ上だけに形成されるようにしてもよい）。これにより、外部端子電極３とセラミック本体２との接合強度が向上し、外部端子電極３と内部電極パターン２２との電気的接続信頼性がより一層高くなる。一方、副部３２は、複数の円形状分割片３２ａを左側端面２ｄに対して平行に千鳥状に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の左側端面２ｄ寄りに設けられている。

同様に、外部端子電極４は、セラミック本体２の右側端面２ｃ上に形成された主部４１と、主部４１に電気的に絶縁された副部４２とで構成されている。主部４１は内部電極パターン２３に電気的に接続され、表裏面２ａ，２ｂおよび側面２ｅ，２ｆに若干回り込むように設けられている（なお、主部４１は端面２ｃ上だけに形成されるようにしてもよい）。これにより、外部端子電極４とセラミック本体２との接合強度が向上し、外部端子電極４と内部電極パターン２３との電気的接続信頼性がより一層高くなる。一方、副部４２は、複数の円形状分割片４２ａを右側端面２ｃに対して平行に千鳥状に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の右側端面２ｃ寄りに設けられている。副部３２，４２の分割片３２ａ，４２ａを千鳥状に配設することにより、実装基板Ｐの電極パターン６０の設計の自由度が高くなる。また、分割片３２ａ，４２ａを円形状にすることにより、後述のクラックＣ１，Ｃ２の方向をより一層多く分散できる。副部３２，４２のそれぞれの配設寸法Ｅ１は、図１１に示した従来の外部端子電極５４，５５の回り込み部５４ａ，５５ａの寸法Ｅ以下に設定することができ、外部端子電極３，４間のギャップ寸法Ｇを従来より広くできる。その結果、表面放電開始電圧が上がるため、コンデンサ１０を小型化できる。

この外部端子電極３，４を形成する際には、予めセラミック本体２の両端部に焼結金属やめっき、スパッタ、蒸着などによって外部端子電極下地層が形成される。外部端子電極下地層の材料としては、例えばＮｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕ、もしくは、これらのいずれか一つを主成分とする合金が用いられる。外部端子電極下地層はめっき層で被覆されている。めっき層の材料としては、例えばＮｉ，Ｃｕ，Ａｕ，Ｓｎ、もしくは、これらのいずれか一つを主成分とする合金が用いられる。これら外部端子電極下地層やめっき層は、主部３１，４１と副部３２，４２とで独立して形成される。外部端子電極下地層の厚みは、１０〜５０μｍになるように設定することが好ましい。めっき層一層当たりの厚みは、１〜１０μｍになるように設定することが好ましい。

次に、浸漬法により、セラミック本体２の端面２ｃ、２ｄにそれぞれ、外部端子電極用導電性ペーストを塗布して外部端子電極３，４の主部３１，４１を形成する。また、転写法、スクリーン印刷法、インクジェット法などの方法により、セラミック本体２の表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の右側端面２ｃ寄りおよび左側端面２ｄ寄りにそれぞれ、外部端子電極用導電性ペーストを塗布して外部端子電極３，４の副部３２，４２を形成する。この後、７００〜９００℃の温度で外部端子電極３，４の主部３１、４１および副部３２，４２を焼き付ける。

なお、セラミック積層体を焼成する前に、外部端子電極用導電性ペーストをセラミック積層体に塗布し、セラミック積層体の焼成と同時に外部端子電極３，４を焼き付ける方法であってもよい。

こうして得られた表面実装タイプのセラミックコンデンサ１０は、外部端子電極３，４が、セラミック本体２の端面２ｃ，２ｄに設けられた主部３１，４１と、主部３１，４１に電気的に絶縁された副部３２，４２とで構成されている。従って、主部３１，４１は、セラミック本体２の内部電極２２，２３と堅固に接合することによって、外部端子電極３，４と内部電極２２，２３との電気的接続を確保する機能を有する。一方、副部３２，４２はコンデンサ１０を実装基板Ｐに実装する際の安定性を確保する機能を有するとともに、主部３１，４１と物理的に分離しているため、撓みクラックＣ１やはんだクラックＣ２が発生しても、副部３２，４２によってクラックＣ１，Ｃ２の方向が変わったり、クラックＣ１，Ｃ２が分散したりして、大きなクラックＣ１，Ｃ２に成長せず、最小限の損壊ですむフェールセーフ機能を有している。従って、外部端子電極３，４と内部電極２２，２３との電気的接続機能を有する主部３１，４１は、クラックＣ１，Ｃ２による影響を受けない。

例えば、図４に示すように、実装基板Ｐの電極パターン６０に電子部品５０をはんだ６２を介して実装する際に電子部品５０に応力がかかる場合や、ユーザが使用する際に実装基板Ｐが撓んで電子部品５０に応力がかかる場合に、セラミック本体２に撓みクラックＣ１が発生する。しかし、副部３２，４２が主部３１，４１と物理的に分離しているため、副部３２，４２によって撓みクラックＣ１の方向が変わったり、分散したりして、大きな撓みクラックＣ１にならない。同様に、図５に示すように、実装基板Ｐやコンデンサ１０が温度などによって伸縮した場合に、はんだクラックＣ２がはんだ６２に発生する。しかし、副部３２，４２が主部３１，４１と物理的に分離しているため、副部３２，４２によってはんだクラックＣ２の方向が変わったり、分散したりして、大きなはんだクラックＣ２にならない。この結果、部品サイズを大きくすることなく、撓みクラックＣ１やはんだクラックＣ２からコンデンサ１０を保護することができる。

また、従来は、アクティブエリア（セラミック本体２内の内部電極パターン２２，２３部分）に撓みクラックＣ１が生じないように外層などを広く設計する必要があったため、セラミック本体２内に占めるアクティブエリアの割合が小さかった。しかし、本第１の実施形態では、アクティブエリアにまで撓みクラックＣ１が成長する可能性が極端に低くなるので、セラミック本体２内に占めるアクティブエリアの割合を大きくすることができ、コンデンサ１０の小型化や高容量化が可能となる。

また、電気特性上、副部３２，４２は内部電極パターン２２，２３と導通していないので、仮に副部３２，４２の全ての円形状分割片３２ａ，４２ａにクラックＣ１，Ｃ２が発生して機能を果たせなくなっても、内部電極パターン２２，２３と外部端子電極３，４および実装基板Ｐの電極パターン６０との電気的接続に影響を与えない。

また、副部３２，４２だけがセラミック本体２の表裏面２ａ，２ｂ上に突出している場合には、コンデンサ１０を実装基板Ｐ上に実装する際の設置安定性が低い。そこで、本第１の実施形態では、外部端子電極３，４の主部３１，４１を、それぞれ表裏面２ａ，２ｂに回り込むように設けることにより、セラミック本体２の表裏面２ａ，２ｂ上の副部３２，４２の高さと主部３１，４１の高さとを略揃えることができ、コンデンサ１０を実装基板Ｐ上に実装する際の設置安定性を向上させることができる。しかも、主部３１，４１へのはんだ濡れ性も良好となる。

さらに、副部３２，４２が複数の円形状分割片３２ａ，４２ａにて構成されているので、副部３２，４２によるクラックＣ１，Ｃ２の方向変化やクラックＣ１，Ｃ２の分散の効果をより一層向上させることができる。また、複数の円形状分割片３２ａ，４２ａの一部分にクラックＣ１，Ｃ２が発生して機能を果たせなくなっても、他の分割片３２ａ，４２ａがその機能を果たすので、確実にフェールセーフ機能が働くことになる。

また、本第１の実施形態は、副部３２，４２を表裏面２ａ，２ｂおよび側面２ｅ，２ｆに形成することにより、コンデンサ１０の表裏面２ａ，２ｂおよび二つの側面２ｅ，２ｆのいずれを実装面としても、撓みクラックＣ１やはんだクラックＣ２からコンデンサ１０を保護することができるようにしたものであるが、このコンデンサ１０の変形例として、副部３２，４２を側面２ｅ，２ｆに形成しないで、表裏面２ａ，２ｂのみに形成したものであってもよい。この場合、コンデンサ１０の上下の方向性がなく、表面２ａと裏面２ｂのいずれを実装面としても、撓みクラックＣ１やはんだクラックＣ２からコンデンサ１０を保護することができる。また、別の変形例として、副部３２，４２を表面２ａおよび側面２ｅ，２ｆに形成しないで、裏面２ｂのみに形成したものであってもよい。

（第２の実施形態、第３の実施形態）
図６は第２の実施形態の表面実装タイプのセラミックコンデンサ１０Ａの外観斜視図であり、図７は第３の実施形態の表面実装タイプのセラミックコンデンサ１０Ｂの外観斜視図である。なお、図６および図７において前記第１の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。

図６に示すように、コンデンサ１０Ａは、セラミック本体２の両端部にそれぞれ外部端子電極３，４が形成されている。外部端子電極３は、セラミック本体２の左側端面２ｄ上に形成された主部３１と、主部３１に電気的に絶縁された副部３２とで構成されている。副部３２は、複数の円形状分割片３２ａを左側端面２ｄに対して平行に一列に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の左側端面２ｄ寄りに設けられている。同様に、外部端子電極４は、セラミック本体２の右側端面２ｃ上に形成された主部４１と、主部４１に電気的に絶縁された副部４２とで構成されている。副部４２は、複数の円形状分割片４２ａを右側端面２ｃに対して平行に一列に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の右側端面２ｃ寄りに設けられている。

また、図７に示すように、コンデンサ１０Ｂの場合、外部端子電極３の副部３２は、複数の円形状分割片３２ａを円弧状に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の左側端面２ｄ寄りに設けられている。同様に、外部端子電極４の副部４２は、複数の円形状分割片４２ａを円弧状に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の右側端面２ｃ寄りに設けられている。

以上の構成からなるセラミックコンデンサ１０Ａ,１０Ｂは、それぞれ前記第１の実施形態のコンデンサ１０と同様の作用効果を奏する。

（第４の実施形態、第５の実施形態）
図８は第４の実施形態の表面実装タイプのセラミックコンデンサ１０Ｃの外観斜視図であり、図９は第５の実施形態の表面実装タイプのセラミックコンデンサ１０Ｄの外観斜視図である。なお、図８および図９において前記第１の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。

図８に示すように、コンデンサ１０Ｃの場合、外部端子電極３の副部３２は、複数の矩形状分割片３２ａを左側端面２ｄに対して平行に一列に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の左側端面２ｄ寄りに設けられている。同様に、外部端子電極４の副部４２は、複数の矩形状分割片４２ａを右側端面２ｃに対して平行に一列に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の右側端面２ｃ寄りに設けられている。

また、図９に示すように、コンデンサ１０Ｄの場合、外部端子電極３の副部３２は、長短２種類の矩形状分割片３２ａを左側端面２ｄに対して平行に一列に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の左側端面２ｄ寄りに設けられている。同様に、外部端子電極４の副部４２は、長短２種類の矩形状分割片４２ａを右側端面２ｃに対して平行に一列に配設したものであり、表面２ａ上、裏面２ｂ上および側面２ｅ，２ｆ上の右側端面２ｃ寄りに設けられている。

以上の構成からなるセラミックコンデンサ１０Ｃ,１０Ｄは、それぞれ前記第１の実施形態のコンデンサ１０と同様の作用効果を奏する。

（第６の実施形態）
図１０は第６の実施形態の表面実装タイプのセラミックコンデンサ１０Ｅの外観斜視図である。なお、図１０において前記第１の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。

コンデンサ１０Ｅは、外部端子電極３，４の副部３２，４２が、それぞれ表裏面２ａ，２ｂおよび側面２ｅ，２ｆにわたって連続して環状に配設されている。これにより、副部３２，４２が複数の分割片３２ａ，４２ａにて構成されている場合と比較して、副部３２，４２の構成が簡素となり、副部３２，４２の形成が容易になる。すなわち、予め主部３１，４１と副部３２，４２を一体的に形成しておき、後工程でレーザなどで一部を除去し、主部３１，４１と副部３２，４２とを分離独立させて外部端子電極３，４を容易に形成することができる。

（第７の実施形態）
図１１は第７の実施形態の表面実装タイプのセラミックコンデンサ１０Fの外観斜視図である。なお、図１１において前記第１の実施形態と同一部品および同一部分には同じ符号を付し、その詳細な説明は省略する。

コンデンサ１０Fは、端面２ｃ、２ｄの長手方向の寸法の方が側面２ｅ，２ｆの長手方向の寸法より長いものである。外部端子電極３，４の副部３２，４２の複数の円形状分割片３２ａ，４２ａは、それぞれ表裏面２ａ，２ｂおよび側面２ｅ，２ｆに配設されている。これにより、副部３２，４２の配設長さが長くなり(言い換えると、円形状分割片３２ａ，４２ａの数が多くなり)、撓みクラックＣ１やはんだクラックＣ２を防止する効果が高まる。

（他の実施形態）
なお、この発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。セラミック電子部品としては、コンデンサの他にインダクタ、圧電部品、サーミスタなどであってもよい。セラミック本体の材料として、ＰＺＴ系セラミックなどの圧電体セラミックを用いた場合は圧電部品となる。スピネル系セラミックなどの半導体セラミックを用いた場合はサーミスタとなる。フェライトなどの磁性体セラミックを用いた場合はインダクタとなる。また、セラミック本体は必ずしも内部電極を有するセラミック積層体である必要はなく、内部電極を有さないセラミック単板であってもよい。さらに、外部端子電極の主部と副部とを、それぞれ異なる材料で形成してもよい。例えば、副部の材料として、導電性フィラー入りの樹脂を用いてもよい。

２セラミック本体
２ａ表面（第１主面）
２ｂ裏面（第２主面）
２ｃ，２ｄ端面
２ｅ，２ｆ側面
３，４外部端子電極
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆセラミックコンデンサ
３１，４１主部
３２，４２副部
３２ａ，４２ａ分割片

Claims

互いに対向する第１主面および第２主面と、互いに対向する第１側面および第２側面と、互いに対向する第１端面および第２端面と、を有するセラミック本体と、
前記セラミック本体の第１端面側の端部に設けられた第１外部端子電極と、
前記セラミック本体の第２端面側の端部に設けられ、前記第１外部端子電極に電気的に絶縁された第２外部端子電極と、を備え、
前記第１外部端子電極は、前記第１端面上に設けられた第１主部と、前記第２主面上の前記第１端面寄りに設けられ、前記第１主部に電気的に絶縁された第１副部と、を有し、
前記第２外部端子電極は、前記第２端面上に設けられた第２主部と、前記第２主面上の前記第２端面寄りに設けられ、前記第２主部に電気的に絶縁された第２副部と、を有していること、
を特徴とする、セラミック電子部品。
前記第１外部端子電極の第１主部は、前記第１主面および前記第２主面に回り込むように設けられ、前記第２外部端子電極の第２主部は、前記第１主面および前記第２主面に回り込むように設けられていることを特徴とする、請求項１に記載のセラミック電子部品。
前記第１外部端子電極の第１主部は、前記第１側面および前記第２側面に回り込むように設けられ、前記第２外部端子電極の第２主部は、前記第１側面および前記第２側面に回り込むように設けられていることを特徴とする、請求項１または請求項２に記載のセラミック電子部品。
前記第１外部端子電極の第１副部は、前記第１主面上の前記第１端面寄りにも設けられ、前記第２外部端子電極の第２副部は、前記第１主面上の前記第２端面寄りにも設けられていることを特徴とする、請求項１〜請求項３のいずれかに記載のセラミック電子部品。
前記第１外部端子電極の第１副部は、前記第１側面上の前記第１端面寄りおよび前記第２側面上の前記第１端面寄りにも設けられ、前記第２外部端子電極の第２副部は、前記第１側面上の前記第２端面寄りおよび前記第２側面上の前記第２端面寄りにも設けられていることを特徴とする、請求項１〜請求項４のいずれかに記載のセラミック電子部品。
前記第１外部端子電極の第１副部は、前記第１端面に対して平行に配設された複数の分割片にて構成され、前記第２外部端子電極の第２副部は、前記第２端面に対して平行に配設された複数の分割片にて構成されていることを特徴とする、請求項１〜請求項５のいずれかに記載のセラミック電子部品。
前記第１外部端子電極の第１副部は、前記第１主面、前記第１側面、前記第２主面および前記第２側面にわたって連続して環状に配設され、前記第２外部端子電極の第２副部は、前記第１主面、前記第１側面、前記第２主面および前記第２側面にわたって連続して環状に配設されていることを特徴とする、請求項１〜請求項５のいずれかに記載のセラミック電子部品。