JP2010200560A

JP2010200560A - ゲート駆動回路

Info

Publication number: JP2010200560A
Application number: JP2009045012A
Authority: JP
Inventors: Akira Setoguchi; 昭瀬戸口
Original assignee: Daihatsu Motor Co Ltd
Current assignee: Daihatsu Motor Co Ltd
Priority date: 2009-02-27
Filing date: 2009-02-27
Publication date: 2010-09-09

Abstract

【課題】ゲート端子の入力容量の充放電に伴うスイッチングの遅れを防止して電力用半導体スイッチング素子を高速にスイッチングする。
【解決手段】ＩＧＢＴ１がオフしているときに第１の充放電コンデンサＣ１を充電し、ＩＧＢＴ１がオフからオンにスイッチングするときに、正端子Ｐを介した電源電圧と第１の充放電コンデンサＣ１の充電電圧とを直列に合成した順方向の高電圧によりＩＧＢＴ１のゲート端子１ｇの入力容量Ｃｉを瞬時に初期充電して迅速にオンする。また、ＩＧＢＴ１がオフしているときに第２の充放電コンデンサＣ２を充電し、ＩＧＢＴ１がオンからオフにスイッチングするときに、負端子Ｎを介した電源電圧と第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の高電圧により入力容量Ｃｉを瞬時に初期放電して迅速にオフする。
【選択図】図１

Description

本発明は、電圧制御型の電力用半導体スイッチング素子のゲート電圧を制御するゲート駆動回路に関し、詳しくは、スイッチング特性の改善に関する。

従来、電気自動車等のモータ駆動の主回路（給電のブリッジ回路等）や、その制御回路（ＰＷＭ制御回路等）には、ＩＧＢＴ、ＦＥＴ等の電圧制御型の電力用半導体スイッチング素子が用いられる。

この種の電力用半導体スイッチング素子は、ゲート端子（制御端子）に無視できない入力容量（ゲート容量）が存在する。この入力容量は、電力用半導体スイッチング素子のオフからオン、その逆のスイッチングにより充放電する。そして、前記入力容量の充放電により、電力損失が発生したり、スイッチングの遅れが生じたりして、電力用半導体スイッチング素子のスイッチング特性が低下する。

そこで、この種の電力用半導体スイッチング素子の一例であるＦＥＴにおいては、ＦＥＴのオフ制御に際して、ゲート端子の前記入力容量（ゲート容量）に充電された電荷の一部をコンデンサに蓄積し、前記ＦＥＴのオン制御に際して、前記コンデンサに蓄積された電荷を前記入力容量の充電に利用し、前記入力容量の放電に伴う電力損失を低減することが提案されている（例えば、特許文献１（要約書、請求項１、段落［００２０］−［００２９］、図１−図５等）参照）。

特開２００５−１２９７２号公報

特許文献１に記載の発明のように、オフ制御に際して、ゲート端子の入力容量に充電された電荷の一部をコンデンサに蓄積しておき、オン制御に際して、前記コンデンサに蓄積された電荷を入力容量の充電に利用したとしても、入力容量の充放電に伴うＦＥＴ等のこの種の電力用半導体スイッチング素子のスイッチングの遅れを防止することはできない。

図７はこの種の電力用半導体スイッチング素子の一例であるＩＧＢＴ１００を示し、ＩＧＢＴ１００は制御端子としてのゲート端子１００ｇと出力端子としてのコレクタ端子１００ｃ、エミッタ端子１００ｅを有する。ゲート端子１００ｇは、トランジスタＱａのエミッタ、コレクタを介して直流のゲート電源の正端子Ｐに接続され、また、トランジスタＱｂのコレクタ、エミッタを介して前記ゲート電源の接地された負端子Ｎに接続されている。

そして、トランジスタＱａ、Ｑｂは、ＩＧＢＴ１００がオン（開）する際には、トランジスタＱａがオン、トランジスタＱｂがオフに制御され、正端子Ｐの例えば＋５Ｖ又は＋１０Ｖの矩形波のゲート電圧Ｖｇがゲート端子１００ｇに印加されてＩＧＢＴ１００がオンする。ＩＧＢＴ１００がオフ（開）する際には、トランジスタＱａがオフ、トランジスタＱｂがオンに制御され、前記ゲート電圧Ｖｇが消失してＩＧＢＴ１００がオフする。

トランジスタＱａ、Ｑｂの前記した相互に逆相のスイッチングにより、ＩＧＢＴ１００は一般的に２０ＫＨｚ程度以下の周波数でスイッチングする。そして、図７の場合、ＩＧＢＴ１００のスイッチングにより、例えば電気自動車のバッテリ２００から駆動用のモータ３００への給電が断続される。

ＩＧＢＴ１００のゲート端子１００ｇには前記した入力容量（ゲート容量）Ｃｉが寄生し、ゲート電圧Ｖｇに基づく入力容量Ｃｉの充放電により、ＩＧＢＴ１００のスイッチングが遅れる。

図８はＩＧＢＴ１００の入力容量Ｃｉに基づくスイッチングの遅れを示す波形図であり、同図（ａ）の前記５Ｖ又は１０Ｖの矩形波のゲート電圧Ｖｇがゲート１００ｇに印加されると、ゲート電圧Ｖｇの立ち上がりでは入力容量Ｃｉが充電されてからＩＧＢＴ１００がオンし、ゲート電圧Ｖｇの立下りでは入力容量Ｃｉが放電されてからＩＧＢＴ１００がオフする。そのため、ゲート端子１００ｇの電圧（ゲート・ソース電圧）の立ち上がり、立下りが遅れてＩＧＢＴ１００のスイッチングがゲート電圧Ｖｇの変化から遅れる。このとき、ＩＧＢＴ１００のコレクタ・エミッタ間の電圧は同図（ｂ）に示すようにローレベル（Ｌ）からハイレベル（Ｈ）、その逆に一定の時定数で変化する。ＩＧＢＴ１００のコレクタ・エミッタ電流（出力電流）も同図（ｃ）に示すように一定の時定数で変化する。そのため、スイッチングする際には、ＩＧＢＴ１００に同図（ｄ）の斜線部の大きな電力損失が生じる。

本発明は、ゲート端子の入力容量の充放電に伴うスイッチングの遅れを防止して電力用半導体スイッチング素子を高速にスイッチングする新規なゲート駆動回路を提供することを目的とする。

上記した目的を達成するために、本発明のゲート駆動回路は、電圧制御型の電力用半導体スイッチング素子のゲート電圧を制御するゲート駆動回路であって、一方の電源端子と前記電力用半導体スイッチング素子のゲート端子との間を開閉するオン制御半導体スイッチング素子と、前記オン制御半導体スイッチング素子と逆にスイッチングして前記ゲートと他方の電源端子との間を開閉するオフ制御半導体スイッチング素子と、第１、第２の充放電コンデンサと、前記電力用半導体スイッチング素子がオフしているときに、前記オフ制御半導体スイッチング素子を通流する電流により前記第１の充放電コンデンサを初期充電する第１の充電路手段と、前記電力用半導体スイッチング素子がオフからオンにスイッチングするときに、前記オン制御半導体スイッチング素子を介した前記一方の電源端子の電圧と前記第１の充放電コンデンサの充電電圧とを直列に合成した順方向の電圧を前記ゲート端子に印加して前記ゲート端子の入力容量を初期充電するゲート充電用半導体スイッチング素子と、前記電力用半導体スイッチング素子がオンしているときに、前記オン制御半導体スイッチング素子を通流する電流により前記第２の充放電コンデンサを充電する第２の充電路手段と、前記電力用半導体スイッチング素子がオンからオフにスイッチングするときに、前記オフ制御半導体スイッチング素子を介した前記他方の電源端子の電圧と前記第２の充放電コンデンサの充電電圧とを直列に合成した逆方向の電圧を前記ゲート端子に印加して前記入力容量を初期放電するゲート放電用半導体スイッチング素子とを備えたことを特徴としている（請求項１）。

請求項１に係る本発明のゲート駆動回路の場合、電力用半導体スイッチング素子がオフしているときに、第１の充電路手段により、オフ制御半導体スイッチング素子を通流する電流に基づき、第１の充放電コンデンサを充電する。そして、電力用半導体スイッチング素子がオフからオンにスイッチングするときには、ゲート充電用半導体スイッチング素子がオンし、一方の電源端子を介した電源電圧と第１の充放電コンデンサの充電電圧とを直列に合成した順方向の高電圧により電力用半導体スイッチング素子のゲート端子の入力容量を初期充電する。この初期充電に基づいてオン制御半導体スイッチング素子がオンすると、オン制御半導体スイッチング素子を介して電力用半導体スイッチング素子のゲート端子に印加された一方の電源端子の順方向の電圧により、前記入力容量の充電を待たずに、電力用半導体スイッチング素子がオフからオンに迅速にスイッチングしてオンする。

さらに、電力用半導体スイッチング素子がオンすると、第２の充電路手段により、オン制御半導体スイッチング素子を通流する電流に基づいて第２の充放電コンデンサを充電する。そして、電力用半導体スイッチング素子がオンからオフにスイッチングするときには、ゲート放電用半導体スイッチング素子がオンし、他方の電源端子を介した電源電圧と第２の充放電コンデンサの充電電圧とを直列に合成した逆方向の高電圧により電力用半導体スイッチング素子のゲート端子の入力容量を瞬時に初期放電する。この初期放電に基づき、オフ制御半導体スイッチング素子がオンすると、オフ制御半導体スイッチング素子を介して電力用半導体スイッチング素子のゲート端子に印加された他方の電源端子の逆向き（又は接地レベル）の電圧により、前記入力容量の放電を待たずに、電力用半導体スイッチング素子がオンからオフに迅速にスイッチングする。

したがって、ゲート端子の入力容量の充放電に伴うスイッチングの遅れを防止して電力用半導体スイッチング素子を高速にスイッチングすることができる、新規なゲート駆動回路を提供することができる。

本発明の第１の実施形態のゲート駆動回路の結線図である。本発明の第２の実施形態のゲート駆動回路の結線図である。本発明の第３の実施形態のゲート駆動回路の結線図である。本発明の第４の実施形態のゲート駆動回路の結線図である。本発明の第５の実施形態のゲート駆動回路の結線図である。本発明の第６の実施形態のゲート駆動回路の結線図である。ＩＧＢＴの一般的なゲート駆動の説明図である。図７のＩＧＢＴのスイッチングの遅れを説明する波形図である。

つぎに、本発明をより詳細に説明するため、実施形態について、図１〜図６を参照して詳述する。

（第１の実施形態）
電力用半導体スイッチング素子をＩＧＢＴとし、その入力容量を倍電圧で充放電する第１の実施形態について、図１を参照して説明する。

（構成）
図１は本実施形態のゲート駆動回路の結線を示し、同図の１は図７のＩＧＢＴ１００に対応するＩＧＢＴ（本発明の電圧制御型の電力用半導体スイッチング素子）であり、ゲート端子１ｇに入力容量（ゲート容量）Ｃｉが寄生する。２、３は図７のモータ２００、バッテリ３００に対応するモータ、バッテリである。なお、１ｃ、１ｅはＩＧＢＴ１のコレクタ端子、エミッタ端子である。

Ｑ１は本発明のオン制御半導体スイッチング素子としてのＰＮＰのトランジスタであり、正端子（本発明の一方の電源端子）ＰとＩＧＢＴ１のゲート端子１ｇとの間を開閉する。Ｑ２は本発明のオフ制御半導体スイッチング素子としてのＮＰＮのトランジスタであり、トランジスタＱ１と逆にスイッチングしてゲート１ｇと負端子（本発明の他方の電源端子）Ｎとの間を開閉する。なお、トランジスタＱ１のコレクタは逆流防止用のダイオードＤ１のアノード、カソードを介してゲート端子１ｇに接続されている。トランジスタＱ２のコレクタは逆流防止用のダイオードＤ２のカソード、アノードを介してゲート端子１ｇに接続されている。また、トランジスタＱ１、Ｑ２は図示省略したゲート制御部からの逆相のスイッチングチングパルスにより、相互に逆にスイッチングする。

Ｃ１は第１の充放電コンデンサであり、一端（＋側）が逆流防止用のダイオードＤ３のカソード、アノードを介して正端子Ｐに接続され、他端（−側）が逆流防止用のダイオードＤ４のカソード、アノードを介してトランジスタＱ１のコレクタに接続されている。Ｃ２は第２の充放電コンデンサであり、一端（＋側）がダイオードＤ４のカソードに接続されるとともに逆流防止用のダイオードＤ５のアノード、カソードを介してトランジスタＱ２のコレクタに接続され、他端（−側）が逆流防止用のダイオードＤ６のアノード、カソードを介して負端子Ｎに接続されている。なお、充放電コンデンサＣ１、Ｃ２は、電力用半導体スイッチング素子（制御対象）であるＩＧＢＴ１のゲート耐圧と端子Ｐ、Ｎ間のゲート電源電圧の比で最大容量が定まる。そして、ゲート耐圧とゲート電源電圧が等しい場合、充放電コンデンサＣ１、Ｃ２の最大容量は、ＩＧＢＴ１のゲート端子１ｇの入力容量Ｃｉと同等以下である。また、ゲート耐圧がゲート電源電圧の１〜２倍の場合、ゲート電源電圧に対するゲート耐圧の倍率をｙとして、充放電コンデンサＣ１、Ｃ２の最大容量は、入力容量Ｃｉ×（ｙの二乗）以下である。さらに、ゲート耐圧がゲート電源電圧の２倍以上の場合、充放電コンデンサＣ１、Ｃ２は最大容量の制限がない。

Ｑ３は本発明のゲート充電用半導体スイッチング素子としてのＰＮＰのトランジスタであり、ベースが抵抗Ｒ１を介して正端子Ｐに接続され、エミッタが第１の充放電コンデンサＣ１の一端に接続され、コレクタがゲート端子１ｇに接続されている。そして、トランジスタＱ３は、ＩＧＢＴ１がオフからオンにスイッチングするときに、トランジスタＱ１を介した正端子Ｐの圧と第１の充放電コンデンサＣ１の充電電圧とを直列に合成した順方向の電圧をゲート端子１ｇに印加して入力容量Ｃｉを初期充電する。

Ｑ４は本発明のゲート放電用半導体スイッチング素子としてのＮＰＮのトランジスタであり、ベースが抵抗Ｒ２を介して負端子Ｎに接続され、コレクタがゲート端子１ｇに接続され、エミッタが第１の充放電コンデンサＣ１の一端に接続されている。そして、トランジスタＱ４はＩＧＢＴ１がオンからオフにスイッチングするときに、トランジスタＱ２を介した負端子Ｎの電圧と第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の電圧をゲート端子１ｇに印加して入力容量Ｃｉを初期放電する。

正端子Ｐ、ダイオードＤ３、第１の充放電コンデンサＣ１、ダイオードＤ５、トランジスタＱ２、負端子Ｎの経路により、ＩＧＢＴ１がオフしているときに、トランジスタＱ２を通流する電流により第１の充放電コンデンサＣ１を初期充電する第１の充電路手段が形成されている。また、正端子Ｐ、トランジスタＱ１、ダイオードＤ４、第２の充放電コンデンサＣ２、ダイオードＤ６、負端子Ｎの経路により、ＩＧＢＴ１がオンしているときに、トランジスタＱ１を通流する電流により第２の充放電コンデンサＣ２を充電する第２の充電路手段が形成されている。

（動作）
（１）ＩＧＢＴ１がオフしているとき
トランジスタＱ１はオフし、トランジスタＱ２はオンしている。そして、第１の充電路手段のトランジスタＱ２を通流する電流により第１の充放電コンデンサＣ１が図示の向きにゲート電源の電圧に初期充電される。なお、ダイオードＤ３がオンするのでトランジスタＱ３は逆バイアスされてオフする。トランジスタＱ１、Ｑ３がオフするのでゲート端子１ｇの入力容量Ｃｉは放電状態である。

（２）ＩＧＢＴ１がオフからオンにスイッチングするとき
トランジスタＱ１はオフからオンにスイッチングし、トランジスタＱ２はオンからオフにスイッチングする。このとき、正端子Ｐのゲート電源の電圧がトランジスタＱ１、ダイオードＤ４を介して第１の充放電コンデンサＣ１の充電電圧に順方向に直列合成され、ゲート電源の２倍の電圧（倍電圧）が形成される。そして、ダイオドーＤ３が逆方向にバイアスされてオフし、トランジスタＱ３は倍電圧により順方向にバイアスされてオンする。さらに、前記倍電圧がトランジスタＱ３を介してゲート端子１ｇに印加され、入力容量Ｃｉが倍電圧で瞬時に初期充電される。なお、トランジスタＱ１〜Ｑ４は、ベースの入力容量が極めて小さい小信号用のトランジスタであり、入力容量によるスイッチングの遅れは無視することができる。

入力容量Ｃｉが略ゲート電源の電圧に初期充電されることにより、トランジスタＱ１がオンすると、トランジスタＱ１を介した正端子Ｐのゲート電源の電圧が、入力容量Ｃｉを充電することなく、ほぼそのままゲート電圧としてＩＧＢＴ１のゲートに印加され、ＩＧＢＴ１が遅れなく迅速にスイッチングしてオンする。なお、入力容量Ｃｉが略ゲート電源の電圧に初期充電されると、第１の充放電コンデンサＣ１に蓄えられていた電荷が消費され、トランジスタＱ３を順方向にバイアスできなくなり、トランジスタＱ３はオフした状態となる。なお、これ以降はＩＧＢＴ１のゲート端子１ｇの充電に必要な電荷はダイオードＤ１を介して給電される。

（３）ＩＧＢＴ１がオンしているとき
トランジスタＱ１はオンし、トランジスタＱ２はオフしている。そして、第２の充電路手段のトランジスタＱ１を通流する電流により第２の充放電コンデンサＣ２が図示の向きにゲート電源電圧に初期充電される。なお、トランジスタＱ１がオンしているのでゲート端子１ｇの入力容量Ｃｉは充電状態に維持される。また、ダイオードＤ６がオンするのでトランジスタＱ４は逆バイアスされてオフする。

（４）ＩＧＢＴ１がオンからオフにスイッチングするとき
トランジスタＱ１はオンからオフにスイッチングし、トランジスタＱ２はオフからオンにスイッチングする。このとき、充電された第２の充放電コンデンサＣ２がダイオードＤ５およびトランジスタＱ２を介して負端子Ｎに順方向に接続され、ゲート電源の電圧と充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の倍電圧が形成される。そして、ダイオードＤ６が逆方向にバイアスされてオフし、トランジスタＱ４は、逆方向の倍電圧により順方向にバイアスされてオンする。この逆方向の倍電圧がトランジスタＱ４を介してゲート端子１ｇに印加され、入力容量Ｃｉが瞬時に初期放電される。

入力容量Ｃｉが初期放電されることにより、入力容量Ｃｉの放電を待つことなく、ゲート端子１ｇが直ちにダイオードＤ２、トランジスタＱ２を介した負端子Ｎの接地電圧になり、トランジスタＱ２がオンすると、ＩＧＢＴ１が遅れなく迅速にスイッチングしてオフする。

そして、上記した（１）〜（４）の動作がくり返されることにより、ゲート端子１ｇの入力容量Ｃｉの充放電に伴うスイッチングの遅れを防止してＩＧＢＴ１を高速にスイッチングすることができ、ＩＧＢＴ１のスイッチングの遅れに伴う電力損失を低減することができる。また、ＩＧＢＴ１のオンオフの切り替わり時間が短くなるので、サージ吸収回路を削減することができ、動作周波数範囲が拡大する。さらに、電力損失が低減されるので、ＩＧＢＴ１及びその放熱器の小型化を図ることができる。なお、ゲート端子１ｇには入力容量Ｃｉのエネルギが放電される瞬時に倍電圧が印加されるが、第１の充放電コンデンサＣ１および第２の充放電コンデンサＣ２は入力容量Ｃｉに相当するエネルギーしか蓄えられておらず、各部品配線の抵抗分により相殺されるため、倍電圧の印加によってゲート端子１ｇの絶縁が破壊されることはない。また、第１、第２の充放電コンデンサＣ１、Ｃ２の容量によりゲート端子１ｇに倍電圧が印加される時間は変化する。そして、第１、第２の充放電コンデンサＣ１、Ｃ２の容量が小さくなる程、ゲート端子１ｇに倍電圧が印加される時間が短くなって入力容量Ｃｉの充電の効果が少なく（弱く）なる。そのため、第１、第２の充放電コンデンサＣ１、Ｃ２の容量は、入力容量Ｃｉの充電の効果が高くなって入力容量Ｃｉの充放電に伴うＩＧＢＴ１のスイッチングの遅れが極力防止されるように設定することが望ましい。

（第２の実施形態）
電力用半導体スイッチング素子をＦＥＴとし、その入力容量を倍電圧で充放電する第２の実施形態について、図２を参照して説明する。

図２は本実施形態のゲート駆動回路の結線を示し、図１と同一の符号は同一又は相当するものを示す。

図２の構成が図１と異なる点は、第１には、図１のＩＧＢＴ１をエンハンスメントタイプのｎチャンネルのＭＯＳＦＥＴ（本発明の電圧制御型の電力用半導体スイッチング素子であり、以下、制御対象ＦＥＴという）１０に置き換えた点である。第２には、図１のトランジスタＱ１をエンハンスメントタイプのｐチャンネルのＭＯＳＦＥＴ（本発明のオン制御半導体スイッチング素子であり、以下、オン制御ＦＥＴという）１１に置き換え、図１のトランジスタＱ２をエンハンスメントタイプのｎチャンネルのＭＯＳＦＥＴ（本発明のオフ制御半導体スイッチング素子であり、以下、オフ制御ＦＥＴという）１２に置き換えた点である。

なお、図２の１０ｄ、１０ｓ、１０ｇは制御対象ＦＥＴ１０のドレイン端子、ソース端子、ゲート端子である。そして、ドレイン端子１０ｄに接続される図１のモータ２、バッテリ３の構成は図示を省略している。また、オン制御ＦＥＴ１１はソース端子が正端子Ｐに接続され、オフ制御ＦＥＴ１２はソース端子が負端子Ｎに接続されている。なお、オン制御ＦＥＴ１１、オフ制御ＦＥＴ１２も、ゲートの入力容量が極めて小さい小信号用のＦＥＴであり、入力容量によるスイッチングの遅れは無視することができる。

そして、オン制御ＦＥＴ１１、オフ制御ＦＥＴ１２のスイッチングによって第１、第２の充放電コンデンサＣ１、Ｃ２が充放電することにより、本実施形態の場合も第１の実施形態の場合と同様に動作する。

（１）制御対象ＦＥＴ１０がオフしているとき
オン制御ＦＥＴ１１はオフし、オフ制御ＦＥＴ１２はオンしている。そして、第１の充電路手段のオフ制御ＦＥＴ１２を通流する電流により第１の充放電コンデンサＣ１が図示の向きにゲート電源の電圧に初期充電される。

（２）制御対象ＦＥＴ１０がオフからオンにスイッチングするとき
オン制御ＦＥＴ１１はオフからオンにスイッチングし、オフ制御ＦＥＴ１２はオンからオフにスイッチングする。このとき、正端子Ｐのゲート電源の電圧がオン制御ＦＥＴ１１、ダイオードＤ４を介して第１の充放電コンデンサＣ１の充電電圧に順方向に直列合成され、ゲート電源の２倍の電圧（倍電圧）が形成さる。この倍電圧（高電圧）がトランジスタＱ３を介してゲート端子１ｇに印加されて入力容量Ｃｉが倍電圧で瞬時に初期充電されるので、オン制御ＦＥＴ１１がオンすると、制御対象ＦＥＴ１０が遅れなく迅速にスイッチングしてオンする。

（３）制御対象ＦＥＴ１０がオンしているとき
オン制御ＦＥＴ１１はオンし、オフ制御ＦＥＴ１２はオフしている。そして、第２の充電路手段のオン制御ＦＥＴ１１を通流する電流により第２の充放電コンデンサＣ２が図示の向きにゲート電源の電圧に初期充電される。

（４）制御対象ＦＥＴ１０がオンからオフにスイッチングするとき
オン制御ＦＥＴ１１はオンからオフにスイッチングし、オフ制御ＦＥＴ１２はオフからオンにスイッチングする。このとき、充電された第２の充放電コンデンサＣ２がオフ制御ＦＥＴ１２を介して負端子Ｎに順方向に接続され、ゲート電源の電圧と充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の倍電圧がゲート端子１ｂに印加され、入力容量Ｃｉが瞬時に初期放電されるので、オフ制御ＦＥＴ１２がオンすると、制御対象ＦＥＴ１０が遅れなく迅速にスイッチングしてオフする。

そして、上記した（１）〜（４）の動作がくり返されることにより、ゲート端子１ｇの入力容量Ｃｉの充放電に伴うスイッチングの遅れを防止して制御対象ＦＥＴ１０を高速にスイッチングすることができ、第１の実施形態の場合と同様の効果が得られる。

（第３の実施形態）
制御対象ＦＥＴ１０の入力容量Ｃｉを３倍電圧で充放電するようにした第２の実施形態の応用例としての第３の実施形態について、図３を参照して説明する。

図３は本実施形態のゲート駆動回路の結線を示し、図２と同一の符号は同一又は相当するものを示す。

図３の構成が図２と異なる点は、第１には、図３の破線α１、β１で囲んだ部分に示すように、図２の第１の充放電コンデンサＣ１、トランジスタＱ３、逆流防止用のダイオードＤ３、抵抗Ｒ１のオン側の構成及び、図２の第２の充放電コンデンサＣ２、トランジスタＱ４、逆流防止用のダイオードＤ６、抵抗Ｒ２のオフ側の構成を、それぞれ縦列の２組としている点である。第２には、２個の第１の充放電コンデンサＣ１を同時に充電するため、第１の充電路手段に逆流防止用のダイオードＤαを付加し、２個の第２の充放電コンデンサＣ２を同時に充電するため、第２の充電路手段に逆流防止用のダイオードＤβを付加した点である。

本実施形態の場合、制御対象ＦＥＴ１０がオフしているときに、第１の充電路手段のオフ制御ＦＥＴ１２を通流する電流により、２個の第１の充放電コンデンサＣ１が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオフからオンにスイッチングするときには、正端子Ｐのゲート電源の電圧がオン制御ＦＥＴ１１、ダイオードＤ４を介して一方の第１の充放電コンデンサＣ１の充電電圧に順方向に直列合成され、さらに、直列合成された電圧がトランジスタＱ３を介して他方の第１の充放電コンデンサＣ１の充電電圧に順方向に直列合成され、ゲート電源の３倍の電圧（３倍電圧）が形成される。この３倍電圧（高電圧）がトランジスタＱ３を介してゲート端子１ｇに印加されて入力容量Ｃｉが一層迅速に初期充電される。そのため、オン制御ＦＥＴ１１がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオンする。

また、制御対象ＦＥＴ１０がオンしているときに、第２の充電路手段のオン制御ＦＥＴ１１を通流する電流により、２個の第２の充放電コンデンサＣ２が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオンからオフにスイッチングするときには、ゲート電源の電圧と２個の第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の３倍電圧が入力容量Ｃｉを介してゲート端子１ｂに印加され、入力容量Ｃｉが一層迅速に初期放電される。そのため、オフ制御ＦＥＴ１２がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオフする。

（第４の実施形態）
制御対象ＦＥＴ１０の入力容量Ｃｉを４倍電圧で充放電するようにした第４の実施形態について、図４を参照して説明する。

図４は本実施形態のゲート駆動回路の結線を示し、図３と同一の符号は同一又は相当するものを示す。

図４の構成が図３と異なる点は、第１には、図４の破線α２、β２で囲んだ部分に示すように、図２の第１の充放電コンデンサＣ１、トランジスタＱ３、逆流防止用のダイオードＤ３、抵抗Ｒ１のオン側の構成及び、図２の第２の充放電コンデンサＣ２、トランジスタＱ４、逆流防止用のダイオードＤ６、抵抗Ｒ２のオフ側の構成を、それぞれ縦列の３組としている点である。第２には、３個の第１の充放電コンデンサＣ１を同時に充電するため、第１の充電路手段に図３のダイオードＤαに相当する逆流防止用のダイオードＤα１、Ｄα２を付加し、３個の第２の充放電コンデンサＣ２を同時に充電するため、第２の充電路手段に図３のダイオードＤβに相当する逆流防止用のダイオードＤβ１、β２を付加した点である。

本実施形態の場合、制御対象ＦＥＴ１０がオフしているときに、第１の充電路手段のオフ制御ＦＥＴ１２を通流する電流により、３個の第１の充放電コンデンサＣ１が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオフからオンにスイッチングするときには、正端子Ｐのゲート電源の電圧がオン制御ＦＥＴ１１、ダイオードＤ４を介して一番目の第１の充放電コンデンサＣ１の充電電圧に順方向に直列合成され、さらに、直列合成された電圧が、一番目、二番目のトランジスタＱ３を介して二番目、三番目の第１の充放電コンデンサＣ１の充電電圧に順方向に直列合成され、ゲート電源の４倍の電圧（４倍電圧）が形成される。この４倍電圧（高電圧）が三番目のトランジスタＱ３を介してゲート端子１ｇに印加されて入力容量Ｃｉが一層迅速に初期充電される。そのため、オン制御ＦＥＴ１１がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオンする。

また、制御対象ＦＥＴ１０がオンしているときに、第２の充電路手段のオン制御ＦＥＴ１１を通流する電流により、３個の第２の充放電コンデンサＣ２が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオンからオフにスイッチングするときには、ゲート電源の電圧と３個の第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の４倍電圧が入力容量Ｃｉを介してゲート端子１ｂに印加され、入力容量Ｃｉが一層迅速に初期放電される。そのため、オフ制御ＦＥＴ１２がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオフする。

（第５の実施形態）
制御対象ＦＥＴ１０の入力容量Ｃｉを５倍電圧で充放電するようにした第５の実施形態について、図５を参照して説明する。

図５は本実施形態のゲート駆動回路の結線を示し、図４と同一の符号は同一又は相当するものを示す。

図５の構成が図４と異なる点は、第１には、図５の破線α３、β３で囲んだ部分に示すように、図２の第１の充放電コンデンサＣ１、トランジスタＱ３、逆流防止用のダイオードＤ３、抵抗Ｒ１のオン側の構成及び、図２の第２の充放電コンデンサＣ２、トランジスタＱ４、逆流防止用のダイオードＤ６、抵抗Ｒ２のオフ側の構成を、それぞれ縦列の４組としている点である。第２には、４個の第１の充放電コンデンサＣ１を同時に充電するため、第１の充電路手段にさらに逆流防止用のダイオードＤα３を付加し、４個の第２の充放電コンデンサＣ２を同時に充電するため、第２の充電路手段にさらに逆流防止用のダイオードＤβ３を付加した点である。

本実施形態の場合、制御対象ＦＥＴ１０がオフしているときに、第１の充電路手段のオフ制御ＦＥＴ１２を通流する電流により、４個の第１の充放電コンデンサＣ１が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオフからオンにスイッチングするときには、正端子Ｐのゲート電源の電圧が４個の充放電コンデンサＣ１の充電電圧に順方向に直列合成されてゲート電源の５倍の電圧（５倍電圧）が形成される。この４倍電圧（高電圧）が四番目のトランジスタＱ３を介してゲート端子１ｇに印加されることにより入力容量Ｃｉが一層迅速に初期充電される。そのため、オン制御ＦＥＴ１１がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオンする。

また、制御対象ＦＥＴ１０がオンしているときに、第２の充電路手段のオン制御ＦＥＴ１１を通流する電流により、４個の第２の充放電コンデンサＣ２が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオンからオフにスイッチングするときには、ゲート電源の電圧と４個の第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の５倍電圧が入力容量Ｃｉを介してゲート端子１ｂに印加され、入力容量Ｃｉが一層迅速に初期放電される。そのため、オフ制御ＦＥＴ１２がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオフする。

（第６の実施形態）
制御対象ＦＥＴ１０の入力容量Ｃｉを６倍電圧で充放電するようにした第６の実施形態について、図６を参照して説明する。

図６は本実施形態のゲート駆動回路の結線を示し、図５と同一の符号は同一又は相当するものを示す。

図６の構成が図５と異なる点は、第１には、図６の破線α４、β４で囲んだ部分に示すように、図２の第１の充放電コンデンサＣ１、トランジスタＱ３、逆流防止用のダイオードＤ３、抵抗Ｒ１のオン側の構成及び、図２の第２の充放電コンデンサＣ２、トランジスタＱ４、逆流防止用のダイオードＤ６、抵抗Ｒ２のオフ側の構成を、それぞれ縦列の５組としている点である。第２には、５個の第１の充放電コンデンサＣ１を同時に充電するため、第１の充電路手段にさらに逆流防止用のダイオードＤα４を付加し、５個の第２の充放電コンデンサＣ２を同時に充電するため、第２の充電路手段にさらに逆流防止用のダイオードＤβ４を付加した点である。

本実施形態の場合、制御対象ＦＥＴ１０がオフしているときに、第１の充電路手段のオフ制御ＦＥＴ１２を通流する電流により、５個の第１の充放電コンデンサＣ１が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオフからオンにスイッチングするときには、正端子Ｐのゲート電源の電圧が５個の充放電コンデンサＣ１の充電電圧に順方向に直列合成されてゲート電源の６倍の電圧（６倍電圧）が形成される。この６倍電圧（高電圧）が五番目のトランジスタＱ３を介してゲート端子１ｇに印加されることにより入力容量Ｃｉが一層迅速に初期充電される。そのため、オン制御ＦＥＴ１１がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオンする。

また、制御対象ＦＥＴ１０がオンしているときに、第２の充電路手段のオン制御ＦＥＴ１１を通流する電流により、５個の第２の充放電コンデンサＣ２が図示の向きにゲート電源の電圧に初期充電される。そして、制御対象ＦＥＴ１０がオンからオフにスイッチングするときには、ゲート電源の電圧と５個の第２の充放電コンデンサＣ２の充電電圧とを直列に合成した逆方向の６倍電圧が入力容量Ｃｉを介してゲート端子１ｂに印加され、入力容量Ｃｉが一層迅速に初期放電される。そのため、オフ制御ＦＥＴ１２がオンすると、制御対象ＦＥＴ１０が一層迅速にスイッチングしてオフする。

そして、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能であり、例えば、電力用半導体スイッチング素子は、どのような特性の半導体スイッチング素子であってもよい。また、一方、他方の電源端子の極性は各実施形態と逆であってもよく、この場合、両電源端子の極性に応じて、オン制御半導体スイッチング素子、オフ制御半導体スイッチング素子等をｎｐｎ、ｐｎｐ（又はｎチャンネル、ｐチャンネル）に選定し、ダイオードＤ１〜Ｄ６、Ｄα１〜Ｄβの向き等を決定すればよい。さらに、各実施形態のトランジスタＱ３、Ｑ４についてもＦＥＴで形成してもよいのは勿論である。

つぎに、本発明のゲート駆動回路は、第３〜第６の実施形態の構成から明らかなように、例えば制御対象ＦＥＴ１０の入力容量Ｃｉを７倍電圧以上の高電圧で充放電するように構成できるのは勿論であるが、倍電圧の段数を増やすほど部品数が多くなって大型化し、高価になるので、実用上は６倍電圧（５段）以下に構成するのが好ましい。

そして、本発明は、種々の用途の電圧制御型の電力用半導体スイッチング素子のゲート駆動回路に適用することができる。

１ＩＧＢＴ
１ｇゲート端子
１０制御対象ＦＥＴ
１１オン制御ＦＥＴ
１２オフ制御ＦＥＴ
Ｃ１第１の充放電コンデンサ
Ｃ２第２の充放電コンデンサ
Ｃｉ入力容量
Ｄ１〜Ｄ６、Ｄα１〜Ｄβ ダイオード
Ｑ１〜Ｑ４トランジスタ
Ｐ正端子
Ｎ負端子

Claims

電圧制御型の電力用半導体スイッチング素子のゲート電圧を制御するゲート駆動回路であって、
一方の電源端子と前記電力用半導体スイッチング素子のゲート端子との間を開閉するオン制御半導体スイッチング素子と、
前記オン制御半導体スイッチング素子と逆にスイッチングして前記ゲートと他方の電源端子との間を開閉するオフ制御半導体スイッチング素子と、
第１、第２の充放電コンデンサと、
前記電力用半導体スイッチング素子がオフしているときに、前記オフ制御半導体スイッチング素子を通流する電流により前記第１の充放電コンデンサを初期充電する第１の充電路手段と、
前記電力用半導体スイッチング素子がオフからオンにスイッチングするときに、前記オン制御半導体スイッチング素子を介した前記一方の電源端子の電圧と前記第１の充放電コンデンサの充電電圧とを直列に合成した順方向の電圧を前記ゲート端子に印加して前記ゲート端子の入力容量を初期充電するゲート充電用半導体スイッチング素子と、
前記電力用半導体スイッチング素子がオンしているときに、前記オン制御半導体スイッチング素子を通流する電流により前記第２の充放電コンデンサを充電する第２の充電路手段と、
前記電力用半導体スイッチング素子がオンからオフにスイッチングするときに、前記オフ制御半導体スイッチング素子を介した前記他方の電源端子の電圧と前記第２の充放電コンデンサの充電電圧とを直列に合成した逆方向の電圧を前記ゲート端子に印加して前記入力容量を初期放電するゲート放電用半導体スイッチング素子とを備えたことを特徴とするゲート駆動回路。