JP2010205932A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタ Download PDFInfo
- Publication number
- JP2010205932A JP2010205932A JP2009049799A JP2009049799A JP2010205932A JP 2010205932 A JP2010205932 A JP 2010205932A JP 2009049799 A JP2009049799 A JP 2009049799A JP 2009049799 A JP2009049799 A JP 2009049799A JP 2010205932 A JP2010205932 A JP 2010205932A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- electrode
- oxide
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】酸化物半導体の活性層が保護されるとともにソース電極及びドレイン電極とのオーミックコンタクトが確保され、閾値変動が抑制される電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタ１００は、ゲート電極１２と、ゲート電極上に形成されている絶縁層１４と、絶縁層を隔てて前記ゲート電極に対向する位置に形成されている酸化物半導体層１６と、Ｇａを主成分とする酸化物を含み、酸化物半導体層上に形成されている保護層１８と、Ｉｎを主成分とする非晶質酸化物を含み、保護層上に形成されている接触層２０Ａ，２０Ｂと、接触層上で、該接触層に接触しているとともに対向配置されているソース電極２２Ａ及びドレイン電極２２Ｂと、を有する。接触層は、保護層とソース電極及びドレイン電極とが厚さ方向で重なる領域に形成されており、ソース電極とドレイン電極との間では分離している。
【選択図】図１
【解決手段】電界効果型トランジスタ１００は、ゲート電極１２と、ゲート電極上に形成されている絶縁層１４と、絶縁層を隔てて前記ゲート電極に対向する位置に形成されている酸化物半導体層１６と、Ｇａを主成分とする酸化物を含み、酸化物半導体層上に形成されている保護層１８と、Ｉｎを主成分とする非晶質酸化物を含み、保護層上に形成されている接触層２０Ａ，２０Ｂと、接触層上で、該接触層に接触しているとともに対向配置されているソース電極２２Ａ及びドレイン電極２２Ｂと、を有する。接触層は、保護層とソース電極及びドレイン電極とが厚さ方向で重なる領域に形成されており、ソース電極とドレイン電極との間では分離している。
【選択図】図１
Description
本発明は、電界効果型トランジスタに関する。
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。例えば、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以下、「有機ＥＬ素子」と記載する場合がある。）は、低電圧で高輝度の発光が得られるため、発光装置（照明）のほか、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニターなどの各種表示装置などへの利用により、デバイスの薄型化、軽量化、小型化、省電力化などが期待されている。
これらのＦＰＤは、一般的に、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層として用いた電界効果型トランジスタ（適宜、「薄膜トランジスタ」、又は、「ＴＦＴ」という。）のアクティブマトリクス回路により駆動される。
一方、ＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の代わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。しかしながら、上述のシリコン薄膜を活性層として用いる薄膜トランジスタの製造は、比較的高温の熱処理工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
一方、ＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の代わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。しかしながら、上述のシリコン薄膜を活性層として用いる薄膜トランジスタの製造は、比較的高温の熱処理工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
活性層を構成するシリコン薄膜に代わる半導体材料として酸化物半導体が提案されている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物は低温での成膜が可能であり、樹脂フイルム上に室温成膜可能な材料として注目されている（例えば、特許文献１参照）。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物を活性層に用いた薄膜トランジスタは、非晶質シリコンを活性層に用いた薄膜トランジスタよりも高い移動度が得られるため、有機ＥＬ素子を用いたフレキシブルディスプレイ用の薄膜トランジスタとして検討されている。
また、酸化物半導体を活性層として用いる薄膜トランジスタとして、例えば、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、Ｚｎ２ＳｎＯ４等の酸化物半導体と、酸化ガリウムを積層した積層型の活性層を有する薄膜トランジスタが提案されている（特許文献２参照）。
本発明は、酸化物半導体の活性層が保護されるとともにソース電極及びドレイン電極とのオーミックコンタクトが確保され、閾値変動が抑制される電界効果型トランジスタを提供することを目的とする。
上記目的を達成するため、本発明では以下の電界効果型トランジスタが提供される。
＜１＞ ゲート電極と、前記ゲート電極上に形成されている絶縁層と、前記絶縁層を隔てて前記ゲート電極に対向する位置に形成されている酸化物半導体層と、Ｇａを主成分とする酸化物を含み、前記酸化物半導体層上に形成されている保護層と、Ｉｎを主成分とする非晶質酸化物を含み、前記保護層上に形成されている接触層と、前記接触層上で、該接触層に接触しているとともに対向配置されているソース電極及びドレイン電極と、を有し、前記接触層が、前記保護層と前記ソース電極及び前記ドレイン電極とが厚さ方向で重なる領域に形成されており、前記ソース電極と前記ドレイン電極との間では分離している電界効果型トランジスタ。
＜２＞ 酸化物半導体層と、Ｇａを主成分とする酸化物を含み、前記酸化物半導体層上に形成されている保護層と、Ｉｎを主成分とする非晶質酸化物を含み、前記保護層上に形成されている接触層と、前記接触層上で、該接触層に接触しているとともに対向配置されているソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に一体的に形成されている絶縁層と、前記絶縁層を隔てて前記酸化物半導体層に対向する位置に形成されているゲート電極と、を有し、前記接触層が、前記保護層と前記ソース電極及び前記ドレイン電極とが厚さ方向で重なる領域に形成されており、前記ソース電極と前記ドレイン電極との間では分離している電界効果型トランジスタ。
＜３＞ 前記接触層に含まれる非晶質酸化物が、ＩＺＯ、ＩＴＯ、及びＩｎ２Ｏ３からなる群から選択される非晶質酸化物である＜１＞又は＜２＞に記載の電界効果型トランジスタ。
＜４＞ 前記保護層に含まれる酸化物が、酸化ガリウムである＜１＞〜＜３＞のいずれかに記載の電界効果型トランジスタ。
＜５＞ 前記酸化物半導体層が、Ｉｎ、Ｇａ、及びＺｎを含む酸化物の層である＜１＞〜＜４＞のいずれかに記載の電界効果型トランジスタ。
＜１＞ ゲート電極と、前記ゲート電極上に形成されている絶縁層と、前記絶縁層を隔てて前記ゲート電極に対向する位置に形成されている酸化物半導体層と、Ｇａを主成分とする酸化物を含み、前記酸化物半導体層上に形成されている保護層と、Ｉｎを主成分とする非晶質酸化物を含み、前記保護層上に形成されている接触層と、前記接触層上で、該接触層に接触しているとともに対向配置されているソース電極及びドレイン電極と、を有し、前記接触層が、前記保護層と前記ソース電極及び前記ドレイン電極とが厚さ方向で重なる領域に形成されており、前記ソース電極と前記ドレイン電極との間では分離している電界効果型トランジスタ。
＜２＞ 酸化物半導体層と、Ｇａを主成分とする酸化物を含み、前記酸化物半導体層上に形成されている保護層と、Ｉｎを主成分とする非晶質酸化物を含み、前記保護層上に形成されている接触層と、前記接触層上で、該接触層に接触しているとともに対向配置されているソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に一体的に形成されている絶縁層と、前記絶縁層を隔てて前記酸化物半導体層に対向する位置に形成されているゲート電極と、を有し、前記接触層が、前記保護層と前記ソース電極及び前記ドレイン電極とが厚さ方向で重なる領域に形成されており、前記ソース電極と前記ドレイン電極との間では分離している電界効果型トランジスタ。
＜３＞ 前記接触層に含まれる非晶質酸化物が、ＩＺＯ、ＩＴＯ、及びＩｎ２Ｏ３からなる群から選択される非晶質酸化物である＜１＞又は＜２＞に記載の電界効果型トランジスタ。
＜４＞ 前記保護層に含まれる酸化物が、酸化ガリウムである＜１＞〜＜３＞のいずれかに記載の電界効果型トランジスタ。
＜５＞ 前記酸化物半導体層が、Ｉｎ、Ｇａ、及びＺｎを含む酸化物の層である＜１＞〜＜４＞のいずれかに記載の電界効果型トランジスタ。
本発明によれば、酸化物半導体の活性層が保護されるとともに活性層とソース電極及びドレイン電極とのオーミックコンタクトが確保され、閾値変動の少ない電界効果型トランジスタが提供される。
本発明の完成に先立ち、本発明者は、活性層として酸化物半導体層を用いる電界効果型トランジスタについて以下のような検討及び研究を行った。
ＴＦＴは、ゲート電極の位置に基づき、いわゆるボトムゲート型とトップゲート型があるが、酸化物半導体は酸素や水分に弱く、また、金属電極をスパッタリングによって成膜する時のプラズマダメージ等に弱いため、ボトムゲート型が好ましい。
また、ボトムゲート型のＴＦＴの中でも、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるボトムコンタクト型とトップコンタクト型があるが、トップコンタクト型であれば、ゲート絶縁層と活性層を、真空を破らずに連続して成膜することができ、それにより良好な界面が得やすい点で好ましい。
なお、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
ＴＦＴは、ゲート電極の位置に基づき、いわゆるボトムゲート型とトップゲート型があるが、酸化物半導体は酸素や水分に弱く、また、金属電極をスパッタリングによって成膜する時のプラズマダメージ等に弱いため、ボトムゲート型が好ましい。
また、ボトムゲート型のＴＦＴの中でも、活性層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるボトムコンタクト型とトップコンタクト型があるが、トップコンタクト型であれば、ゲート絶縁層と活性層を、真空を破らずに連続して成膜することができ、それにより良好な界面が得やすい点で好ましい。
なお、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
しかし、トップコンタクト型ではソース電極及びドレイン電極が活性層の上に形成されるため、ソース電極及びドレイン電極用の金属膜をスパッタリングにより成膜する時のプラズマダメージ等が活性層に悪影響を与えてしまう。そこで、活性層を形成した後、電極用金属を成膜する前に、活性層上に酸化ガリウム等により保護層（中間層）を形成し、その後、ソース・ドレイン電極を形成することが考えられる。
ところが、酸化ガリウムは導電率が小さく、いわば半絶縁性であるため、このような半絶縁性の保護層が活性層上にあると、オーミックコンタクト性が悪化してしまう。そこで、半絶縁性の保護層の上にＩＺＯ等により導電性の非晶質酸化物の層を形成し、その後、ソース・ドレイン電極を形成することでオーミックコンタクト性を改善することが考えられる。しかし、この場合、ソース・ドレイン電極が導電性の非晶質酸化物層にそれぞれ接触しているため、ソース・ドレイン電極間の低抵抗化を招き、その結果、オフ電流の上昇や閾値変動が生じ易いなど、ＴＦＴの動作特性に悪影響を及ぼし易い。
本発明者は、これらの検討及び研究を重ねた結果、電界効果型トランジスタにおいて、Ｇａ又はＡｌを主成分とする酸化物を含む保護層と、Ｉｎを主成分とする非晶質酸化物を含む接触層を、それぞれ特定の位置及び形状に設けることで、ソース電極とドレイン電極間の高抵抗が確保されてオフ電流が抑制されるとともに、閾値変動も抑制されることを見出し、本発明の完成に至った。
以下、添付の図面を参照しながら、本発明に係る電界効果型トランジスタについて具体的に説明する。
以下、添付の図面を参照しながら、本発明に係る電界効果型トランジスタについて具体的に説明する。
＜第１の実施形態＞
図１は、第１の実施形態に係る薄膜トランジスタ１００の構成を概略的に示している。本実施形態に係る薄膜トランジスタ１００は、ボトムゲート型のトップコンタクト型であり、ゲート電極１２と、ゲート電極１２上に形成されている絶縁層１４と、絶縁層１４を隔ててゲート電極１２に対向する位置に形成されている酸化物半導体層１６と、Ｇａ又はＡｌを主成分とする酸化物を含み、酸化物半導体層１６上に形成されている保護層１８と、Ｉｎを主成分とする非晶質酸化物を含み、保護層１８上に形成されている接触層２０Ａ，２０Ｂと、接触層２０Ａ，２０Ｂ上で、該接触層２０Ａ，２０Ｂに接触しているとともに対向配置されているソース電極２２Ａ及びドレイン電極２２Ｂと、を有する。接触層２０Ａ，２０Ｂは、図１及び図２に示すように、保護層１８とソース電極２２Ａ及びドレイン電極２２Ｂとが厚さ方向で重なる領域に形成されており、ソース電極２２Ａとドレイン電極２２Ｂとの間では分離している。
図１は、第１の実施形態に係る薄膜トランジスタ１００の構成を概略的に示している。本実施形態に係る薄膜トランジスタ１００は、ボトムゲート型のトップコンタクト型であり、ゲート電極１２と、ゲート電極１２上に形成されている絶縁層１４と、絶縁層１４を隔ててゲート電極１２に対向する位置に形成されている酸化物半導体層１６と、Ｇａ又はＡｌを主成分とする酸化物を含み、酸化物半導体層１６上に形成されている保護層１８と、Ｉｎを主成分とする非晶質酸化物を含み、保護層１８上に形成されている接触層２０Ａ，２０Ｂと、接触層２０Ａ，２０Ｂ上で、該接触層２０Ａ，２０Ｂに接触しているとともに対向配置されているソース電極２２Ａ及びドレイン電極２２Ｂと、を有する。接触層２０Ａ，２０Ｂは、図１及び図２に示すように、保護層１８とソース電極２２Ａ及びドレイン電極２２Ｂとが厚さ方向で重なる領域に形成されており、ソース電極２２Ａとドレイン電極２２Ｂとの間では分離している。
このような構成の薄膜トランジスタ１００では、保護層１８は、図１及び図３に示すように、酸化物半導体層１６上に形成されているため、酸化物半導体層１６は空気や酸素から保護され、製造工程中もプラズマダメージ、スパッタダメージ等から保護される。また、保護層１８は、ソース電極２２Ａとドレイン電極２２Ｂとの間に存在しているが、導電性が低いため、ソース電極２２Ａとドレイン電極２２Ｂが保護層１８を介して通電することは抑制される。
一方、保護層１８とソース・ドレイン電極２２Ａ，２２Ｂとが厚さ方向で重なる領域には、導電性の接触層２０Ａ，２０Ｂが介在しているため、オーミックコンタクトが実現される。また、ソース電極２２Ａとドレイン電極２２Ｂとの間では接触層２０Ａ，２０Ｂは分離しているため、ソース・ドレイン電極２２Ａ，２２Ｂは接触層２０Ａ，２０Ｂを介して通電せずに、ソース・ドレイン電極２２Ａ，２２Ｂの間ではオフ時では高抵抗が確保される。従って、オフ電流が抑制されるとともに、オン電流は図１の矢印Ａに示すように酸化物半導体層１６を介して流れ、閾値変動も抑制された安定した動作特性を示すことになる。
次に、本実施形態に係る電界効果型トランジスタの各構成について具体的に説明する。
−基板−
電界効果型トランジスタ１００を支持する基板（支持体）１０としては、少なくとも電界効果型トランジスタ１００を形成する面が絶縁性を有し、寸法安定性、耐溶剤性、加工性、耐熱性などを有するものを用いる。また、最終製品として、例えば有機ＥＬディスプレイを製造する場合は、水分や酸素の透過が抑制される基板を用いる。また、基板１０側から光を透過させて発光や表示を行う場合は、光透過性を有する基板を用いる。
−基板−
電界効果型トランジスタ１００を支持する基板（支持体）１０としては、少なくとも電界効果型トランジスタ１００を形成する面が絶縁性を有し、寸法安定性、耐溶剤性、加工性、耐熱性などを有するものを用いる。また、最終製品として、例えば有機ＥＬディスプレイを製造する場合は、水分や酸素の透過が抑制される基板を用いる。また、基板１０側から光を透過させて発光や表示を行う場合は、光透過性を有する基板を用いる。
上記のような条件を満たす基板１０としては、ガラス、ジルコニア安定化酸化イットリウム（ＹＳＺ）等の無機材料が好適である。なお、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。また、ソーダライムガラスを用いる場合には、シリカなどのバリアコートを施したものを使用することが好ましい。
一方、基板１０側から光を取り出す必要がない場合は、例えば、ステンレス、Ｆｅ、Ａｌ、Ｎｉ、Ｃｏ、Ｃｕやこれらの合金等の金属基板やＳｉなどの半導体基板を用い、基板１０上に電気絶縁性を確保するための絶縁膜を設けてもよい。金属製の基板であれば、安価なものもあり、厚みが薄くても、強度が高く、大気中の水分や酸素に対して高いバリア性を有するものとなる。
また、有機材料からなる樹脂基板を使用してもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料などが挙げられる。
基板１０の形状、構造、大きさ、厚み等については特に制限はなく、目的等に応じて適宜選択すればよい。一般的には、基板１０の形状としては、取り扱い性、電界効果型トランジスタ１００の形成容易性等の観点から、板状であることが好ましい。基板１０の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板１０は、単一部材で構成されていてもよいし、２つ以上の部材で構成されていてもよい。
−ゲート電極−
ゲート電極１２は、電圧の印加によって活性層１６を介してソース・ドレイン電極２２Ａ，２２Ｂ間の電流を制御する。ゲート電極１２を構成する材料としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物が好適に挙げられる。
ゲート電極１２の厚みは、ゲート配線の抵抗を下げ、ＴＦＴの制御信号の遅延を防ぐ観点から、１０ｎｍ以上であることが好ましく、ゲート電極１２の上に形成される各層の段差を小さくして破断を防止する観点から、１０００ｎｍ以下であることが好ましい。
ゲート電極１２は、電圧の印加によって活性層１６を介してソース・ドレイン電極２２Ａ，２２Ｂ間の電流を制御する。ゲート電極１２を構成する材料としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物が好適に挙げられる。
ゲート電極１２の厚みは、ゲート配線の抵抗を下げ、ＴＦＴの制御信号の遅延を防ぐ観点から、１０ｎｍ以上であることが好ましく、ゲート電極１２の上に形成される各層の段差を小さくして破断を防止する観点から、１０００ｎｍ以下であることが好ましい。
−絶縁層−
絶縁層（ゲート絶縁層）１４はゲート電極１２上に形成されている。ゲート絶縁層１４は、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体から構成され、それらの化合物を２種以上含む絶縁層としてもよい。また、ポリイミドのような高分子絶縁体を用いてもよい。
絶縁層（ゲート絶縁層）１４はゲート電極１２上に形成されている。ゲート絶縁層１４は、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体から構成され、それらの化合物を２種以上含む絶縁層としてもよい。また、ポリイミドのような高分子絶縁体を用いてもよい。
ゲート絶縁層１４の厚みは、リーク電流の抑制及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁層１４の厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁層１４の材質にもよるが、成膜に要する時間と電圧耐性の観点から、ゲート絶縁層１４の厚さは、無機絶縁体であれば５０ｎｍ以上１０００ｎｍ以下が好ましく、高分子絶縁体であれば０．５μｍ以上５μｍ以下が好ましい。
−酸化物半導体層−
酸化物半導体層（活性層）１６は、絶縁層１４を隔ててゲート電極１２に対向する位置に形成されている。酸化物半導体層１６を構成する材料としては、非晶質酸化物半導体が好ましい。非晶質酸化物半導体は、低温で成膜可能であるため、プラスチックのような可撓性を有する樹脂基板にも成膜することができる。
Ｉｎ、Ｇａ、Ｚｎ及びＳｎの少なくとも一つを含有する非晶質酸化物半導体が好ましく、Ｉｎ又はＺｎを含有する非晶質酸化物半導体がより好ましい。低温で成膜可能な非晶質酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、及びＩｎ、Ｇａ及びＺｎを含む酸化物が挙げられ、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましい。これらは、キャリアが電子のｎ型半導体である。なお、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層１６に用いてもよいし、特開２００６−１６５５２９号公報に開示されている酸化物半導体を用いてもよい。
酸化物半導体層（活性層）１６は、絶縁層１４を隔ててゲート電極１２に対向する位置に形成されている。酸化物半導体層１６を構成する材料としては、非晶質酸化物半導体が好ましい。非晶質酸化物半導体は、低温で成膜可能であるため、プラスチックのような可撓性を有する樹脂基板にも成膜することができる。
Ｉｎ、Ｇａ、Ｚｎ及びＳｎの少なくとも一つを含有する非晶質酸化物半導体が好ましく、Ｉｎ又はＺｎを含有する非晶質酸化物半導体がより好ましい。低温で成膜可能な非晶質酸化物半導体としては、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、及びＩｎ、Ｇａ及びＺｎを含む酸化物が挙げられ、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましい。これらは、キャリアが電子のｎ型半導体である。なお、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層１６に用いてもよいし、特開２００６−１６５５２９号公報に開示されている酸化物半導体を用いてもよい。
結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される非晶質酸化物半導体が好ましく、特にＩｎＧａＺｎＯ４（適宜「ＩＧＺＯ」という。）がより好ましい。この組成の非晶質酸化物半導体の特徴としては、電気伝導度が増加するにつれ電子移動度が増加する傾向を示す。電気伝導度を制御するには、成膜中の酸素分圧により制御が可能である。
酸化物半導体層１６の厚みは、ドレイン電流が十分に流れる観点と、成膜に要する時間が長くなり過ぎないようにする観点から、５０ｎｍ以上１５０ｎｍ以下とすることが好ましい。
また、酸化物半導体層１６の電気伝導度は、活性層として機能させるため、１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることが好ましく、１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることがより好ましい。
酸化物半導体層１６の厚みは、ドレイン電流が十分に流れる観点と、成膜に要する時間が長くなり過ぎないようにする観点から、５０ｎｍ以上１５０ｎｍ以下とすることが好ましい。
また、酸化物半導体層１６の電気伝導度は、活性層として機能させるため、１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることが好ましく、１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることがより好ましい。
−保護層−
保護層１８は、Ｇａ又はＡｌを主成分とする酸化物を含み、酸化物半導体層１６上に形成されている。ここで「Ｇａ又はＡｌを主成分とする酸化物」とは、保護層１８を構成する酸化物が、酸素以外の構成成分のうちＧａ又はＡｌの含有量（質量比）が最も多いことを意味し、５０質量％以上であることが好ましく、９０質量％以上であることがより好ましい。保護層１８を構成するＧａ又はＡｌを主成分とする酸化物としては具体的にはＧａ２Ｏ３、Ａｌ２Ｏ３など挙げられる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物であって、Ｉｎ、ＺｎよりもＧａを多く含む（好ましくはＧａが５０質量％以上）Ｇａリッチの酸化物でもよい。なお、酸化物半導体層１６として、ＩＧＺＯ層を形成する場合は、電気特性、親和性などの観点から、酸化ガリウム、具体的には、Ｇａ２Ｏ３、あるいは、上記のようなＧａリッチのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物から保護層１８を形成することが好ましい。
保護層１８は、Ｇａ又はＡｌを主成分とする酸化物を含み、酸化物半導体層１６上に形成されている。ここで「Ｇａ又はＡｌを主成分とする酸化物」とは、保護層１８を構成する酸化物が、酸素以外の構成成分のうちＧａ又はＡｌの含有量（質量比）が最も多いことを意味し、５０質量％以上であることが好ましく、９０質量％以上であることがより好ましい。保護層１８を構成するＧａ又はＡｌを主成分とする酸化物としては具体的にはＧａ２Ｏ３、Ａｌ２Ｏ３など挙げられる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物であって、Ｉｎ、ＺｎよりもＧａを多く含む（好ましくはＧａが５０質量％以上）Ｇａリッチの酸化物でもよい。なお、酸化物半導体層１６として、ＩＧＺＯ層を形成する場合は、電気特性、親和性などの観点から、酸化ガリウム、具体的には、Ｇａ２Ｏ３、あるいは、上記のようなＧａリッチのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物から保護層１８を形成することが好ましい。
保護層１８は、酸化物半導体層１６上の少なくともソース・ドレイン電極２２Ａ，２２Ｂと重なる領域とソース・ドレイン電極２２Ａ，２２Ｂ間の領域に形成されていればよいが、酸化物半導体層１６を効果的に保護する観点から、図３に示すように、酸化物半導体層１６上の全体に形成されていることが好ましい。
保護層１８の厚みは、ソース・ドレイン電極２２Ａ，２２Ｂの成膜時のスパッタダメージや製造後の外気（酸素、水分）から活性層１６を確実に保護する観点から１０ｎｍ以上であることが好ましい。一方、保護層１８は導電性が低いため、保護層１８が厚過ぎると絶縁性が高くなり駆動電圧の上昇を招くおそれがある。駆動電圧の上昇を抑制する観点から、保護層１８の厚みは３０ｎｍ以下であることが好ましい。
また、保護層１８の電気伝導度は、保護層１８を介したソース・ドレイン間の通電を防ぐため、１０６Ｓｃｍ−１以上１０１２Ｓｃｍ−１未満であることが好ましく、１０７Ｓｃｍ−１以上１０１０Ｓｃｍ−１未満であることがより好ましい。
また、保護層１８の電気伝導度は、保護層１８を介したソース・ドレイン間の通電を防ぐため、１０６Ｓｃｍ−１以上１０１２Ｓｃｍ−１未満であることが好ましく、１０７Ｓｃｍ−１以上１０１０Ｓｃｍ−１未満であることがより好ましい。
−接触層−
接触層２０Ａ，２０Ｂは、Ｉｎを主成分とする非晶質酸化物を含み、保護層１８とソース電極２２Ａ及びドレイン電極２２Ｂとが厚さ方向で重なる領域に形成され、ソース電極２２Ａ及びドレイン電極２２Ｂに接触しているとともにソース電極２２Ａとドレイン電極２２Ｂとの間では分離している。ここで「Ｉｎを主成分とする非晶質酸化物」とは、接触層２０Ａ，２０Ｂを構成する酸化物が、酸素以外の構成成分のうちＩｎの含有量（質量比）が最も多いことを意味し、７５質量％以上であることが好ましく、８０質量％以上であることがより好ましい。なお、本実施形態では、接触層２０Ａ，２０Ｂは保護層１８とも接触しているが、必ずしも保護層１８と接触している必要はなく、保護層１８と接触層２０Ａ，２０Ｂとの間に他の層（中間層）が介在してもよい。
接触層２０Ａ，２０Ｂは、Ｉｎを主成分とする非晶質酸化物を含み、保護層１８とソース電極２２Ａ及びドレイン電極２２Ｂとが厚さ方向で重なる領域に形成され、ソース電極２２Ａ及びドレイン電極２２Ｂに接触しているとともにソース電極２２Ａとドレイン電極２２Ｂとの間では分離している。ここで「Ｉｎを主成分とする非晶質酸化物」とは、接触層２０Ａ，２０Ｂを構成する酸化物が、酸素以外の構成成分のうちＩｎの含有量（質量比）が最も多いことを意味し、７５質量％以上であることが好ましく、８０質量％以上であることがより好ましい。なお、本実施形態では、接触層２０Ａ，２０Ｂは保護層１８とも接触しているが、必ずしも保護層１８と接触している必要はなく、保護層１８と接触層２０Ａ，２０Ｂとの間に他の層（中間層）が介在してもよい。
接触層２０Ａ，２０Ｂを構成する非晶質酸化物としては、例えば、酸化物半導体層１６としてＩＧＺＯ層を形成する場合は、親和性、オーミックコンタクト性などの観点から、非晶質ＩＺＯ（インジウム亜鉛オキサイド）、非晶質ＩＴＯ（インジウムスズオキサイド）、又は非晶質Ｉｎ２Ｏ３であることが好ましい。
接触層２０Ａ，２０Ｂの厚みは、オーミックコンタクトを確実に実現する観点から１０ｎｍ以上であることが好ましく、成膜に要する時間が長くなり過ぎないようにする観点から、３０ｎｍ以下であることが好ましい。
また、接触層２０Ａ，２０Ｂの電気伝導度は、オーミックコンタクトを確実に実現するため、１０１Ｓｃｍ−１以上１０４Ｓｃｍ−１未満であることが好ましく、１０２Ｓｃｍ−１以上１０３Ｓｃｍ−１未満であることがより好ましい。
接触層２０Ａ，２０Ｂの厚みは、オーミックコンタクトを確実に実現する観点から１０ｎｍ以上であることが好ましく、成膜に要する時間が長くなり過ぎないようにする観点から、３０ｎｍ以下であることが好ましい。
また、接触層２０Ａ，２０Ｂの電気伝導度は、オーミックコンタクトを確実に実現するため、１０１Ｓｃｍ−１以上１０４Ｓｃｍ−１未満であることが好ましく、１０２Ｓｃｍ−１以上１０３Ｓｃｍ−１未満であることがより好ましい。
−ソース電極・ドレイン電極−
ソース電極２２Ａ及びドレイン電極２２Ｂは、接触層２０Ａ，２０Ｂ上で、該接触層２０Ａ，２０Ｂに接触しているとともに対向配置されている。
ソース・ドレイン電極２２Ａ，２２Ｂを構成する材料としては、具体的には、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。なお、ソース・ドレイン電極２２Ａ，２２ＢはＩｎを主成分とする非晶質酸化物を含む接触層２０Ａ，２０Ｂと接触するため、接触層２０Ａ，２０Ｂとの親和性から金属、合金、又は金属酸化物導電膜から形成することが好ましい。
ソース電極２２Ａ及びドレイン電極２２Ｂは、接触層２０Ａ，２０Ｂ上で、該接触層２０Ａ，２０Ｂに接触しているとともに対向配置されている。
ソース・ドレイン電極２２Ａ，２２Ｂを構成する材料としては、具体的には、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。なお、ソース・ドレイン電極２２Ａ，２２ＢはＩｎを主成分とする非晶質酸化物を含む接触層２０Ａ，２０Ｂと接触するため、接触層２０Ａ，２０Ｂとの親和性から金属、合金、又は金属酸化物導電膜から形成することが好ましい。
ソース電極２２Ａ及びドレイン電極２２Ｂの厚みは、その材料、最終製品などによって異なるが、成膜性、導電性（低抵抗化）などを考慮すると、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。なお、ソース・ドレイン電極２２Ａ，２２Ｂの後で活性層を形成する場合は、活性層の厚みや段差を小さくすることを考慮し、ソース・ドレイン電極２２Ａ，２２Ｂの厚みが制限されるが、本実施形態では、活性層１６等を形成した後にソース・ドレイン電極２２Ａ，２２Ｂを形成するため、ソース・ドレイン電極２２Ａ，２２Ｂの後で活性層１６を形成する場合に比べ、ソース・ドレイン電極２２Ａ，２２Ｂをより厚く形成して低抵抗化を図ることもできる。
次に、本実施形態に係る薄膜トランジスタ１００を製造する方法について具体的に説明する。図４〜図７は、それぞれ本実施形態に係る薄膜トランジスタ１００を製造する工程を概略的に示している。
−ゲート電極の形成−
基板１０上にゲート電極１２を形成する。例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極１２及びゲート配線を同時にパターニングする。
基板１０上にゲート電極１２を形成する。例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って成膜する。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極１２及びゲート配線を同時にパターニングする。
−ゲート絶縁層の形成−
基板１０上にゲート電極１２を形成した後、絶縁層（ゲート絶縁層）１４を形成する。ゲート絶縁層１４は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従ってゲート電極１２及び基板１０上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
基板１０上にゲート電極１２を形成した後、絶縁層（ゲート絶縁層）１４を形成する。ゲート絶縁層１４は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従ってゲート電極１２及び基板１０上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
−酸化物半導体層、保護層、及び接触層の形成−
酸化物半導体層１６、保護層１８、及び接触層２０Ａ，２０Ｂを形成する方法は特に限定されないが、レジストを用いたリフトオフやエッチングにより所定のパターンに形成することができる。
例えば、ゲート絶縁層１４上にリフトオフ用のレジストを塗布し、露光後、現像する。ここでは、リフトオフ用のレジストはアルカリ性の剥離液に溶解する材料を用いる。これにより、図４に示されるように、酸化物半導体層１６を形成すべき箇所ではゲート絶縁層１４が露出し、酸化物半導体層１６を形成しない箇所ではレジスト膜が残留するようにレジストパターン３２を形成する。
酸化物半導体層１６、保護層１８、及び接触層２０Ａ，２０Ｂを形成する方法は特に限定されないが、レジストを用いたリフトオフやエッチングにより所定のパターンに形成することができる。
例えば、ゲート絶縁層１４上にリフトオフ用のレジストを塗布し、露光後、現像する。ここでは、リフトオフ用のレジストはアルカリ性の剥離液に溶解する材料を用いる。これにより、図４に示されるように、酸化物半導体層１６を形成すべき箇所ではゲート絶縁層１４が露出し、酸化物半導体層１６を形成しない箇所ではレジスト膜が残留するようにレジストパターン３２を形成する。
次いで、活性層としてＩＧＺＯ層１６を成膜する。例えば、Ｉｎ、Ｇａ、及びＺｎを目標の組成で含む酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いて成膜する。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法（ＰＬＤ法）がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。
ＩＧＺＯ層１６を成膜した後、保護層としてＧａ２Ｏ３層１８を、接触層としてＩＺＯ層２０を順次成膜する。この場合も各層１８，２０に応じたターゲットを用いてスパッタリング法によりそれぞれ成膜すればよい。これにより、図５に示されるように、ゲート絶縁層１４及びレジストパターン３２上にＩＧＺＯ層１６、Ｇａ２Ｏ３層１８、及びＩＺＯ層２０が積層される。
なお、各層１６，１８，２０は、それぞれＸ線回折法や、高解像度断面ＴＥＭ写真により結晶状態を確認することができる。また、厚さは、触針式表面形状測定や、断面ＴＥＭ写真により求めることができ、組成比は、ＸＲＦ（蛍光Ｘ線分析）や、ＸＰＳ（Ｘ線光電子分光分析）、ＳＩＭＳにより求めることができる。
なお、各層１６，１８，２０は、それぞれＸ線回折法や、高解像度断面ＴＥＭ写真により結晶状態を確認することができる。また、厚さは、触針式表面形状測定や、断面ＴＥＭ写真により求めることができ、組成比は、ＸＲＦ（蛍光Ｘ線分析）や、ＸＰＳ（Ｘ線光電子分光分析）、ＳＩＭＳにより求めることができる。
ＩＧＺＯ層１６、Ｇａ２Ｏ３層１８、及びＩＺＯ層２０を順次形成して積層した後、剥離液（アルカリ性）によりレジストパターン３２を溶解させる。このとき、レジストパターン３２上の各層１６，１８，２０はレジストの溶解とともに除去されるが、絶縁層１４上に形成されている各層１６，１８，２０は、最表面のＩＺＯ層２０がアルカリ溶液に対してほとんど溶解しないため、そのまま残留することになる。
−ソース・ドレイン電極の形成−
次いで、ソース・ドレイン電極２２Ａ，２２Ｂを形成する。ソース・ドレイン電極２２Ａ，２２Ｂを形成する方法も特に限定されないが、レジストを用いたリフトオフやエッチングによりパターン形成することができる。
例えば、リフトオフ用のレジストパターン３４を形成する。ここでもリフトオフ用のレジストはアルカリ性の剥離液に溶解する材料を用い、レジストを塗布し、露光後、現像する。これにより、ソース・ドレイン電極２２Ａ，２２Ｂを形成すべき領域では、ＩＧＺＯ層１６、Ｇａ２Ｏ３層１８、及びＩＺＯ層２０の積層体２４又はゲート絶縁層１４を露出させ、ソース電極２２Ａとドレイン電極２２Ｂを形成しない領域では、ソース・ドレイン電極２２Ａ，２２Ｂ間の領域を含めてレジスト膜３４を残留させる。
次いで、ソース・ドレイン電極２２Ａ，２２Ｂを形成する。ソース・ドレイン電極２２Ａ，２２Ｂを形成する方法も特に限定されないが、レジストを用いたリフトオフやエッチングによりパターン形成することができる。
例えば、リフトオフ用のレジストパターン３４を形成する。ここでもリフトオフ用のレジストはアルカリ性の剥離液に溶解する材料を用い、レジストを塗布し、露光後、現像する。これにより、ソース・ドレイン電極２２Ａ，２２Ｂを形成すべき領域では、ＩＧＺＯ層１６、Ｇａ２Ｏ３層１８、及びＩＺＯ層２０の積層体２４又はゲート絶縁層１４を露出させ、ソース電極２２Ａとドレイン電極２２Ｂを形成しない領域では、ソース・ドレイン電極２２Ａ，２２Ｂ間の領域を含めてレジスト膜３４を残留させる。
リフトオフ用のレジストパターン３４を形成した後、図６に示すように、ソース・ドレイン電極２２Ａ，２２Ｂを形成するための金属膜２２を成膜する。成膜法は特に限定されず、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式などの中から材料との適性を考慮して選択した方法に従って成膜すればよい。例えば、スパッタリング法によりＭｏ膜２２を形成する。これにより、ゲート絶縁層１４、積層体２４、及びレジストパターン３４の各露出部分にＭｏ膜２２が形成される。
なお、例えば、ソース電極２２Ａ及びドレイン電極２２Ｂの材料としてＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って成膜することができ、有機導電性化合物を選択する場合には湿式成膜法に従って行うことができる。
なお、例えば、ソース電極２２Ａ及びドレイン電極２２Ｂの材料としてＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って成膜することができ、有機導電性化合物を選択する場合には湿式成膜法に従って行うことができる。
Ｍｏ膜２２を形成した後、剥離液（アルカリ性）を用いてレジストパターン３４を溶解して除去する。これにより、図７に示すように、レジストパターン３４上に形成されていたＭｏ膜２２はレジスト３４とともに除去され、レジストパターン３４から露出していた領域ではＭｏ膜２２が残留してソース・ドレイン電極２２Ａ，２２Ｂが形成される。なお、ソース・ドレイン電極２２Ａ，２２Ｂ間では剥離液によってレジストパターン３４が除去された後、ＩＺＯ層２０が露出するが、耐アルカリ性であるため、積層体２４はそのまま残留する。
一方、ソース・ドレイン電極２２Ａ，２２Ｂの形成としてエッチングを行う場合は、ドライエッチングは設備が高価であり、製造コストが上昇するため、コストの低減が可能なウエットエッチングを用いた加工が望ましい。例えば、保護層１８をＧａ２Ｏ３ベースの非晶質酸化膜（厚さ：１０ｎｍ以上）とし、接触層２０をＩｎ２Ｏ３ベースの非晶質酸化膜（厚さ：１０ｎｍ以上）とすることで、酸化物半導体層１６に影響を与えることなく、ウエットエッチングによるソース・ドレイン電極２２Ａ，２２Ｂの形成を実現することができる。
−接触層の一部除去−
次いで、ソース・ドレイン電極２２Ａ，２２Ｂから露出しているＩＺＯ層２０をエッチングにより除去する。例えば、シュウ酸等の弱酸を用いてエッチングすることで、ＩＺＯ層２０の露出部分は溶解して除去され、Ｇａ２Ｏ３層１８とソース・ドレイン電極２２Ａ，２２Ｂとの間に挟まれている部分は残留する。なお、ＩＺＯ層２０が除去された部分では、Ｇａ２Ｏ３層１８が露出する。Ｇａ２Ｏ３層１８はアルカリ性の剥離液には溶け易いが、耐酸性であり、酸性のエッチング液に対してはエッチングストッパーとして機能してそのまま残留する。これにより、ソース・ドレイン電極２２Ａ，２２Ｂと活性層（ＩＺＯ層）２０が厚さ方向で重なり合う部分（オーバーラップ領域）のみに導電性の非晶質酸化物のＩＺＯ層２０が介在し、活性層２０上には全体的にＧａ２Ｏ３層１８が保護層として残留する。
次いで、ソース・ドレイン電極２２Ａ，２２Ｂから露出しているＩＺＯ層２０をエッチングにより除去する。例えば、シュウ酸等の弱酸を用いてエッチングすることで、ＩＺＯ層２０の露出部分は溶解して除去され、Ｇａ２Ｏ３層１８とソース・ドレイン電極２２Ａ，２２Ｂとの間に挟まれている部分は残留する。なお、ＩＺＯ層２０が除去された部分では、Ｇａ２Ｏ３層１８が露出する。Ｇａ２Ｏ３層１８はアルカリ性の剥離液には溶け易いが、耐酸性であり、酸性のエッチング液に対してはエッチングストッパーとして機能してそのまま残留する。これにより、ソース・ドレイン電極２２Ａ，２２Ｂと活性層（ＩＺＯ層）２０が厚さ方向で重なり合う部分（オーバーラップ領域）のみに導電性の非晶質酸化物のＩＺＯ層２０が介在し、活性層２０上には全体的にＧａ２Ｏ３層１８が保護層として残留する。
上記のような工程を経て、図１に示すような構成を有する薄膜トランジスタ１００が作製される。このような構成の薄膜トランジスタ１００は、ＩＧＺＯ層１６の上面がＧａ２Ｏ３層１８で覆われて外気（酸素、水）から保護されるとともに、Ｇａ２Ｏ３層１８とソース・ドレイン電極２２Ａ，２２Ｂとの間には導電性のＩＺＯ層２０Ａ，２０Ｂが介在しているため、オーミックコンタクトが実現される。
一方、ソース電極２２Ａとドレイン電極２２Ｂとの間ではＩＺＯ層２０Ａ，２０Ｂは分離し、バックチャネル上には無いので、ソース・ドレイン電極２２Ａ，２２ＢはＩＺＯ層２０Ａ，２０Ｂを介して通電することはなく、ＴＦＴ動作に悪影響を及ぼすことはない。
また、Ｇａ２Ｏ３層１８は、ＩＧＺＯ層１６上の全体に形成されており、ソース電極２２Ａとドレイン電極２２Ｂとの間にも存在するが、導電性が低いため、Ｇａ２Ｏ３層１８を介して通電せず、オフ時にはソース・ドレイン電極間では高抵抗が維持される。従って、オン電流は、ソース・ドレイン電極２２Ａ，２２Ｂは、図１の矢印Ａに示すようにＩＧＺＯ層１６を介して通電し、安定した動作特性を示すことになる。
また、Ｇａ２Ｏ３層１８は、ＩＧＺＯ層１６上の全体に形成されており、ソース電極２２Ａとドレイン電極２２Ｂとの間にも存在するが、導電性が低いため、Ｇａ２Ｏ３層１８を介して通電せず、オフ時にはソース・ドレイン電極間では高抵抗が維持される。従って、オン電流は、ソース・ドレイン電極２２Ａ，２２Ｂは、図１の矢印Ａに示すようにＩＧＺＯ層１６を介して通電し、安定した動作特性を示すことになる。
電界効果型トランジスタ１００を製造した後は、最終製品（表示装置、撮像装置など）に応じてさらに画素電極等を形成すればよい。例えば、有機ＥＬディスプレイを製造する場合は、層間絶縁膜、画素電極等を形成し、さらに有機エレクトロルミネッセンス層及びＡｌ等により上部電極（共通電極）を順次形成した後、ガラス等で封止する。
＜第２の実施形態＞
図８は、第２の実施形態に係る薄膜トランジスタ２００の構成を概略的に示している。本実施形態に係る薄膜トランジスタ２００では、酸化物半導体層１６上にはＧａ又はＡｌを主成分とする酸化物を含む保護層１８が形成されている。保護層１８とソース・ドレイン電極２２Ａ，２２Ｂとの間には、Ｉｎを主成分とする非晶質酸化物を含む接触層２０Ａ，２０Ｂが形成されており、ソース・ドレイン電極２２Ａ，２２Ｂに接触しているとともにソース電極２２Ａとドレイン電極２２Ｂとの間で分離している。さらに、保護層１８と接触層２０Ａ，２０Ｂとの間には、第１の中間層１７Ａ，１７Ｂと、第２の中間層１９Ａ，１９Ｂが形成されている。これらの中間層１７Ａ，１７Ｂ，１９Ａ，１９Ｂは、接触層２０Ａ，２０Ｂと同様、厚さ方向において酸化物半導体層１６とソース・ドレイン電極２２Ａ，２２Ｂとが重なる領域に形成されており、ソース電極２２Ａとドレイン電極２２Ｂとの間では分離している。従って、ソース電極２２Ａとドレイン電極２２Ｂはこれらの中間層１７Ａ，１７Ｂ，１９Ａ，１９Ｂを介して通電することもない。
図８は、第２の実施形態に係る薄膜トランジスタ２００の構成を概略的に示している。本実施形態に係る薄膜トランジスタ２００では、酸化物半導体層１６上にはＧａ又はＡｌを主成分とする酸化物を含む保護層１８が形成されている。保護層１８とソース・ドレイン電極２２Ａ，２２Ｂとの間には、Ｉｎを主成分とする非晶質酸化物を含む接触層２０Ａ，２０Ｂが形成されており、ソース・ドレイン電極２２Ａ，２２Ｂに接触しているとともにソース電極２２Ａとドレイン電極２２Ｂとの間で分離している。さらに、保護層１８と接触層２０Ａ，２０Ｂとの間には、第１の中間層１７Ａ，１７Ｂと、第２の中間層１９Ａ，１９Ｂが形成されている。これらの中間層１７Ａ，１７Ｂ，１９Ａ，１９Ｂは、接触層２０Ａ，２０Ｂと同様、厚さ方向において酸化物半導体層１６とソース・ドレイン電極２２Ａ，２２Ｂとが重なる領域に形成されており、ソース電極２２Ａとドレイン電極２２Ｂとの間では分離している。従って、ソース電極２２Ａとドレイン電極２２Ｂはこれらの中間層１７Ａ，１７Ｂ，１９Ａ，１９Ｂを介して通電することもない。
このような構成の薄膜トランジスタ２００も、酸化物半導体層１６は保護層１８で覆われているため製造工程中のダメージや外気から保護される。例えば、製造工程におけるダメージ防止効果を増すには、保護層としてＧａ２Ｏ３層１８を形成した後、ＩＺＯ層１７Ａ，１７Ｂを厚み１０ｎｍ程度で介在させてから、再びＧａ２Ｏ３層１９Ａ，１９Ｂを１０ｎｍ程度の厚みで積層することが効果的である。
また、保護層１８とソース・ドレイン電極２２Ａ，２２Ｂとが重なる領域では、保護層１８よりも導電性の高い接触層２０Ａ，２０Ｂがソース・ドレイン電極２２Ａ，２２Ｂと接触しているため、オーミックコンタクトが実現される。従って、オフ時にはソース・ドレイン電極２２Ａ，２２Ｂ間の高抵抗が確保され、オン時にはソース・ドレイン電極２２Ａ，２２Ｂ間は図８の矢印Ａに示すように酸化物半導体層１６を介して通電し、閾値変動が抑制され、安定した動作特性を示すことになる。
また、保護層１８とソース・ドレイン電極２２Ａ，２２Ｂとが重なる領域では、保護層１８よりも導電性の高い接触層２０Ａ，２０Ｂがソース・ドレイン電極２２Ａ，２２Ｂと接触しているため、オーミックコンタクトが実現される。従って、オフ時にはソース・ドレイン電極２２Ａ，２２Ｂ間の高抵抗が確保され、オン時にはソース・ドレイン電極２２Ａ，２２Ｂ間は図８の矢印Ａに示すように酸化物半導体層１６を介して通電し、閾値変動が抑制され、安定した動作特性を示すことになる。
以下、実施例を説明するが、本発明はこれらに限定されるものではない。なお、以下の説明において、括弧内の単位（ｎｍ）が付いた数値は膜厚を表している。
＜実施例１＞
以下の工程により図１に示す構成を有する薄膜トランジスタを製造した。
ガラス基板上にゲート電極としてスパッタリングによってＭｏ膜（４０ｎｍ）を成膜した。
次いで、ゲート絶縁層としてスパッタリングによってＳｉＯ２膜（２００ｎｍ）を成膜した。
ゲート電極と対向し、ゲート絶縁層上にアイランド化した活性層を形成するため、リフトオフ用のレジスト（東京応化工業社製：ＴＳＭＲ８９００）の塗布、パターン露光、及び現像を順次行った。
＜実施例１＞
以下の工程により図１に示す構成を有する薄膜トランジスタを製造した。
ガラス基板上にゲート電極としてスパッタリングによってＭｏ膜（４０ｎｍ）を成膜した。
次いで、ゲート絶縁層としてスパッタリングによってＳｉＯ２膜（２００ｎｍ）を成膜した。
ゲート電極と対向し、ゲート絶縁層上にアイランド化した活性層を形成するため、リフトオフ用のレジスト（東京応化工業社製：ＴＳＭＲ８９００）の塗布、パターン露光、及び現像を順次行った。
次いで、ＩＧＺＯ膜（５０ｎｍ）／Ｇａ２Ｏ３膜（１０ｎｍ）／ＩＺＯ膜（１０ｎｍ）をそれぞれスパッタリングで連続成膜した。
次いで、リフトオフ用レジストをアルカリ性剥離液（ＡＺ社製：ＡＺリムーバ１００）で剥離した後、純水でリンスした。この時、ＩＺＯ膜（１０ｎｍ）は消失しなかった。
次いで、リフトオフ用レジストをアルカリ性剥離液（ＡＺ社製：ＡＺリムーバ１００）で剥離した後、純水でリンスした。この時、ＩＺＯ膜（１０ｎｍ）は消失しなかった。
ソース・ドレイン電極を一部が活性層にオーバーラップした状態となるようにリフトオフ形成するため、リフトオフ用のレジスト（東京応化工業社製：ＴＳＭＲ８９００）の塗布、露光、及び現像を行った。
リフトオフ用のレジストパターンを形成した後、Ｍｏ膜（４０ｎｍ）をベタ成膜した。
次いで、リフトオフ用レジストをアルカリ性剥離液（ＡＺリムーバ１００）で剥離し、純水でリンスした。この時、ＩＺＯ膜（１０ｎｍ）は消失しなかった。
さらに、シュウ酸に５分間浸漬して、バックチャネル部のＩＺＯ膜を除去した。
これにより図１に示すような構成を有する薄膜トランジスタを製造した。
得られた薄膜トランジスタはオフ電流及び閾値変動がほとんど無く、良好に動作した。なお、この時の薄膜トランジスタのゲート長は２００μｍ、ゲート幅は１０００μｍであり、トランジスタの測定条件はドレイン電圧に１０Ｖ固定印加し、ゲート電圧を−１０Ｖから＋１５Ｖまで、１０回走査する条件である。
リフトオフ用のレジストパターンを形成した後、Ｍｏ膜（４０ｎｍ）をベタ成膜した。
次いで、リフトオフ用レジストをアルカリ性剥離液（ＡＺリムーバ１００）で剥離し、純水でリンスした。この時、ＩＺＯ膜（１０ｎｍ）は消失しなかった。
さらに、シュウ酸に５分間浸漬して、バックチャネル部のＩＺＯ膜を除去した。
これにより図１に示すような構成を有する薄膜トランジスタを製造した。
得られた薄膜トランジスタはオフ電流及び閾値変動がほとんど無く、良好に動作した。なお、この時の薄膜トランジスタのゲート長は２００μｍ、ゲート幅は１０００μｍであり、トランジスタの測定条件はドレイン電圧に１０Ｖ固定印加し、ゲート電圧を−１０Ｖから＋１５Ｖまで、１０回走査する条件である。
＜実施例２＞
以下の工程により図８に示す構成を有する薄膜トランジスタを製造した。
実施例１と同様に、ガラス基板上に、ゲート電極としてＭｏ膜（４０ｎｍ）と、ゲート絶縁層としてＳｉＯ２膜（２００ｎｍ）を順次成膜した。
ゲート電極と対向し、ゲート絶縁層上にアイランド化した活性層を形成するため、リフトオフ用のレジストの塗布、パターン露光、及び現像を順次行った。
以下の工程により図８に示す構成を有する薄膜トランジスタを製造した。
実施例１と同様に、ガラス基板上に、ゲート電極としてＭｏ膜（４０ｎｍ）と、ゲート絶縁層としてＳｉＯ２膜（２００ｎｍ）を順次成膜した。
ゲート電極と対向し、ゲート絶縁層上にアイランド化した活性層を形成するため、リフトオフ用のレジストの塗布、パターン露光、及び現像を順次行った。
次いで、ＩＧＺＯ膜（５０ｎｍ）／第１のＧａ２Ｏ３膜（１０ｎｍ）／第１のＩＺＯ膜（１０ｎｍ）／第２のＧａ２Ｏ３膜（１０ｎｍ）／第２のＩＺＯ膜（１０ｎｍ）をスパッタリングで連続成膜した。
活性層をアイランド化するため、ウエットエッチング用のレジスト（東京応化工業社製：ＴＳＭＲ８９００）の塗布、パターン露光、及び現像を行い、レジストマスクを形成した。
次いで、Ａｌエッチング液（関東化学（株）製；燐酸、硝酸、及び酢酸の混合液）を用いて活性層をエッチングしてパターン化した。
エッチング後、レジストをアルカリ性剥離液（ＡＺリムーバ１００）で剥離した後、純水でリンスした。この時、最表面の第２のＩＺＯ膜は残っていた。
次いで、Ａｌエッチング液（関東化学（株）製；燐酸、硝酸、及び酢酸の混合液）を用いて活性層をエッチングしてパターン化した。
エッチング後、レジストをアルカリ性剥離液（ＡＺリムーバ１００）で剥離した後、純水でリンスした。この時、最表面の第２のＩＺＯ膜は残っていた。
次いで、ソース・ドレイン電極用のＭｏ膜（１００ｎｍ）をベタ成膜した。ソース・ドレイン電極を、一部が活性層にオーバーラップした状態となるようにウエットエッチングにより形成するため、レジストの塗布、露光、及び現像を行った後、Ａｌエッチング液でエッチングした。最表面の第２のＩＺＯ膜は、バックチャネル領域では消失し、オーバーラップ領域では残っていた。
レジストマスクをアルカリ性剥離液（ＡＺリムーバ１００）で剥離した後、純水でリンスした。この時、バックチャネル領域の第２のＧａ２Ｏ３膜は消失し、第１のＩＺＯ膜は残っていた。オーバーラップ領域の第２のＧａ２Ｏ３膜及び第１のＩＺＯ膜は残っていた。
この状態で、シュウ酸に３分間浸漬して、バックチャネル領域のみ第１のＩＺＯ膜を除去した。このとき、オーバーラップ領域の第２のＧａ２Ｏ３膜と第１のＩＺＯ膜は残っていた。
これにより図８に示すような構成を有する薄膜トランジスタを製造した。
得られた薄膜トランジスタはオフ電流及び閾値変動がほとんど無く、良好に動作した。なお、この時の薄膜トランジスタのゲート長は２００μｍ、ゲート幅は１０００μｍであり、トランジスタの測定条件はドレイン電圧に１０Ｖ固定印加し、ゲート電圧を−１０Ｖから＋１５Ｖまで、１０回走査する条件である。
これにより図８に示すような構成を有する薄膜トランジスタを製造した。
得られた薄膜トランジスタはオフ電流及び閾値変動がほとんど無く、良好に動作した。なお、この時の薄膜トランジスタのゲート長は２００μｍ、ゲート幅は１０００μｍであり、トランジスタの測定条件はドレイン電圧に１０Ｖ固定印加し、ゲート電圧を−１０Ｖから＋１５Ｖまで、１０回走査する条件である。
＜比較例１＞
バックチャネル部のＩＺＯ膜を除去しなかった以外は実施例１と同様の処理を行うことで、接触層２０Ａ，２０Ｂが繋がっている形態、すなわち図７に示す形態のＴＦＴを作製した。
この場合は常にドレイン電流が流れ、ＴＦＴはオフ動作を示さなかった。
バックチャネル部のＩＺＯ膜を除去しなかった以外は実施例１と同様の処理を行うことで、接触層２０Ａ，２０Ｂが繋がっている形態、すなわち図７に示す形態のＴＦＴを作製した。
この場合は常にドレイン電流が流れ、ＴＦＴはオフ動作を示さなかった。
以上、本発明について説明したが、本発明は上記実施形態及び比較例に限定されるものではない。
例えば、実施形態及び実施例では、保護層としては、Ｇａを主成分とする酸化物（Ｇａ２Ｏ３）を含む場合について主に説明したが、Ａｌを主成分とする酸化物（Ａｌ２Ｏ３）を含む保護層としても同様の効果が得られる。
例えば、実施形態及び実施例では、保護層としては、Ｇａを主成分とする酸化物（Ｇａ２Ｏ３）を含む場合について主に説明したが、Ａｌを主成分とする酸化物（Ａｌ２Ｏ３）を含む保護層としても同様の効果が得られる。
また、実施形態及び実施例では、ボトムゲート型の薄膜トランジスタについて主に説明したが、例えば、図９に示すようにトップゲート型の薄膜トランジスタ３００でもよい。この場合、基板１０上に、酸化物半導体層１６と、保護層１８はＧａ又はＡｌを主成分とする酸化物を含む保護層１８と、ソース電極２２Ａ及びドレイン電極２２Ｂと、Ｉｎを主成分とする非晶質酸化物を含む接触層２０Ａ，２０Ｂと、ソース電極２２Ａとドレイン電極２２Ｂ上に一体的に形成された絶縁層１４と、絶縁層１４を隔てて酸化物半導体層１６に対向する位置に形成されているゲート電極１２と、を有する。接触層２０Ａ，２０Ｂは、保護層１８とソース電極２２Ａ及びドレイン電極２２Ｂとの間に形成され、ソース電極２２Ａ及びドレイン電極２２Ｂに接触しているとともにソース電極２２Ａとドレイン電極２２Ｂとの間で分離している。このような構成のトップゲート型の薄膜トランジスタ３００でも、活性層１６は保護層１８により保護されるとともに、ソース・ドレイン電極２２Ａ，２２Ｂは接触層２０Ａ，２０Ｂと接してオーミックコンタクトが形成される。これにより、オフ電流及び閾値変動が抑制され、安定した動作特性を示す。
１０ 基板
１２ ゲート電極
１４ 絶縁層
１６ 酸化物半導体層（活性層）
１７Ａ，１７Ｂ 第１の中間層
１８ 保護層
１９Ａ，１９Ｂ 第２の中間層
２０Ａ ソース電極
２０Ｂ ドレイン電極
２２ 金属膜
２４ 積層体
３２，３４ レジストパターン
１００，２００ 電界効果型トランジスタ（ボトムゲート型）
３００ 電界効果型トランジスタ（トップゲート型）
１２ ゲート電極
１４ 絶縁層
１６ 酸化物半導体層（活性層）
１７Ａ，１７Ｂ 第１の中間層
１８ 保護層
１９Ａ，１９Ｂ 第２の中間層
２０Ａ ソース電極
２０Ｂ ドレイン電極
２２ 金属膜
２４ 積層体
３２，３４ レジストパターン
１００，２００ 電界効果型トランジスタ（ボトムゲート型）
３００ 電界効果型トランジスタ（トップゲート型）
Claims (5)
- ゲート電極と、
前記ゲート電極上に形成されている絶縁層と、
前記絶縁層を隔てて前記ゲート電極に対向する位置に形成されている酸化物半導体層と、
Ｇａを主成分とする酸化物を含み、前記酸化物半導体層上に形成されている保護層と、
Ｉｎを主成分とする非晶質酸化物を含み、前記保護層上に形成されている接触層と、
前記接触層上で、該接触層に接触しているとともに対向配置されているソース電極及びドレイン電極と、を有し、
前記接触層が、前記保護層と前記ソース電極及び前記ドレイン電極とが厚さ方向で重なる領域に形成されており、前記ソース電極と前記ドレイン電極との間では分離している電界効果型トランジスタ。 - 酸化物半導体層と、
Ｇａを主成分とする酸化物を含み、前記酸化物半導体層上に形成されている保護層と、
Ｉｎを主成分とする非晶質酸化物を含み、前記保護層上に形成されている接触層と、
前記接触層上で、該接触層に接触しているとともに対向配置されているソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極上に一体的に形成されている絶縁層と、
前記絶縁層を隔てて前記酸化物半導体層に対向する位置に形成されているゲート電極と、を有し、
前記接触層が、前記保護層と前記ソース電極及び前記ドレイン電極とが厚さ方向で重なる領域に形成されており、前記ソース電極と前記ドレイン電極との間では分離している電界効果型トランジスタ。 - 前記接触層に含まれる非晶質酸化物が、ＩＺＯ、ＩＴＯ、及びＩｎ２Ｏ３からなる群から選択される非晶質酸化物である請求項１又は請求項２に記載の電界効果型トランジスタ。
- 前記保護層に含まれる酸化物が、酸化ガリウムである請求項１〜請求項３のいずれか一項に記載の電界効果型トランジスタ。
- 前記酸化物半導体層が、Ｉｎ、Ｇａ、及びＺｎを含む酸化物の層である請求項１〜請求項４のいずれか一項に記載の電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009049799A JP2010205932A (ja) | 2009-03-03 | 2009-03-03 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009049799A JP2010205932A (ja) | 2009-03-03 | 2009-03-03 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010205932A true JP2010205932A (ja) | 2010-09-16 |
Family
ID=42967141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009049799A Pending JP2010205932A (ja) | 2009-03-03 | 2009-03-03 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010205932A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012209557A (ja) * | 2011-03-28 | 2012-10-25 | Boe Technology Group Co Ltd | 非晶質酸化物薄膜トランジスタ及びその製造方法、その薄膜トランジスタを含むディスプレイパネル |
| WO2013128577A1 (ja) * | 2012-02-28 | 2013-09-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20160013431A (ko) * | 2014-07-25 | 2016-02-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| CN116314343A (zh) * | 2023-03-21 | 2023-06-23 | 广州新视界光电科技有限公司 | 一种金属氧化物薄膜晶体管及其制备方法 |
| JP2024111158A (ja) * | 2011-11-11 | 2024-08-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2025010238A (ja) * | 2010-11-12 | 2025-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2009
- 2009-03-03 JP JP2009049799A patent/JP2010205932A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2025010238A (ja) * | 2010-11-12 | 2025-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP7767555B2 (ja) | 2010-11-12 | 2025-11-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2012209557A (ja) * | 2011-03-28 | 2012-10-25 | Boe Technology Group Co Ltd | 非晶質酸化物薄膜トランジスタ及びその製造方法、その薄膜トランジスタを含むディスプレイパネル |
| US9608127B2 (en) | 2011-03-28 | 2017-03-28 | Boe Technology Group Co., Ltd. | Amorphous oxide thin film transistor, method for manufacturing the same, and display panel |
| JP2024111158A (ja) * | 2011-11-11 | 2024-08-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2013128577A1 (ja) * | 2012-02-28 | 2013-09-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPWO2013128577A1 (ja) * | 2012-02-28 | 2015-07-30 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20160013431A (ko) * | 2014-07-25 | 2016-02-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR102230619B1 (ko) * | 2014-07-25 | 2021-03-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| CN116314343A (zh) * | 2023-03-21 | 2023-06-23 | 广州新视界光电科技有限公司 | 一种金属氧化物薄膜晶体管及其制备方法 |
| CN116314343B (zh) * | 2023-03-21 | 2026-04-10 | 广州新视界光电科技有限公司 | 一种金属氧化物薄膜晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8822988B2 (en) | Thin-film transistor (TFT) with a bi-layer channel | |
| CN103077961B (zh) | 非晶氧化物半导体和使用其的薄膜晶体管 | |
| US8143678B2 (en) | Thin film transistors having multi-layer channel | |
| JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
| JP5305630B2 (ja) | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 | |
| JP5345349B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5322530B2 (ja) | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ | |
| US9768322B2 (en) | Metal oxide TFT with improved source/drain contacts and reliability | |
| US9659967B2 (en) | Thin-film transistor and display device having the same | |
| JP2010205923A (ja) | 電界効果型トランジスタの製造方法 | |
| US10204973B2 (en) | Display device and thin-film transistors substrate | |
| KR20110100580A (ko) | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 표시 장치 | |
| CN103733345A (zh) | 薄膜晶体管及其制造方法、显示装置、图像传感器、x射线传感器以及x射线数字摄影装置 | |
| KR20140144388A (ko) | 박막 트랜지스터 기판 | |
| CN102683383A (zh) | 显示装置和电子设备 | |
| JP2010205932A (ja) | 電界効果型トランジスタ | |
| JP2017139445A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20150108468A1 (en) | Thin film transistor and method of manufacturing the same | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 | |
| US20180190823A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPWO2019106896A1 (ja) | 薄膜トランジスタ | |
| US9219084B2 (en) | Display device including a thin film transistor having wiring and electrodes with different ionization tendencies | |
| JP6209918B2 (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
| US10164118B2 (en) | Semiconductor device and method for producing same | |
| JP6264015B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |