JP2010243736A - 表示装置 - Google Patents

Abstract

【課題】 水平クロストークを低減することの可能な表示装置を提供する。
【解決手段】 アノード電極、発光層およびカソード電極をこの順に有する複数の発光素子を２次元配置してなる。水平１ライン分の映像信号２０Ａに対応した補正電圧Ｖｃをカソード電極１４に印加する。信号電圧Ｖsigが信号線ＤＴＬに印加されたときに、線間容量１７に起因してカソード電圧caが変動するような場合であっても、その変動を補正電圧Ｖｃの印加により減殺し、その結果カソード電圧Ｖcaの変動に起因する水平クロストークを低減する。
【選択図】 図１０

Description

本発明は、発光素子を備えた表示装置に関する。

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがあるが、いずれの方式においても、線順次で有機ＥＬ素子を発光させている。そのため、１ライン分の画素の合計の輝度（電流量）がラインごとに異なる場合には、同一階調の信号電圧が印加されているときであっても、実際の発光輝度がラインごとに異なる現象（水平クロストーク）が発生し、画質の劣化が起こるという問題があった。

そのため、従来から、水平クロストークを防止する試みがなされている。例えば、特許文献１〜３では、電源線の配線抵抗による電圧降下を補正する手法が開示されている。

特開２００６−２５１６０２号公報 特開２００５−５３８０４２号公報 ＷＯ２００３／０２７９９９

しかし、電源線の配線抵抗による電圧降下の補正だけでは、水平クロストークを完全に取り除くことが難しく、更なる対策が求められていた。

本発明はかかる問題点に鑑みてなされたものであり、その目的は、新たな方法によって水平クロストークを低減することの可能な表示装置を提供することにある。

本発明の表示装置は、水平方向および垂直方向に２次元配置された複数の発光素子を備えたものである。複数の発光素子は、アノード電極、発光層およびカソード電極をこの順に有している。本発明の表示装置は、さらに、水平１ライン分の映像信号に対応した補正電圧をカソード電極に印加する電圧生成回路を備えている。

本発明の表示装置では、水平１ライン分の映像信号に対応した補正電圧がカソード電極に印加される。これにより、映像信号に対応する信号電圧が信号線に印加された時に、信号線とカソード電極との間の線間容量に起因して、カソード電極の電圧が変動するような場合であっても、その変動を補正電圧の印加によって減殺することが可能である。

本発明の表示装置によれば、信号線とカソード電極との間の線間容量に起因するカソード電圧の変動を補正電圧の印加によって減殺するようにしたので、カソード電圧の変動に起因する水平クロストークを低減することができる。

本発明の一実施の形態に係る表示装置の概略構成図である。 画素回路アレイ部の構成図である。 表示画面上の輝度分布について説明するための概念図である。 有機ＥＬ素子のＩ−Ｌ特性の一例を表す特性図である。 有機ＥＬ素子のＶｇｓ−Ｉｄ特性の一例を表す特性図である。 カソード電圧の補正に用いるＬＵＴの一例を表す模式図である。 比較例に係る画素回路アレイ部の構成図である。 図７の画素回路アレイ部で有機ＥＬ素子を駆動したときのカソード電圧の変動を説明するための波形図である。 図７の画素回路アレイ部の等価回路図である。 カソード電圧の補正期間について説明するための波形図である。 図１の表示装置の動作の一例について説明するための波形図である。 図１の表示装置の一変形例の概略構成図である。 上記各実施の形態の発光装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態
１．１ 表示装置の概略構成
１．２ 水平クロストーク
１．３ 表示装置の動作
１．４ 作用・効果
２．変形例
３．モジュールおよび適用例

＜１．実施の形態＞
（１．１ 表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）がマトリクス状に配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５およびカソード電圧生成回路２６を有している。

［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に対応した領域である。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って配置された電源線ＤＳＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数の有機ＥＬ素子１１および画素回路１６が行列状に配置（２次元配置）されている。画素回路１６は、例えば、駆動トランジスタＴｒ₁、書き込みトランジスタＴｒ₂および保持容量Ｃ_sによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ₁または書き込みトランジスタＴｒ₂は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。

画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線ＤＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ₂のソース電極（図示せず）は、駆動トランジスタＴｒ₁のゲート電極（図示せず）と、保持容量Ｃ_sの一端に接続されている。駆動トランジスタＴｒ₁のソース電極（図示せず）と保持容量Ｃ_sの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極１４（図１、図２参照）は、表示パネル１０に設けられたカソード電源端子１５と、後述の電圧生成部２９とを介して参照電位線ＲＬに接続されている。カソード電極１４は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、図１に示したように、画素回路アレイ部１３（表示領域）全体に渡って連続して形成され、平板状となっている。

［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１、図２を参照して説明する。映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換して信号線駆動回路２３および後述の平均振幅算出部２７に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５およびカソード電圧生成回路２６が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。

信号線駆動回路２３は、映像信号処理回路２１から入力されたアナログの映像信号（映像信号２０Ａに対応する信号電圧）を、各信号線ＤＴＬに印加して、選択対象の有機ＥＬ素子１１に書き込むものである。信号線駆動回路２３は、例えば、映像信号２０Ａに対応する信号電圧Ｖ_sigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ₁のゲートに印加する電圧Ｖ_ofsとを出力することが可能となっている。ここで、電圧Ｖ_ofsは、有機ＥＬ素子１１の閾値電圧Ｖ_elよりも低い電圧値（一定値）となっており、かつ信号電圧Ｖ_sigの最小電圧よりも高い電圧値となっている。

走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から一の走査線ＷＳＬを順次選択するものである。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ₂をオンさせるときに印加する電圧Ｖ_onと、書き込みトランジスタＴｒ₂をオフさせるときに印加する電圧Ｖ_offとを出力することが可能となっている。ここで、電圧Ｖ_onは、書き込みトランジスタＴｒ₂のオン電圧以上の値（一定値）となっている。電圧Ｖ_offは、書き込みトランジスタＴｒ₂のオン電圧よりも低い値（一定値）となっている。

電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ₁に電流を流すときに印加する電圧Ｖ_ccと、駆動トランジスタＴｒ₁に電流を流さないときに印加する電圧Ｖ_iniとを出力することが可能となっている。ここで、電圧Ｖ_iniは、有機ＥＬ素子１１の閾値電圧Ｖ_elと、有機ＥＬ素子１１のカソード電圧Ｖ_caとを足し合わせた電圧（Ｖ_el＋Ｖ_ca）よりも低い電圧値（一定値）である。電圧Ｖ_ccは、電圧（Ｖ_el＋Ｖ_ca）以上の電圧値（一定値）である。

カソード電圧生成回路２６は、水平１ライン分の映像信号に対応した電圧（カソード電圧Ｖ_ca）を、表示パネル１０のカソード電極端子１５を介して、カソード電極１４に印加するものである。カソード電圧生成回路２６は、例えば、図１に示したように、平均振幅算出部２７、補正量算出部２８および電圧生成部２９を有している。

平均振幅算出部２７は、水平１ライン分の映像信号２０Ａから、複数の信号線ＤＴＬに出力される水平１ライン分の信号電圧Ｖ_sigを算出する。続いて、平均振幅算出部２７は、水平１ライン分の信号電圧Ｖ_sigと、電圧Ｖ_ofsとの差分をとり、水平１ライン分の信号電圧Ｖ_sigの振幅Ｈを算出したのち、水平１ライン分の平均振幅Ｈ_avgを算出する。平均振幅Ｈ_avgは、例えば、水平１ライン分の信号電圧Ｖ_sigの合計を水平１ラインに含まれる画素数で割ることにより得られる。なお、平均振幅Ｈ_avgを算出するに際して、例えば、信号電圧Ｖ_sigの大きさに応じて、信号電圧Ｖ_sigに対して何らかの演算を行ってもよい。

補正量算出部２８は、平均振幅Ｈ_avgに応じて、カソード電極１４に印加する補正電圧Ｖ_cを算出する。以下では、補正電圧Ｖ_cを算出するにあたっての背景についての説明を行ったのちに、補正電圧Ｖ_cの算出について具体的な説明を行う。

［背景］
図３は、表示パネル１０に表示された映像の一例を表したものである。図３には、映像の上半分Ａが全体的に白表示となっており、映像の下半分Ｂについては、一部Ｂ₁が白表示となっており、それ以外の部分Ｂ₂が黒表示となっている場合が示されている。上半分Ａの白表示に対応する画素回路１６と、下半分Ｂの一部Ｂ₁の白表示に対応する画素回路１６とには、互いに同じ大きさの信号電圧Ｖ_sigが信号線ＤＴＬを介して印加されているものとする。

表示パネル１０に上述したような映像が表示されている場合に、上半分Ａの白表示と、下半分Ｂの一部分Ｂ₁の白表示とが、カソード電圧Ｖ_caの変動に起因する水平クロストークの影響によって異なっている。具体的には、上半分Ａの白表示の方が下半分Ｂの一部分Ｂ₁の白表示よりも暗くなっており、その暗さの度合いは、下半分Ｂの一部分Ｂ₁の、下半分Ｂに占める割合と相関関係にある。例えば、各記号に対して以下に示した意味を割り当てたとすると、上半分Ａの白表示の輝度Ｌ_Aは、Ｌ_B／（Ｌ₁／（Ｌ₁＋Ｌ₂））と相関関係にある。つまり、１水平ラインにおける白表示の占める割合が大きくなればなるほど、その白表示の輝度が低くなっていく。

Ｌ₁：下半分Ｂの一部分Ｂ₁の幅
Ｌ₂：下半分Ｂのうち、一部分Ｂ₁以外の部分Ｂ₂全体の幅
Ｌ₁＋Ｌ₂：表示パネル１０の表示領域の横幅
Ｌ₁／（Ｌ₁＋Ｌ₂）：一部分Ｂ₁の、下半分Ｂに占める割合
Ｌ_A：上半分Ａの白表示の輝度
Ｌ_B：下半分Ｂの一部Ｂ₁の白表示の輝度

次に、駆動トランジスタＴｒ₁のＩ−Ｌ特性およびＶ_gs−Ｉ_d特性を利用して、白表示の輝度Ｌと、ゲート−ソース間の電圧Ｖ_gsとの関係について説明する。図４は、駆動トランジスタＴｒ₁のＩ−Ｌ特性の一例を表したものである。図５は、駆動トランジスタＴｒ₁のＶ_gs−Ｉ_d特性の一例を表したものである。図４から、Ｌ_Aに対応する電流値Ｉ_Aと、Ｌ_Bに対応する電流値Ｉ_Bとを導き出すことができる。さらに、図５から、電流値Ｉ_Aに対応するゲート−ソース間の電圧Ｖ_Aと、電流値Ｉ_Bに対応するゲート−ソース間の電圧Ｖ_Bとを導き出すことができる。

従って、輝度Ｌ_Aと輝度Ｌ_Bとを互いに同じにするためには、１水平ラインにおける白表示の占める割合の大きさに拘わらず、Ｖ_sigの大きさが互いに等しい全ての画素回路１６においてＶ_gsが同一となるようにＶ_caを補正する必要があることがわかる。

上記のケースでは、例えば、下半分Ｂの一部Ｂ₁の白表示に対応する画素回路１６において、ゲート−ソース間の電圧Ｖ_gsがＶ_Aとなるように、すなわち、電圧Ｖ_gsが（Ｖ_B−Ｖ_A）だけ小さくなるように、信号線ＤＴＬに所望の信号電圧Ｖ_sigを印加すればよい。また、例えば、下半分Ｂの一部Ｂ₁の白表示に対応する画素回路１６および上半分Ａの白表示に対応する画素回路１６において、電圧Ｖ_gsが（Ｖ_A＋Ｖ_B）／２となるように、信号線ＤＴＬに所望の信号電圧Ｖ_sigを印加してもよい。なお、後者のケースでは、下半分Ｂの一部Ｂ₁の白表示に対応する画素回路１６に対しては、電圧Ｖ_gsが（Ｖ_B−Ｖ_A）／２だけ小さくなるように信号線ＤＴＬに所望の信号電圧Ｖ_sigを印加することになる。さらに、上半分Ａの白表示に対応する画素回路１６に対しては、電圧Ｖ_gsが（Ｖ_B−Ｖ_A）／２だけ大きくなるように信号線ＤＴＬに所望の信号電圧Ｖ_sigを印加することになる。

［補正電圧Ｖ_cの算出］
次に、カソード電圧Ｖ_caの具体的な補正方法の一例について説明する。本実施の形態では、補正量算出部２８は、平均振幅Ｈ_avg（またはそれに対応する情報）と、カソード電極１４における基準電圧Ｖ_refに対する補正量ΔＶとを対応付けたＬＵＴ（ルックアップテーブル）３０をあらかじめ有している（図６参照）。そして、補正量算出部２８は、映像信号２０Ａから算出した平均振幅Ｈ_avgに対応する補正量ΔＶをＬＵＴ３０から抽出し、抽出した補正量ΔＶと基準電圧Ｖ_refとに基づいて補正電圧Ｖ_cの値を算出するようになっている。補正電圧Ｖ_cの値は、例えば、基準電圧Ｖ_refに、補正電圧Ｖ_cを足し合わせることにより求められる。なお、補正電圧Ｖ_cの符号は、基準電圧Ｖ_refとの関係で、正の極性となる場合もあるし、負の極性となる場合もある。

上記の補正電圧Ｖ_cの算出にあたって、補正量ΔＶの基準となる平均振幅Ｈ_avg、すなわち、補正量ΔＶをゼロとする平均振幅Ｈ_avgを設定しておくことが好ましい。例えば、補正量ΔＶをゼロとする平均振幅Ｈ_avgの値として、１水平ラインにおける白表示の占める割合が５０％となるときの値（Ｈ_avg（５０％））を設定する。このように設定した場合には、補正前と補正後の映像における平均輝度をほぼ同程度にすることができる。

また、ＬＵＴ３０には、平均振幅Ｈ_avgの値として、例えば、１水平ラインにおける白表示の占める割合が１０％、２０％、…、１００％（１０％刻み）となるときの値を用意しておけばよい。ただし、このようにした場合には、１水平ラインにおける白表示の占める割合が１３％となったときなど、ＬＵＴ３０には無い割合に対応する平均振幅Ｈ_avgの値が、平均振幅算出部２７において導出される場合がある。そのような場合には、補正量算出部２８は、線形補間などの方法を用いて、必要とする補正量ΔＶを算出すればよい。なお、ＬＵＴ３０に含まれる平均振幅Ｈ_avgの値は、数値計算などによる予測によってあらかじめ求めておいてもよいが、実測によって求めておくことが好ましく、個々のデバイスごとに求めておくことがより好ましい。

補正量算出部２８は、上記のようにして算出した補正電圧Ｖ_cに対応するデジタル信号を生成し、後段の電圧生成部２９に出力する。

電圧生成部２９は、補正量算出部２８で算出された補正電圧Ｖ_cの値から、補正電圧Ｖ_cを生成し、カソード電極１４に印加するものである。電圧生成部２９は、例えば、図２に示したように、Ｄ／Ａコンバータ２９Ａと、オペアンプ２９Ｂと、トランジスタ２９Ｃとを有している。なお、オペアンプ２９Ｂおよびトランジスタ２９Ｃが本発明の「定電圧回路」の一具体例に相当する。

Ｄ／Ａコンバータ２９Ａは、デジタル信号をアナログ信号に変換して出力するものである。Ｄ／Ａコンバータ２９Ａは、例えば、デジタル信号として補正量算出部２８から入力された補正電圧Ｖ_cから、補正電圧Ｖ_cを波高値として有する補正パルスを生成し、出力するようになっている。オペアンプ２９Ｂは、例えば、Ｄ／Ａコンバータ２９Ａからの入力電圧（補正電圧Ｖ_c）と同じ電圧を出力するために用いられるものである。なお、オペアンプ２９Ｂが、Ｄ／Ａコンバータ２９Ａからの入力電圧を増幅し、増幅した電圧を出力するために用いられるものであってもよい。トランジスタ２９Ｃは、例えば、例えばｐチャネル型ＭＯＳ−ＦＥＴである。

Ｄ／Ａコンバータ２９Ａの入力端が補正量算出部２８の出力端に接続されており、Ｄ／Ａコンバータ２９Ａの出力端がオペアンプ２９Ｂの一の入力端に接続されている。オペアンプ２９Ｂの出力端がトランジスタ２９Ｃのゲートに接続されており、オペアンプ２９Ｂの他の入力端がトランジスタ２９Ｃのソースまたはドレインと、カソード電極端子１５に接続されている。トランジスタ２９Ｃのソースおよびドレインのうちカソード電極端子１５に未接続の方が参照電位線ＲＬに接続されている。これにより、カソード電源端子１５がＤ／Ａコンバータ２９Ａからの入力電圧（補正電圧Ｖ_c）と同じ電圧になるようにオペアンプ２９Ｂの負帰還が働く。また、有機ＥＬ素子１１に流れる電流Ｉ_dは、トランジスタ２９Ｃを介して参照電位線ＲＬに流れる。なお、電圧生成部２９から補正電圧Ｖ_cが出力されるタイミングおよび期間については、次の水平クロストークの説明が終わった後に詳細に説明する。

（１．２ 水平クロストーク）
次に、水平クロストークが起きる原因について説明する。図７は、一般的な有機ＥＬディスプレイにおける画素回路アレイ部１３０の構成を表したものである。図８（Ａ）〜（Ｅ）は、図７の画素回路アレイ部１３０によって有機ＥＬ素子１１が駆動されたときのタイミングチャートの一例を表したものである。この画素回路アレイ部１３０は、本実施の形態の画素回路アレイ部１３において、電圧生成部２９を取り除き、有機ＥＬ素子１１のカソード電極１４を参照電位線ＲＬに接続したものである。カソード電極１４は、本実施の形態と同様、各有機ＥＬ素子１１の共通電極として用いられている。

まずは、一般的に知られている原因について説明する。映像信号に応じた信号電圧Ｖ_sigが各信号線ＤＴＬに出力されると共に、電圧Ｖ_onが一の走査線ＷＳＬに出力される（図８（Ａ），（Ｂ））と、書き込みトランジスタＴｒ₂がオンし、信号電圧パルスに応じた電荷が保持容量Ｃ_sに蓄えられる。続いて、電圧Ｖ_offが一の走査線ＷＳＬに出力される（図８（Ｂ））と、書き込みトランジスタＴｒ₂がオフし、駆動トランジスタＴｒ₁のゲート−ソース間の電圧Ｖ_gsが保持容量Ｃｓによって保持される。これにより、Ｖ_gsによって決まる定電流Ｉ_dが有機ＥＬ素子１１に流れ、映像信号に応じた輝度で有機ＥＬ素子１１が発光する。上記の発光は、走査線ＷＳＬによって選択された１水平ラインに属する全ての画素において生じるが、これらの画素は一の電源線ＤＳＬに沿って接続されているので、各画素の、電源からの距離が画素ごとに異なっている。そのため、電源から遠く離れた画素においては、電源線ＤＳＬによって供給される電圧が、電源線ＤＳＬの配線抵抗による電圧降下分だけ小さくなってしまう。理想的なＴＦＴでは、飽和領域（Ｖ_ds−Ｉ_d特性に傾きのない領域）においては、Ｖ_dsの値に依らずＶ_gsの値だけで電流Ｉｄの値が決まるので、電源線ＤＳＬによって供給される電圧の値に依らず所定の電流が有機ＥＬ素子１１に流れる。しかし、実際のＴＦＴでは、飽和領域内であってもＶ_ds−Ｉ_d特性に傾きがわずかに存在するので、電源線ＤＳＬの電圧降下によって電流Ｉｄが減少し、有機ＥＬ素子１１の発光輝度が減少してしまう。また、水平１ライン分の全画素１１の合計電流の値は、水平１ライン分の全画素１１の映像信号の合計値と相関関係にあり、通常、水平ラインごとに異なっている。そのため、電源線ＤＳＬの電圧降下の度合いが水平ラインごとに異なっているので、水平ラインごとに同じ信号レベルで有機ＥＬ素子１１を発光させたとしても、水平ラインごとに輝度にばらつきが生じ、水平クロストークが発生してしまう。そこで、従来から、水平クロストークの発生を抑制するために、電源線ＤＳＬの電圧降下の度合いが水平ラインごとにばらつかないようにする種々の方策が採られていた。

ところが、電源線ＤＳＬの配線抵抗による電圧降下の補正だけでは、水平クロストークを完全に取り除くことが難しく、更なる対策が求められていた。そこで、本願の発明者は、鋭意検討を行った結果、水平クロストークが別の原因からも生じていることを突き止めた。以下に、その新たな原因について説明する。

図９は、画素回路アレイ部１３０の等価回路を表したものである。図９に示したように、信号線ＤＴＬおよびカソード電極１４は線間容量１７を持っている。さらに、有機ＥＬ素子１１に逆バイアスがかかっている期間（例えば、Ｖ_th補正などの初期化を行っている期間）においては、有機ＥＬ素子１１が等価的に容量成分１８として見える。そのため、表示パネル１０のカソード電極端子１５に安定な電力が供給されていたとしても、表示パネル１０の内部では、図８（Ｅ）の破線で示したように、信号電圧Ｖ_sigのパルスの立ち上がりのタイミングで、カソード電圧Ｖ_caが変動する。このカソード電圧Ｖ_caの変動に伴って、図８（Ｄ）の破線で示したように、ソース電圧Ｖ_sが持ち上がる。そのため、走査線ＷＳＬに電圧Ｖ_onの選択パルスが印加されたことにより、ソース電圧Ｖ_sが上昇してブートストラップする時のＶ_gsが所望の電圧よりもΔＶ_caだけ小さくなる。Ｖ_gsが小さくなった分だけＩ_dも小さくなり、有機ＥＬ素子１１の発光輝度が減少する。このとき、上述したように、水平１ライン分の全画素１１の合計電流の値が、通常、水平ラインごとに異なっていることから、発光を開始するタイミングにおけるＶ_gsの減少量が水平ラインごとに異なっている。そのため、水平ラインごとに同じ信号レベルで有機ＥＬ素子１１を発光させたとしても、水平ラインごとに輝度にばらつきが生じ、水平クロストークが発生してしまう。

そこで、本実施の形態では、カソード電圧Ｖ_caを補正することにより、水平クロストークを低減する方策が採られている。具体的には、電圧生成部２９が、上記したカソード電圧Ｖ_caの変動に対応して、所定のタイミングで、しかも所定の期間だけ、カソード電圧Ｖ_caを補正する。電圧生成部２９は、少なくとも有機ＥＬ素子１１の発光を開始する時、具体的には、ブートストラップ時（図８のＴ₁₁）に、水平１ライン分の映像信号２０Ａに対応した補正電圧Ｖ_cをカソード電極１４に出力する。

補正電圧Ｖ_cをカソード電極１４に出力する期間は、カソード電圧Ｖ_caの変動が起こり始めた時（具体的には、信号線ＤＴＬに、電圧Ｖ_sigの信号パルスの立ち上がり時）からブートストラップ時までの間（図８のＴ₉〜Ｔ₁₁）であってもよい。また、補正電圧Ｖ_cをカソード電極１４に出力する期間は、走査線ＷＳＬに、電圧Ｖｏｎの選択パルスが印加された時（選択パルスの立ち上がり時）からブートストラップ時までの間（図８のＴ₁₀〜Ｔ₁₁）であってもよい。

なお、補正電圧Ｖ_cをカソード電極１４に出力する期間が、ブートストラップ後の発光期間の一部を含んでいてもよい。カソード電圧Ｖ_caが補正電圧Ｖ_cによって変動した場合であっても、駆動トランジスタＴｒ₁のＶ_gsには何ら影響がないからである。ただし、補正電圧Ｖ_cをカソード電極１４に出力する期間は、図１０に示したように、１フレーム期間において、いずれの画素回路１６においてもＶ_th補正の行われていない区間（Ｖ_ca補正区間）内であることが必要である。いずれかの画素回路１６においてＶ_th補正が行なわれているときに、カソード電圧Ｖ_caが補正電圧Ｖ_cによって変動した場合には、その画素回路１６におけるＶ_th補正が正しく行われなくなるからである。なお、図１０（Ｄ）には、１水平ラインにおける白表示の占める割合が５０％となるときの平均振幅Ｈ_avg（Ｈ_avg（５０％））のラインが破線で示されている。また、図１０（Ｅ）には、平均振幅Ｈ_avgがそのラインを超えたり、下回ったりしたケースでは、カソード電圧Ｖ_caが補正電圧Ｖ_cによって補正されている様子が例示されている。さらに、図１０（Ｅ）には、平均振幅Ｈ_avgがＨ_avg（５０％）と同一となっているケースでは、カソード電圧Ｖ_caが参照電位Ｖｒｅｆと同一となっている、つまり、カソード電圧Ｖ_caが補正されていない様子が例示されている。

なお、上述のＶ_th補正については、次の表示装置の動作の説明の中で詳しく説明する。

（１．３ 表示装置の動作）
図１１は、表示装置１を駆動させたときの各種波形の一例を表したものである。図１１（Ａ）〜（Ｃ）には、信号線ＤＴＬにＶ_sig、Ｖ_ofsが交互に印加され、走査線ＷＳＬにＶ_on、Ｖ_offが所定のタイミングで印加され、電源線ＤＳＬにＶ_cc、Ｖ_iniが所定のタイミングで印加されている様子が示されている。図１１（Ｄ），（Ｅ）には、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬへの電圧印加に応じて、駆動トランジスタＴｒ₁のゲート電圧Ｖ_gおよびソース電圧Ｖ_sが時々刻々変化している様子が示されている。

［Ｖ_th補正準備期間］
まず、Ｖ_th補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＤＳＬの電圧をＶ_ccからＶ_iniに下げる（Ｔ₁）。すると、ソース電圧Ｖ_sがＶ_iniとなり、有機ＥＬ素子１１が消光する。次に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_sigからＶ_ofsに切り替えたのち、電源線ＤＳＬの電圧がＶ_iniとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げる（Ｔ₂）。すると、ゲート電圧Ｖ_gがＶ_ofsに下がる。

［最初のＶ_th補正期間］
次に、Ｖ_thの補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっている間に、電源線駆動回路２５が電源線ＤＳＬの電圧をＶ_iniからＶ_ccに上げる（Ｔ₃）。すると、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₄）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、Ｖ_thの補正が一旦停止する。

［最初のＶ_th補正休止期間］
Ｖ_th補正が休止している期間中は、先のＶ_th補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖ_th補正が不十分である場合、すなわち、駆動トランジスタＴｒ₁のゲート−ソース間の電位差Ｖ_gsが駆動トランジスタＴｒ₁の閾値電圧Ｖ_thよりも大きい場合には、以下のようになる。すなわち、Ｖ_th補正休止期間中にも、先のＶ_th補正を行った行（画素）において、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dsが流れ、ソース電圧Ｖ_sが上昇し、保持容量Ｃ_sを介したカップリングによりゲート電圧Ｖ_gも上昇する。

［２回目のＶ_th補正期間］
Ｖ_th補正休止期間が終了した後、Ｖ_thの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶ_ofsとなっており、Ｖ_th補正が可能となっている時に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₅）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。このとき、ソース電圧Ｖ_sが（Ｖ_ofs−Ｖ_th）よりも低い場合（Ｖ_th補正がまだ完了していない場合）には、駆動トランジスタＴｒ₁がカットオフするまで（電位差Ｖ_gsがＶ_thになるまで）、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dsが流れる。その結果、保持容量Ｃ_sがＶ_thに充電され、電位差Ｖ_gsがＶ_thとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₆）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなるので、電位差Ｖ_gsを信号線ＤＴＬの電圧の大きさに拘わらずＶ_thのままで維持することができる。このように、電位差Ｖ_gsをＶ_thに設定することにより、駆動トランジスタＴｒ₁の閾値電圧Ｖ_thが画素回路１６ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすることができる。

［２回目のＶ_th補正休止期間］
その後、Ｖ_th補正の休止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶ_ofsからＶ_sigに切り替える。

［書き込み・μ補正期間］
Ｖ_th補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶ_sigとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_offからＶ_onに上げ（Ｔ₇）、駆動トランジスタＴｒ₁のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ₁のゲート電圧がＶ_sigとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖ_elよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉ_dsは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧Ｖ_sがΔＶだけ上昇し、やがて電位差Ｖ_gsがＶ_sig＋Ｖ_th−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ₁の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖ_gsを発光前にΔＶだけ小さくすることにより、画素回路１６ごとの移動度μのばらつきを取り除くことができる。

［発光］
最後に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶ_onからＶ_offに下げる（Ｔ₈）。すると、駆動トランジスタＴｒ₁のゲートがフローティングとなり、駆動トランジスタＴｒ₁のドレイン−ソース間に電流Ｉ_dが流れ、ソース電圧Ｖ_sが上昇する。その結果、有機ＥＬ素子１１が所望の輝度で発光する。

本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１６がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル１０において画像が表示される。

（１．４ 作用・効果）
ところで、本実施の形態では、水平１ライン分の映像信号２０Ａに対応した補正電圧Ｖ_cがカソード電極１４に印加される（図１０（Ｅ）参照）。これにより、信号電圧Ｖ_sigが信号線ＤＴＬに印加された時に、線間容量１７に起因してカソード電圧Ｖ_caが変動するような場合であっても、その変動を補正電圧Ｖ_cの印加によって減殺することができる。その結果、カソード電圧Ｖ_caの変動に起因する水平クロストークを低減することができる。

通常のテレビの動画では、水平クロストークによる画質の劣化に気が付かないことが多い。しかし、近年のデジタル放送では、データ放送や番組表の表示など、ウインドウ状の背景の静止画が多く見られるようになり、そのような静止画が表示されているような場合には、水平クロストークによる画質の劣化が顕在化する。従って、そのような場合には、本実施の形態の水平クロストークの低減手法を用いることによって、画質の劣化を効果的に抑制することが可能となる。

また、一般的に、有機ＥＬディスプレイにおいて発光輝度を上げる場合には、信号電圧Ｖ_sigの振幅を大きくする方法と、信号電圧Ｖ_sigのデューティ比を大きくする方法とがある。しかし、信号電圧Ｖ_sigの振幅を大きくすると、カソード電圧Ｖ_caが受ける影響も大きくなり、結果的に水平クロストークが大きくなる。一方、信号電圧Ｖ_sigのデューティ比を大きくすると、動画の応答速度が悪くなる。従って、信号電圧Ｖ_sigの振幅を大きくしつつ、本実施の形態の水平クロストークの低減手法を用いることによって、画質の劣化を防止しつつ、発光輝度を上げることが可能となる。

＜２．変形例＞
上記実施の形態では、カソード電極１４が、各有機ＥＬ素子１１の共通電極として用いられており、画素回路アレイ部１３（表示領域）全体に渡って連続して形成されている場合が例示されていた。しかし、カソード電極１４は、常にそのようになっている必要はなく、例えば、図１２に示したように、水平１ラインごとに、別体で形成されていてもよい。このようにした場合には、カソード電極１４ごとに電圧生成部２９を１つずつ設け、個々の電圧生成部２９から個々のカソード電極１４に補正電圧Ｖ_cを印加すればよいので、個々のカソード電極１４に流れる電流の大きさを小さくすることができる。その結果、電圧生成部２９に使用する電子部品として大電流用以外のものを用いることが可能となるので、部品コストを低減することができる。

＜３．モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

（モジュール）
上記実施の形態の表示装置は、例えば、図１３に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５およびカソード電圧生成回路２６の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。

（適用例１）
図１４は、上記各実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置により構成されている。

（適用例２）
図１５は、上記各実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記各実施の形態に係る表示装置により構成されている。

（適用例３）
図１６は、上記各実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置により構成されている。

（適用例４）
図１７は、上記各実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置により構成されている。

（適用例５）
図１８は、上記各実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置により構成されている。

１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…カソード電極、１５…カソード電極端子、１６…画素回路、１７…線間容量、１８…容量成分、２０…駆動回路、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、２６…カソード電圧生成回路、２７…平均振幅算出部、２８…補正量算出部、２９…電圧生成部、２９Ａ…Ｄ／Ａコンバータ、２９Ｂ…オペアンプ、２９Ｃ…トランジスタ、３０…ＬＵＴ、３１…基板、３２…封止用基板、２１０…領域、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃ_s…保持容量、ＤＳＬ…電源線、ＤＴＬ…信号線、Ｈ…振幅、Ｈ_avg…平均振幅、Ｉ_A，Ｉ_B，Ｉ_d…電流、Ｌ_A，Ｌ_B…輝度、ＲＬ…参照電位線、Ｔ₁〜Ｔ₁₁…時刻、Ｔｒ₁…駆動トランジスタ、Ｔｒ₂…書き込みトランジスタ、Ｖ_A，Ｖ_B，Ｖ_cc，Ｖ_on，Ｖ_ini，Ｖ_off，Ｖ_ofs…電圧、Ｖ_c…補正電圧、Ｖ_ca…カソード電圧、Ｖ_el，Ｖ_th…閾値電圧、Ｖ_gs…ゲート−ソース間の電圧、Ｖ_s…ソース電圧、Ｖ_sig…信号電圧、Ｖ_ref…基準電圧、ＷＳＬ…走査線、ΔＶ…補正量。

Claims (7)

1. 水平方向および垂直方向に２次元配置され、かつアノード電極、発光層およびカソード電極をこの順に有する複数の発光素子と、
   水平１ライン分の映像信号に対応した補正電圧を前記カソード電極に印加する電圧生成回路と
   を備えた
   表示装置。
2. 前記電圧生成回路は、少なくとも前記発光素子の発光を開始する時に、前記補正電圧を前記カソード電極に印加する
   請求項１に記載の表示装置。
3. 複数の信号線、複数の走査線および複数の電源線を有し、かつ前記発光素子を駆動する画素回路アレイ部を備え、
   前記電圧生成回路は、
   映像信号から、前記複数の信号線に出力される水平１ライン分の信号電圧の平均振幅を算出したのち、前記平均振幅から、前記補正電圧を算出する算出部と、
   前記補正電圧を生成し、前記カソード電極に印加する電圧生成部と
   を有する
   請求項１または請求項２に記載の表示装置。
4. 前記算出部は、平均振幅についての情報と、前記カソード電極における基準電圧に対する補正量とを対応付けたＬＵＴ（ルックアップテーブル）を有し、前記映像信号から算出した平均振幅に対応する補正量を前記ＬＵＴから抽出し、抽出した補正量と前記基準電圧とに基づいて前記補正電圧を算出する
   請求項３に記載の表示装置。
5. 前記算出部は、算出した補正電圧に対応するデジタル信号を生成すると共に、前記電圧生成部に出力し、
   前記電圧生成部は、
   前記デジタル信号をアナログ信号に変換して出力するＤ／Ａコンバータと、
   前記アナログ信号に対応する電圧を前記補正電圧として生成し、前記カソード電極に印加する定電圧回路と
   を有する
   請求項３に記載の表示装置。
6. 前記カソード電極は、前記複数の発光素子全体に共通に用いられる電極である
   請求項１に記載の表示装置。
7. 前記カソード電極は、水平１ラインごとに別体で形成されている
   請求項１に記載の表示装置。

Images