JP2010263108A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】配線基板のチップ搭載エリアにアンダーフィル材を配置した後に配線基板に半導体チップをフリップチップ実装しても、アンダーフィル材が半導体チップ裏面へ回り込んでしまうことのない半導体装置及びその製造方法を提供する。
【解決手段】半導体チップ６の周囲に沿ってダム部９が配置されており、ダム部９は半導体チップ６を囲むように枠形状に形成されている。またダム部９は半導体チップ６と同等の厚さで構成されている。ダム部９は、半導体チップ６の、おもて面とは反対側の裏面に対して樹脂が這い上がるのを防止する部分（這い上がり防止部１０）を有している。
【選択図】図１

Description

本発明は、半導体チップを配線基板にフリップチップ実装方法で接続してなる半導体装置及びその製造方法に関する。

近年、電子機器、例えば携帯機器の小型、薄型化等に伴い、半導体チップに設けられたバンプによって半導体チップを配線基板に接続するフリップチップ実装技術が検討されている。フリップチップ実装方法を使って半導体チップを配線基板に接続してなる半導体装置では、配線基板と半導体チップとの間にアンダーフィル材を配設することが一般的である。アンダーフィル材は、バンプと配線基板を接続する部分（以下、電気接続部）を保護したり、半導体チップを樹脂で封止する際のボイドの発生を避けたりするために使用される。

配線基板と半導体チップとの間にアンダーフィル材を配設する技術としては、例えば、１）配線基板に半導体チップをフリップチップ実装方法で接続した後、配線基板と半導体チップとの隙間にアンダーフィル材を充填する方法がある。また、２）配線基板の、半導体チップを搭載するエリア（以下、チップ搭載エリアと呼ぶ）に、アンダーフィル材を配置した後、配線基板に半導体チップをフリップチップ実装方法で接続する方法がある。

１）の方法では、アンダーフィル材を毛細管現象により、配線基板と半導体チップとの隙間に充填させるため、充填時間が長くなってしまい、製品量産の効率化の面から、２）の方法（図９の（ａ）（ｂ）に示す作業フロー）が検討されている。

特開２００６−３５１５５９号 特開２００８−１８７０５４号

しかしながら、２）の方法では、半導体チップをボンディングツールで保持しつつ配線基板に接続するとき、配線基板に予め塗布されていたアンダーフィル材が半導体チップの外周縁面を這い上がり、半導体チップ裏面への付着とボンディングツールへの付着とが起こる。この現象は、半導体チップの厚さが薄くなるほど顕著に現れる。このようなボンディングツールと半導体チップの裏面へ付着した樹脂が硬化されると、ボンディングツールに半導体チップが固着されてしまう。結果、ボンディングツールの動作時に配線基板と半導体チップとの電気接着部を破断させる虞があった（図９の（ｂ））。

また、配線基板と半導体チップとの間にアンダーフィル材を配設する構成において、配線基板のチップ搭載エリアの周囲に沿って、枠状のダム部を設けるという技術が上記の特許文献１および２に提案されている。

しかし、当該特許文献１および２に開示された構成を、２）の方法に採用しても、これらの構成はアンダーフィル材が半導体チップの外周縁面を這い上がり、半導体チップ裏面へ回り込んでしまうことを防げないので、上記した電気接続部の破断の問題を解決できない虞があった。また、フィリップチップ実装工程中にアンダーフィル材が半導体チップ裏面に回りこむという問題は半導体チップの厚みが薄いほど起こりやすいため、半導体装置の薄型化も困難である。

本発明は、上記のような課題を解決できる半導体装置及びその製法を提供するものである。

本発明の一つの態様例による半導体装置は、配線基板と、該配線基板の一方の面にフリップチップ実装方法で電気的に接続された半導体チップと、該一方の面の上に半導体チップの外周縁に沿って形成された枠状のダム部と、配線基板と半導体チップとの間の隙間に配設されつつダム部と接するアンダーフィル材としての樹脂と、を有する。

ダム部は、樹脂が半導体チップの外周縁を這い上がって半導体チップの配線基板とは反対側の面に回り込むことを防止する這い上がり防止部を有する。

這い上がり防止部は、ダム部の内周部に、配線基板に近くなるほど該ダム部と半導体チップの外周縁との間隔が広くなるようにテーパ状に形成されている。

このような這い上がり防止部を有する枠状のダム部を設けたことにより、配線基板のチップ搭載エリアに樹脂を配設した後に配線基板に半導体チップを接続する工程において、樹脂が半導体チップの外周縁を這い上がることなく、配線基板の外周縁側に向けて流れることとなる。結果、半導体チップの配線基板とは反対側の面へ樹脂が回り込むことが抑制される。また、樹脂の回りこみが防止できることにより、従来技術で生じていた電気接着部の破断の問題が解決される。つまり、上記の樹脂が硬化して、ボンディングツールの動作時に配線基板と半導体チップとの電気接着部を破断させるという問題が解決される。さらに、このことにより、従来よりも厚みが薄い半導体チップを使用することができ、半導体装置の薄型化が可能となる。

本発明によれば、フィリップチップ実装方法で半導体チップを配線基板に接続するときに樹脂（アンダーフィル材）が半導体チップ裏面へ回り込んでしまうという課題を解決することができる。また半導体装置の薄型化が可能になる。

本発明の実施例１によるＢＧＡ型半導体装置の概略構成を示す断面図。 本発明の実施例１によるＢＧＡ型半導体装置に用いられる配線基板（母基板の単位基板構成部）を示す平面図。 図２のＡ−Ａ’断面及びＢ−Ｂ’断面の概略構成を示す図。 実施例１の半導体装置における這い上がり防止部の変形例を示す平面図。 実施例１の半導体装置の製造工程を示す図であって、基板にアンダーフィル材を供給した後、基板に半導体チップを接続する工程を示す図。 実施例１の半導体装置の製造工程を示す図であって、基板上の半導体チップを樹脂封止し、基板に半田ボールを搭載し、単位装置ごとに基板を分割する工程を示す図。 本発明の実施例２による半導体装置の概略構成を示す断面図。 本発明の実施例３による半導体装置の概略構成を示す断面図。 配線基板のチップ搭載エリアにアンダーフィル材を配置した後に配線基板に半導体チップをフリップチップ実装方法で接続する方法を用いて、半導体装置を製造するときの様子と、このときに懸念される課題とを示した図。

以下、本発明の実施の形態について図面を参照して説明する。

（実施例１）
図１は、本発明の実施例１によるＢＧＡ型半導体装置の概略構成を示す断面図である。図２は、本発明の実施例１によるＢＧＡ型半導体装置に用いられる配線基板の単位基板構成を示す平面図である。図３は、図２のＡ−Ａ’断面及びＢ−Ｂ’断面の概略構成を示す図である。

実施例１の半導体装置１Ａは、略四角形で所定の配線が形成された配線基板２を有している。配線基板２は例えば０．２ｍｍ厚のガラスエポキシ基板であり、基材の両面に所定の配線が形成され、この配線は部分的に図示しない絶縁膜、例えばソルダーレジストで覆われている。配線基板２の一面の配線の、ソルダーレジストから露出された部位には、複数の接続パッド３が形成されている。また、配線基板２の他面の配線の、ソルダーレジストから露出された部位には、複数のランド４が形成されている。そして、接続パッド３とこれに対応するランド４とは配線基板１の配線によりそれぞれ電気的に接続されている。また、複数のランド４には、それぞれ外部端子となる半田ボール５がそれぞれ搭載されており、半田ボール５は所定の間隔で格子状に配置されている。

また、配線基板２の一面の略中央部位の上方には、半導体チップ６が配置されている。半導体チップ６は、例えば100μｍ厚のSi基板で、第１の面（すなわち表面）に例えば論理回路や記憶回路が形成されている。また、半導体チップ６の第１の面の周辺近傍位置には複数の電極パッド７が形成されており、該電極パッド７を除く半導体チップ６の第１の面には、図示しないパッシベーション膜が形成されて、回路が形成された面（回路形成面）を保護している。

そして、半導体チップ６の電極パッド７上には、例えばバンプ電極８が設けられている。各電極パッド７は、バンプ電極８を介して、それぞれ対応する配線基板２の接続パッド３と電気的に接続されている。バンプ電極８は例えばCuからなる。尚、バンプ電極８はAuからなるワイヤバンプで構成されても良い。

また、図１及び図２に示すように、配線基板２の上に、半導体チップ６の周縁に沿ってダム部９が配置されており、ダム部９は半導体チップ６を囲むように枠形状に形成されている。また、ダム部９の上面が半導体チップ６の裏面の高さと同じになるように、ダム部９は半導体チップ６と同等の厚さで構成されている。ダム部９はその内周部に、半導体チップ６の、第１の面とは反対側の第２の面（すなわち裏面）に対して樹脂が這い上がるのを防止する部分（這い上がり防止部１０と呼ぶ）を有している。

這い上がり防止部１０は配線基板２に近くなるほどダム部９と半導体チップ６の外周縁との間隔が広くなるように、テーパ状に形成されている。この形状により、アンダーフィル材１１が塗布された配線基板２上に半導体チップ６を接続したときに半導体チップ６の外周縁面に沿って這い上がろうとするアンダーフィル材１１を、配線基板２の周縁側へ流すようになっている。尚、這い上がり防止部１０と半導体チップ６とのクリアランスは例えば５〜１０μｍ程度にされている。この事により、這い上がり防止部１０を設けられた状態でも問題なくフリップチップ実装方法を実施することができる。

なお、半導体チップ６を配線基板２に接続するときの、アンダーフィル材１１の這い上がりは半導体チップ６周囲の各辺の中央部で大きくなる。そのため、図４に示すように、這い上がり防止部１０を各辺の中央部のみに対して設けた構成にしても良い。

また、枠状のダム部９の、半導体チップ６周囲の４辺それぞれに対応する部位には、アンダーフィル材１１を流通させられる流通穴１２が配置されている。各流通穴１２は、配線基板２の一面に沿って枠状のダム部９の内縁から外縁へ向かう方向に貫通している。本例では４方向に流通穴１２が配置されている。このような構成により、配線基板２の周縁側に流れるアンダーフィル材１１で、ダム部８の内側領域が満たされても、アンダーフィル材１１がダム部８の上方（半導体チップ６の第２の面側）へは行かないようになる。

以上のように、配線基板２のチップ搭載エリアの周囲に、半導体チップ６の表面側から裏面の近傍の位置に向かって延在する這い上がり防止部１０を有する枠状のダム部９が設けられた。このことにより、配線基板２に半導体チップ６を接続するときに半導体チップ６の外周縁面に這い上がってくるアンダーフィル材１１を配線基板２の周縁側に向かって流すことができる。結果、フィリップチップ実装工程中に半導体チップ６の裏面へアンダーフィル材１１が回り込むことを抑制できる。

また、フィリップチップ実装工程中におけるアンダーフィル材１１の半導体チップ裏面への回り込みを防止できることにより、従来技術で生じていた電気接着部の破断の問題が解決される。つまり、回り込んだアンダーフィル材１１が硬化して、ボンディングツールの動作時に配線基板２と半導体チップ６との電気接着部を破断させるという問題が解決される。さらに、このことにより従来よりも厚みが薄い半導体チップ６（例えば１００μｍ以下のチップ）を使用できるので、半導体装置の薄型化が可能となる。

さらに、ダム部９を用いることで、アンダーフィル材１１が配線基板２と半導体チップ６の間のみでなく、ダム部９と配線基板２及び半導体チップ６との間にも配置されたため、半導体チップ６と配線基板２との接続強度を向上することができる。また、そのような接続強度が向上することで、半導体装置の信頼性及び機械的強度が向上する。

また、枠状のダム部９に複数の流通穴１２を設けたことで、ダム部９の上部方向にアンダーフィル材１１が溢れ出すことなく、ダム部９の内側領域にアンダーフィル材１１を収めることができる。

また、ダム部９における這い上がり防止部１０をテーパ形状で構成したことで、配線基板２に半導体チップ６を接続するときにダム部９の上部方向へ這い上がろうとするアンダーフィル材１１を、良好に配線基板２の周縁側へ流すことができる。結果、アンダーフィル材１１のフィレット形状も安定する。このことにより、半導体チップ６と配線基板２との電気的接続の信頼性が向上する。

また、配線基板２の、半導体チップ６が配置された面の上には、半導体チップ６及びダム部９を覆うように封止体１３が配置されている。封止体１３は、例えばエポキシ樹脂等の熱硬化性樹脂からなり、配線基板２上に配置された半導体チップ６を保護する。

尚、半導体装置の保護や耐湿性の向上の為に封止体１３が配線基板２上に設けられたが、本発明は、封止体１３が設けられていない構成でも良い。

次に、実施例１の半導体装置の製造方法について説明する。

本実施例に用いられる配線基板２は、母基板をＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐｒｏｃｅｓｓ）方式で処理したものである。母基板には、図２及び図３に示すような単位基板構成部がマトリクス状に複数個、形成されている。その一つの母基板を個別の単位基板構成部に分割することで、配線基板２が得られる。図２に示す配線基板２は、母基板から分割された一つの単位基板構成部である。

母基板のそれぞれの単位基板構成部では、ガラスエポキシ基材の両面に所定の配線が形成され、前記配線が部分的に、図示しない絶縁膜、例えばソルダーレジストで覆われている。ガラスエポキシ基材の一面の配線の、ソルダーレジストから露出された部位には、複数の接続パッド３が形成されている。また、ガラスエポキシ基材の他面の配線の、ソルダーレジストから露出された部位には、複数のランド４が形成されている。そして、接続パッド３とこれに対応するランド４とは、ガラスエポキシ基材中の配線によりそれぞれ電気的に接続されている。

ガラスエポキシ基材の一面の各チップ搭載エリアの周囲には、図２及び図３に示すように、略四角形で枠状のダム部９が配置されている。ダム部９は、配線基板２に垂直な方向に関して半導体チップ６と同等の厚さで構成されている。

ダム部９は、半導体チップ６の表面側から裏面の近傍の位置に延在する這い上がり防止部１０を有している。這い上がり防止部１０は、配線基板２に近くなるほどダム部９と半導体チップ６の外周縁との間隔が広くなるように、テーパ状に構成されている。尚、這い上がり防止部１０と半導体チップ６とのクリアランスは、例えば５〜１０μｍ程度にされる。また、ダム部９には、配線基板２の一面に沿って枠状のダム部９の内縁から外縁へ向かう方向にアンダーフィル材１１の流通穴１２が形成されている。

そして、前記マトリックス状に配置された複数の単位基板構成部の周囲には、図示しない枠部が設けられていて、母基板の搬送及び位置決めが可能となっている。また、単位基板構成部の間にダイシングラインが設けられる。このように配線基板２の基になる母基板が準備される。

次に、母基板のそれぞれの単位基板構成部（即ち、配線基板２に相当する部分）にアンダーフィル材１１およびＮＣＰ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：非導電性ペースト）を供給する。

詳述すると、母基板１４は、図示しないポッティング装置のステージに保持される。そして、図５（ａ）に示すように、ポッティング装置のディスペンサー１５によって、所定量のアンダーフィル材１１が、それぞれの単位基板構成部（配線基板２）の一面のチップ搭載エリアに供給される。

続いて、それぞれの単位基板構成部（配線基板２）に半導体チップ６をフリップチップ実装方法で接続する。

詳述すると、この接続工程では、まず、例えば、図示しないフリップチップボンダーに母基板１４を保持する。そして、図５（ｂ）に示すように、バンプ電極８を備えた半導体チップ６の表面とは反対側の裏面を、吸着孔１６ａを有するボンディングツール１６で真空吸着することで、半導体チップ６を保持する。その後、半導体チップ６を保持したボンディングツール１６を母基板１４側へ下降させる。そして、図５（ｃ）に示すように、枠状のダム部８の開口に半導体チップ６を通し、半導体チップ６のバンプ電極８を単位基板構成部（配線基板２）の接続パッド３に接触させつつ、超音波熱圧着方式でバンプ電極８と接続パッド３を電気的に接続する。また、ＮＣＰは熱硬化されて、単位基板構成部に半導体チップ６が固定される。

このチップ接続工程では、単位基板構成部に前もって塗布されていたアンダーフィル材１１が半導体チップ６の外周縁面に沿って這い上がろうとする。しかしながら、ダム部９は這い上がり防止部１０を有しているので、アンダーフィル材１１は上方へ向かうことなく、配線基板２に沿ってチップ搭載エリアからダム部９の周縁側に向かって流れてダム部９内に収まる。

尚、ダム部９には、配線基板２の一面に沿って枠状のダム部９の内縁から外縁へ向かう４方向に、アンダーフィル材１１の流通穴１２が配置されている。そのため、アンダーフィル材１１でダム部８の内側領域が満たされても、アンダーフィル材１１がダム部８の上方（半導体チップ６の第２の面側）へは行かないようになっている。

さらに、ダム部９が設けられたことで、アンダーフィル材１１が配線基板２と半導体チップ６の間のみでなく、ダム部９と配線基板２及び半導体チップ６との間にも配置される。そのため、アンダーフィル材１１のフィレット形状が安定化し、半導体チップ６と配線基板２との接続強度を向上することができる。

上記フリップチップ実装方法によるチップ接続が完了した母基板１４は、封止工程に移行される。

詳細に述べると、封止工程では、複数の配線基板２の基になる母基板１４は、図示しないトランスファモールド装置の上型と下型からなる成型金型にセットされる。この成型金型の上型には、複数の単位基板構成部を一括的に覆うようにキャビティが形成されている。このようなキャビティ内に、母基板１４に接続された複数の半導体チップ６の全てが配置され、前記キャビティは母基板１４で閉じた状態にされる。成型金型の上型にはゲート部が形成されており、このゲート部からキャビティ内へ、加熱溶融された封止樹脂が注入される。これにより、複数の半導体チップ６が接続されている母基板１４の面全体が封止樹脂１７で覆われる。封止樹脂１７は、例えばエポキシ樹脂のような熱硬化性樹脂が用いられる。

そして、前記キャビティが封止樹脂１７で完全に満たされた状態で、所定の温度、例えば１８０℃程度で封止樹脂１７を加熱することで、封止樹脂１７が熱硬化される。結果、図６（ａ）に示すように、母基板の複数の単位基板構成部を一括的に覆う封止樹脂１７が形成される。

続いて、封止樹脂１７で覆われた母基板１４は所定の温度でベーキングすることで、封止樹脂１７が完全に硬化される。また、半導体チップ６と母基板１４との間にアンダーフィル材１１が配置されてから、母基板１４の上に封止樹脂１４を形成するため、半導体チップ６と母基板１４（配線基板２）との間におけるボイドを低減することができる。尚、硬化した封止樹脂１７は、母基板の分割によって、図１に示す封止体１３となる。

続いて、上面に封止樹脂１７が形成された母基板１４はボールマウント工程に移行され、図６（ｂ）に示すように、母基板１４の半導体チップ６と反対側の面に配設された複数のランド４上に導電性の半田ボール１８を搭載して外部電極を形成する。

詳述すると、ボールマウント工程では、母基板１４の単位基板構成部上のランド４の位置に合うように複数の吸着孔が形成された図示しないマウントツールを用いて、例えば半田からなる金属ボール（半田ボール１８）を前記マウントツールに保持する。そして、保持された半田ボール１８にフラックスを形成する。その後、単位基板構成部のランド４が形成された面へ前記マウントツールを近づけ、複数の半田ボールを単位基板構成部の複数のランド４に一括で搭載する。全ての単位基板構成部に半田ボール１８が搭載された後、母基板１４をリフロー工程に流すことで、外部電極が形成される。

続いて、その全ての単位基板構成部に半田ボール１８が搭載された母基板１４は基板ダイシング工程に移行され、図６（ｃ）に示すように、母基板１４および封止樹脂１７をダイシングラインＤＬの所で切断する。

詳細に述べると、基板ダイシング工程では、封止樹脂１７の表面を接着テープ（ダイシングテープ）１９に貼り付け、ダイシングテープ１９によって母基板１４を固定する。その後、図示しないダイシング装置のダイシングブレードにより、母基板１４および封止樹脂１７をダイシングラインＤＬに沿って切断して、複数の単位装置に分離する。分離後、単位装置を接着テープ１９からピックアップすることで、図１に示すような略六面体形状の半導体装置が得られる。このように製造された半導体装置は、上述したとおり、半導体装置の薄型化が可能になり、かつ、半導体装置の信頼性及び機械的強度が向上する。

（実施例２）
図７は、本発明の実施例２の半導体装置の概略構成を示す断面図である。

実施例２の半導体装置１Ｂは、実施例１と同様に、略四角形で所定の配線が形成された配線基板２を有している。そして、配線基板２の一方の面には複数の接続パッド３が形成され、その他方の面にはそれぞれの接続パッド３に電気的に接続された複数のランド４が形成されている。また、配線基板２の一方の面の略中央部位の上には、実施例１と同様にフリップチップ実装方法で半導体チップ６が接続されている。配線基板２上のチップ搭載エリアの周囲には、図７に示すように、実施例１と同様な枠状のダム部９が配置されている。

本実施例の場合、半導体チップ６の第２の面（裏面）とダム部９の上方とに、第２の半導体チップ２０が搭載されている。この第２の半導体チップ２０は、電極パッド２１が形成された第１の面（おもて面）とは反対側の第２の面（裏面）２０ａが半導体チップ６の裏面とダム部９の上方とに、絶縁性の接着部材２２、例えばＤＡＦ（Ｄｉｅ Ａｔｔａｃｈｅｄ Ｆｉｌｍ）を介して、接着されている。

第２の半導体チップ２０の電極パッド２１と、配線基板２の、ダム部９の外側に配置された接続パッド３ａとを導電性のワイヤ２３で結線することで、第２の半導体チップ２０と配線基板２とが電気的に接続される。導電性のワイヤ２３は、例えばＡｕ、Ｃｕ等が用いられる。

半導体チップ６，２０及びダム部９は封止体１３で覆われていてもよい。

以上のように構成された実施例２は、フリップチップ実装方法によって配線基板に半導体チップ６を接続するときにアンダーフィル材１１が半導体チップ６の外周縁面を這い上がって半導体チップ６の裏面へ回り込むことを防止することができる。また、このような実施例１と同様の効果だけでなく、配線基板２への投影面積が第１の半導体チップ６よりも大きい第２の半導体チップ２０を第１の半導体チップ６の上に、安定して積層することができる。第２の半導体チップ２０の、第１の半導体チップ６の外周縁面よりも外側に突き出た部分はダム部９で支持されているため、第２の半導体チップ２０の厚みを薄くすることも可能である。このことにより、ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）型の半導体装置の薄型化ができる。さらに、第２の半導体チップ２０の、第１の半導体チップ６の外周縁面よりも外側に突き出た部分に配置された電極パッド２１に対して、ワイヤボンディングを良好に実施できる。

（実施例３）
図８は、本発明の実施例３による半導体装置の概略構成を示す断面図である。

実施例３の半導体装置１Ｃは、実施例１と同様に、略四角形で所定の配線が形成された配線基板２を有している。そして、配線基板２の一方の面には複数の接続パッド３が形成され、その他方の面にはそれぞれの接続パッド３に電気的に接続された複数のランド４が形成されている。また、配線基板２の一方の面の略中央部位の上には、実施例１と同様にフリップチップ実装方法で半導体チップ６が接続されている。配線基板２上のチップ搭載エリアの周囲には、図８に示すように、実施例１と同様な枠状のダム部９が配置されている。

半導体チップ６の第２の面（裏面）とダム部９の上方とに、第２の半導体チップ２０が搭載されている。この第２の半導体チップ２０は、電極パッド２１が形成された第１の面（おもて面）とは反対側の第２の面（裏面）２０ａが半導体チップ６の裏面とダム部９の上方とに、絶縁性の接着部材２２、例えばＤＡＦを介して、接着されている。第２の半導体チップ２０の電極パッド２１ａと、配線基板２の、ダム部９の外側に配置された接続パッド３ａとを導電性のワイヤ２３で結線することで、第２の半導体チップ２０と配線基板２とが電気的に接続される。

半導体チップ６，２０及びダム部９は封止体１３で覆われていてもよい。

本実施例においては、ダム部９は、導電材料（例えば金属材料）で構成される。導電材料で構成されたダム部９は、配線基板２上に搭載されて、配線基板２上の一つの接続パッド３ｂと電気的に接続されている。そして、第２の半導体チップ２０に設けられている共通化可能な複数の電極パッド２１ｂ（例えばＧＮＤ用端子或いは電源用端子等）を、ダム部９にワイヤ２３で接続することで、それら複数の電極パッド２１ｂに繋がる外部端子が一つの外部端子（半田ボール５ａ）で間に合うようになる。すなわち本実施例は共通ピン化が可能である。

実施例３は、フリップチップ実装方法によって配線基板に半導体チップ６を接続するときにアンダーフィル材１１が半導体チップ６の外周縁面を這い上がって半導体チップ６の裏面へ回り込むことを防止することができる。また、このような実施例１と同様の効果だけでなく、共通ピン化が可能であるため、外部電極の数を減らすことができる。

また、第１の半導体チップ６に積層された第２の半導体チップ２０と、ダム部９とをワイヤ２３で電気的に接続することで、この接続部分でのワイヤ長を短くできる。結果、封止体１３を樹脂で成形するときにワイヤ２３が倒れるという問題の発生頻度を少なくすることができる。

以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記の実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば本実施例では、配線基板２の一方の面に一つの半導体チップ６が搭載された半導体装置に適用した場合について説明したが、本発明は、複数の半導体チップ６が配線基板２の一面に沿って横並びに配置された半導体装置に適用されても良い。

また本実施例では、ガラスエポキシ基材からなる配線基板２について説明したが、配線基板２はポリイミド基材からなるフレキシブルな配線基板であっても良い。

１Ａ，１Ｂ，１Ｃ 半導体装置
２ 配線基板
３、３ａ、３ｂ 接続パッド
４ ランド
５、５ａ 半田ボール
６ 半導体チップ、第１の半導体チップ
７、２１、２１ａ、２１ｂ 電極パッド
８ バンプ電極
９ ダム部
１０ 這い上がり防止部
１１ アンダーフィル材
１２ 流通穴
１３ 封止体
１４ 母基板
１５ ディスペンサー
１６ ボンディングツール
１７ 封止樹脂
１８ 半田ボール
１９ 接着テープ
２０ 第２の半導体チップ
２２ 接着部材
２３ ワイヤ
ＤＬ ダイシングライン

Claims (19)

1. 配線基板と、該配線基板の一方の面に隙間を介して接続された半導体チップと、前記一方の面の上に前記半導体チップの外周縁に沿って形成された枠状のダム部と、前記隙間に配設されつつ前記ダム部と接する樹脂と、を有し、
   前記ダム部は、前記樹脂が前記半導体チップの外周縁を這い上がって前記半導体チップの前記配線基板とは反対側の面に回り込むことを防止する這い上がり防止部を有する、半導体装置。
2. 配線基板と、該配線基板の一方の面にフリップチップ実装方法で電気的に接続された半導体チップと、前記一方の面の上に前記半導体チップの外周縁に沿って形成された枠状のダム部と、前記配線基板と前記半導体チップとの間の隙間に配設されつつ前記ダム部と接するアンダーフィル材としての樹脂と、を有し、
   前記ダム部は、前記樹脂が前記半導体チップの外周縁を這い上がって前記半導体チップの前記配線基板とは反対側の面に回り込むことを防止する這い上がり防止部を有する、半導体装置。
3. 配線基板と、該配線基板の一方の面にフリップチップ実装方法で電気的に接続された半導体チップと、前記一方の面の上に前記半導体チップの外周縁に沿って形成された枠状のダム部と、前記配線基板と前記半導体チップとの間の隙間に配設されつつ前記ダム部と接するアンダーフィル材としての樹脂と、を有し、
   前記ダム部は、前記樹脂が前記半導体チップの外周縁を這い上がって前記半導体チップの前記配線基板とは反対側の面に回り込むことを防止する這い上がり防止部を有し、
   前記這い上がり防止部は、前記ダム部の内周部に、前記配線基板に近くなるほど該ダム部と前記半導体チップの外周縁との間隔が広くなるようにテーパ状に形成されている、半導体装置。
4. 前記ダム部の、前記配線基板の側とは反対側の面が、前記半導体チップの前記配線基板とは反対側の面の高さと同じになっている、請求項１から３のいずれかに記載の半導体装置。
5. 前記這い上がり防止部は、前記半導体チップの外周縁を構成する４辺の中央部のみに対して設けられている、請求項１から４のいずれかに記載の半導体装置。
6. 前記ダム部は、前記樹脂を前記ダム部の内縁から外縁に向けて流通させられる流通穴が配設されている、請求項１から５のいずれかに記載の半導体装置。
7. 複数の前記半導体チップが前記配線基板の一方の面の上に配置されている、請求項１から６のいずれかに記載の半導体装置。
8. 前記複数の半導体チップは、前記配線基板の一方の面にバンプ電極を介して電気的に接続された第１の半導体チップと、該第１の半導体チップに積層された第２の半導体チップとを含む、請求項７に記載の半導体装置。
9. 前記第２の半導体チップは、該第２の半導体チップの電極パッドが形成された面とは反対側の面が前記第１の半導体チップの前記配線基板とは反対側の面に接着されている、請求項８に記載の半導体装置。
10. 前記第２の半導体チップは、前記配線基板への投影面積が前記第１の半導体チップよりも大きいチップであり、該第２の半導体チップの、該第１の半導体チップの外周縁よりも外側に突き出た部分は前記ダム部で支持されている、請求項８に記載の半導体装置。
11. 前記ダム部が導電材料で構成されており、
    該導電材料で構成されたダム部は、前記配線基板の一方の面に配設された複数の接続パッドのうち一つの接続パッドと電気的に接続されるように該一方の面に配置されており、
    前記第２の半導体チップに設けられている共通化可能な複数の電極パッドが、前記ダム部に電気的に接続されている、請求項９に記載の半導体装置。
12. 前記配線基板の他方の面に複数の外部端子が配設されており、該複数の外部端子は、それぞれ、前記配線基板の一方の面に配設された複数の接続パッドのそれぞれと対応して電気的に接続されている、請求項１から１１のいずれかに記載の半導体装置。
13. 前記配線基板の一方の面の上で前記半導体チップ及び前記ダム部を覆う封止樹脂をさらに有する、請求項１から１２のいずれかに記載の半導体装置。
14. 配線基板と、該配線基板の一方の面にバンプ電極を介して電気的に接続された半導体チップと、前記一方の面の上に前記半導体チップの外周縁に沿って形成された枠状のダム部と、前記配線基板と前記半導体チップとの間の隙間に配設されつつ前記ダム部と接するアンダーフィル材としての樹脂と、を有し、前記ダム部は内周部に、前記配線基板に近くなるほど該ダム部と前記半導体チップの外周縁との間隔が広くなるようにテーパ形状を有している半導体装置を製造する方法であって、
    前記配線基板と前記枠状のダム部とを用意し、該ダム部の内周部が前記テーパ形状になるように前記配線基板の一方の面に前記ダム部を配置する段階と、
    前記一方の面の前記ダム部の内側に前記樹脂を配置する段階と、
    前記ダム部の内側に前記半導体チップを挿入し、前記半導体チップの前記バンプ電極を前記一方の面に配設された接続パッドに電気的に接続する段階と、
    を有する、半導体装置の製造方法。
15. 前記配線基板の一方の面の上で前記半導体チップ及び前記ダム部を封止樹脂で覆い、該封止樹脂を硬化させる段階と、
    前記配線基板の他方の面に、複数の前記接続パッドのそれぞれと対応して電気的に接続する複数の外部端子を配設する段階と、
    をさらに有する、請求項１４に記載の半導体装置の製造方法。
16. 前記配線基板は、複数の単位基板構成部がマトリクス状に構成された一つの母基板を個別の前記単位基板構成部に分割することで得られる、請求項１４または１５に記載の半導体装置の製造方法。
17. 前記ダム部は、前記樹脂を前記ダム部の内縁から外縁に向けて流通させられる流通穴が配設されている、請求項１４から１６のいずれかに記載の半導体装置の製造方法。
18. 前記ダム部の、前記配線基板の側とは反対側の面は、前記半導体チップの前記配線基板とは反対側の面の高さと同じにされる、請求項１４から１７のいずれかに記載の半導体装置の製造方法。
19. 複数の前記半導体チップが前記配線基板の一方の面の上に積層される、請求項１４から１８のいずれかに記載の半導体装置の製造方法。

Images