JP2010287159A - 信号処理システム、信号処理モジュール、及びこれらの動作方法 - Google Patents

Abstract

【課題】信号処理モジュールの処理内容の変更の際の、ＣＰＵモジュールと信号処理モジュール間の手続きを簡素化した信号処理システムを提供する。
【解決手段】信号処理システムは、信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報を付加情報として付加して送信する制御手段と、送信されたデータに付加された処理内容識別情報を判別し、判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、再構成された信号処理回路によって送信データに含まれる対象データの処理を行う信号処理手段と、を備えることにより、上記課題の解決を図る。
【選択図】図６

Description

本発明は、制御装置及び再構成可能な信号処理装置により信号処理を行なう信号処理システムに関する。

画像処理や信号処理は、大量のデータを高速かつリアルタイムで行う必要がある。信号処理の特徴である単純な処理を繰り返し行なう場合、汎用ＣＰＵでは処理の効率が悪い。そのため、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）またはＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を用いた専用ハードウェアにより処理が行なわれている。

図１は、従来の信号処理システム１０１の処理の流れを示す。図２は、従来の信号処理システム１の処理フローを示す。図１は、信号処理モジュール１０３としてＤＲＰ（Ｄｙｎａｍｉｃ Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ Ｐｒｏｃｅｓｓｏｒ）を用いた場合の例である。

まず、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）モジュール１０２は、データバス１０５を介して、信号処理回路の再構成を行うことができる信号処理モジュール１０３に対して、信号処理回路の再構成を指示する（Ｓ１０１）。例えば、ＣＰＵモジュール１０２は、信号処理モジュール１０３に対して、構成情報Ｃ１を用いて信号処理回路の再構成を実施するように指示する。

信号処理モジュール１０３は、ＣＰＵモジュール１０２からの再構成指示を受信すると、信号処理デバイス１０４は、その再構成指示に対応する構成情報を用いて、回路の再構成を実施する（Ｓ１０２）。回路の再構成が完了すると、信号処理モジュール１０３は、ＣＰＵモジュール１０２に対して、再構成が完了した旨を通知する（Ｓ１０３）。

信号処理デバイスの回路構成の変更の対象となる全ての信号処理モジュール１０３の回路の再構成が完了するまで、Ｓ１０１〜Ｓ１０３が繰り返される（Ｓ１０４）。
それらの全ての信号処理モジュール１０３の回路の再構成が完了すると、ＣＰＵモジュール１０２は信号処理モジュール１０３に処理データ１１１を送信する（Ｓ１０５）。

信号処理モジュール１０３は、ＣＰＵモジュール１０２からの処理データを受信すると、その処理データ１１１について処理を実行する（Ｓ１０６）。処理完了後、信号処理モジュール１０３は、ＣＰＵモジュール１０２に処理結果１１２を送信する（Ｓ１０７）。

このように、ＤＲＰやＦＰＧＡ等の信号処理デバイスは、内部に保持した回路情報（コンフィグレーションデータ）を用いて信号処理回路を再構成することにより複数の機能を実現することができる。

特開平１１−８３５５９号公報 特開２００１−７８８３号公報 特開２００６−１８５３９号公報 特開２００８−９０３６０号公報

しかしながら、専用のハードウェアにより複数の機能を実現する場合、より多くのハードウェアリソースが必要となり、装置の大型化や消費電力の増大につながっていた。また、機能の追加や変更を容易に行なうことはできないといった問題が生じていた。

また、図１及び図２で説明したように、信号処理モジュールの処理内容を変更する場合、ＣＰＵモジュールが信号処理モジュールに対して事前に回路の再構成についての指示を行ない、信号処理モジュール内の信号処理デバイス内部の信号処理回路の再構成が完了した後に処理を再開する必要がある。そのため、複数の信号処理デバイスにより同時に信号処理を行なう場合には、複数の信号処理モジュールへの再構成指示、信号処理モジュールからの再構成完了通知の確認等、ＣＰＵモジュールが複数の信号処理モジュールを別途管理する必要があった。そのため、信号処理回路の再構成時の制御が複雑になっていた（例えば、特許文献１）。

上記課題に鑑み、本発明では、信号処理モジュールの処理内容の変更におけるＣＰＵモジュールと信号処理モジュール間の手続きを簡素化した信号処理システムを提供する。

信号処理システムは、信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報を付加情報として付加して送信する制御手段と、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、を備えることを特徴とする。

制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールは、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得する取得手段と、前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、を備えることを特徴とする。

信号処理システムの動作方法では、制御モジュールにより、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信し、信号処理モジュールにより、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行うことを特徴とする。

制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールの動作方法では、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得し、前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行うことを特徴とする。

開示の信号処理システムによれば、信号処理モジュールの処理内容の変更の際の、ＣＰＵモジュールと信号処理モジュール間の手続きを簡素化することができる。

従来の信号処理システム１０１の処理の流れを示す。 従来の信号処理システム１の処理フロー図を示す。 第１の実施形態における信号処理システム１の構成の一例を示す。 第１の実施形態における複数の処理に対して必要となる構成情報の対応を示す構成情報管理テーブル１０の例である。 第１の実施形態におけるＣＰＵモジュール２から信号処理モジュール３へ送信される処理データ（送信データ２０）の構造を示す。 第１の実施形態における信号処理システム１の処理の流れを示す。 第１の実施形態における信号処理システム１の動作フローを示す。 第１の実施形態における信号処理モジュール３の内部構成を示す。 第２の実施形態における信号処理システム５１の構成の一例を示す。 第３の実施形態におけるＣＰＵモジュール２から信号処理モジュール３へ、又はある信号処理モジュール３から他の信号処理モジュールへ送信される処理データ（送信データ６０）の構造を示す。 第３の実施形態における信号処理システム１の動作フローを示す。

＜第１の実施形態＞
図３は、本実施形態における信号処理システム１の構成の一例を示す。信号処理システム１において、ＣＰＵモジュール２と信号処理モジュール３（３−１〜３−ｎ）は、データバス（例えばＰＣＩバス等）５によって接続されている。なお、ｍ，ｎ，ｏは、任意の整数である。

図３において、ＣＰＵモジュール２は、処理データ１１（１１−１〜１１−ｍ）を有する。信号処理モジュール３−１〜３−ｎは、構成情報Ｃ１〜Ｃoの構成情報を有する。構成情報は、論理回路の回路情報（コンフィグレーションデータ）である。このような内部の回路情報を用いて回路を再構成することにより、信号処理モジュール３は複数の機能を実現することができる。

処理データ１１（１１−１〜１１−ｍ）は、データバス５を経由してＣＰＵモジュール２から信号処理モジュール３に転送される。信号処理モジュール３は、その送信された処理データ１１について処理を実行する。その処理結果は、信号処理モジュール３からＣＰＵモジュール２に転送される。

信号処理モジュール３は、信号処理を行なうための信号処理デバイス（例えば、ＤＲＰ）４（４−１〜４−ｎ）と、信号処理を行うための複数の構成情報Ｃ（Ｃ１〜Ｃo）を有する。

図４は、本実施形態における、信号処理モジュールに行わせる処理と、各処理に対して必要となる構成情報との対応関係を示す構成情報管理テーブル１０の例である。構成情報管理テーブル１０は、ＣＰＵモジュール２内のメモリに格納されている。構成情報管理テーブル１０において、処理内容識別情報１，２，３には、各構成情報を識別する情報、すなわち処理内容識別情報が設定される。

図４の場合には、処理Ｐ１を実行する場合には、例えば、構成情報Ｃ１，Ｃ２が必要であるとする。また、処理Ｐ２を実行する場合には、例えば、構成情報Ｃ３，Ｃ４，Ｃ５が必要であるとする。処理Ｐ３を実行する場合には、例えば、構成情報Ｃ６が必要であるとする。

この場合、図４に示すように、処理Ｐ１について、処理内容識別情報１には構成情報Ｃ１に対応する処理内容識別情報ＩＤ−Ｃ１が予め設定されている。処理内容識別情報２には構成情報Ｃ２に対応する処理内容識別情報ＩＤ−Ｃ２が予め設定されている。処理内容識別情報数には処理Ｐ１における処理内容識別情報の数「２」が予め設定されている。

処理Ｐ２について、処理内容識別情報１には構成情報Ｃ３に対応する処理内容識別情報ＩＤ−Ｃ３が予め設定されている。処理内容識別情報２には構成情報Ｃ４に対応する処理内容識別情報ＩＤ−Ｃ４が予め設定されている。処理内容識別情報３には構成情報Ｃ５に対応する処理内容識別情報ＩＤ−Ｃ５が予め設定されている。処理内容識別情報数には処理Ｐ２における処理内容識別情報の数「３」が予め設定されている。

処理Ｐ３について、処理内容識別情報１には構成情報Ｃ６に対応する処理内容識別情報ＩＤ−Ｃ６が予め設定されている。処理内容識別情報数には処理Ｐ３における処理内容識別情報の数「１」が予め設定されている。

図５は、本実施形態におけるＣＰＵモジュール２から信号処理モジュール３へ送信される処理データ（送信データ２０）の構造を示す。送信データ２０は、ヘッダ情報２１と、処理データ１１とから構成される。ヘッダ情報２１は、処理内容識別情報数２２、処理内容識別情報１〜ｎ（２３）、処理結果格納アドレス２４、送信先アドレス（不図示）を含む。

処理内容識別情報数２２は、ヘッダ情報２１に設定された処理内容識別情報２３の数が設定される。処理内容識別情報２３は、構成情報管理テーブル１０から読み出された処理内容識別情報である。処理結果格納アドレス２４には、信号処理モジュール３により処理されて出力された処理結果の格納先のアドレス（例えば、ＣＰＵモジュール２のメモリ上のアドレス）が格納される。

図６は、本実施形態における信号処理システム１の処理の流れを示す。図７は、本実施形態における信号処理システム１の動作フローを示す。
ＣＰＵモジュール２内のメモリは、処理データ１１、処理結果データ１２、及び構成情報管理テーブル１０を記憶する領域を有する1つ以上のメモリを有している。このメモリには、予め処理データ１１と構成情報管理テーブル１０が格納されている。

信号処理モジュール３は、回路を再構成する部分である信号処理デバイス４、複数のメモリ等で構成される。信号処理デバイス４は、複数の演算ユニットと、それらの演算ユニットの配線部分、及び回路構成の制御を行う再構成制御回路等を含む。それらのメモリには、回路の再構成のための演算ユニット間の配線情報（構成情報）Ｃ１，Ｃ２，・・・，Ｃｎが格納されている。

まず、ＣＰＵモジュール２は、処理実施中でない信号処理モジュール３を検索する（Ｓ１）。処理実施中でない信号処理モジュール３が検索されると、ＣＰＵモジュール２は構成情報管理テーブル１０から、実施したい処理に必要となる信号処理回路の構成情報Ｃに対応する処理内容識別情報数、処理内容識別情報を取得する（Ｓ２）。例えば、図４において、処理Ｐ１を実施する場合、ＣＰＵモジュール２は、構成情報管理テーブル１０から、処理内容識別情報数「２」、及び処理内容識別情報「ＩＤ−Ｃ１」，「ＩＤ−Ｃ２」を取得する。

ＣＰＵモジュール２は、図５で説明したように、処理データ１１に対して、構成情報管理テーブル１０から取得した情報（処理内容識別情報、処理内容識別情報数）と、処理結果が格納されるアドレス情報をヘッダ情報２１として付加する（Ｓ３）。例えば、ＣＰＵモジュール２は、処理内容識別情報数２２として「２」、処理内容識別情報２３として「ＩＤ−Ｃ１」，「ＩＤ−Ｃ２」、処理結果格納アドレス２４としてＣＰＵモジュール２内のメモリの所定のアドレスが設定されたヘッダ情報２１を生成する。そして、ＣＰＵモジュール２はこの生成したヘッダ情報２１を処理データ１１に付加する。

ＣＰＵモジュール２は、データバス５を介して、Ｓ１で検索した信号処理モジュール３に対して、そのヘッダ情報２１を付加した処理データ１１を送信データ２０として、送信する（Ｓ４）。

なお、Ｓ１において処理実施中でない信号処理モジュール３が複数検索された場合、ＣＰＵモジュール２は予め定めた順番に従って、それぞれの信号処理モジュール３に対してＳ２−Ｓ４を行って送信データ２０を送信する。

信号処理モジュール３は、その送信データ２０を受信し、ヘッダ情報２１を読み込む（Ｓ５）。そのヘッダ情報２１に基づいて、信号処理モジュール３は、処理内容識別情報を判別する。信号処理モジュール３は、自身の有するメモリから、その判別した処理内容識別情報に対応する構成情報Ｃを読み出す。

例えば、信号処理モジュール３は、ヘッダ情報２１の先頭側から順に処理内容識別情報を読み出し、最初の処理内容識別情報「ＩＤ−Ｃ１」を判別する。それから、信号処理モジュール３は、信号処理モジュール３内のメモリから処理内容識別情報「ＩＤ−Ｃ１」に対応する構成情報Ｃ１を読み出す。

信号処理モジュール３は、その読み出した構成情報Ｃに基づいて信号処理デバイス４の回路の再構成を実行する（Ｓ６）。上記の例の場合、信号処理モジュール３は、構成情報Ｃ１を用いて、信号処理デバイス４内の演算ユニット間の配線状態を変更し、信号処理デバイス４の回路を再構成する。

再構成処理の終了後、信号処理モジュール３は、送信データ２０から処理データ１１を取り出し、再構成後の信号処理デバイス４を用いて、その処理データ１１を入力データとして処理を実行する（Ｓ７）。

ヘッダ情報２１内の各処理内容識別情報に対応する構成情報の全てについて、Ｓ６〜Ｓ７の処理を行う（Ｓ８）。例えば、上記の例の場合、信号処理モジュール３は、構成情報Ｃ１を用いて再構成された信号処理デバイス４によって、処理データ１１について処理を行ない、その処理後の処理データ１１−Ｃ１を出力する。その後、信号処理モジュール３は、処理内容識別情報「ＩＤ−Ｃ２」に対応する構成情報Ｃ２を用いて再構成された信号処理デバイス４によって、処理データ１１−Ｃ１について処理を行ない、その処理後の処理データ１１−Ｃ２を処理結果データとして出力する。

ヘッダ情報内の各処理内容識別情報に対応する構成情報の全てについての処理の終了後、信号処理モジュール３は、ヘッダ情報２１の処理結果格納アドレス２４に処理結果データ１２を、データバス５を介して、ＣＰＵモジュール２へ送信する（Ｓ９）。ＣＰＵモジュール２は、その処理結果データを受信して、その処理結果データ１２を処理結果格納アドレスで特定されるメモリ上の所定の領域に格納する。

図８は、本実施形態における信号処理モジュール３の内部構成の一例を示す。信号処理モジュール３は、メモリ３１、入力データ転送制御回路３４、信号処理デバイス４、出力データ転送制御回路３５を含む。

メモリ３１には、構成情報格納領域３２と処理データ格納領域３３がある。構成情報格納領域３２には、前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路を再構成するための構成情報Ｃ（Ｃ１〜Ｃｍ）が格納されている。処理データ格納領域３３には、ＣＰＵモジュール２から送信された送信データ２０をヘッダ情報２１−１〜２１−ｎと、処理データ１１−１〜１１−ｎとに分割した状態で格納することができる。

入力データ転送制御回路３４は、データバス５から入力された送信データ２０を信号処理デバイス４へ転送する。
信号処理デバイス４は、送信データ２０の処理内容識別情報に対応する構成情報を用いて、信号処理デバイス４内の回路の再構成を行う。それから、信号処理デバイス４は、その再構成された回路に、送信データ２０の処理データ１１を入力して、処理を行う。

信号処理デバイス４は、データ入力処理回路４１、信号処理回路４２、データ出力処理回路４３、再構成制御回路４４、構成情報を格納する構成情報記憶領域４５を含む。構成情報記憶領域４５に格納できない構成情報Ｃは、メモリ３１上の構成情報格納領域に格納されている。

データ入力処理回路４１は、入力データ転送制御回路３４から入力された送信データ２０をヘッダ情報２１と処理データ１１とに分けて、メモリ３１に転送する。メモリ３１に転送されたヘッダ情報２１と処理データ１１はそれぞれ、処理データ格納領域３３に格納される。

再構成制御回路４４は、処理データ格納領域３３から読み出されたヘッダ情報２１の処理内容識別情報を判別し、その処理内容識別情報に対応する構成情報Ｃを構成情報記憶領域４５または構成情報格納領域３２から取得する。再構成制御回路４４は、その取得した構成情報Ｃを用いて信号処理回路４２を再構成する。

信号処理回路４２は、複数の演算ユニットと、演算ユニットの配線部分等を含む。信号処理回路４２は、構成情報Ｃに基づいて再構成制御回路４４の制御により、回路が再構成される。再構成された信号処理回路４２は、処理データ格納領域３３から読み出されたヘッダ情報２１に対応する処理データ１１を読み込み、その処理データ１１について処理を実行する。ヘッダ情報２１に含まれる各処理内容識別情報に対応する構成情報Ｃに基づいて再構成された信号処理回路４２により、処理データが処理されるまで、信号処理回路４２の再構成とその再構成された信号処理回路４２による処理データについての信号処理が繰り返される。その処理結果データは、データ出力処理回路４３へ出力される。

データ出力処理回路４３は、その処理結果データに対応するヘッダ情報２１の処理結果格納アドレスを送信先アドレスとしたヘッダ情報を生成する。データ出力処理回路４３は、その生成したヘッダ情報２１を処理結果データに付加し、出力データ転送制御回路３５へ送信する。

出力データ転送制御回路３５は、データ出力処理回路４３から送信された処理結果データをデータバス５に出力する。処理結果データは、生成されたヘッダ情報の送信アドレスに基づいて、その送信先へ送信される。

データ入力処理回路４１、信号処理回路４２、データ出力処理回路４３はそれぞれ、独立して動作することができる。そのため、信号処理回路４２による処理実施中でも、データ入力処理回路４１は新しい処理データを受信することができる。またデータ出力処理回路４３による処理結果の出力中であっても、再構成された信号処理回路４２は新たな処理を開始することができる。

上述の通り、信号処理モジュール３は全ての処理に必要な信号処理回路の構成情報を保有している。そして、ＣＰＵモジュール２は、処理データ１１に、処理内容識別情報と処理結果を格納するアドレス情報とを含むヘッダ情報２１を付加し、送信データ２０として信号処理モジュール３に送信する。送信データ２０を受け取った信号処理モジュール３は、ヘッダ情報２１から処理内容識別情報を判別し、該当する回路の構成情報Ｃを用いて信号処理デバイスの再構成を実施した後に、受信データの処理を行なう。

例えば、信号処理デバイスの１つであるＤＲＰは、起動時あるいはリセット時にコンフィグレーションデータを読み込むＦＰＧＡと異なり、動作中においても瞬時に再構成を行なうことができる。したがって、信号処理モジュールに処理データを割り当てるに際し、事前に信号処理デバイスの再構成を行なわなくてもよい。

また、このような信号処理回路システムでは、ＣＰＵモジュールが再構成可能な信号処理モジュールに信号処理デバイスの再構成を指示したり、信号処理デバイスの再構成の完了を確認したり等、ＣＰＵモジュールが再構成可能な複数の信号処理モジュールを個別に管理しなくてもよい。そのため、複数の信号処理の実施において、各信号処理モジュールへの処理データの割当に際し、ＣＰＵモジュールはそれらの信号処理モジュールの管理が軽減される。

また、ＤＲＰ等の信号処理モジュールを用いた場合、同一ハードウェア上で複数機能を用いる処理に対応可能な信号処理システムの実現が可能となる。また、そのような信号処理モジュールに処理内容の識別情報として複数の情報を持たせることにより、１回のデータ転送において複数の処理を実行することができる。

＜第２の実施形態＞
第１の実施形態ではＣＰＵモジュール２と信号処理モジュール３をデータバス５により接続している信号処理システムについて説明した。それに対して、第２の実施形態では、ＣＰＵモジュール２および信号処理モジュール３をネットワークで接続した信号処理システムについて説明する。なお、第１の実施形態と同一の構成、処理については、同一の符号を付し、その説明を省略する。

図９は、本実施形態における信号処理システム５１の構成の一例を示す。図９の信号処理システム５１は、図３の信号処理システム１において、ＣＰＵモジュール２と信号処理モジュール３を接続していたデータバス５を、イーサネット（登録商標）等のネットワーク５２に置き換えたものである。
これにより、ネットワークを介した大規模な信号処理システム５１についても、第１の実施形態と同様の効果を得ることができる。

＜第３の実施形態＞
第３の実施形態では、ヘッダ情報に処理内容識別情報と処理結果格納アドレス情報を複数付加し、複数の信号処理モジュールを使用してパイプライン処理を行なう信号処理システムについて説明する。信号処理システムの構成は第1又は第２の実施形態と同様である。なお、第１又は第２の実施形態と同一の構成、処理については、同一の符号を付し、その説明を省略する。

図１０は、本実施形態におけるＣＰＵモジュール２から信号処理モジュール３へ、又はある信号処理モジュール３から他の信号処理モジュールへ送信される処理データ（送信データ６０）の構造を示す。

送信データ６０は、ヘッダ情報６１と、処理データ１１とから構成される。ヘッダ情報６１は、ヘッダサイズ６２と、複数対の処理内容識別情報６３（６３−１〜６３−ｎ）と処理結果格納アドレス（６４−１〜６４−ｎ）を含む。

ヘッダ情報６２には、複数対の処理内容識別情報６３（６３−１〜６３−ｎ）と処理結果格納アドレス（６４−１〜６４−ｎ）とのデータサイズの合計が設定される。
処理内容識別情報６３（６３−１〜６３−ｎ）は、構成情報管理テーブル１０から読み出された処理内容識別情報である。各処理結果格納アドレス６３−ｉ（１≦ｉ≦ｎ）には、対となる処理内容識別情報に対応する構成情報に基づいて再構成された信号処理デバイスによって処理された後の処理データの格納先のアドレスが設定される。なお、処理内容識別情報６３−１に対応する構成情報に基づいて最初に再構成を行う信号処理モジュールのアドレスも、不図示ではあるが、ヘッダ情報６１に含まれる。

図１１は、本実施形態における信号処理システム１の動作フローを示す。まず、ＣＰＵモジュール２は、処理実施中でない信号処理モジュール３を検索する（Ｓ１１）。なお、信号処理モジュールには、予め優先順位が定められている。

処理実施中でない信号処理モジュール３が検索されると、ＣＰＵモジュール２は構成情報管理テーブル１０から、実施したい処理に必要となる信号処理回路の構成情報Ｃに対応する処理内容識別情報を取得する（Ｓ１２）。

ＣＰＵモジュール２は、図１０で説明したように、処理データ１１に対して構成情報管理テーブル１０から取得した情報と処理結果が格納されるアドレス情報を付加し、送信データ６０を作成する（Ｓ１３）。

すなわち、処理実施中でない信号処理モジュール３が複数検索された場合、ＣＰＵモジュール２は、優先順位に従ってそれらの信号処理モジュール３に順番を設定し、図１０で説明したように、処理内容識別情報ｉ（１≦ｉ≦ｎ）と、処理結果格納アドレス６３−ｉとの対をヘッダ情報に追加する。処理結果格納アドレス６３−ｉ（１≦ｉ≦ｎ）には、対となる処理内容識別情報に対応する構成情報に基づいて再構成された信号処理デバイスによって処理された後の処理データの格納先のアドレスが設定される。なお、処理内容識別情報６３−１に対応する構成情報に基づいて最初に再構成を行う信号処理モジュール（すなわち、上記で設定された順番における第１番目の信号処理モジュール３）のアドレスも、不図示ではあるが、ヘッダ情報６１に含まれる。また、処理結果格納アドレスｎには、最終的な処理結果の格納先のアドレス（例えば、ＣＰＵモジュール２のメモリ上のアドレス）が格納される。

ＣＰＵモジュール２は、データバス５を介して、Ｓ１１で作成したヘッダ情報６１を付加した処理データ１１を送信データ６０として、送信する（Ｓ１４）。
信号処理モジュール３は、その送信データ６０を受信し、ヘッダ情報６１を読み込む（Ｓ１５）。そのヘッダ情報６１に基づいて、信号処理モジュール３における再構成制御回路４４は、先頭の処理内容識別情報を判別する。再構成制御回路４４は、構成情報記憶領域４５または構成情報格納領域３２から、その判別した処理内容識別情報に対応する構成情報Ｃを読み出す。

再構成制御回路４４は、その読み出した構成情報Ｃに基づいて信号処理回路４２の回路の再構成を実行する（Ｓ１６）。
再構成された信号処理回路４２は、ヘッダ情報６１に対応する処理データ１１を読み込み、その処理データ１１について処理を実行する（Ｓ１７）。その処理結果データは、データ出力処理回路４３へ出力される。

データ出力処理回路４３は、ヘッダ情報６１から、先頭の一対の処理内容識別情報６３−１と処理結果格納アドレス６４−１を削除して、２番目の対の処理内容識別情報６３−２と処理結果格納アドレス６４−２を先頭にし、ヘッダサイズを再計算したものを新たなヘッダ情報６１として生成する（Ｓ１９）。なお、送信先のアドレスは、上記で削除した処理結果格納アドレス６４−１である。データ出力処理回路４３は、その生成したヘッダ情報６１を処理結果データに付加し、出力データ転送制御回路３５へ送信する。

出力データ転送制御回路３５は、データ出力処理回路４３から送信された処理結果データをデータバス５に出力する。処理結果データは、生成されたヘッダ情報の送信アドレスに基づいて、その送信先である他の信号処理モジュール３へ送信される（Ｓ２０）。

ヘッダ情報６１内の各処理内容識別情報に対応する構成情報の全てについてＳ１５〜Ｓ２０の処理を行う（Ｓ１８）。
ヘッダ情報内の各処理内容識別情報に対応する構成情報の全てについての処理の終了後、最後に処理を実施した信号処理モジュール３は、ヘッダ情報６１の処理結果格納アドレスに処理結果データ１２を、データバス５を介して、ＣＰＵモジュール２へ送信する（Ｓ２１）。ＣＰＵモジュール２は、その処理結果データを受信して、その処理結果データを処理結果格納アドレスで特定されるメモリ上の所定の領域に格納する。

本実施形態によれば、所定の処理データを再構成可能な複数の信号処理モジュールによって順次処理をさせる場合にも、第１の実施形態による効果と同様の効果を得ることができる。

なお、第１〜第３の実施形態において信号処理デバイスとしてＤＲＰを用いたが、これに限定されず、例えば信号処理回路のみ部分に再構成が可能なＦＰＧＡや、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）を用いてもよい。

上述の通り、第１〜第３の実施形態における信号処理システムは、制御手段と、信号処理手段とを含む。
制御手段は、信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報を付加情報として付加して送信する。制御手段は、例えば上記の実施形態で言えば、ＣＰＵモジュール２に対応する。前記制御手段は、所定の処理を構成する１以上の信号処理のそれぞれに対応する信号処理回路を構成するための構成情報を識別する処理内容識別情報が格納された格納手段を有している。格納手段は、例えば上記の実施形態で言えば、構成情報管理テーブル１０に対応する。

信号処理手段は、前記送信されたデータに付加された前記処理内容識別情報を判別する。それから、信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成する。さらに、信号処理手段は、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う。
信号処理手段は、例えば上記の実施形態で言えば、信号処理モジュール３に対応する。
このように構成することにより、信号処理モジュールの処理内容の変更の際の、ＣＰＵモジュールと信号処理モジュール間の手続きを簡素化することができる。

第１の実施形態によれば、前記制御手段は、複数の前記処理内容識別情報を付加情報として前記対象データに付加することができる。この場合、前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を順次判別する。それから、前記信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理することができる。

より具体的には、前記信号処理手段は、取得手段、構成情報格納手段、信号処理回路、再構成制御手段を含む。取得手段は、前記制御手段から送信されたデータを取得する。取得手段は、例えば上記の実施形態で言えば、入力データ転送制御回路３４に対応する。

構成情報格納手段は、前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納されている。構成情報格納手段は、例えば上記の実施形態で言えば、構成情報格納領域３２または構成情報記憶領域４５に対応する。

信号処理回路は、信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する。信号処理回路は、例えば上記の実施形態で言えば、信号処理回路４２に対応する。

再構成制御手段は、前記取得したデータの付加情報に含まれる処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路の再構成を制御する。再構成制御手段は、例えば上記の実施形態で言えば、再構成制御回路４４に対応する。

この場合、前記再構成後の信号処理回路は、再構成前の信号処理回路により処理された前記対象データを、処理することができる。
このように構成することにより、ヘッダ情報に複数の処理内容識別情報を付加することにより、１回の処理データの転送で複数の処理を実行することができる。

第２の実施形態によれば、前記制御手段と前記信号処理手段とはネットワークを介して接続されている。このように構成することにより、ネットワークを介した大規模な信号処理システム５１についても、ヘッダ情報に複数の処理内容識別情報を付加することにより、１回の処理データの転送で複数の処理を実行することができる。

第３の実施形態によれば、制御手段は、処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対にして付加情報とすることができる。この場合、信号処理手段は、付加情報に含まれる前記処理内容識別情報を判別する。それから、信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信することができる。

より具体的には、前記信号処理手段は、取得手段、構成情報格納手段、信号処理回路、再構成制御手段、付加情報編集手段、送信手段を含む。取得手段は、前記制御手段から送信されたデータを取得する。取得手段は、例えば上記の実施形態で言えば、入力データ転送制御回路３４に対応する。

構成情報格納手段は、前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納されている。構成情報格納手段は、例えば上記の実施形態で言えば、構成情報格納領域３２または構成情報記憶領域４５に対応する。

信号処理回路は、信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する。信号処理回路は、例えば上記の実施形態で言えば、信号処理回路４２に対応する。

再構成制御手段は、前記取得したデータの付加情報に含まれる処理内容識別情報を判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路を再構成する。再構成制御手段は、例えば上記の実施形態で言えば、再構成制御回路４４に対応する。

付加情報編集手段は、前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加することができる。付加情報編集手段は、例えば上記の実施形態で言えば、データ出力処理回路４３に対応する。

送信手段は、前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信することができる。送信手段は、例えば上記の実施形態で言えば、出力データ転送制御回路３５に対応する。

さらに、信号処理手段は、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別する。その信号処理手段は、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信することができる。
このように構成することにより、１回の処理データの転送で、再構成可能な複数の信号処理モジュールによって順次処理をさせることができる。

第１〜第３の実施形態によれば、処理データを再構成可能な各信号処理モジュールに処理させるに際し、別途、処理内容の再構成のための手順を踏まなくてもよく、信号処理回路の再構成を実施することができる。すなわち、ヘッダ情報に複数の処理内容識別情報を付加することにより、１回の処理データの転送で複数の処理を実行することができる。そのため、データ転送時のオーバヘッドを低減することができる。

また、第１〜第３の実施形態に係る信号処理回路の再構成を行うシステムでは、複数の信号処理モジュールへの信号処理デバイスの再構成指示、信号処理モジュールからの再構成完了通知の確認等、ＣＰＵモジュールが複数の信号処理モジュールを個別に管理しなくてもよい。その代わりに、信号処理モジュール側で、ＣＰＵモジュールから依頼された処理内容を判別してくれる。

よって、ＣＰＵモジュールは個別に信号処理モジュールの再構成に関する管理をしなくてもよく、信号処理モジュールに対して処理内容の異なるデータを送信することができる。そのため、ハードウェアリソースを効率的に利用でき、かつ容易に信号処理デバイスの内部構成を変更可能な信号処理システムを実現することが可能となる。
なお、本発明は、以上に述べた実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または実施形態を取ることができる。

以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報を付加情報として付加して送信する制御手段と、
前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、
を備えることを特徴とする信号処理システム。
（付記２）
前記制御手段は、複数の前記処理内容識別情報を付加情報として前記対象データに付加し、
前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
ことを特徴とする付記１に記載の信号処理システム。
（付記３）
前記信号処理手段は、
前記制御手段から送信されたデータを取得する取得手段と、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路の再構成を制御する再構成制御手段と、
を備え、
前記再構成後の信号処理回路は、再構成前の信号処理回路により処理された前記対象データを、処理する
ことを特徴とする付記２に記載の信号処理システム。
（付記４）
前記制御手段は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対にして前記付加情報とし、
前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信する
ことを特徴とする付記１に記載の信号処理システム。
（付記５）
前記信号処理手段は、
前記制御手段から送信されたデータを取得する取得手段と、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路を再構成する再構成制御手段と、
前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加する付加情報編集手段と、
前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信する送信手段と、
を備えることを特徴とする付記４に記載の信号処理システム。
（付記６）
前記信号処理手段は、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記５に記載の信号処理システム。
（付記７）
前記制御手段は、所定の処理を構成する１以上の信号処理のそれぞれに対応する信号処理回路を構成するための構成情報を識別する処理内容識別情報が格納された格納手段を備える
ことを特徴とする付記１から６のうちいずれか１項に記載の信号処理システム。
（付記８）
前記制御手段と前記信号処理手段とはネットワークを介して接続されている
ことを特徴とする付記１〜７のうちいずれか１項に記載の信号処理システム。
（付記９）
制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールであって、
信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得する取得手段と、
前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、
を備えることを特徴とする信号処理モジュール。
（付記１０）
前記信号処理手段は、前記付加情報に含まれる複数の処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
ことを特徴とする付記９に記載の信号処理モジュール。
（付記１１）
前記信号処理モジュールは、さらに、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
を備え、
前記信号処理手段は、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路の再構成を制御する再構成制御手段と、
を備え、
前記再構成後の信号処理回路は、再構成前の信号処理回路により処理された前記対象データを、処理する
ことを特徴とする付記１０に記載の信号処理モジュール。
（付記１２）
前記付加情報は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対になるようにして構成されており、
前記信号処理手段は、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記９に記載の信号処理モジュール。
（付記１３）
前記信号処理モジュールは、さらに、
前記処理内容識別情報と、該処理内容識別情報に対応する信号処理回路の構成情報とが格納された構成情報格納手段と、
を備え、
前記信号処理手段は、
信号処理を行う回路の再構成をすることができると共に、再構成後の回路を用いて前記対象データを処理する信号処理回路と、
前記取得したデータの付加情報に含まれる処理内容識別情報を判別し、該判別した処理内容識別情報に対応する構成情報を前記構成情報格納手段から取得し、該取得した構成情報を用いて前記信号処理回路を再構成する再構成制御手段と、
前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加する付加情報編集手段と、
前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信する送信手段と、
を備えることを特徴とする付記１２に記載の信号処理モジュール。
（付記１４）
前記信号処理手段は、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記１３に記載の信号処理モジュール。
（付記１５）
制御モジュールにより、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信し、
信号処理モジュールにより、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う
ことを特徴とする信号処理システムの動作方法。
（付記１６）
前記制御モジュールにより、複数の前記処理内容識別情報を付加情報として前記対象データに付加し、
前記信号処理モジュールにより、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
ことを特徴とする付記１５に記載の信号処理システムの動作方法。
（付記１７）
前記制御モジュールにより、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対にして前記付加情報とし、
前記信号処理モジュールにより、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信する
ことを特徴とする付記１５に記載の信号処理システムの動作方法。
（付記１８）
前記信号処理モジュールにより、
前記送信されたデータの付加情報に含まれる処理内容識別情報を判別し、
前記判別した処理内容識別情報に対応する構成情報を用いて前記信号処理回路を再構成し、
前記再構成後の信号処理回路による前記対象データの処理後、前記付加情報から、当該再構成の基となった構成情報に対応する処理内容識別情報と、該処理内容識別情報と対となる処理結果格納アドレスとを削除して付加情報を編集し、該編集した付加情報を該処理後の対象データに付加し、
前記編集された付加情報を付加された前記処理後の対象データを、前記削除された処理結果格納アドレスへ送信する
ことを特徴とする付記１７に記載の信号処理システムの動作方法。
（付記１９）
前記信号処理モジュールにより、前記処理結果格納アドレスへ送信された前記対象データを受信すると、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
ことを特徴とする付記１８に記載の信号処理システムの動作方法。
（付記２０）
制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールの動作方法であって、
信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得し、
前記取得したデータに付加された前記処理内容識別情報を判別し、
該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、
該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う
ことを特徴とする信号処理モジュールの動作方法。

１ 信号処理システム
２ ＣＰＵモジュール
３（３−１〜３−ｎ） 信号処理モジュール
４（４−１〜４−ｎ） 信号処理デバイス
５ データバス
１０ 構成情報管理テーブル
１１（１１−１〜１１−ｍ） 処理データ
１２ 処理結果データ
２０ 送信データ
２１ ヘッダ情報
２２ 処理内容識別情報数
２３ 処理内容識別情報
２４ 処理結果格納アドレス
３１ メモリ
３２ 構成情報格納領域
３３ 処理データ格納領域
３４ 入力データ転送制御回路
３５ 出力データ転送制御回路
４１ データ入力処理回路
４２ 信号処理回路
４３ データ出力処理回路
４４ 再構成制御回路
４５ 構成情報記憶領域
５１ 信号処理システム
５２ ネットワーク

Claims (8)

1. 信号処理の対象となる対象データに対して、処理内容を識別する処理内容識別情報を付加情報として付加して送信する制御手段と、
   前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、
   を備えることを特徴とする信号処理システム。
2. 前記制御手段は、複数の前記処理内容識別情報を付加情報として前記対象データに付加し、
   前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
   ことを特徴とする請求項１に記載の信号処理システム。
3. 前記制御手段は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対にして前記付加情報とし、
   前記信号処理手段は、前記付加情報に含まれる前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報と対となる処理結果格納アドレスへ送信する
   ことを特徴とする請求項１に記載の信号処理システム。
4. 制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールであって、
   信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得する取得手段と、
   前記取得したデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う信号処理手段と、
   を備えることを特徴とする信号処理モジュール。
5. 前記信号処理手段は、前記付加情報に含まれる複数の処理内容識別情報を順次判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、次に判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理する
   ことを特徴とする請求項４に記載の信号処理モジュール。
6. 前記付加情報は、前記処理内容識別情報と、該処理内容識別情報に対応する構成情報に基づいて再構成される信号処理回路による処理後の対象データの格納先のアドレスを表す処理結果格納アドレスとを対になるようにして構成されており、
   前記信号処理手段は、前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて再構成された信号処理回路によって処理された前記対象データを、該処理内容識別情報の対となる処理結果格納アドレスへ送信する
   ことを特徴とする請求項４に記載の信号処理モジュール。
7. 制御モジュールにより、信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信し、
   信号処理モジュールにより、前記送信されたデータに付加された前記処理内容識別情報を判別し、該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う
   ことを特徴とする信号処理システムの動作方法。
8. 制御処理モジュールを含む信号処理システムにおいて用いられる信号処理モジュールの動作方法であって、
   信号処理の対象となる対象データに対して処理内容を識別する処理内容識別情報を付加情報として付加して送信されたデータを取得し、
   前記取得したデータに付加された前記処理内容識別情報を判別し、
   該判別した処理内容識別情報に対応する信号処理回路の構成情報に基づいて信号処理回路を再構成し、
   該再構成された信号処理回路によって前記送信されたデータに含まれる前記対象データの処理を行う
   ことを特徴とする信号処理モジュールの動作方法。

Images