JP2011170621A - エレクトロマイグレーション検証装置 - Google Patents

エレクトロマイグレーション検証装置 Download PDF

Info

Publication number
JP2011170621A
JP2011170621A JP2010033812A JP2010033812A JP2011170621A JP 2011170621 A JP2011170621 A JP 2011170621A JP 2010033812 A JP2010033812 A JP 2010033812A JP 2010033812 A JP2010033812 A JP 2010033812A JP 2011170621 A JP2011170621 A JP 2011170621A
Authority
JP
Japan
Prior art keywords
rectangular
vertex
width
offset connection
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010033812A
Other languages
English (en)
Inventor
Teruhiro Nasu
照広 那須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010033812A priority Critical patent/JP2011170621A/ja
Publication of JP2011170621A publication Critical patent/JP2011170621A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】検証精度を高めることのできるエレクトロマイグレーション検証装置を提供する。
【解決手段】前記複数の矩形図形が段差状に接続されている部分をオフセット接続部として識別し、前記オフセット接続部を示すオフセット接続部データを生成する、識別部と、前記オフセット接続部データに基づいて、前記オフセット接続部における最小配線幅を算出し、前記最小配線幅を示す最小幅データを生成する、最小幅算出部と、前記オフセット接続部を流れる電流値と、前記最小配線幅とに基づいて、前記オフセット接続部における電流密度を算出し、算出された電流密度を示す電流密度データを生成する、電流密度算出部と、前記電流密度データに基づいて、前記電流密度を予め設定された基準値と比較し、比較結果に基づいて、エレクトロマイグレーションが発生するか否かを判定する、判定部と、を具備する。
【選択図】図4

Description

本発明は、エレクトロマイグレーション検証装置、エレクトロマイグレーション検証方法、及びエレクトロマイグレーション検証プログラムに関する。
LSI(Large Scale Integration)の大規模化が進むに伴い、金属配線の微細化が進んでいる。その結果、金属配線を流れる電流の電流密度が増加している。電流密度が高い場合、エレクトロマイグレーション(以下、EMと記載される)により、金属配線が経年劣化することがある。LSIの配線パターンを設計する場合、EMの観点から、設計対象の配線パターンに問題があるか否かが、検証される。
EMの検証を行なう場合、配線パターンの配線幅と膜厚から配線パターンの断面積が決定され、単位面積あたりの電流密度が計算される。そして、計算された電流密度が予め設定された基準値(EM基準値)と比較され、電流密度がEM基準値を超えているか否かが検証される。
関連技術が、特許文献1(特公平7−31692)に記載されている。この公報には、矩形及び多角形の図形データからなる配線パターンのレイアウトデータを電流方向に対して基本図形に分割する点、これら各図形を直線、コーナ分岐およびコンタクトの各々簡単な図形要素に分割する点、これら図形要素毎に配線抵抗をそれぞれ算出する点、及び配線パターンの全抵抗値を算出する点が記載されている。ここで、基本図形は矩形図形である。配線抵抗Rは、矩形図形の幅Wと、矩形図形の長さLと、シート抵抗率ρとを用いて、「R=ρ×L/W」という計算式により算出される。
他の関連技術が、特許文献2(特開2006−210661)に記載されている。この公報には、半導体集積回路内における配線幅の制約を設定する箇所を選択する第1工程と、半導体集積回路について回路シミュレーションを実行する第2工程と、回路シミュレーションの実行により配線幅の制約値を決定する第3工程と、半導体集積回路の接続情報を作成する第4工程と、第3工程において決定した制約値を基に配線幅の制約を検証するルールを作成する第5工程と、接続情報に応じたレイアウトデータを作成する第6工程と、レイアウトデータが第3工程により決定した制約値に基づき作成されているか否かを検証する第7工程とを有することを特徴とする半導体集積回路の設計方法が記載されている。
特公平7−31692 特開2006−210661
電流密度は、配線パターンを流れる電流と、配線パターンの配線幅とに基づいて、求めることができる。電流密度は、配線幅が小さい部分で高くなる。従って、配線幅が最も小さい部分における電流密度を求め、求めた電流密度が基準値を超えているか否かが検証される。EMを正確に検証するためには、配線パターンの最小配線幅を正確に求め、最小配線幅部分における電流密度を正確に求めることが重要である。
ところで、検証対象の配線パターンには、配線が段差状に伸びている部分が存在することがある。そのような部分では、実質的な配線幅を正確に求めることが困難であり、電流密度を正確に知ることが困難である。以下に、この点について説明する。
図1Aは、段差状に伸びる配線パターンP51の一例を示す図である。図1Aに示されるように、配線パターンP51は、第1方向に沿って伸びている。配線パターンP51は、幅L53を有する部分と、幅L54を有する部分とを備えている。これらは、配線パターンP51の両側部に、段差L51及び段差L52が形成されるように、接続されている。尚、段差L51及び段差L52は、第1方向上における同じ位置に形成されている。
図1Aに示される配線パターンP51を複数の矩形図形に分割し、各矩形図形の幅に基づいて電流密度を算出する場合について考える。配線パターンP51を複数の矩形図形に分割すると、図1Bに示されるように、幅L53を有する矩形図形P52と、幅L54を有する矩形図形P53とが得られる。矩形図形P52の電流密度は、幅L53を用いて算出される。また、矩形図形P53における電流密度は、幅L54を用いて算出される。
しかしながら、配線パターンP51の最小配線幅は、図1Cに示されるように、矩形図形P52とP53とが接している部分の幅L55である。実際の電流密度は、この幅L55の部分で、最も高くなる。したがって、この幅L55を用いて算出された電流密度に基づいて、EMの検証が行われるべきである。上述のように、幅L53及び幅L54を用いて電流密度を計算した場合には、実際の最小配線幅が電流密度に反映されない。すなわち、配線幅が実際よりも太い値として認識されてしまい、EMが発生する可能性を見逃してしまう可能性がある。
図2Aは、段差状に伸びる配線パターンP61の他の一例を示す図である。図2Aに示されるように、配線パターンP61は、第1方向に沿って伸びている。配線パターンP61は、幅L64を有する部分と、幅L65を有する部分とを備えている。これらは、配線パターンP51の両側部に、段差L61及び段差L62が形成されるように、接続されている。ただし、図1Aに示した例とは異なり、段差L61と段差L62とは、第1方向上における位置が、距離L63だけずれている。距離L63は、L64及びL65よりも、短いものとする。
図2Aに示される配線パターンP61を複数の矩形図形に分割し、各矩形図形の幅に基づいて電流密度を算出する場合について考える。配線パターンP61を複数の矩形図形に分割すると、図2Bに示されるように、幅L64を有する矩形図形P62、幅L63を有する矩形図形P63、及び幅L65を有する矩形図形P64が得られる。このとき、矩形図形P62の電流密度は、幅L64を用いて算出される。矩形図形P63における電流密度は、幅L63を用いて算出される。矩形図形P64の電流密度は、幅L65を用いて算出される。幅L63が、幅L64及びL65それぞれよりも小さい場合、この配線パターンP61の電流密度は、矩形図形P63の部分で最も高くなる。従って、矩形図形P63における電流密度が基準値を超えているか否かが、検証される。すなわち、幅L63に基づいて求められた電流密度が、EMの検証に用いられる。
しかしながら、矩形図形P63における実質的な最小配線幅は、幅L63よりも太いものと考えられる。図2Cは、矩形図形P63における実質的な最小配線幅L66を説明するための図である。図2Cに示されるように、矩形図形P62の4つの頂点のうち、矩形図形P63の辺の途中に接している頂点が、頂点V61と記載される。また、矩形図形P64の4つの頂点のうち、矩形図形P63の辺の途中に接している頂点が、頂点V62と記載される。矩形図形P63における最小配線幅L66は、頂点V61と頂点V62との間の距離L66であると考えられる。ピタゴラスの定理により、L66は、以下の数式1及び2により、計算できる。
(数式1);L66 = L63 + (L64 − L61)
(数式2);L66 = √(L63 +(L64 −L61)
従って、矩形図形P63における電流密度を幅L63を用いて算出した場合には、最小配線幅として実際よりも小さい値が用いられていることになる。その結果、本来ならば問題の無い部分が、EMが発生する可能性があると判定されてしまう可能性がある。
本発明に係るエレクトロマイグレーション検証装置は、検証対象の配線パターンを示す配線パターンデータを取得し、前記配線パターンデータに基づいて、前記配線パターンを、複数の矩形図形を含む複数の基準図形に分割し、前記複数の基準図形を示す分割データを生成する分割部と、前記分割データに基づいて、前記複数の矩形図形が段差状に接続されている部分をオフセット接続部として識別し、前記オフセット接続部を示すオフセット接続部データを生成する、識別部と、前記オフセット接続部データに基づいて、前記オフセット接続部における最小配線幅を算出し、前記最小配線幅を示す最小幅データを生成する、最小幅算出部と、前記オフセット接続部を流れる電流値と、前記最小配線幅とに基づいて、前記オフセット接続部における電流密度を算出し、算出された電流密度を示す電流密度データを生成する、電流密度算出部と、前記電流密度データに基づいて、前記電流密度を予め設定された基準値と比較し、比較結果に基づいて、エレクトロマイグレーションが発生するか否かを判定する、判定部とを具備する。
本発明に係るエレクトロマイグレーション検証方法は、コンピュータにより、検証対象の配線パターンを示す配線パターンデータを取得し、前記配線パターンデータに基づいて、前記配線パターンを、複数の矩形図形を含む複数の基準図形に分割し、前記複数の基準図形を示す分割データを生成するステップと、コンピュータにより、前記分割データに基づいて、前記複数の矩形図形が段差状に接続されている部分をオフセット接続部として識別し、前記オフセット接続部を示すオフセット接続部データを生成するステップと、コンピュータにより、前記オフセット接続部データに基づいて、前記オフセット接続部における最小配線幅を算出し、前記最小配線幅を示す最小幅データを生成するステップと、コンピュータにより、前記オフセット接続部を流れる電流値と、前記最小配線幅とに基づいて、前記オフセット接続部における電流密度を算出し、算出された電流密度を示す電流密度データを生成するステップと、コンピュータにより、前記電流密度データに基づいて、前記電流密度を予め設定された基準値と比較し、比較結果に基づいて、エレクトロマイグレーションが発生するか否かを判定するステップとを具備する。
本発明に係るエレクトロマイグレーション検証プログラムは、上述のエレクトロマイグレーション検証方法をコンピュータにより実現するためのプログラムである。
本発明によれば、配線が段差状に伸びている部分が存在していても、エレクトロマイグレーションを正確に検証することのできる、エレクトロマイグレーション検証装置が提供される。
段差状に伸びる配線パターンの一例を示す図である。 分割された配線パターンを示す図である。 分割された配線パターンを示す図である。 段差状に伸びる配線パターンの一例を示す図である。 分割された配線パターンを示す図である。 分割された配線パターンを示す図である。 EM検証システムを示す概略図である。 EM検証装置を示す機能ブロック図である。 EM検証装置の概略動作を示すフローチャートである。 EM検証装置の動作方法を詳細に示すフローチャートである。 EM検証装置の動作方法を説明するための説明図である。 EM検証装置の動作方法を説明するための説明図である。 EM検証装置の動作方法を説明するための説明図である。 第1のオフセット接続部を示す図である。 第2のオフセット接続部を示す図である。 EM検証装置の動作方法を詳細に示すフローチャートである。 第1線分及び第2線分を説明するための図である。 第1頂点及び第2頂点を説明するための図である。 直交線を説明するための図である。 垂線L49の長さを説明するための図である。 第2オフセット接続部の最小配線幅を説明するための説明図である。
以下に、図面を参照しつつ、本発明の実施形態について説明する。
図3は、本実施形態に係るEM検証システムを示す概略図である。このEM検証システムは、記憶装置F1を有するコンピュータ装置F2(EM検証装置1)、記憶媒体F4を有するサーバF3、及びインターネットなどに例示されるネットワークF5を備えている。EM検証装置1とサーバF3とは、ネットワークF5を介して接続されている。
記憶媒体F4には、EM検証プログラム、配線パターンデータ、及び設定ファイルが格納されている。配線パターンデータは、検証対象の配線パターンを示すデータである。設定ファイルは、予め準備されたデータ群であり、EM基準値、シート抵抗値ρ、及び配線膜厚データ等のデータを含んでいる。EM基準値は、経年劣化によりEMが発生する可能性の有無を判断する際に用いられる基準値であり、電流密度によって表されている。
このEM検証システムでは、EM検証装置1が、記憶媒体F4に格納されているEM検証プログラムをダウンロードする。そして、EM検証装置1は、ダウンロードしたEM検証プログラムを記憶装置F1に格納する。EM検証装置1においては、CPUがEM検証プログラムを実行することにより、EMの検証が行われる。
図4は、EM検証装置1を示す機能ブロック図である。図4に示されるように、EM検証装置1は、分割部4、識別部5、最小幅算出部6、電流密度算出部7、抵抗値算出部10、及び電流算出部11を備えている。これらは、CPUがEM検証プログラムを実行することにより、実現される。
以下に、EM検証装置1の概略的な動作を説明する。図5は、EM検証装置1の概略動作を示すフローチャートである。
ステップS1;配線パターンデータの読み込み
まず、分割部4が、記憶媒体F4(図3参照)にアクセスして、配線パターンデータを読み込む。
ステップS2;分割
次いで、分割部4は、配線パターンデータに基づいて、配線パターンを、複数の矩形図形を含む複数の基準図形に分割し、分割データを生成する。
図6は、本ステップにおける動作を詳細に示すフローチャートである。また、図7A乃至図7Cは、本ステップにおける動作を説明するための説明図である。分割部4が、ステップS1において、図7Aに示されるような配線パターンW1を示す配線パターンデータを読み込んだとする。ここで、図7Aには、X方向と、X方向に直交するY方向とが定義されている。配線パターンW1は、X方向に沿う線、及びY方向に沿う線により、表現されているものとする。
この場合、まず、配線パターンW1の各頂点から、切線が引かれる。切線は、X方向及びY方向に沿って、引かれる。図7Bには、切線が引かれた後の配線パターンW1が示されている。図7Bに示されるように、各頂点から、切線(S1〜S18)が引かれている(ステップS2−1)。
次いで、互いに交差する切線同士のうち、長い方の切線が消去される。これにより、配線パターンW1は、互いに交わらない切線により、分割される。図7Bに示される配線パターンW1では、切線S6及び切線S7が消去される(ステップS2−2)。
次いで、隣り合う平行な切線同士が選択される。図7Bに示される例では、切線S1及びS2、切線S5及びS8、等が、隣り合う平行な切線同士として選択される。そして、選択された各切線の長さと、選択された切線に直交する方向における配線パターンW1の長さ(幅)とが比較される。そして、「各切線の長さ」/「配線パターンW1の長さ」がある一定値(例えば1)以上のとき、選択された切線が消去される。図7Bに示される例では、切線S1及びS2、切線S11及びS12、切線S17及びS18が、消去される。尚、切線S5及びS8は、「各切線の長さ」/「配線パターンW1の長さ」が一定値以上ではないので、消去されてない。その結果、図7Cに示されるように、配線パターンW1は、切線S3、S4、S5、S8、S9、S10、S13、S14、S15、及びS14によって、複数の基準図形に分割される。この複数の基準図形は、複数の矩形図形を含んでいる(ステップS2−3)。
ステップS3;各図形の認識
次いで、識別部5が、分割データを取得する。識別部5は、複数の基準図形の各々が、配線パターンのうちのどのような部分に対応する図形であるかを認識する。具体的には、各基準図形は、直線部分、コーナ部分、分岐部分、及びオフセット接続部分の何れかに分類される。そして、識別部5は、各矩形図形がどの部分に分類されるかを示す識別データを生成する。尚、オフセット接続部分とは、配線パターンが段差状に伸びている部分である。オフセット接続部分に関する詳細は、後述する。
ステップS4;最小幅の算出
続いて、最小幅算出部6が、識別データに基づいて、各基準図形の最小配線幅を算出する。この際、各基準図形の最小配線幅は、その基準図形が分類される部分に応じた手法により、算出される。
ステップS5;抵抗値の算出
続いて、抵抗値算出部10が、分割データに基づいて、各基準図形の抵抗値を算出する。具体的には、抵抗値算出部10は、各基準図形の幅及び長さを求める。更に、抵抗値算出部10は、記憶媒体F4(図3参照)から、配線膜厚データ及びシート抵抗値ρを取得する。そして、抵抗値算出部10は、各基準図形の幅及び長さ、配線膜厚、及びシート抵抗値ρに基づいて、各基準図形の抵抗値を算出する。更に、抵抗値算出部10は、複数の基準図形の抵抗値を累算し、全体抵抗値を求める。抵抗値算出部10は、算出した全体抵抗値を示す抵抗値データを生成する。
ステップS6;電流の算出
次いで、電流算出部11が、抵抗値データに基づいて、配線パターンを流れる電流の値を算出する。電流は、配線パターンの両端間の電圧などに基づいて、オームの法則により、算出することができる。電圧などのデータに関しては、例えば、記憶媒体F4の設定ファイルに予め格納されていればよい。電流算出部11は、算出した電流の値を示す電流データを生成する。
ステップS7;電流密度の算出
次いで、電流密度算出部7が、最小幅データと電流データとに基づいて、各基準図形における電流密度を計算する。具体的には、電流密度算出部7は、記憶媒体F4の設定ファイルを参照することにより、配線膜厚を取得する。そして、ステップS4で求められた最小配線幅と、配線膜厚とに基づいて、配線パターンの断面積が求められる。更に、ステップS6で算出された電流値と、断面積とに基づいて、電流密度が算出される。すなわち、電流密度は、下記式を用いて、算出される。
(式);電流密度=電流/(最小配線幅×配線膜厚)
電流密度算出部は、計算した電流密度を示す電流密度データを生成する。
ステップS8;判定
次いで、判定部8は、電流密度データを取得すると、記憶媒体F4に格納されたEM基準値データを参照する。そして、各基準図形について計算された電流密度を、EM基準値と比較する。そして、電流密度がEM基準値を超えている基準図形が存在する場合には、EMが起こる可能性があると判定する。一方、計算された電流密度がEM基準値よりも低ければ、EMが起こる可能性は無いと判定する。判定部8は、判定結果を出力する。
以上のステップS1〜S8までの処理により、配線パターンのEM検証が行われる。
ここで、本実施形態では、配線パターンが段差状に延びている部分における最小配線幅を正確に求めるために、ステップS3及びステップS4の動作が工夫されている。ステップS3では、配線パターンが段差状に延びている部分がオフセット接続部分として識別される。また、ステップS4では、オフセット接続部分における最小配線幅が、正確に求められる。以下に、この点について詳述する。
まず、ステップS3における動作について詳述する。ステップS3において、識別部5は、複数の矩形図形が段差状に接続されている部分を、オフセット接続部として識別する。ここで、オフセット接続部は、第1のオフセット接続部と、第2のオフセット接続部との何れかに分類される。
図8Aは、第1のオフセット接続部を示す図である。図8A中、配線パターンは、第1方向に沿う線、及び第1方向に直交する第2方向に沿う線によって、表されているものとする。第1のオフセット接続部は、第1矩形図形P1、第2矩形図形P2、及び第3矩形図形P3を備えている。第1矩形図形P1及び第2矩形図形P2は、それぞれ、第1方向に沿って伸びている。第3矩形図形P3は、第1矩形図形P1と第2矩形図形P2とを接続するように配置されている。第1矩形図形P1と第2矩形図形P2とは、第2方向に沿う幅が同じである。また、第1矩形図形P1と第2矩形図形P2とは、第2方向において、距離δだけずれている。第1矩形図形P1は、第1方向に沿って伸びる第1辺L1及び第2辺L2を有している。第2矩形図形P2は、第1方向に沿って伸びる第3辺L3及び第4辺L4を有している。ここで、第3辺L3は、第1辺L1と連続する辺であり、第4辺L4は、第2辺L2と連続する辺である。第1辺L1における第3矩形図形P3側の端部が、第1頂点V1と定義される。第2辺L2における第3矩形図形P3側の端部が、第2頂点V2と定義される。第3辺L3における第3矩形図形P3側の端部が、第3頂点V3と定義される。第4辺L4における第3矩形図形P3側の端部が、第4頂点V4と定義される。第3矩形図形P3は、第1頂点V1と第2頂点V2と通る直線、第1辺L1の延長線、第4辺L4の延長線、及び第3頂点V3と第4頂点V4とを通る直線、によって形成される図形である。識別部5は、図8Aに示されるような複数の矩形図形を、第1のオフセット接続部として識別する。
図8Bは、第2のオフセット接続部を示す図である。図中、配線パターンは、第3方向に沿う線、及び第3方向に直交する第4方向に沿う線によって、表されているものとする。第2のオフセット接続部は、第3方向に沿って伸びる第4矩形図形P4と、第3方向に沿って伸びる第5矩形図形P5とを含んでいる。第4矩形図形P4は、第4方向に沿って伸びる、第5辺L9を有している。第5矩形図形P5は、第4方向に沿って延び、第5辺L9の一部と重なる第6辺L10を有している。識別部5は、図8Bに示されるような複数の矩形図形を、第2のオフセット接続部として識別する。
次いで、ステップS4における動作について詳述する。図9は、ステップS4における動作を詳細に示すフローチャートである。
ステップS4−1;オフセット接続部?
まず、最小幅算出部6は、複数の基準図形の中から処理対象の基準図形を選択し、選択した基準図形がオフセット接続部に所属する図形であるか否かを判定する。オフセット接続部に所属する図形であった場合には、次のステップS4−2の処理が実行される。一方、オフセット接続部に所属する図形ではない場合、その基準図形が属する部分(直線部分、コーナ部分など)に応じた処理方法により、基準図形の最小配線幅が算出される(ステップS4−8)。
ステップS4−2;第1オフセット接続部及び第2オフセット接続部の判定
選択された基準図形がオフセット接続部に属する図形である場合、最小幅算出部6は、第1オフセット接続部であるのか第2オフセット接続部であるのかを判定する。選択された基準図形が第1オフセット接続部に属する図形である場合、次のステップS4−3の処理が実行される。一方、第2オフセット接続部に属する図形である場合、ステップS4−7の処理が実行される。
ステップS4−3;第1線分及び第2線分の識別
選択された基準図形が第1オフセット接続部(図8A参照)に属する場合、最小幅算出部6は、第1線分L5及び第2線分L6を識別する。図10は、第1線分L5及び第2線分L6を示す図である。図10に示されるように、最小幅算出部6は、頂点V1と頂点V3とを結ぶ線分を引き、この線分を第1線分L5として識別する。また、最小幅算出部6は、頂点V2と頂点V4とを結ぶ線分を引き、この線分を第2線分L6として識別する。そして、次のステップS4−4の処理を行う。
ステップS4−4;電流経路の中心線を識別
続いて、最小幅算出部6は、第3矩形図形P3を流れる電流の中心線L7を識別する。具体的には、図11に示されるように、第1頂点V1と第2頂点V2とを結ぶ線分の中点が、第1中点V5として識別される。また、第3頂点V3と第4頂点V4とを結ぶ線分の中点が、第2中点V6として識別される。そして、第1中点V5と第2中点V6とを結ぶ線分が、中心線L7として識別される。
ステップS4−5;直交線の識別
次いで、最小幅算出部6は、図12に示されるように、中心線L7に直交し、第1線分L5と第2線分L6との双方と接する線を、直交線L8として識別する。
ステップS4−6;最小配線幅の算出
次いで、最小幅算出部6は、直交線L8と第1線分L5との交点と、直交線L8と第2線分L6との交点との間の距離を、最小配線幅として算出する。尚、その距離は、図13に示されるように、頂点V3から第2線分L6へ下ろした垂線L49の長さに等しい。垂線L49の距離は、頂点V3と頂点V4を結ぶ線分L12と、第2線分L6とが成す角度A43が確定すれば、以下の三角関数式を用いて計算することができる。
(式);垂線L49の長さ=COS(角度A41)×線分L12の長さ
第3矩形図形P3において実質的に電流が流れる領域は、第1線分L5と第2線分L6との間の領域である。従って、本ステップで求められた最小配線幅は、第3矩形図形P3において実質的に電流が流れる領域の幅を反映している。従って、図8Aに示したような第1オフセット接続部における最小配線幅が、正確に求められる。
ステップS4−7;最小配線幅の算出
一方、ステップS4−2において、選択された基準図形が第2オフセット接続部(図8B参照)に属する場合、最小幅算出部6は、以下のようにして最小配線幅を求める。図14は、第2オフセット接続部の最小配線幅を説明するための説明図である。図14に示されるように、最小幅算出部6は、第5辺L9と第6辺L10とが重なっている部分の長さL11を、第2オフセット接続部における最小配線幅として算出する。このようにして求められた最小配線幅は、第2オフセット接続部における最小配線幅を正確に反映している。
以上のステップS4−8までの処理により、選択された基準図形に関する最小配線幅が算出される。その後、全基準図形についての処理が終了したか否かが判定される。未処理の基準図形が存在する場合には、処理対象の基準図形を未処理の基準図形に変更し、ステップS4−1以降の動作が繰り返される。一方、全基準図形について処理が終了した場合には、ステップ4における処理が終了される。
尚、その後のステップS5(図5参照)で各基準図形の抵抗値を求める場合、第1オフセット接続部の第3矩形図形P3については、抵抗値を求めるための幅として、ステップS4−6で算出された最小配線幅が用いられる。
以上説明したように、本実施形態によれば、段差部分(オフセット接続部)における最小配線幅を正確に算出することができる。そのため、オフセット接続部分における電流密度の最大値を、正確に見積もることができる。その結果、設計した配線パターンがEMの観点から問題あるか否かを、正確に判断することが可能になる。そのため、EM検証後に、検証結果が本当に正しいか否かを確認する作業を省略することができ、EM検証に要する解析時間を低減することができる。
1 EM検証装置
2 EM検証プログラム
3 記憶部
4 分割部
5 識別部
6 最小幅算出部
7 電流密度算出部
8 判定部
10 抵抗値算出部
11 電流算出部
12 膜厚データ
13 シート抵抗データ
14 EM基準値データ
C51 切線
C52 切線
C53 切線
C61 切線
C62 切線
C63 切線
C64 切線
P1 第1矩形図形
P2 第2矩形図形
P3 第3矩形図形
P4 第4矩形図形
P5 第5矩形図形
P51 配線パターン
P52 分割矩形
P53 分割矩形
P61 配線パターン
P62 分割矩形
P63 分割矩形
P64 分割矩形
L1 第1辺
L2 第2辺
L3 第3辺
L4 第4辺
L5 第1線分
L6 第2線分
L7 中心線
L8 直交線
L9 第5辺
L10 第6辺
L11 接続部分
L51 段差
L52 段差
L53 配線パターン幅
L54 配線パターン幅
L55 最小幅
L56 抵抗R51の幅
L57 抵抗R52の幅
L61 段差
L62 段差
L63 段差
L64 配線パターンP61の幅
L65 配線パターンP61の幅
L66 最小幅
R51 抵抗
R52 抵抗
R61 抵抗
R62 抵抗
R63 抵抗
V1 第1頂点
V2 第2頂点
V3 第3頂点
V4 第4頂点
V5 第1中点
V6 第2中点
V7 交点
V8 交点
V61 頂点
V62 頂点

Claims (11)

  1. 検証対象の配線パターンを示す配線パターンデータを取得し、前記配線パターンデータに基づいて、前記配線パターンを、複数の矩形図形を含む複数の基準図形に分割し、前記複数の基準図形を示す分割データを生成する分割部と、
    前記分割データに基づいて、前記複数の矩形図形が段差状に接続されている部分をオフセット接続部として識別し、前記オフセット接続部を示すオフセット接続部データを生成する、識別部と、
    前記オフセット接続部データに基づいて、前記オフセット接続部における最小配線幅を算出し、前記最小配線幅を示す最小幅データを生成する、最小幅算出部と、
    前記オフセット接続部を流れる電流値と、前記最小配線幅とに基づいて、前記オフセット接続部における電流密度を算出し、算出された電流密度を示す電流密度データを生成する、電流密度算出部と、
    前記電流密度データに基づいて、前記電流密度を予め設定された基準値と比較し、比較結果に基づいて、エレクトロマイグレーションが発生するか否かを判定する、判定部と、
    を具備する
    エレクトロマイグレーション検証装置。
  2. 請求項1に記載されたエレクトロマイグレーション検証装置であって、
    前記識別部は、前記オフセット接続部として、第1方向に沿って伸びる第1矩形図形と、前記第1方向に沿って伸びる第2矩形図形と、前記第1矩形図形と前記第2矩形図形とを接続する第3矩形図形とを有する部分を識別し、
    前記第1矩形図形と前記第2矩形図形とは、前記第1方向に直交する第2方向に沿う幅が同じであり、
    前記第1矩形図形と前記第2矩形図形とは、前記第2方向において、距離δだけずれており、
    前記第1矩形図形は、前記第1方向に沿って伸びる第1辺及び第2辺を有し、
    前記第2矩形図形は、前記第1方向に沿って伸びる第3辺及び第4辺を有し、
    前記第3辺は、前記第1辺と連続する辺であり、
    前記第4辺は、前記第2辺と連続する辺であり、
    前記第1辺における前記第3矩形図形側の端部が、第1頂点と定義され、
    前記第2辺における前記第3矩形図形側の端部が、第2頂点と定義され、
    前記第3辺における前記第3矩形図形側の端部が、第3頂点と定義され、
    前記第4辺における前記第3矩形図形側の端部が、第4頂点と定義され、
    前記第3矩形図形は、前記第1頂点と前記第2頂点と通る直線、前記第1辺の延長線、前記第4辺の延長線、及び前記第3頂点と前記第4頂点とを通る直線とによって形成される図形である
    エレクトロマイグレーション検証装置。
  3. 請求項2に記載されたエレクトロマイグレーション検証装置であって、
    前記最小幅算出部は、前記第1頂点と前記第2頂点とを結ぶ第1線分と、前記第3頂点と前記第4頂点とを結ぶ第2線分との間の距離を、前記最小配線幅として算出する
    エレクトロマイグレーション検証装置。
  4. 請求項3に記載されたエレクトロマイグレーション検証装置であって、
    前記最小幅算出部は、前記第1頂点と前記第2頂点とを結ぶ線分の中点を第1中点として識別し、前記第3頂点と前記第4頂点とを結ぶ線分の中点を第2中点として識別し、前記第1中点と前記第2中点とを結ぶ線分を中心線として識別し、前記中心線に直交し、前記第1線分及び前記第2線分と交わる線を、直交線として識別し、前記直交線と前記第1線分との交点と、前記直交線と前記第2線分との交点との間の距離を、前記最小配線幅として算出する
    エレクトロマイグレーション検証装置。
  5. 請求項1乃至4の何れかに記載されたエレクトロマイグレーション検証装置であって、
    前記識別部は、前記オフセット接続部として、第3方向に沿って伸びる第4矩形図形と、前記第3方向に沿って伸びる第5矩形図形とを含む部分を識別し、
    前記第4矩形図形は、前記第3方向に直交する第4方向に沿って伸びる、第5辺を有し、
    前記第5矩形図形は、前記第4方向に沿って延び、前記第5辺の一部と重なる第6辺を有し、
    前記最小幅算出部は、前記第5辺と前記第6辺とが重なっている部分の距離を、前記最小配線幅として算出する
    エレクトロマイグレーション検証装置。
  6. コンピュータにより、検証対象の配線パターンを示す配線パターンデータを取得し、前記配線パターンデータに基づいて、前記配線パターンを、複数の矩形図形を含む複数の基準図形に分割し、前記複数の基準図形を示す分割データを生成するステップと、
    コンピュータにより、前記分割データに基づいて、前記複数の矩形図形が段差状に接続されている部分をオフセット接続部として識別し、前記オフセット接続部を示すオフセット接続部データを生成するステップと、
    コンピュータにより、前記オフセット接続部データに基づいて、前記オフセット接続部における最小配線幅を算出し、前記最小配線幅を示す最小幅データを生成するステップと、
    コンピュータにより、前記オフセット接続部を流れる電流値と、前記最小配線幅とに基づいて、前記オフセット接続部における電流密度を算出し、算出された電流密度を示す電流密度データを生成するステップと、
    コンピュータにより、前記電流密度データに基づいて、前記電流密度を予め設定された基準値と比較し、比較結果に基づいて、エレクトロマイグレーションが発生するか否かを判定するステップと、
    を具備する
    エレクトロマイグレーション検証方法。
  7. 請求項6に記載されたエレクトロマイグレーション検証方法であって、
    前記オフセット接続部データを生成するステップは、前記オフセット接続部として、第1方向に沿って伸びる第1矩形図形と、前記第1方向に沿って伸びる第2矩形図形と、前記第1矩形図形と前記第2矩形図形とを接続する第3矩形図形とを有する部分を識別するステップを含んでおり、
    前記第1矩形図形と前記第2矩形図形とは、前記第1方向に直交する第2方向に沿う幅が同じであり、
    前記第1矩形図形と前記第2矩形図形とは、前記第2方向において、距離δだけずれており、
    前記第1矩形図形は、前記第1方向に沿って伸びる第1辺及び第2辺を有し、
    前記第2矩形図形は、前記第1方向に沿って伸びる第3辺及び第4辺を有し、
    前記第3辺は、前記第1辺と連続する辺であり、
    前記第4辺は、前記第2辺と連続する辺であり、
    前記第1辺における前記第3矩形図形側の端部が、第1頂点と定義され、
    前記第2辺における前記第3矩形図形側の端部が、第2頂点と定義され、
    前記第3辺における前記第3矩形図形側の端部が、第3頂点と定義され、
    前記第4辺における前記第3矩形図形側の端部が、第4頂点と定義され、
    前記第3矩形図形は、前記第1頂点と前記第2頂点と通る直線、前記第1辺の延長線、前記第4辺の延長線、及び前記第3頂点と前記第4頂点とを通る直線とによって形成される図形である
    エレクトロマイグレーション検証方法。
  8. 請求項7に記載されたエレクトロマイグレーション検証方法であって、
    前記最小幅データを生成するステップは、前記第1頂点と前記第2頂点とを結ぶ第1線分と、前記第3頂点と前記第4頂点とを結ぶ第2線分との間の距離を、前記最小配線幅として算出するステップを含んでいる
    エレクトロマイグレーション検証方法。
  9. 請求項8に記載されたエレクトロマイグレーション検証方法であって、
    前記最小配線幅として算出するステップは、
    前記第1頂点と前記第2頂点とを結ぶ線分の中点を第1中点として識別するステップと、
    前記第3頂点と前記第4頂点とを結ぶ線分の中点を第2中点として識別するステップと、
    前記第1中点と前記第2中点とを結ぶ線分を中心線として識別するステップと、
    前記中心線に直交し、前記第1線分及び前記第2線分と交わる線を、直交線として識別するステップと、
    前記直交線と前記第1線分との交点と、前記直交線と前記第2線分との交点との間の距離を、前記最小配線幅として算出するステップとを含んでいる
    エレクトロマイグレーション検証方法。
  10. 請求項6乃至9の何れかに記載されたエレクトロマイグレーション検証方法であって、
    前記オフセット接続部データを生成するステップは、前記オフセット接続部として、第3方向に沿って伸びる第4矩形図形と、前記第3方向に沿って伸びる第5矩形図形とを含む部分を識別するステップを含んでおり、
    前記第4矩形図形は、前記第3方向に直交する第4方向に沿って伸びる、第5辺を有し、
    前記第5矩形図形は、前記第4方向に沿って延び、前記第5辺の一部と重なる第6辺を有し、
    前記最小幅データを生成するステップは、前記第5辺と前記第6辺とが重なっている部分の距離を、前記最小配線幅として算出するステップを含んでいる
    エレクトロマイグレーション検証方法。
  11. 請求項6乃至10の何れかに記載されたエレクトロマイグレーション検証方法をコンピュータにより実現するための、エレクトロマイグレーション検証プログラム。
JP2010033812A 2010-02-18 2010-02-18 エレクトロマイグレーション検証装置 Withdrawn JP2011170621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010033812A JP2011170621A (ja) 2010-02-18 2010-02-18 エレクトロマイグレーション検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010033812A JP2011170621A (ja) 2010-02-18 2010-02-18 エレクトロマイグレーション検証装置

Publications (1)

Publication Number Publication Date
JP2011170621A true JP2011170621A (ja) 2011-09-01

Family

ID=44684681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010033812A Withdrawn JP2011170621A (ja) 2010-02-18 2010-02-18 エレクトロマイグレーション検証装置

Country Status (1)

Country Link
JP (1) JP2011170621A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695314A (zh) * 2017-04-05 2018-10-23 三星电子株式会社 集成电路及其制造方法以及集成电路的导电层
CN112379245A (zh) * 2020-11-11 2021-02-19 上海华力集成电路制造有限公司 金属电迁移测试结构及其测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695314A (zh) * 2017-04-05 2018-10-23 三星电子株式会社 集成电路及其制造方法以及集成电路的导电层
CN108695314B (zh) * 2017-04-05 2023-12-12 三星电子株式会社 集成电路及其制造方法以及集成电路的导电层
CN112379245A (zh) * 2020-11-11 2021-02-19 上海华力集成电路制造有限公司 金属电迁移测试结构及其测试方法
CN112379245B (zh) * 2020-11-11 2023-08-11 上海华力集成电路制造有限公司 金属电迁移测试结构及其测试方法

Similar Documents

Publication Publication Date Title
JP3352583B2 (ja) 配線経路探索方法及び装置、並びに検査不要クリティカルカット検出方法及び装置
JP2010176347A (ja) 最短経路探索方法及び装置
CN103366028A (zh) 一种现场可编程门阵列芯片布局方法
US20040019862A1 (en) Structure and method for separating geometries in a design layout into multi-wide object classes
US11734485B1 (en) Routing congestion based on fractional via cost and via density
US11176306B2 (en) Methods and systems to perform automated Integrated Fan-Out wafer level package routing
US20090217230A1 (en) Automatic bus routing
US11983476B2 (en) Technology-independent line end routing
CN113256029B (zh) 建筑内寻路方法、装置、设备及存储介质
US8108814B2 (en) Dummy metal insertion processing method and apparatus
US8249392B2 (en) Method for aligning point clouds
CN103678741A (zh) 一种集成电路版图验证中短路路径的图形优化方法
US8352890B2 (en) Method for reading polygon data into an integrated circuit router
CN100520787C (zh) 印刷电路板设计支持装置、方法和其程序介质
US20120065910A1 (en) Resistance value calculating method and resistance value calculating device
CN106777419A (zh) 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法
US20240037311A1 (en) Multi-layer integrated circuit routing tool
CN119068014B (zh) 互连线图形的处理方法、计算设备及计算机可读存储介质
US11074379B2 (en) Multi-cycle latch tree synthesis
US7730442B2 (en) Apparatus for designing circuit and method for designing circuit according to clearance required between wirings therein
US7797649B1 (en) Method and system for implementing an analytical wirelength formulation
TWI437456B (zh) 連線拓樸設計方法
US7107556B1 (en) Method and system for implementing an analytical wirelength formulation for unavailability of routing directions
JPH1097560A (ja) コンピュータ支援設計システム
US8612913B1 (en) Automated approach to planning critical signals and busses

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130507